JP5918365B2 - 静電気放電保護構造及びその製造方法 - Google Patents

静電気放電保護構造及びその製造方法 Download PDF

Info

Publication number
JP5918365B2
JP5918365B2 JP2014521946A JP2014521946A JP5918365B2 JP 5918365 B2 JP5918365 B2 JP 5918365B2 JP 2014521946 A JP2014521946 A JP 2014521946A JP 2014521946 A JP2014521946 A JP 2014521946A JP 5918365 B2 JP5918365 B2 JP 5918365B2
Authority
JP
Japan
Prior art keywords
area
substrate
well
electrostatic discharge
discharge protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014521946A
Other languages
English (en)
Other versions
JP2014525147A (ja
Inventor
胡勇海
代萌
林中▲うぃ▼
汪広羊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Publication of JP2014525147A publication Critical patent/JP2014525147A/ja
Application granted granted Critical
Publication of JP5918365B2 publication Critical patent/JP5918365B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66121—Multilayer diodes, e.g. PNPN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Description

本発明は、半導体の製造技術に関し、特に静電気放電保護構造と、静電気放電保護構造の製造方法に関するものである。
静電気の放電（Electro Static Discharge、ＥＳＤ）により、半導体部品が破損する恐れがある。
図１に示すとおり、従来の静電気放電保護構造は、シリコン制御整流素子（silicon controlled rectifier、ＳＣＲ）を採用する。シリコン制御整流素子は、Ｐ型サブストレート上に形成され、かつＮ−不純物ドープで前記Ｐ型サブストレート上にＮウェルを形成することにより、Ｐ型サブストレートとＮウェルとの間にＰＮ接合構造を形成する。同様に、不純物ドープによりＰ型サブストレートとＮウェル内にそれぞれＰ＋区域とＮ＋区域を形成して、接触区域とする。サブストレートとウェルの横向き隣接位置と接触区域との間において、不純物ドープによりそれぞれ、Ｐ＋反浸入区域とＮ＋反浸入区域を形成する。金属導線でＮウェル内のＮ＋接触区域とＰ＋反浸入区域を電気連結させることにより陽極を形成する。金属導線でＰ型サブストレート内のＰ＋接触区域とＮ＋反浸入区域を電気連結させることにより陰極を形成する。Ｎ＋反浸入区域は、ＮＰＮ型ドランジスタのソースに相当し、Ｐ＋反浸入区域は、ＰＮＰ型ドランジスタのソースに相当する。該ＮＰＮ型ドランジスタとＰＮＰ型ドランジスタを連結させることにより、シリコン制御整流素子を形成する。
素子が正常に作動する（前記陽極の電位が陰極の電位より高い）とき、Ｎウェルと型サブストレートとの間にダイオード反偏が形成され、作動電圧がダイオードの降伏電圧より低いので、該シリコン制御整流素子がトリガされず、電流が極めて小さい。静電気放電流れが発生するとき、前記陽極の電圧が降伏電圧まで上昇し、衝突分離により大量の電子−正孔（hole）が発生し、かつ電子と正孔が電場作用によりＮウェル／Ｐ型サブストレート側へ移動する。正孔が移動するとともにＰ型サブストレートを通過することにより電位が低下するので、ドレインとソースとの間のＰＮ接合がオンになり、電子がソースからドレインに注入される。同様に、Ｎウェル内の粒子を移動させて、正孔がソースからドレインに注入されるようにする。電子と正孔の移動により、電位が一層上昇又は降下し、衝突分離の程度が増強される。上述した過程により、前記シリコン制御整流素子に、静電気放電に適用し、抵抗が低く、かつ大電流の電流通路が形成される。
しかし、従来の静電気放電保護構造は、トリガ電圧（又は起動電圧）が高い問題を有しているので、酸化層が薄く、容易に破損する素子に対しては、高いトリガ電圧によりＥＳＤ破損が発生する恐れがある。
上述した従来の静電気放電保護構造のトリガ電圧が高い問題を解決するため、本発明は、簡単な調節によってトリガ電圧を調節することができる静電気放電保護構造を提供することを目的とする。
本発明の静電気放電保護構造は、第一導電種類を有するサブストレートと、前記サブストレート内に設けられ、第二導電種類を有するウェル区域と、前記サブストレート内に設けられ、第一導電種類を有するサブストレート接触区域と、前記ウェル区域内に設けられ、第二導電種類を有するウェル接触区域と、前記サブストレート内に設けられ、かつ前記サブストレート接触区域と前記ウェル接触区域との間に位置し、第二導電種類を有するサブストレート反浸入区域と、前記ウェル区域内に設けられ、かつ前記サブストレート接触区域と前記ウェル接触区域との間に位置し、第一導電種類を有するウェル反浸入区域と、前記サブストレートとウェル区域との間の横向きの隣接位置に設けられ、かつ前記サブストレート反浸入区域とウェル反浸入区域との間に設けられて、直接前記サブストレートとウェル区域と接触する貫通区域と、前記サブストレート内に設けられ、かつ前記サブストレート反浸入区域と貫通区域との間に位置する第一隔離区域と、前記ウェル区域内に設けられ、かつ前記ウェル反浸入区域と貫通区域との間に位置する第二隔離区域と、前記貫通区域に接近する酸化層であって、前記酸化層の一端が前記第一隔離区域上に設けられ、他端が前記サブストレート上に設けられるか、あるいは前記酸化層の一端が前記第二隔離区域上に設けられ、他端が前記ウェル区域上に設けられ、かつ直接に前記貫通区域と接触する、酸化層と、前記酸化層上に設けられるフィールドプレート構造とを含む。
本発明の実施例において、前記第一導電種類がＰ型であり、前記第二導電種類がＮ型であり、前記貫通区域は、Ｎ型導電種類を有し、前記酸化層の一端が前記第一隔離区域上に設けられ、他端が前記サブストレート上に設けられる。前記静電気放電保護構造は、陽極導線と陰極導線をさらに含み、前記陽極導線は、前記ウェル反浸入区域とウェル接触区域とに電気連結され、前記陰極導線は、前記サブストレート接触区域とサブストレート反浸入区域とフィールドプレート構造とに電気連結される。
本発明の実施例において、前記第一導電種類がＰ型であり、前記第二導電種類がＮ型であり、前記貫通区域は、Ｐ型導電種類を有し、前記酸化層の一端が前記第二隔離区域上に設けられ、他端が前記ウェル区域上に設けられる。前記静電気放電保護構造は、陽極導線と陰極導線をさらに含み、前記陽極導線は、前記ウェル反浸入区域とウェル接触区域とフィールドプレート構造とに電気連結され、前記陰極導線は、前記サブストレート接触区域とサブストレート反浸入区域とに電気連結される。
本発明の実施例において、前記第一導電種類がＮ型であり、前記第二導電種類がＰ型であり、前記貫通区域は、Ｐ型導電種類を有し、前記酸化層の一端が前記第一隔離区域上に設けられ、他端が前記サブストレート上に設けられる。前記静電気放電保護構造は、陽極導線と陰極導線をさらに含み、前記陽極導線は、前記サブストレート接触区域とサブストレート反浸入区域とフィールドプレート構造とに電気連結され、前記陰極導線は、前記ウェル反浸入区域とウェル接触区域とに電気連結される。
本発明の実施例において、前記第一導電種類がＮ型であり、前記第二導電種類がＰ型であり、前記貫通区域は、Ｎ型導電種類を有し、前記酸化層の一端が前記第二隔離区域上に設けられ、他端が前記ウェル区域上に設けられる。前記静電気放電保護構造は、陽極導線と陰極導線をさらに含み、前記陽極導線は、前記サブストレート接触区域とサブストレート反浸入区域とに電気連結され、前記陰極導線は、前記ウェル反浸入区域とウェル接触区域とフィールドプレート構造とに電気連結される。
本発明の実施例において、前記フィールドプレート構造の材料が多結晶質シリコンである。
本発明の実施例において、前記第一隔離区域と第二隔離区域の構造がＳＴＩ（Shallow Trench Isolation）構造である。
本発明は、静電気放電保護構造の製造方法をさらに提供する。
本発明の静電気放電保護構造の製造方法は、第一導電種類を有するサブストレートを提供するステップと、前記サブストレート内に第一隔離区域と第二隔離区域を形成するステップと、イオンを注入することにより、前記サブストレート内に第一導電種類を有するウェル区域を形成し、かつ前記第一隔離区域が前記サブストレート内に位置し、前記第二隔離区域が前記ウェル区域内に位置するようにするステップと、熱酸化により酸化層を形成し、かつ該酸化層の一端が前記第一隔離区域上に設けれ、他端が前記サブストレート上に設けられるようにするか、あるいは前記酸化層の一端が前記第二隔離区域上に設けれ、他端が前記ウェル区域上に設けられるようにするステップと、蓄積により前記酸化層上に前記フィールドプレート構造を形成するステップと、イオンの注入により、前記サブストレートとウェル区域内に接触区域、反浸入区域及び貫通区域を形成するステップとを含む。前記接触区域は、前記サブストレート内に設けられ、第一導電種類を有するサブストレート接触区域と、前記ウェル区域内に設けられ、第二導電種類を有するウェル接触区域とを具備し、前記反浸入区域は、前記サブストレート内に設けられ、前記サブストレート接触区域とウェル接触区域との間に位置し、かつ第二導電種類を有するサブストレート反浸入区域と、前記ウェル区域内に設けられ、前記サブストレート接触区域とウェル接触区域との間に位置し、かつ第一導電種類を有するウェル反浸入区域とを具備し、前記貫通区域は、前記サブストレートとウェル区域との間の横向きの隣接位置に設けられ、前記サブストレート反浸入区域と前記ウェル反浸入区域との間に設けられ、かつ前記サブストレートとウェル区域に接触する。
本発明の実施例において、イオンの注入により、前記サブストレートとウェル区域内に接触区域と貫通区域を形成した後、陰極導線と陽極導線を設ける導線を形成するステップをさらに含む。
本発明の実施例において、前記フィールドプレート構造の材料が多結晶質シリコンである。
本発明の実施例において、前記第一隔離区域と第二隔離区域の構造がＳＴＩ構造である。
上述した静電気放電保護構造が静電気を放電するとき、陽極の電位が上昇し、サブストレートとウェルとの間に空乏区域が形成され、サブストレート表面の空乏区域の幅は、フィールドプレート構造の幅（すなわち、フィールドプレート構造の辺縁の位置）に制限される。陰極の電圧が上昇することにより、電場強度が一層増強され、かつ該電圧が、サブストレートとウェルの貫通区域に発生する単方向ダイオード（one side diode）の降伏電圧まで上昇する。この場合、大量の電子−正孔が発生し、シリコン制御整流素子がトリガされ、静電気放電通路が形成されるので、静電気の放電を保護する作用を奏することができる。シリコン制御整流素子の起動電圧、すなわち単方向ダイオードの降伏電圧は、フィールドプレート構造を設けるとき、フィールドプレート構造の幅及び位置を変更することにより調節することができる。また、貫通区域が形成されているので、起動電圧が従来の技術より低い。
シリコン制御整流素子を採用した従来の静電気放電保護構造の断面構を示す図である。 本発明の第一実施例に係る静電気放電保護構造の断面構を示す図である。 本発明の第二実施例に係る静電気放電保護構造の断面構を示す図である。 本発明の第三実施例に係る静電気放電保護構造の断面構を示す図である。 本発明の第四実施例に係る静電気放電保護構造の断面構を示す図である。 本発明の静電気放電保護構造の製造方法のステップＳ１１を行った後の断面構造を示す図である。 本発明の静電気放電保護構造の製造方法において、ステップＳ２１を行った後の断面構造を示す図である。 本発明の静電気放電保護構造の製造方法において、ステップＳ３１を行った後の断面構造を示す図である。 本発明の静電気放電保護構造の製造方法において、ステップＳ４１を行った後の断面構造を示す図である。 本発明の静電気放電保護構造の製造方法において、ステップＳ５１を行った後の断面構造を示す図である。 本発明の静電気放電保護構造の製造方法において、ステップＳ６１を行った後の断面構造を示す図である。 本発明の実施例に係る静電気放電保護構造の製造方法を示す流れ図である。
本発明の目的、特徴及び利点を容易に理解させるため、以下図面を参照しながら本発明の具体的な実施例を詳細に説明する。
＜実施例一＞
図２は、本発明の第一実施例に係る静電気放電保護構造を示す断面図であり、該静電気放電保護構造は、Ｐ型サブストレート１１０と、低濃度不純物ドープによりＰ型サブストレート１１０内に形成したＮウェル１２１とを含む。Ｎウェル１２１内での高濃度不純物ドープにより、Ｎ＋のウェル接触区域１３１とＰ＋のウェル反浸入区域１３３とを形成し、かつＰ型サブストレート１１０内での高濃度不純物ドープにより、Ｐ＋のサブストレート接触区域１３２とＮ＋のサブストレート反浸入区域１３４とを形成する。サブストレート反浸入区域１３４とウェル反浸入区域１３３は、いずれもサブストレート接触区域１３２とウェル接触区域１３１との間に位置している。
サブストレート反浸入区域１３４とウェル反浸入区域１３３との間と、Ｐ型サブストレート１１０とＮウェル１２１との間の横向きの隣接位置との高濃度不純物ドープにより、Ｎ＋の貫通区域１３５を形成する。貫通区域１３５は、Ｐ型サブストレート１１０とＮウェル１２１とを貫通させるとともに、Ｐ型サブストレート１１０とＮウェル１２１の表面において、Ｎウェル１２１をＰ型サブストレート１１０の内部へ延伸させることにより、単方向ダイオードを形成する。貫通区域１３５を形成することにより、ウェル反浸入区域１３３−Ｎウェル１２１−Ｐ型サブストレート１１０−サブストレート反浸入区域１３４に発生するシリコン制御整流素子（silicon controlled rectifier、ＳＣＲ）のトリガ電圧を低下させることができる。
貫通区域１３５とサブストレート反浸入区域１３４との間には、第一隔離区域１４１が形成され、貫通区域１３５とウェル反浸入区域１３３との間には、第二隔離区域１４２が形成されている。本実施例において、第一隔離区域１４１と第二隔離区域１４２の構造として、ＳＴＩ（Shallow Trench Isolation）構造を採用する。他の実施例において、異なる隔離構造、例えば、ＬＯＣＯＳ（local oxidation of silicon）構造を採用してもよい。第一隔離区域１４１と第二隔離区域１４２により、前記単方向ダイオードが形成される。
Ｐ型サブストレート１１０上で、貫通区域１３５とサブストレート反浸入区域１３４との間には、二酸化ケイ素からなる酸化層１５１が形成されている。酸化層１５１の一端は、第一隔離区域１４１上に設けられ、他端は、Ｐ型サブストレート１１０上に設けられている。酸化層１５１が直接貫通区域１３５に接触してはいけない。酸化層１５１上には、フィールドプレート構造１６１が設けられている。本実施例のフィールドプレート構造１６１は、多結晶質シリコンで形成し、かつ需要に応じて、該多結晶質シリコンに不純物をドープを行うことができる。他の実施例において、金属フィールドプレート、例えばアルミニウムフィールドプレートを用いることもできる。
Ｐ型サブストレート１１０上には、サブストレート接触区域１３２、サブストレート反浸入区域１３４及びフィールドプレート構造１６１に電気連結される陰極導線が設けられている。Ｎウェル１２１上には、ウェル反浸入区域１３３及びウェル接触区域１３１に電気連結される陽極導線が設けられている。図２において、陽極導線と陰極導線が連結線に示されているが、連結線により形成される矩形ではない。
上述した静電気放電保護構造が静電気を放電するとき、陽極の電位が上昇し、Ｐ型サブストレート１１０とＮウェル１２１との間に空乏区域（depletion layer）が形成され、フィールドプレート構造１６１が陰極に電気連結されることをフィールドプレート（Field plate）とする。Ｐ型サブストレート１１０表面の空乏区域の幅は、フィールドプレート構造１６１の幅（すなわち、フィールドプレート構造１６１の辺縁の位置）に制限される。陰極の電圧が上昇することにより、電場強度が一層増強され、かつ該電圧が単方向ダイオードの降伏電圧まで上昇する。この場合、大量の電子−正孔（hole）が発生するとともに、それぞれＮウェル１２１とＰ型サブストレート１１０に入るので、シリコン制御整流素子がトリガされる。かつ、サブストレート反浸入区域１３４、Ｐ型サブストレート１１０及びＮウェル１２１により形成されるＮＰＮ型ドランジスタと、ウェル反浸入区域１３３、Ｎウェル１２１及びＰ型サブストレート１１０により形成されるＰＮＰ型ドランジスタとが同時にオンされ、静電気放電通路が形成されるので、静電気の放電を保護する作用を奏することができる。シリコン制御整流素子の起動電圧、すなわち単方向ダイオードの降伏電圧は、フィールドプレート構造を設けるとき、フィールドプレート構造１６１の幅及び位置を変更することにより調節することができる。シリコン制御整流素子に固有の電気伝導能力は、単方向ダイオードの影響をほとんど受けない。
＜実施例二＞
図３は、本発明の第二実施例に係る静電気放電保護構造を示す断面図である。本実施例の作動原理と第一実施例の作動原理とが類似する。具体的には、本実施例の該静電気放電保護構造は、Ｐ型サブストレート２１０と、低濃度不純物ドープによりＰ型サブストレート２１０内に形成したＮウェル２２１とを含む。Ｎウェル２２１内での高濃度不純物ドープにより、Ｎ＋のウェル接触区域２３１とＰ＋のウェル反浸入区域２３３とを形成し、かつＰ型サブストレート２１０内での高濃度不純物ドープにより、Ｐ＋のサブストレート接触区域２３２とＮ＋のサブストレート反浸入区域２３４とを形成する。サブストレート反浸入区域２３４とウェル反浸入区域２３３は、いずれもサブストレート接触区域２３２とウェル接触区域２３１との間に位置している。
サブストレート反浸入区域２３４とウェル反浸入区域２３３との間と、Ｐ型サブストレート２１０とＮウェル２２１との間の横向きの隣接位置との高濃度不純物ドープにより、Ｐ＋の貫通区域２３６を形成する。貫通区域２３６は、Ｐ型サブストレート２１０とＮウェル２２１とを貫通させるとともに、Ｐ型サブストレート２１０をＮウェル２２１の内部へ延伸させることにより、単方向ダイオードを形成する。
貫通区域２３６とサブストレート反浸入区域２３４との間には、第一隔離区域２４１が形成され、貫通区域２３６とウェル反浸入区域２３３との間には、第二隔離区域２４２が形成されている。本実施例において、第一隔離区域２４１と第二隔離区域２４２の構造として、ＳＴＩ構造を採用する。他の実施例において、異なる隔離構造、例えば、ＬＯＣＯＳ構造を採用してもよい。
Ｎウェル２２１上で、貫通区域２３６とサブストレート反浸入区域２３４との間には、二酸化ケイ素からなる酸化層２５１が形成されている。酸化層２５１の一端は、第二隔離区域２４２上に設けられ、他端は、Ｎウェル２２１上に設けられている。酸化層２５１が直接貫通区域２３６に接触してはいけない。酸化層２５１上には、フィールドプレート構造２６１が設けられている。本実施例のフィールドプレート構造２６１は、多結晶質シリコンで形成する。他の実施例において、金属フィールドプレート、例えばアルミニウムフィールドプレートを用いることもできる。
Ｐ型サブストレート２１０上には、サブストレート接触区域２３２とサブストレート反浸入区域２３４に電気連結される陽極導線が設けられている。Ｎウェル２２１上には、ウェル反浸入区域２３３、ウェル接触区域２３１及び貫通区域２３６に電気連結される陽極導線が設けられている。図３において、陽極導線と陰極導線が連結線に示されているが、連結線により形成される矩形ではない。
＜実施例三＞
図４は、本発明の第三実施例に係る静電気放電保護構造を示す断面図である。本実施例は、第一実施例のＰ型サブストレートＮウェルの構造をＮ型サブストレートＰウェルの構造に変更させる実施例である。該静電気放電保護構造は、Ｎ型サブストレート３１０と、低濃度不純物ドープによりＮ型サブストレート３１０内に形成したＰウェル３２１とを含む。Ｐウェル３２１内での高濃度不純物ドープにより、Ｐ＋のウェル接触区域３３１とＮ＋のウェル反浸入区域３３３とを形成し、かつＮ型サブストレート３１０内での高濃度不純物ドープにより、Ｎ＋のサブストレート接触区域３３２とＰ＋のサブストレート反浸入区域３３４とを形成する。サブストレート反浸入区域３３４とウェル反浸入区域３３３は、いずれもサブストレート接触区域３３２とウェル接触区域３３１との間に位置している。
サブストレート反浸入区域３３４とウェル反浸入区域３３３との間と、Ｎ型サブストレート３１０とＰウェル３２１との間の横向きの隣接位置との高濃度不純物ドープにより、Ｐ＋の貫通区域３３５を形成する。貫通区域３３５は、Ｎ型サブストレート３１０とＰウェル３２１とを貫通させるとともに、Ｐウェル３２１をＮ型サブストレート３１０の内部へ延伸させることにより、単方向ダイオードを形成する。
貫通区域３３５とサブストレート反浸入区域３３４との間には、第一隔離区域３４１が形成され、貫通区域３３５とウェル反浸入区域３３３との間には、第二隔離区域３４２が形成されている。本実施例において、第一隔離区域３４１と第二隔離区域３４２の構造として、ＳＴＩ構造を採用する。他の実施例において、異なる隔離構造、例えば、ＬＯＣＯＳ構造を採用してもよい。
Ｎ型サブストレート３１０上で、貫通区域３３５とサブストレート反浸入区域３３４との間には、二酸化ケイ素からなる酸化層３５１が形成されている。酸化層３５１の一端は、第一隔離区域３４１上に設けられ、他端は、Ｎ型サブストレート３１０上に設けられている。酸化層３５１が直接貫通区域３３５に接触してはいけない。酸化層３５１上には、フィールドプレート構造３６１が設けられている。本実施例のフィールドプレート構造３６１は、多結晶質シリコンで形成する。他の実施例において、金属フィールドプレート、例えばアルミニウムフィールドプレートを用いることもできる。
Ｎ型サブストレート３１０上には、サブストレート接触区域３３２、サブストレート反浸入区域３３４及びフィールドプレート構造３６１に電気連結される陽極導線が設けられている。Ｐウェル３２１上には、ウェル反浸入区域３３３とウェル接触区域３３１に電気連結される陽極導線が設けられている。図４において、陽極導線と陰極導線が連結線に示されているが、連結線により形成される矩形ではない。
＜実施例四＞
図４は、本発明の第四実施例に係る静電気放電保護構造を示す断面図である。本実施例は、第二実施例のＰ型サブストレートＮウェルの構造をＮ型サブストレートＰウェルの構造に変更させる実施例である。該静電気放電保護構造は、Ｎ型サブストレート４１０と、低濃度不純物ドープによりＮ型サブストレート４１０内に形成したＰウェル４２１とを含む。Ｐウェル４２１内での高濃度不純物ドープにより、Ｐ＋のウェル接触区域４３１とＮ＋のウェル反浸入区域４３３とを形成し、かつＮ型サブストレート４１０内での高濃度不純物ドープにより、Ｎ＋のサブストレート接触区域４３２とＰ＋のサブストレート反浸入区域４３４とを形成する。サブストレート反浸入区域４３４とウェル反浸入区域４３３は、いずれもサブストレート接触区域４３２とウェル接触区域４３１との間に位置している。
サブストレート反浸入区域４３４とウェル反浸入区域４３３との間と、Ｎ型サブストレート４１０とＰウェル４２１との間の横向きの隣接位置との高濃度不純物ドープにより、Ｎ＋の貫通区域４３６を形成する。貫通区域４３６は、Ｎ型サブストレート４１０とＰウェル４２１とを貫通させるとともに、Ｎ型サブストレート４１０をＰウェル４２１の内部へ延伸させることにより、単方向ダイオードを形成する。
貫通区域４３６とサブストレート反浸入区域４３４との間には、第一隔離区域４４１が形成され、貫通区域４３６とウェル反浸入区域４３３との間には、第二隔離区域４４２が形成されている。本実施例において、第一隔離区域４４１と第二隔離区域４４２の構造として、ＳＴＩ構造を採用する。他の実施例において、異なる隔離構造、例えば、ＬＯＣＯＳ構造を採用してもよい。
Ｐウェル４２１上で、貫通区域４３６とサブストレート反浸入区域４３４との間には、二酸化ケイ素からなる酸化層４５１が形成されている。酸化層４５１の一端は、第二隔離区域４４２上に設けられ、他端は、Ｐウェル４２１上に設けられている。酸化層４５１が直接貫通区域４３６に接触してはいけない。酸化層４５１上には、フィールドプレート構造４６１が設けられている。本実施例のフィールドプレート構造４６１は、多結晶質シリコンで形成する。他の実施例において、金属フィールドプレート、例えばアルミニウムフィールドプレートを用いることもできる。
Ｎ型サブストレート４１０上には、サブストレート接触区域４３２とサブストレート反浸入区域４３４に電気連結される陽極導線が設けられている。Ｐウェル４２１上には、ウェル反浸入区域４３３、ウェル接触区域４３１及びに本実施例のフィールドプレート構造４６１電気連結される陽極導線が設けられている。図５において、陽極導線と陰極導線が連結線に示されているが、連結線により形成される矩形ではない。
図６〜図１１は、静電気放電保護構造を製造する過程において、静電気放電保護構造の断面構造を示す図である。
図１２は、本発明の実施例に係る静電気放電保護構造の製造方法を示す流れ図である。該製造方法は、次のようなステップを含む。
Ｓ１１、サブストレートを提供する。該サブストレートは、第一導電種類を有している。
図６に示すとおり、本発明の一実施例に係る静電気放電保護構造を製造することを例とする場合、低濃度不純物ドープのＰ型ケイ素基板をＰ型サブストレート１１０として採用する。
Ｓ２１、サブストレート内に第一隔離区域と第二隔離区域を形成する。
図７に示すとおり、第一隔離区域１４１と第二隔離区域１４２の構造として、ＳＴＩ構造を採用する。他の実施例において、異なる隔離構造、例えば、ＬＯＣＯＳ構造を採用してもよい。
Ｓ３１、イオンを注入することにより、サブストレート内に第一導電種類を有するウェル区域を形成する。
第二隔離区域は、ウェル区域内に位置し、第一隔離区域は、ウェル区域以外のサブストレート内に位置すべきである。図８に示すとおり、本発明の一実施例に係る静電気放電保護構造を製造することを例とする場合、低濃度不純物ドープのイオン注入により、Ｎウェル１２１を形成する。
Ｓ４１、熱酸化により酸化層を形成する。
酸化層は、ケイ素基板の表面に形成する。本実施例において、酸化層の一端を第一隔離区域に設け、他端をサブストレートに設ける。他の実施例において、酸化層の一端を第二隔離区域に設け、他端をウェル区域に設けることができる。図９に示すとおり、本発明の一実施例に係る静電気放電保護構造を製造することを例とする場合、酸化層１５１（すなわち二酸化ケイ素層）をＮウェル１２１と接触しないようにＰ型サブストレート１１０の表面に形成する。酸化層１５１の一端は、第一隔離区域１４１上に設けられ、他端は、Ｐ型サブストレート１１０上に設けられる。
Ｓ５１、蓄積により酸化層上にフィールドプレート構造を形成する。
図１０を参照すると、フィールドプレート構造は多結晶質シリコンで形成し、かつ需要に応じて、該多結晶質シリコンに不純物をドープを行うことができる。他の実施例において、金属フィールドプレート、例えばアルミニウムフィールドプレートを用いることもできる。
Ｓ６１、イオンの注入により、サブストレートとウェル区域内に接触区域、反浸入区域及び貫通区域を形成する。
接触区域は、サブストレート接触区域と、サブストレート反浸入区域と、ウェル反浸入区域とを含む。サブストレート接触区域は、サブストレート内に設けられ、かつ第一導電種類を有している。サブストレート反浸入区域は、サブストレート内に設けられ、かつ第二導電種類を有している。ウェル反浸入区域は、ウェル区域に設けられ、かつ第一導電種類を有している。ウェル接触区域は、ウェル区域に設けられ、かつ第二導電種類を有している。
貫通区域は、サブストレートとウェル区域との間の横向きの隣接位置に設けられ、かつサブストレート反浸入区域とウェル反浸入区域との間に設けられている。該貫通区域は、前記サブストレートとウェル区域内へ延伸され、かつ直接サブストレートとウェル区域と接触する。
図１１に示すとおり、本発明の一実施例に係る静電気放電保護構造を製造することを例とする場合、接触区域は、サブストレート接触区域１３２と、ウェル接触区域１３１とを含む。反浸入区域は、サブストレート反浸入区域１３４と、ウェル反浸入区域１３３とを含む。第二隔離区域１４２は、ウェル反浸入区域１３３と貫通区域１３５との間に位置して、ウェル反浸入区域１３３と貫通区域１３５を隔離する。第一隔離区域１４１は、サブストレート反浸入区域１３４と貫通区域１３５との間に位置して、サブストレート反浸入区域１３４と貫通区域１３５を隔離する。第一隔離区域１４１は、イオンを注入するときに防止層になるので、第一隔離区域１４１がサブストレート反浸入区域１３４と貫通区域１３５に緊密に当接する。
Ｓ６１の後には、陰極導線と陽極導線を設ける導線を形成するステップをさらに含む。一実施例に係る静電気放電保護構造を製造することを例とする場合、蓄積により、Ｐ型サブストレート１１０上に、サブストレート接触区域１３２、サブストレート反浸入区域１３４及びフィールドプレート構造１６１と電気連結する、陰極導線を形成するとともに、Ｎウェル１２１上に、ウェル反浸入区域１３３及びウェル接触区域１３１と電気連結する、陽極導線を形成する。
上述した静電気放電保護構造の製造方法は、従来のＣＭＯＳ製造工程に兼用することができるので、生産コストを低下させることができる。
以上、本発明の複数の実施例を詳述してきたが、上述した実施例は本発明の例示にしか過ぎないものであるため、本発明が実施例の構成に限定されるものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があっても当然に本発明に含まれる。また、各実施例に複数の構成が含まれている場合には、特に記載がなくとも、これらの構成の可能な組合せが含まれることは勿論である。また、複数の実施例や変形例が示されている場合には、特に記載がなくとも、これらに跨がった構成の組合せのうちの可能なものが含まれることは勿論である。

Claims (11)

  1. 第一導電種類を有するサブストレートと、
    前記サブストレート内に設けられ、第二導電種類を有するウェル区域と、
    前記サブストレート内に設けられ、第一導電種類を有するサブストレート接触区域と、
    前記ウェル区域内に設けられ、第二導電種類を有するウェル接触区域と、
    前記サブストレート内に設けられ、かつ前記サブストレート接触区域と前記ウェル接触区域との間に位置し、第二導電種類を有するサブストレート反浸入区域と、
    前記ウェル区域内に設けられ、かつ前記サブストレート接触区域と前記ウェル接触区域との間に位置し、第一導電種類を有するウェル反浸入区域と、
    前記サブストレートとウェル区域との間の横向きの隣接位置に設けられ、かつ前記サブストレート反浸入区域とウェル反浸入区域との間に設けられて、直接前記サブストレートとウェル区域と接触する貫通区域と、
    前記サブストレート内に設けられ、かつ前記サブストレート反浸入区域と貫通区域との間に位置する第一隔離区域と、
    前記ウェル区域内に設けられ、かつ前記ウェル反浸入区域と貫通区域との間に位置する第二隔離区域と、
    前記貫通区域に接近する酸化層であって、
    前記酸化層の一端が前記第一隔離区域に設けられ、他端が前記サブストレートに設けられるか、あるいは前記酸化層の一端が前記第二隔離区域に設けられ、他端が前記ウェル区域に設けられ；
    直接前記貫通区域と接触しない、酸化層と、
    前記酸化層に設けられるフィールドプレート構造とを含むことを特徴とする静電気放電保護構造。
  2. 前記第一導電種類がＰ型であり、前記第二導電種類がＮ型であり、前記貫通区域は、Ｎ型導電種類を有し、前記酸化層の一端が前記第一隔離区域に設けられ、他端が前記サブストレートに設けられ、
    前記静電気放電保護構造は、陽極導線と陰極導線をさらに含み、前記陽極導線は、前記ウェル反浸入区域とウェル接触区域とに電気連結され、前記陰極導線は、前記サブストレート接触区域とサブストレート反浸入区域とフィールドプレート構造とに電気連結されることを特徴とする請求項１に記載の静電気放電保護構造。
  3. 前記第一導電種類がＰ型であり、前記第二導電種類がＮ型であり、前記貫通区域は、Ｐ型導電種類を有し、前記酸化層の一端が前記第二隔離区域に設けられ、他端が前記ウェル区域に設けられ、
    前記静電気放電保護構造は、陽極導線と陰極導線をさらに含み、前記陽極導線は、前記ウェル反浸入区域とウェル接触区域とフィールドプレート構造とに電気連結され、前記陰極導線は、前記サブストレート接触区域とサブストレート反浸入区域とに電気連結されることを特徴とする請求項１に記載の静電気放電保護構造。
  4. 前記第一導電種類がＮ型であり、前記第二導電種類がＰ型であり、前記貫通区域は、Ｐ型導電種類を有し、前記酸化層の一端が前記第一隔離区域に設けられ、他端が前記サブストレートに設けられ、
    前記静電気放電保護構造は、陽極導線と陰極導線をさらに含み、前記陽極導線は、前記サブストレート接触区域とサブストレート反浸入区域とフィールドプレート構造とに電気連結され、前記陰極導線は、前記ウェル反浸入区域とウェル接触区域とに電気連結されることを特徴とする請求項１に記載の静電気放電保護構造。
  5. 前記第一導電種類がＮ型であり、前記第二導電種類がＰ型であり、前記貫通区域は、Ｎ型導電種類を有し、前記酸化層の一端が前記第二隔離区域に設けられ、他端が前記ウェル区域に設けられ、
    前記静電気放電保護構造は、陽極導線と陰極導線をさらに含み、前記陽極導線は、前記サブストレート接触区域とサブストレート反浸入区域とに電気連結され、前記陰極導線は、前記ウェル反浸入区域とウェル接触区域とフィールドプレート構造とに電気連結されることを特徴とする請求項１に記載の静電気放電保護構造。
  6. 前記フィールドプレート構造の材料が多結晶質シリコンであることを特徴とする請求項１に記載の静電気放電保護構造。
  7. 前記第一隔離区域と第二隔離区域の構造がＳＴＩ（Shallow Trench Isolation）構造であることを特徴とする請求項１に記載の静電気放電保護構造。
  8. 静電気放電保護構造の製造方法であって、
    第一導電種類を有するサブストレートを提供するステップと、
    前記サブストレート内に第一隔離区域と第二隔離区域を形成するステップと、
    イオンを注入することにより、前記サブストレート内に第一導電種類を有するウェル区域を形成し、かつ前記第一隔離区域が前記サブストレート内に位置し、前記第二隔離区域が前記ウェル区域内に位置するようにするステップと、
    熱酸化により酸化層を形成し、かつ該酸化層の一端が前記第一隔離区域に設けられ、他端が前記サブストレートに設けられるようにするか、あるいは前記酸化層の一端が前記第二隔離区域に設けれ、他端が前記ウェル区域に設けられるようにするステップと、
    蓄積により前記酸化層に前記フィールドプレート構造を形成するステップと、
    イオンの注入により、前記サブストレートとウェル区域内に接触区域、反浸入区域及び貫通区域を形成するステップとを含み、
    前記接触区域は、前記サブストレート内に設けられ、第一導電種類を有するサブストレート接触区域と、前記ウェル区域内に設けられ、第二導電種類を有するウェル接触区域とを具備し、前記反浸入区域は、前記サブストレート内に設けられ、前記サブストレート接触区域とウェル接触区域との間に位置し、かつ第二導電種類を有するサブストレート反浸入区域と、前記ウェル区域内に設けられ、前記サブストレート接触区域とウェル接触区域との間に位置し、かつ第一導電種類を有するウェル反浸入区域とを具備し、前記貫通区域は、前記サブストレートとウェル区域との間の横向きの隣接位置に設けられ、前記サブストレート反浸入区域と前記ウェル反浸入区域との間に設けられ、かつ前記サブストレートとウェル区域に接触し、
    前記第一隔離区域は、前記サブストレート内に設けられ、かつ前記サブストレート反浸入区域と貫通区域との間に位置することを特徴とする静電気放電保護構造の製造方法。
  9. イオンの注入により、前記サブストレートとウェル区域内に接触区域と貫通区域を形成した後、陰極導線と陽極導線を設ける導線を形成するステップをさらに含むことを特徴とする請求項８に記載の静電気放電保護構造の製造方法。
  10. 前記フィールドプレート構造の材料が多結晶質シリコンであることを特徴とする請求項８に記載の静電気放電保護構造の製造方法。
  11. 前記第一隔離区域と第二隔離区域の構造がＳＴＩ構造であることを特徴とする請求項８に記載の静電気放電保護構造の製造方法。
JP2014521946A 2012-04-28 2013-04-27 静電気放電保護構造及びその製造方法 Active JP5918365B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201210130387.3 2012-04-28
CN201210130387.3A CN103378087B (zh) 2012-04-28 2012-04-28 静电释放保护结构及其制造方法
PCT/CN2013/074896 WO2013159746A1 (zh) 2012-04-28 2013-04-27 静电释放保护结构及其制造方法

Publications (2)

Publication Number Publication Date
JP2014525147A JP2014525147A (ja) 2014-09-25
JP5918365B2 true JP5918365B2 (ja) 2016-05-18

Family

ID=49462977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014521946A Active JP5918365B2 (ja) 2012-04-28 2013-04-27 静電気放電保護構造及びその製造方法

Country Status (5)

Country Link
US (2) US9343454B2 (ja)
EP (1) EP2717317B1 (ja)
JP (1) JP5918365B2 (ja)
CN (1) CN103378087B (ja)
WO (1) WO2013159746A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896064B2 (en) * 2010-10-18 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection circuit
CN105448979B (zh) * 2014-06-12 2018-07-10 中芯国际集成电路制造(上海)有限公司 横向双扩散场效应管及其形成方法
US9621058B2 (en) * 2015-01-20 2017-04-11 Infineon Technologies Austria Ag Reducing switching losses associated with a synchronous rectification MOSFET
CN105185777B (zh) * 2015-07-30 2018-02-06 上海华虹宏力半导体制造有限公司 用于soi工艺静电保护的lvtscr及其制造方法
CN111295764B (zh) * 2017-11-13 2024-03-01 新电元工业株式会社 宽带隙半导体装置
US11342323B2 (en) 2019-05-30 2022-05-24 Analog Devices, Inc. High voltage tolerant circuit architecture for applications subject to electrical overstress fault conditions
US11362203B2 (en) * 2019-09-26 2022-06-14 Analog Devices, Inc. Electrical overstress protection for electronic systems subject to electromagnetic compatibility fault conditions
CN112002692B (zh) * 2020-08-06 2022-10-25 杰华特微电子股份有限公司 用于静电防护的晶体管及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020036326A1 (en) * 1994-08-11 2002-03-28 Harris Corporation Analog-to-digital converter and method of fabrication
US5856214A (en) * 1996-03-04 1999-01-05 Winbond Electronics Corp. Method of fabricating a low voltage zener-triggered SCR for ESD protection in integrated circuits
US6144070A (en) * 1997-08-29 2000-11-07 Texas Instruments Incorporated High breakdown-voltage transistor with electrostatic discharge protection
TW457689B (en) * 2000-01-11 2001-10-01 Winbond Electronics Corp High current ESD protection circuit
TW511269B (en) * 2001-03-05 2002-11-21 Taiwan Semiconductor Mfg Silicon-controlled rectifier device having deep well region structure and its application on electrostatic discharge protection circuit
JP4146672B2 (ja) * 2002-06-14 2008-09-10 シャープ株式会社 静電気保護素子
JP3810375B2 (ja) * 2003-03-14 2006-08-16 ローム株式会社 半導体装置
CN100364093C (zh) * 2004-04-06 2008-01-23 世界先进积体电路股份有限公司 具有间隙结构的高压静电放电保护装置
KR100835282B1 (ko) * 2007-01-23 2008-06-05 삼성전자주식회사 정전기 방전 보호 장치
US7638857B2 (en) * 2008-05-07 2009-12-29 United Microelectronics Corp. Structure of silicon controlled rectifier
US8193585B2 (en) * 2009-10-29 2012-06-05 Freescale Semiconductor, Inc. Semiconductor device with increased snapback voltage
US8120108B2 (en) * 2010-01-27 2012-02-21 Texas Instruments Incorporated High voltage SCRMOS in BiCMOS process technologies
CN101789428B (zh) * 2010-03-10 2012-01-04 浙江大学 一种内嵌pmos辅助触发可控硅结构
CN102412294B (zh) * 2010-09-25 2013-09-11 上海华虹Nec电子有限公司 用作静电防护结构的器件
CN102420245A (zh) * 2010-09-28 2012-04-18 比亚迪股份有限公司 用于esd防护的低电压触发硅控整流器及其制造方法

Also Published As

Publication number Publication date
EP2717317A1 (en) 2014-04-09
EP2717317A4 (en) 2014-12-03
CN103378087B (zh) 2016-02-24
WO2013159746A1 (zh) 2013-10-31
US9780084B2 (en) 2017-10-03
US20160181237A1 (en) 2016-06-23
EP2717317B1 (en) 2017-03-15
US9343454B2 (en) 2016-05-17
CN103378087A (zh) 2013-10-30
JP2014525147A (ja) 2014-09-25
US20140138740A1 (en) 2014-05-22

Similar Documents

Publication Publication Date Title
JP5918365B2 (ja) 静電気放電保護構造及びその製造方法
US8569836B2 (en) Semiconductor device
US8835977B2 (en) TVS with low capacitance and forward voltage drop with depleted SCR as steering diode
US9991369B2 (en) ESD protection SCR device
JP5043990B2 (ja) 半導体装置およびその製造方法
US9166037B2 (en) Power semiconductor device with electrostatic discharge structure
US8890281B2 (en) Semiconductor device
JP2009164584A (ja) 半導体素子のショットキーダイオード及びその製造方法
US20130093057A1 (en) Semiconductor device
JP6956600B2 (ja) 半導体装置
TWI703702B (zh) 場效電晶體及半導體裝置
JP5529414B2 (ja) 静電破壊保護回路
KR101522530B1 (ko) 정전기 방전 보호 소자 및 그 제조 방법
JP7461188B2 (ja) 半導体集積回路
JP2009141071A (ja) 静電気保護用半導体素子
JP2011222971A (ja) 半導体装置およびその製造方法
JP2011210896A (ja) 半導体装置
JP4950692B2 (ja) 半導体装置
US9997642B2 (en) Diode, diode string circuit, and electrostatic discharge protection device having doped region and well isolated from each other
JP6099956B2 (ja) 半導体装置
KR101279216B1 (ko) 반도체 장치의 제조 방법
JP2011071326A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150416

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150519

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160407

R150 Certificate of patent or registration of utility model

Ref document number: 5918365

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250