JP2009164584A - 半導体素子のショットキーダイオード及びその製造方法 - Google Patents
半導体素子のショットキーダイオード及びその製造方法 Download PDFInfo
- Publication number
- JP2009164584A JP2009164584A JP2008304477A JP2008304477A JP2009164584A JP 2009164584 A JP2009164584 A JP 2009164584A JP 2008304477 A JP2008304477 A JP 2008304477A JP 2008304477 A JP2008304477 A JP 2008304477A JP 2009164584 A JP2009164584 A JP 2009164584A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- schottky diode
- plug
- semiconductor substrate
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 230000015556 catabolic process Effects 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000012535 impurity Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 239000000969 carrier Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】高い逆方向降伏電圧特性を持つ半導体素子のショットキーダイオード及びその製造方法を提供する。
【解決手段】半導体基板に第１導電型の埋め込み層１０２Ａを形成する段階と、エピタキシャル成長工程により埋め込み層を取り囲むように半導体基板に第２導電型のエピ層１０４を形成する段階と、半導体基板の表面から埋め込み層まで第１導電型のプラグ１０６，１０８を形成する段階と、第１導電型のプラグと水平方向に離間するようにしつつ半導体基板の表面から埋め込み層まで第１導電型のウェル１３０を形成する段階と、ウェルとプラグに電気的に連結される金属コンタクト１６０をショットキーダイオードの正極と負極としてそれぞれ形成する段階とを備える。
【選択図】図２
【解決手段】半導体基板に第１導電型の埋め込み層１０２Ａを形成する段階と、エピタキシャル成長工程により埋め込み層を取り囲むように半導体基板に第２導電型のエピ層１０４を形成する段階と、半導体基板の表面から埋め込み層まで第１導電型のプラグ１０６，１０８を形成する段階と、第１導電型のプラグと水平方向に離間するようにしつつ半導体基板の表面から埋め込み層まで第１導電型のウェル１３０を形成する段階と、ウェルとプラグに電気的に連結される金属コンタクト１６０をショットキーダイオードの正極と負極としてそれぞれ形成する段階とを備える。
【選択図】図２
Description
本発明は、半導体素子に係り、特に、半導体素子のショットキーダイオード及びその製造方法に関する。
一般のダイオードのしきい電圧は、ダイオードの物質によって異なってくる。例えば、ダイオードがシリコン（Ｓｉ）で製造される場合、そのしきい電圧は約０．６〜０．７ボルト（Ｖ）である。この場合、電源をオフ（ＯＦＦ）しても、ダイオードの内部に残っている少数キャリアによって電源が直ちに切れず、若干の間に電流が続けて流れる回復時間（ｒｅｃｏｖｅｒｙ ｔｉｍｅ）が存在する。
ショットキーバリアダイオード（ｓｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ ｄｉｏｄｅ）は、半導体と金属とが結合したダイオードで、そのしきい電圧は一般のダイオードのそれに比べて半分程度と低い。例えば、ショットキーダイオードのしきい電圧は、約０．４〜０．５ボルト（Ｖ）である。また、ショットキーダイオードでは、少数キャリアではなく多数キャリアによって電流が流れる。したがって、ショットキーダイオードは蓄積効果がないために逆回復時間が非常に短いという特長を持つ。このような特長から、ショットキーダイオードは低電圧でありながら、大電流及び高速整流などに多用されている。
しかしながら、ショットキーダイオードは、漏洩電流（Ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）が大きく、耐圧が比較的低いという欠点もある。そのため、比較的低い電圧と大電流整流用として多く使用されている。ショットキーダイオードは高周波数領域で整流用に使われ、このため、高い逆方向降伏電圧及び一定の順方向電圧でも高い電流量を示す特性を要求する。ショットキーダイオードは、逆方向バイアスで多い漏洩電流によって降伏電圧が低いし、このような短所から、高い降伏電圧が要求される高電力用ダイオードとして使用するのに適していない。これを補完するために、シリコンの代わりにＳｉＣを半導体として使用する金属とＳｉＣ接合構造のショットキーダイオードが使われ、またガードリング（ｇｕａｒｄｒｉｎｇ）の方法が用いられることもある。
図１は、一般的な半導体素子のショットキーダイオードを示す断面図である。
図１を参照すると、Ｐタイプエピ層（ｅｐｉ−ｌａｙｅｒ）１０にＮ＋型埋め込み層（ｂｕｒｉｅｄ ｌａｙｅｒ）１２が形成されており、埋め込み層１２の上部にＮタイプのウェル（ｗｅｌｌ）１４が横方に広く形成されている。ウェル１４の内部には、Ｐタイプのガードリング１７とピックアップ（ｐｉｃｋｕｐ）端子の役割を果たすＮタイプのイオン注入領域１６とが形成されている。ここで、エピ層１０の上部全面には酸化膜１８が形成されており、酸化膜１８を貫通してショットキーダイオードの正極のための金属配線２０が形成されている。また、酸化膜１８を貫通してショットキーダイオードの負極のための金属配線２２，２４が形成されている。
しかしながら、上記した一般のショットキーダイオードは、全体的に形成されるＮタイプ物質１２，１４，１６にＰタイプのガードリング１７を形成した構造を有しており、よって、低い逆方向降伏電圧を依然として持つという問題点があった。
したがって、本発明の目的は、高い逆方向降伏電圧特性を持つ半導体素子のショットキーダイオード及びその製造方法を提供することにある。
上記目的を達成するための本発明による半導体素子のショットキーダイオード製作方法は、半導体基板に第１導電型の埋め込み層を形成する段階と、エピタキシャル成長工程により、前記埋め込み層を取り囲むように前記半導体基板に第２導電型のエピ層を形成する段階と、前記半導体基板の表面から前記埋め込み層まで前記第１導電型のプラグを形成する段階と、前記第１導電型のプラグと水平方向に離間するようにしつつ前記半導体基板の表面から前記埋め込み層まで前記第１導電型のウェルを形成する段階と、前記ウェルと前記プラグに電気的に連結される金属コンタクトを前記ショットキーダイオードの正極と負極としてそれぞれ形成する段階と、からなることが好ましい。
また、上記目的を達成するための本発明による半導体素子のショットキーダイオードは、半導体基板の内部に形成された第１導電型の埋め込み層と、前記半導体基板の内部で、前記埋め込み層を取り囲むように形成された第２導電型のエピ層と、前記半導体基板の表面から前記埋め込み層まで形成された前記第１導電型のプラグと、前記第１導電型のプラグと水平方向に離間しながら前記半導体基板の表面から前記埋め込み層まで形成された前記第１導電型のウェルと、前記ウェルと前記プラグに電気的に連結され、前記ショットキーダイオードの正極と負極としてそれぞれ形成された金属コンタクトと、から構成されることが好ましい。
本発明による半導体素子のショットキーダイオード及びその製造方法によれば、ウェルがピックアップ端子まで水平に（ｌａｔｅｒａｌｌｙ）形成された一般的なショットキーダイオードとは違い、ウェルを実際にショットキーダイオードが動作する部分までに限定して形成するので、プラグとウェル間の空間であるガードリング（ｇｕａｒｄｒｉｎｇ）を低い濃度のＰ型エピ層に取って代わらせ、ウェルとＰ型ドーピング層であるエピ層とのみからなるようにし、改善した高い逆方向降伏電圧特性を得ることが可能になる。
以下、本発明による半導体素子のショットキーダイオードの実施例を、添付の図面を参照しつつ詳細に説明する。
図２（ａ）及び（ｂ）は、本発明の実施例による半導体素子のショットキーダイオード（ｓｃｈｏｔｔｋｙ ｄｉｏｄｅ）を示す図で、図２（ａ）は、ショットキーダイオードの断面図、図２（ｂ）はショットキーダイオードの平面図を示す。
まず、第１導電型の埋め込み層１０２Ａが半導体基板１００の内部に形成されている。この埋め込み層１０２Ａを取り囲むように半導体基板１００の内部に第２導電型のエピ層１０４が形成されている。例えば、第１導電型はＮタイプ、第２導電型はＰタイプになることができる。
第１導電型のプラグ１０６及び１０８は、半導体基板１００の表面から埋め込み層１０２Ａまで垂直に形成されている。第１導電型のウェル１３０は、第１導電型のプラグ１０６及び１０８と水平方向に離間しながら、半導体基板１００の表面から埋め込み層１０２Ａまで垂直に形成されている。図２（ｂ）に示すように、プラグ１０６は、ウェル１３０を取り囲む形態で形成されている。ウェル１３０は実際にショットキー動作が行われる活性領域である。
本発明の実施例によれば、ショットキーダイオードの降伏電圧によってプラグ１０６または１０８とウェル１３０との間の水平離間距離ｄが決定される。水平離間距離ｄを大きく決定するほどショットキーダイオードの降伏電圧は増加する。
半導体基板１００においてプラグ１０６及び１０８とウェル１３０との間に素子分離膜１４０が形成されている。素子分離膜１４０は、図２に示すように薄いトレンチ分離膜（ＳＴＩ:Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）の形態で形成されても良く、図２に示すものとは違い、ＬＯＣＯＳタイプに形成されても良い。
ここで、絶縁膜１５０の内部においては金属コンタクト１６０がウェル１３０とプラグ１０６及び１０８のそれぞれに電気的に連結されている。金属コンタクト１６０は、タングステンからなることができる。
各金属コンタクト１６０の上部には金属配線１６２が形成されている。ウェル１３０と金属コンタクト１６０を通じて連結された金属配線１６２は、ショットキーダイオードの正極（Ａ:Ａｎｏｄｅ）に該当し、プラグ１０６及び１０８と金属コンタクト１６０を通じて連結された金属配線１６２は、ショットキーダイオードの負極（Ｋ:Ｃａｔｈｏｄｅ）に該当する。
各金属コンタクト１６０の上部には金属配線１６２が形成されている。ウェル１３０と金属コンタクト１６０を通じて連結された金属配線１６２は、ショットキーダイオードの正極（Ａ:Ａｎｏｄｅ）に該当し、プラグ１０６及び１０８と金属コンタクト１６０を通じて連結された金属配線１６２は、ショットキーダイオードの負極（Ｋ:Ｃａｔｈｏｄｅ）に該当する。
以下、本発明による半導体素子のショットキーダイオードの製造方法の実施例について、添付の図面を参照しつつ説明する。
図３Ａ〜図３Ｆは、本発明の実施例による半導体素子のショットキーダイオードの製作方法を示す工程断面図である。
図３Ａを参照すると、半導体基板１００に第１導電型の埋め込み層１０２を形成する。埋め込み層１０２は、半導体基板１００にイオンを注入して形成されることができる。第１導電型がＮタイプの場合、高濃度のＮ型（Ｎ＋）不純物イオンを半導体基板１００に注入し、Ｎ＋埋め込み層１０２を形成することができる。
図３Ｂを参照すると、エピタキシャル（ｅｐｉｔａｘｉａｌ）成長工程により、埋め込み層１０２を取り囲むように半導体基板１００に第２導電型のエピ層１０４を形成する。エピ層１０４の形成によって埋め込み層１０２Ａはエピ層１０４の下部に存在することとなる。
図３Ｃを参照すると、半導体基板１００の表面から埋め込み層１０２Ａまで第１導電型のプラグ１０６及び１０８を垂直方向に形成する。第１導電型がＮタイプの場合、高濃度のＮ型（Ｎ＋）不純物イオンを注入し、プラグ１０６及び１０８を形成すれば良い。本発明の実施例によれば、プラグ１０６及び１０８の形成のために、プラグの形成される領域をオープン（ｏｐｅｎ）するイオン注入マスク１１０を、エピ層１０４の上部に形成し、イオン注入マスク１１０を用いてエピ層１０４に不純物イオンを選択的に注入することで、プラグ１０６及び１０８を形成することができる。プラグ１０６及び１０８を形成した後、イオン注入マスク１１０を除去する。
図３Ｄを参照すると、第１導電型のプラグ１０６及び１０８と水平方向に離間するようにしつつ、半導体基板１００の表面から埋め込み層１０２Ａまで垂直方向に第１導電型のウェル１３０を形成する。ウェル１３０の形成のために、ウェル１３０の形成される領域をオープンするイオン注入マスク１２０を、半導体基板１００の全面に形成する。以降、イオン注入マスク１２０を用いて半導体基板１００に不純物イオンを注入することで、ウェル１３０を形成する。
この時、イオン注入マスク１２０においてオープンされた幅によってプラグ１０６または１０８とウェル１３０との間の水平離間距離ｄが決定されるので、ショットキーダイオードの降伏電圧に適合するようにイオン注入マスク１２０のオープンされた幅を調整する。例えば、イオン注入マスク１２０のオープンされた幅を増やすと、ショットキーダイオードの逆方向降伏電圧が減少し、イオン注入マスク１２０のオープンされた幅を減らすと、ショットキーダイオードの逆方向降伏電圧が増加する。ウェル１３０を形成した後、イオン注入マスク１２０を除去する。
図３Ｅを参照すると、プラグ１０６及び１０８とウェル１３０との間に素子分離膜１４０を形成する。素子分離膜１４０をＳＴＩの形態で形成しようとする場合、まず、半導体基板１００においてプラグ１０６及び１０８とウェル１３０間の空間にトレンチを形成する。以降、トレンチにフィールド酸化膜（ｆｉｅｌｄ ｏｘｉｄｅ）のような絶縁物質を埋め込み、素子分離膜１４０を形成する。
続いて、ウェル１３０とプラグ１０６及び１０８に電気的に連結される金属コンタクト１６０を形成する。
このため、図３Ｆに示すように、素子分離膜１４０を含む半導体基板１００の上部全面に絶縁膜１５０を形成した後、絶縁膜において金属コンタクト１６０の形成される空間を写真及びエッチング工程によって除去し、ビアホール１５２を形成する。以降、ビアホール１５２にタングステンのような金属物質を埋め込むことで、金属コンタクト１６０を形成する。金属コンタクト１６０を形成した後、図２に示すように金属コンタクト１６０の上部に金属配線１６２を形成する。金属コンタクト１６０及び金属配線１６２を形成する工程は一般的な事項であるから、ここではその詳細な説明を省略する。
上記の本発明の実施例によるショットキーダイオードは、バイポーラ−ＣＭＯＳ−ＤＭＯＳ工程でバイポーラ接合トランジスタ（ＢＪＴ:Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）構造に使われる高濃度のＮ型（Ｎ＋）プラグ１０６及び１０８と活性領域（ウェル）１３０がＮ型埋め込み層１０２Ａに垂直に連結された構造となっている。
以上説明した本発明は、上記の実施例及び添付の図面に限定されず、本発明の技術的思想を逸脱しない範囲内で様々な置換、変形及び変更が可能であるということは、本発明の属する技術分野における通常の知識を持つ者にとっては明かである。
１００ 半導体基板、 １０２ 埋め込み層、 １０４ エピ層、 １０６ プラグ、 １０８ プラグ、 １３０ ウェル、 １４０ 素子分離膜（ＳＴＩ）、 １５０ 絶縁膜、 １６０ 金属コンタクト、 １６２ 金属配線。
Claims (13)
- 半導体基板に第１導電型の埋め込み層を形成する段階と、
エピタキシャル成長工程により、前記埋め込み層を取り囲むように前記半導体基板に第２導電型のエピ層を形成する段階と、
前記半導体基板の表面から前記埋め込み層まで前記第１導電型のプラグを形成する段階と、
前記第１導電型のプラグと水平方向に離間するようにしつつ前記半導体基板の表面から前記埋め込み層まで前記第１導電型のウェルを形成する段階と、
前記ウェルと前記プラグに電気的に連結される金属コンタクトをショットキーダイオードの正極と負極としてそれぞれ形成する段階と、
を備えることを特徴とする半導体素子のショットキーダイオード製作方法。 - 前記第１導電型がＮタイプであり、前記第２導電型がＰタイプであることを特徴とする請求項１に記載の半導体素子のショットキーダイオード製作方法。
- 前記ショットキーダイオードの降伏電圧によって前記プラグと前記ウェルとの間の水平離間距離を決定することを特徴とする請求項１に記載の半導体素子のショットキーダイオード製作方法。
- 前記半導体基板において前記プラグと前記ウェルとの間にトレンチを形成する段階と、
前記トレンチに絶縁物質を埋め込み、素子分離膜を形成する段階と、
をさらに備えることを特徴とする請求項１に記載の半導体素子のショットキーダイオード製作方法。 - 前記埋め込み層が、前記第２導電型のエピ層の下部に形成されることを特徴とする請求項１に記載の半導体素子のショットキーダイオード製作方法。
- 前記半導体基板の表面から前記埋め込み層まで前記第１導電型のプラグを形成する段階が、
前記プラグが形成される領域を露出させるイオン注入マスクを、前記第２導電型のエピ層の上部に形成する段階と、
前記イオン注入マスクを用いて前記第２導電型のエピ層に前記第１導電型のプラグを形成する段階と、
前記イオン注入マスクを除去する段階と、
を含むことを特徴とする請求項１に記載の半導体素子のショットキーダイオード製作方法。 - 前記第１導電型のウェルを形成した後に、
前記ショットキーダイオードの降伏電圧によって前記第１導電型のプラグと前記第１導電型のウェルとの水平離間距離を調整する段階をさらに含むことを特徴とする請求項１に記載の半導体素子のショットキーダイオード製作方法。 - 前記第１導電型のプラグが、前記第１導電型のウェルを取り囲む形態で形成されることを特徴とする請求項１に記載の半導体素子のショットキーダイオード。
- 半導体基板の内部に形成された第１導電型の埋め込み層と、
前記半導体基板の内部で、前記埋め込み層を取り囲むように形成された第２導電型のエピ層と、
前記半導体基板の表面から前記埋め込み層まで形成された前記第１導電型のプラグと、
前記第１導電型のプラグと水平方向に離間するようにしつつ前記半導体基板の表面から前記埋め込み層まで形成された前記第１導電型のウェルと、
前記ウェルと前記プラグに電気的に連結され、ショットキーダイオードの正極と負極としてそれぞれ形成された金属コンタクトと、
を備えることを特徴とする、半導体素子のショットキーダイオード。 - 前記第１導電型がＮタイプであり、前記第２導電型がＰタイプであることを特徴とする請求項９に記載の半導体素子のショットキーダイオード。
- 前記ショットキーダイオードの降伏電圧によって前記プラグと前記ウェルとの間の水平離間距離を決定することを特徴とする請求項９に記載の半導体素子のショットキーダイオード。
- 前記半導体基板において前記プラグと前記ウェルとの間に形成された素子分離膜をさらに備えることを特徴とする請求項９に記載の半導体素子のショットキーダイオード。
- 前記プラグが、前記ウェルを取り囲む形態であることを特徴とする請求項９に記載の半導体素子のショットキーダイオード。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070139707A KR20090071805A (ko) | 2007-12-28 | 2007-12-28 | 반도체 소자의 쇼트키 다이오드 및 그의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009164584A true JP2009164584A (ja) | 2009-07-23 |
Family
ID=40758634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008304477A Pending JP2009164584A (ja) | 2007-12-28 | 2008-11-28 | 半導体素子のショットキーダイオード及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20090166795A1 (ja) |
| JP (1) | JP2009164584A (ja) |
| KR (1) | KR20090071805A (ja) |
| CN (1) | CN101471259A (ja) |
| DE (1) | DE102008063978A1 (ja) |
| TW (1) | TW200929372A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011044573A (ja) * | 2009-08-21 | 2011-03-03 | Oki Semiconductor Co Ltd | ショットキーダイオードの製造方法 |
| WO2015008444A1 (ja) * | 2013-07-16 | 2015-01-22 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102024758B (zh) * | 2009-09-11 | 2014-01-08 | 中芯国际集成电路制造(上海)有限公司 | 肖特基二极管的制造方法 |
| US8421181B2 (en) | 2010-07-21 | 2013-04-16 | International Business Machines Corporation | Schottky barrier diode with perimeter capacitance well junction |
| KR20150026531A (ko) | 2013-09-03 | 2015-03-11 | 삼성전자주식회사 | 반도체 장치 그 제조 방법 |
| KR101680147B1 (ko) | 2015-03-09 | 2016-11-29 | 퍼스트 실리콘 주식회사 | 고내압 고속 스위칭 다이오드 |
| KR102303403B1 (ko) * | 2017-09-29 | 2021-09-16 | 주식회사 키 파운드리 | 쇼트키 배리어 다이오드 |
| US10896953B2 (en) * | 2019-04-12 | 2021-01-19 | Globalfoundries Inc. | Diode structures |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614755A (en) * | 1993-04-30 | 1997-03-25 | Texas Instruments Incorporated | High voltage Shottky diode |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5213918B2 (ja) * | 1972-02-02 | 1977-04-18 | ||
| US5494857A (en) * | 1993-07-28 | 1996-02-27 | Digital Equipment Corporation | Chemical mechanical planarization of shallow trenches in semiconductor substrates |
-
2007
- 2007-12-28 KR KR1020070139707A patent/KR20090071805A/ko not_active Application Discontinuation
-
2008
- 2008-11-28 JP JP2008304477A patent/JP2009164584A/ja active Pending
- 2008-12-10 TW TW097148106A patent/TW200929372A/zh unknown
- 2008-12-19 DE DE102008063978A patent/DE102008063978A1/de not_active Ceased
- 2008-12-28 US US12/344,535 patent/US20090166795A1/en not_active Abandoned
- 2008-12-29 CN CNA2008101873599A patent/CN101471259A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614755A (en) * | 1993-04-30 | 1997-03-25 | Texas Instruments Incorporated | High voltage Shottky diode |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011044573A (ja) * | 2009-08-21 | 2011-03-03 | Oki Semiconductor Co Ltd | ショットキーダイオードの製造方法 |
| WO2015008444A1 (ja) * | 2013-07-16 | 2015-01-22 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| US9570544B2 (en) | 2013-07-16 | 2017-02-14 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
| JPWO2015008444A1 (ja) * | 2013-07-16 | 2017-03-02 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090071805A (ko) | 2009-07-02 |
| DE102008063978A1 (de) | 2009-07-16 |
| TW200929372A (en) | 2009-07-01 |
| US20090166795A1 (en) | 2009-07-02 |
| CN101471259A (zh) | 2009-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4727964B2 (ja) | 半導体装置 | |
| US9786652B2 (en) | ESD protection with asymmetrical bipolar-based device | |
| US8823139B2 (en) | Low leakage diodes | |
| TWI572037B (zh) | 電晶體裝置及其形成方法 | |
| US20080135970A1 (en) | High Voltage Shottky Diodes | |
| US20050073007A1 (en) | Ldmos device with isolation guard rings | |
| JP2009164584A (ja) | 半導体素子のショットキーダイオード及びその製造方法 | |
| US9018673B2 (en) | Zener diode device and fabrication | |
| JP2005515614A (ja) | ２回のマスキング工程で製造されるトレンチショットキーダイオード | |
| US10629715B2 (en) | Unidirectional ESD protection with buried breakdown thyristor device | |
| JP2007287985A (ja) | 半導体装置 | |
| JP6295444B2 (ja) | 半導体装置 | |
| JP6391136B2 (ja) | 高電圧ダイオード | |
| US7517742B2 (en) | Area diode formation in SOI application | |
| US20080258263A1 (en) | High Current Steering ESD Protection Zener Diode And Method | |
| US20190229213A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN111192871B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| US20150255629A1 (en) | Semiconductor device | |
| US12074208B2 (en) | Method of making triple well isolated diode | |
| CN111406323B (zh) | 宽带隙半导体装置 | |
| JP4659490B2 (ja) | ショットキバリアダイオードおよびその製造方法 | |
| KR20180032771A (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| JP6539026B2 (ja) | 半導体装置及びその製造方法 | |
| KR101128703B1 (ko) | 쇼트키 다이오드 형성 방법 | |
| JP2014112704A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120626 |