KR20090071805A - 반도체 소자의 쇼트키 다이오드 및 그의 제조 방법 - Google Patents

반도체 소자의 쇼트키 다이오드 및 그의 제조 방법 Download PDF

Info

Publication number
KR20090071805A
KR20090071805A KR1020070139707A KR20070139707A KR20090071805A KR 20090071805 A KR20090071805 A KR 20090071805A KR 1020070139707 A KR1020070139707 A KR 1020070139707A KR 20070139707 A KR20070139707 A KR 20070139707A KR 20090071805 A KR20090071805 A KR 20090071805A
Authority
KR
South Korea
Prior art keywords
schottky diode
semiconductor substrate
well
plug
conductivity type
Prior art date
Application number
KR1020070139707A
Other languages
English (en)
Inventor
윤철진
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070139707A priority Critical patent/KR20090071805A/ko
Priority to JP2008304477A priority patent/JP2009164584A/ja
Priority to TW097148106A priority patent/TW200929372A/zh
Priority to DE102008063978A priority patent/DE102008063978A1/de
Priority to US12/344,535 priority patent/US20090166795A1/en
Priority to CNA2008101873599A priority patent/CN101471259A/zh
Publication of KR20090071805A publication Critical patent/KR20090071805A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 소자의 쇼트키 다이오드 및 그의 제조 방법이 개시된다. 이 방법은, 반도체 기판에 제1 도전형의 매립층을 형성하는 단계와, 에피텍셜 성장 공정에 의해 매립층을 에워싸도록 반도체 기판에 제2 도전형의 에피층을 형성하는 단계와, 반도체 기판의 표면부터 매립층까지 제1 도전형의 플러그를 형성하는 단계와, 제1 도전형의 플러그와 수평 방향으로 이격되면서 반도체 기판의 표면부터 매립층까지 제1 도전형의 웰을 형성하는 단계 및 웰과 플러그에 전기적으로 연결되는 금속 콘텍을 쇼트키 다이오드의 양극과 음극으로서 각각 형성하는 단계를 구비하는 것을 특징으로 한다. 그러므로, 웰이 픽업 단자까지 수평으로(laterally) 형성된 일반적인 쇼트키 다이오드와 비교할 때, 웰을 실제로 쇼트키 다이오드가 동작하는 부분까지 한정하여 형성하므로, 플러그와 웰 사이의 공간인 가드링(guardring)을 낮은 농도의 P형 에피층으로 대체하여, 웰과 P형 도핑층인 에피층만으로 이루어진 개선된 높은 역 방향 항복 전압 특성을 보이는 효과를 갖는다.
반도체 소자, 쇼트키 다이오드(Schottky diode), 항복 전압

Description

반도체 소자의 쇼트키 다이오드 및 그의 제조 방법{Schottky diode of semiconductor device and method for manufacturing the diode}
본 발명은 반도체 소자에 관한 것으로서, 특히 반도체 소자의 쇼트키 다이오드 및 그의 제조 방법에 관한 것이다.
일반 다이오드의 문턱 전압은 다이오드의 물질에 따라 달라진다. 예를 들어, 다이오드가 실리콘(Si)으로 제조될 경우, 그의 문턱 전압은 약 0.6 내지 0.7볼트(V) 정도이다. 이 경우, 전원을 오프(OFF)하여도 다이오드의 내부에 남아 있는 소수 캐리어에 의해 전원이 바로 끊어지지 않고 약간의 시간 동안 전류가 더 흐르는 회복 시간(recovery time)이 존재하게 된다.
쇼트키 배리어 다이오드(schottky barrier diode)는 반도체와 금속이 결합된 다이오드로서, 그의 문턱 전압은 일반 다이오드보다 절반 정도로 낮다. 예를 들면, 쇼트키 다이오드의 문턱 전압은 약 0.4 내지 0.5볼트(V)이다. 또한, 쇼트키 다이오드의 경우, 소수 캐리어가 아닌 다수 캐리어에 의해서 전류가 흐른다. 그러므로, 쇼트키 다이오드는 축척 효과가 없어 역 회복시간이 매우 짧은 장점을 갖는다. 이러한 장점 때문에, 쇼트키 다이오드는 저 전압이면서, 대전류 및 고속 정류 등에 많이 사용되고 있다.
그러나, 쇼트키 다이오드는 누설 전류(Leakage current)가 높고 내압이 비교적 낮은 단점을 갖는다. 그래서 비교적 낮은 전압과 대전류 정류용으로 많이 사용된다. 쇼트키 다이오드는 고주파수 영역에서 정류용으로 사용되며, 이로 인하여 높은 역방향 항복 전압 및 일정한 순방향 전압에서도 높은 전류량을 보이는 특성을 요구한다. 쇼트키 다이오드의 경우 역방향 바이어스에서 많은 누설전류로 인해 항복전압이 낮으며, 이런 단점으로 인해 높은 항복 전압이 요구되는 고전력용 다이오드로 사용하기에 부적하다. 이를 보완하기 위해 실리콘 대신에 SiC를 반도체로 사용하는 금속과 SiC 접합 구조의 쇼트키 다이오드가 사용되어 지며, 또한 가드링(guardring)의 방법이 사용되기도 한다.
도 1은 일반적인 반도체 소자의 쇼트키 다이오드의 단면도이다.
도 1을 참조하면, P 타입 에피층(epi-layer)(10)에 N+형 매립층(buried layer)(12)이 형성되어 있고, 매립층(12)의 상부에 N 타입의 웰(well)(14)이 횡방향으로 넓게 형성되어 있다. 웰(14)의 내부에는 P 타입의 가드링(17)과 픽 업(pick up) 단자의 역할을 하는 N 타입의 이온 주입 영역(16)이 형성되어 있다. 이 때, 에피층(10)의 상부 전면에는 산화막(18)이 형성되어 있으며, 산화막(18)을 관통하여 쇼트키 다이오드의 양극을 위한 금속 배선(20)이 형성되어 있다. 또한, 산화막(18)을 관통하여 쇼트키 다이오드의 음극을 위한 금속 배선(22 및 24)이 형성되어 있다.
그러나, 전술한 일반적인 쇼트키 다이오드는 전체적으로 형성되는 N-타입 물 질들(12, 14 및 16)에 P-타입의 가드링(17)을 형성한 구조를 갖는다. 따라서, 낮은 역 방향 항복 전압을 여전히 갖는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 높은 역방향 항복 전압 특성을 갖는 반도체 소자의 쇼트키 다이오드 및 그의 제조 방법을 제공하는 데 있다.
상기 과제를 이루기 위한 본 발명에 의한 반도체 소자의 쇼트키 다이오드 제작 방법은, 반도체 기판에 제1 도전형의 매립층을 형성하는 단계와, 에피텍셜 성장 공정에 의해, 상기 매립층을 에워싸도록 상기 반도체 기판에 제2 도전형의 에피층을 형성하는 단계와, 상기 반도체 기판의 표면부터 상기 매립층까지 상기 제1 도전형의 플러그를 형성하는 단계와, 상기 제1 도전형의 플러그와 수평 방향으로 이격되면서 상기 반도체 기판의 표면부터 상기 매립층까지 상기 제1 도전형의 웰을 형성하는 단계 및 상기 웰과 상기 플러그에 전기적으로 연결되는 금속 콘텍을 상기 쇼트키 다이오드의 양극과 음극으로서 각각 형성하는 단계로 이루어지는 것이 바람직하다.
또는, 상기 과제를 이루기 위한 본 발명에 의한 반도체 소자의 쇼트키 다이오드는, 반도체 기판 내부에 형성된 제1 도전형의 매립층과, 상기 반도체 기판 내부에서, 상기 매립층을 에워싸도록 형성된 제2 도전형의 에피층과, 상기 반도체 기판의 표면부터 상기 매립층까지 형성된 상기 제1 도전형의 플러그와, 상기 제1 도전형의 플러그와 수평 방향으로 이격되면서 상기 반도체 기판의 표면부터 상기 매립층까지 형성된 상기 제1 도전형의 웰 및 상기 웰과 상기 플러그에 전기적으로 연 결되어 상기 쇼트키 다이오드의 양극과 음극으로서 각각 형성된 금속 콘텍으로 구성되는 것이 바람직하다.
본 발명에 의한 반도체 소자의 쇼트키 다이오드 및 그의 제조 방법은 웰이 픽업 단자까지 수평으로(laterally) 형성된 일반적인 쇼트키 다이오드와 비교할 때, 웰을 실제로 쇼트키 다이오드가 동작하는 부분까지 한정하여 형성하므로, 플러그와 웰 사이의 공간인 가드링(guardring)을 낮은 농도의 P형 에피층으로 대체하여, 웰과 P형 도핑층인 에피층만으로 이루어진 개선된 높은 역 방향 항복 전압 특성을 보이는 효과를 갖는다.
이하, 본 발명에 의한 반도체 소자의 쇼트키 다이오드의 실시예를 첨부한 도면을 참조하여 다음과 같이 설명한다.
도 2 (a) 및 (b)는 본 발명의 실시예에 의한 반도체 소자의 쇼트키 다이오드(schottky diode)를 나타내는 도면으로서, 도 2 (a)는 쇼트키 다이오드의 단면도를 나타내고, 도 2 (b)는 쇼트키 다이오드의 평면도를 나타낸다.
먼저, 제1 도전형의 매립층(102A)이 반도체 기판(100)의 내부에 형성되어 있다. 이 매립층(102A)을 에워싸도록 반도체 기판(100) 내부에 제2 도전형의 에피층(104)이 형성되어 있다. 예를 들어, 제1 도전형은 N 타입이고, 제2 도전형은 P 타입일 수 있다.
제1 도전형의 플러그(106 및 108)는 반도체 기판(100)의 표면부터 매립층(102A)까지 수직으로 형성되어 있다. 제1 도전형의 웰(130)은 제1 도전형의 플러그(106 및 108)와 수평 방향으로 이격되면서, 반도체 기판(100)의 표면부터 매립층(102A)까지 수직으로 형성되어 있다. 도 2 (b)에 도시된 바와 같이 플러그(106)는 웰(130)을 에워싸는 형태로 형성되어 있다. 웰(130)은 실제적으로 쇼트키 동작이 이루어지는 활성 영역이다.
본 발명에 의하면, 쇼트키 다이오드의 항복 전압에 따라 플러그(106 또는 108)와 웰(130) 간의 수평 이격 거리(d)가 결정된다. 수평 이격 거리(d)를 크게 결정할수록 쇼트키 다이오드의 항복 전압은 증가한다.
반도체 기판(100)에서 플러그(106 및 108)와 웰(130) 사이에 형성된 소자 분리막(140)이 형성되어 있다. 소자 분리막(140)은 도 2에 도시된 바와 같이 얇은 트렌치 분리막(STI:Shallow Trench Isolation)의 형태로 형성될 수도 있고, 도 2에 도시된 바와 달리 LOCOS 타입으로 형성될 수도 있다.
이때, 절연막(150)의 내부에는 금속 콘텍(160)이 웰(130)과 플러그(106 및 108) 각각에 전기적으로 연결되어 있다. 금속 콘텍(160)은 텅스텐으로 이루어질 수있다.
각 금속 콘텍(160)의 상부에는 금속 배선(162)이 형성되어 있다. 웰(130)과 금속 콘텍(160)을 통해 연결된 금속 배선(162)은 쇼트키 다이오드의 양극(A:Anode)에 해당하고, 플러그(106 및 108)와 금속 콘텍(160)을 통해 연결된 금속 배선(162)은 쇼트키 다이오드의 음극(K:Cathode)에 해당한다.
이하, 본 발명에 의한 반도체 소자의 쇼트키 다이오드의 제조 방법의 실시예 를 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 3a 내지 도 3f들은 본 발명의 실시예에 의한 반도체 소자의 쇼트키 다이오드의 제작 방법에 따른 공정 단면도이다.
도 3a를 참조하면, 반도체 기판(100)에 제1 도전형의 매립층(102)을 형성한다. 매립층(102)은 반도체 기판(100)에 이온을 주입하여 형성될 수 있다. 제1 도전형이 N 타입일 경우, 고농도의 N형(N+) 불순물 이온을 반도체 기판(100)에 주입하여 N+ 매립층(102)을 형성할 수 있다.
도 3b를 참조하면, 에피텍셜(epitaxial) 성장 공정에 의해, 매립층(102)을 에워싸도록 반도체 기판(100)에 제2 도전형의 에피층(104)을 형성한다. 에피층(104)이 형성됨에 따라 매립층(102A)은 에피층(104)의 하부에 존재하게 된다.
도 3c를 참조하면, 반도체 기판(100)의 표면부터 매립층(102A)까지 제1 도전형의 플러그(106 및 108)을 수직 방향으로 형성한다. 제1 도전형이 N 타입일 경우, 고농도의 N형(N+) 불순물 이온을 주입하여 플러그(106 및 108)를 형성할 수 있다. 본 발명에 의하면, 플러그(106 및 108)를 형성하기 위해, 플러그가 형성될 영역을 오픈(open)하는 이온 주입 마스크(110)를 에피층(104)의 상부에 형성하고, 이온 주입 마스크(110)를 이용하여, 에피층(104)에 불순물 이온을 선택적으로 주입하여 플러그(106 및 108)를 형성할 수 있다. 플러그(106 및 108)를 형성한 후, 이온 주입 마스크(110)를 제거한다.
도 3d를 참조하면, 제1 도전형의 플러그(106 및 108)와 수평 방향으로 이격 되면서 반도체 기판(100)의 표면부터 매립층(102A)까지 수직 방향으로 제1 도전형의 웰(130)을 형성한다. 웰(130)을 형성하기 위해 웰(130)이 형성될 영역을 오픈하는 이온 주입 마스크(120)를 반도체 기판(100)의 전면에 형성한다. 이후, 이온 주입 마스크(120)를 이용하여 반도체 기판(100)에 불순물 이온을 주입하여 웰(130)을 형성한다.
이 때, 이온 주입 마스크(120)에서 오픈된 폭이 얼마인가에 따라 플러그(106 또는 108)와 웰(130)의 수평 이격 거리(d)가 결정되므로, 쇼트키 다이오드의 항복 전압에 적합하도록 이온 주입 마스크(120)의 오픈된 폭을 조정한다. 예를 들어, 이온 주입 마스크(120)의 오픈된 폭을 늘리면 쇼트키 다이오드의 역방향 항복 전압이 감소하고, 이온 주입 마스크(120)의 오픈된 폭을 줄이면 쇼트키 다이오드의 역방향 항복 전압이 증가한다. 웰(130)을 형성한 이후, 이온 주입 마스크(120)를 제거한다.
도 3e를 참조하면, 플러그(106 및 108)와 웰(130) 사이에 소자 분리막(140)을 형성한다. 소자 분리막(140)을 STI의 형태로 형성하고자 할 경우, 먼저, 반도체 기판(100)에서 플러그(106 및 108)와 웰(130) 사이에 공간에 트렌치를 형성한다. 이후, 트렌치에 필드 산화막(field oxide) 같은 절연 물질을 매립하여 소자 분리막(140)을 형성한다.
웰(130)과 플러그(106 및 108)에 전기적으로 연결되는 금속 콘텍(160)을 형성한다.
이를 위해, 도 3f를 참조하면, 소자 분리막(140)을 포함하는 반도체 기판(100)의 상부 전면에 절연막(150)을 형성한 후, 절연막에서 금속 콘텍(160)이 형성될 공간을 사진 및 식각 공정에 의해 제거하여 비아 홀(152)을 형성한다. 이후, 비아 홀(152)에 텅스텐과 같은 금속 물질을 매립하여 금속 콘텍(160)을 형성한다. 금속 콘텍(160)을 형성한 후, 도 2에 도시된 바와 같이 금속 콘텍(160)의 상부에 금속 배선(162)을 형성한다. 금속 콘텍(160) 및 금속 배선(162)을 형성하는 공정은 일반적인 사항이므로 여기서는 상세한 설명을 생략한다.
전술한 본 발명에 의한 쇼트키 다이오드는 바이폴라-CMOS-DMOS 공정에서 바이폴라 접합 트랜지스터(BJT:Bipolar Junction Transistor) 구조에 사용되는 고농도의 N형(N+) 플러그(106 및 108)와 활성 영역(130)은 N형 매립층(102A)에 수직으로 연결된 구조를 취하고 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.
도 1은 일반적인 반도체 소자의 쇼트키 다이오드의 단면도이다.
도 2 (a) 및 (b)는 본 발명의 실시예에 의한 반도체 소자의 쇼트키 다이오드를 나타내는 도면이다.
도 3a 내지 도 3f들은 본 발명의 실시예에 의한 반도체 소자의 쇼트키 다이오드의 제작 방법에 따른 공정 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 반도체 기판 102 : 매립층
104 : 에피층 106 : 플러그
106, 108 : 플러그 130 : 웰
140 : STI 150 : 절연막
160 : 금속 콘텍 162 : 금속 배선

Claims (8)

  1. 반도체 소자의 쇼트키 다이오드 제작 방법에 있어서,
    반도체 기판에 제1 도전형의 매립층을 형성하는 단계;
    에피텍셜 성장 공정에 의해, 상기 매립층을 에워싸도록 상기 반도체 기판에 제2 도전형의 에피층을 형성하는 단계;
    상기 반도체 기판의 표면부터 상기 매립층까지 상기 제1 도전형의 플러그를 형성하는 단계;
    상기 제1 도전형의 플러그와 수평 방향으로 이격되면서 상기 반도체 기판의 표면부터 상기 매립층까지 상기 제1 도전형의 웰을 형성하는 단계; 및
    상기 웰과 상기 플러그에 전기적으로 연결되는 금속 콘텍을 상기 쇼트키 다이오드의 양극과 음극으로서 각각 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 쇼트키 다이오드 제작 방법.
  2. 제1 항에 있어서, 상기 제1 도전형은 N 타입이고, 상기 제2 도전형은 P 타입인 것을 특징으로 하는 반도체 소자의 쇼트키 다이오드 제작 방법.
  3. 제1 항에 있어서, 상기 쇼트키 다이오드의 항복 전압에 따라 상기 플러그와 상기 웰간의 수평 이격 거리를 결정하는 것을 특징으로 하는 반도체 소자의 쇼트키 다이오드 제작 방법.
  4. 제1 항에 있어서, 상기 반도체 소자의 쇼트키 다이오드 제작 방법은
    상기 반도체 기판에서 상기 플러그와 상기 웰 사이에 트렌치를 형성하는 단계; 및
    상기 트렌치에 절연 물질을 매립하여 소자 분리막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 소자의 쇼트키 다이오드 제작 방법.
  5. 반도체 소자의 쇼트키 다이오드에 있어서,
    반도체 기판 내부에 형성된 제1 도전형의 매립층;
    상기 반도체 기판 내부에서, 상기 매립층을 에워싸도록 형성된 제2 도전형의 에피층;
    상기 반도체 기판의 표면부터 상기 매립층까지 형성된 상기 제1 도전형의 플러그;
    상기 제1 도전형의 플러그와 수평 방향으로 이격되면서 상기 반도체 기판의 표면부터 상기 매립층까지 형성된 상기 제1 도전형의 웰; 및
    상기 웰과 상기 플러그에 전기적으로 연결되어 상기 쇼트키 다이오드의 양극과 음극으로서 각각 형성된 금속 콘텍을 구비하는 것을 특징으로 하는 반도체 소자의 쇼트키 다이오드.
  6. 제5 항에 있어서, 상기 제1 도전형은 N 타입이고, 상기 제2 도전형은 P 타입 인 것을 특징으로 하는 반도체 소자의 쇼트키 다이오드.
  7. 제5 항에 있어서, 상기 쇼트키 다이오드의 항복 전압에 따라 상기 플러그와 상기 웰간의 수평 이격 거리를 결정하는 것을 특징으로 하는 반도체 소자의 쇼트키 다이오드.
  8. 제5 항에 있어서, 상기 반도체 소자의 쇼트키 다이오드는
    상기 반도체 기판에서 상기 플러그와 상기 웰 사이에 형성된 소자 분리막을 더 구비하는 것을 특징으로 하는 반도체 소자의 쇼트키 다이오드.
KR1020070139707A 2007-12-28 2007-12-28 반도체 소자의 쇼트키 다이오드 및 그의 제조 방법 KR20090071805A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070139707A KR20090071805A (ko) 2007-12-28 2007-12-28 반도체 소자의 쇼트키 다이오드 및 그의 제조 방법
JP2008304477A JP2009164584A (ja) 2007-12-28 2008-11-28 半導体素子のショットキーダイオード及びその製造方法
TW097148106A TW200929372A (en) 2007-12-28 2008-12-10 Schottky diode of semiconductor device and method for manufacturing the same
DE102008063978A DE102008063978A1 (de) 2007-12-28 2008-12-19 Schottky-Diode eines Halbleiterbauelementes und Verfahren zu deren Herstellung
US12/344,535 US20090166795A1 (en) 2007-12-28 2008-12-28 Schottky diode of semiconductor device and method for manufacturing the same
CNA2008101873599A CN101471259A (zh) 2007-12-28 2008-12-29 半导体器件的肖特基二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070139707A KR20090071805A (ko) 2007-12-28 2007-12-28 반도체 소자의 쇼트키 다이오드 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20090071805A true KR20090071805A (ko) 2009-07-02

Family

ID=40758634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070139707A KR20090071805A (ko) 2007-12-28 2007-12-28 반도체 소자의 쇼트키 다이오드 및 그의 제조 방법

Country Status (6)

Country Link
US (1) US20090166795A1 (ko)
JP (1) JP2009164584A (ko)
KR (1) KR20090071805A (ko)
CN (1) CN101471259A (ko)
DE (1) DE102008063978A1 (ko)
TW (1) TW200929372A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012012157A3 (en) * 2010-07-21 2012-04-26 International Business Machines Corporation Schottky barrier diode with perimeter capacitance well junction
KR20160109084A (ko) 2015-03-09 2016-09-21 송석민 고내압 고속 스위칭 다이오드
KR20190038717A (ko) * 2017-09-29 2019-04-09 매그나칩 반도체 유한회사 쇼트키 배리어 다이오드

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5568265B2 (ja) * 2009-08-21 2014-08-06 ラピスセミコンダクタ株式会社 ショットキーダイオードの製造方法
CN102024758B (zh) * 2009-09-11 2014-01-08 中芯国际集成电路制造(上海)有限公司 肖特基二极管的制造方法
JP6295444B2 (ja) * 2013-07-16 2018-03-20 パナソニックIpマネジメント株式会社 半導体装置
KR20150026531A (ko) 2013-09-03 2015-03-11 삼성전자주식회사 반도체 장치 그 제조 방법
US10896953B2 (en) * 2019-04-12 2021-01-19 Globalfoundries Inc. Diode structures

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5213918B2 (ko) * 1972-02-02 1977-04-18
US5614755A (en) * 1993-04-30 1997-03-25 Texas Instruments Incorporated High voltage Shottky diode
US5494857A (en) * 1993-07-28 1996-02-27 Digital Equipment Corporation Chemical mechanical planarization of shallow trenches in semiconductor substrates

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012012157A3 (en) * 2010-07-21 2012-04-26 International Business Machines Corporation Schottky barrier diode with perimeter capacitance well junction
KR20160109084A (ko) 2015-03-09 2016-09-21 송석민 고내압 고속 스위칭 다이오드
KR20190038717A (ko) * 2017-09-29 2019-04-09 매그나칩 반도체 유한회사 쇼트키 배리어 다이오드

Also Published As

Publication number Publication date
DE102008063978A1 (de) 2009-07-16
CN101471259A (zh) 2009-07-01
US20090166795A1 (en) 2009-07-02
TW200929372A (en) 2009-07-01
JP2009164584A (ja) 2009-07-23

Similar Documents

Publication Publication Date Title
US10600674B2 (en) Semiconductor devices with back surface isolation
US9786652B2 (en) ESD protection with asymmetrical bipolar-based device
US7476593B2 (en) Semiconductor device and method of forming the same
US8823139B2 (en) Low leakage diodes
KR20090071805A (ko) 반도체 소자의 쇼트키 다이오드 및 그의 제조 방법
KR20070026690A (ko) 쇼트키 소자와 형성 방법
KR20080106050A (ko) 쇼트키 다이오드 및 그 형성 방법
US9425266B2 (en) Integrated floating diode structure and method therefor
CN107039501B (zh) 半导体器件
US20180026143A1 (en) Super-junction schottky diode
US20220020850A1 (en) Feeder design with high current capability
JP2014086723A (ja) 高電圧ダイオード
US20180301548A1 (en) Silicon carbide transistor
US7667295B2 (en) Semiconductor device
CN111192871B (zh) 用于静电防护的晶体管结构及其制造方法
US20150255629A1 (en) Semiconductor device
US9634154B1 (en) Schottky diode having a well with peripherial cathod regions and center andoe region
US20200105901A1 (en) Method of making triple well isolated diode
US6815732B1 (en) High-voltage silicon controlled rectifier structure
KR102712906B1 (ko) 비대칭 과도 전압 억제기 장치 및 형성 방법
CN111584481A (zh) 用于静电防护的晶体管结构及其制造方法
CN111199970A (zh) 用于静电防护的晶体管结构及其制造方法
CN110970507A (zh) 包括pn结二极管的半导体装置
US11594530B2 (en) Semiconductor device
US20220085156A1 (en) Integrated circuit with guard region and diode circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application