CN110970507A - 包括pn结二极管的半导体装置 - Google Patents

包括pn结二极管的半导体装置 Download PDF

Info

Publication number
CN110970507A
CN110970507A CN201910932167.4A CN201910932167A CN110970507A CN 110970507 A CN110970507 A CN 110970507A CN 201910932167 A CN201910932167 A CN 201910932167A CN 110970507 A CN110970507 A CN 110970507A
Authority
CN
China
Prior art keywords
conductivity type
oxide layer
semiconductor region
buried oxide
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910932167.4A
Other languages
English (en)
Inventor
维特·桑·迪恩
马里纳·弗劳贝尔
保罗·亚历山大·格鲁多斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN110970507A publication Critical patent/CN110970507A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种包括pn结二极管的半导体装置及其制造方法。所述装置包括具有第一导电类型的半导体衬底。所述装置还包括定位在所述衬底中的埋入式氧化物层。所述装置另外包括具有第二导电类型的半导体区域，所述半导体区域在所述埋入式氧化物层下方延伸以与具有所述第一导电类型的半导体区域形成pn结。所述pn结定位在所述埋入式氧化物层下方并且相对于所述衬底的主表面基本上正交地延伸。所述装置还包括场板电极，所述场板电极包括定位在所述埋入式氧化物层上方的用于通过向所述场板电极施加电势来改变所述pn结处的电场的半导体区域。

Description

包括PN结二极管的半导体装置
技术领域
本说明书涉及包括pn结二极管的半导体装置和制造包括pn结二极管的半导体装置的方法。
背景技术
在先进的全耗尽绝缘层上硅(FDSOI)技术中，虽然大多数有源装置(例如，金属氧化物半导体场效应晶体管(MOSFET))建立在绝缘体是埋入式氧化物层的SOI区域上，但具有高电流和高电压的有源装置(例如，横向扩散金属氧化物半导体场效应晶体管(LDMOS)、PN结二极管)构建在非SOI区域上(即，在已经移除了氧化物层的可以被称为混合(HYBRID)区域的常规体衬底上)。反向偏置结击穿电压是这些装置的关键品质因数(FoM)之一。
图1示出了pn结二极管10的例子。二极管包括半导体衬底2，所述半导体衬底2可以是p型衬底。n阱4定位在衬底2上。p型(P+)区域14形成二极管10的第一电极(阴极)。二极管10的另一个电极(阳极)由n型区域12形成。电极12、14由隔离区域6分离。
在图1所示种类的装置中，pn结定位在p型区域14的下侧与n阱4之间的界面处。因此，这种装置中出现最高电场的点(以及因此发生击穿的点——在图1中以20指示)定位在衬底的深处(即，远离硅表面)。在这种装置中，击穿电压简单地由p型区域14与n阱4之间的结掺杂决定。此二极管是竖直装置。
发明内容
在随附的独立权利要求和从属权利要求中阐述了本公开的各方面。来自从属权利要求的特征的组合可以视情况并且不是仅仅是像权利要求中明确阐述的那样与独立权利要求的特征组合。
根据本公开的一方面，提供了一种半导体装置，所述半导体装置包括：
具有第一导电类型的半导体衬底；
定位在所述衬底中的埋入式氧化物层；
具有第二导电类型的半导体区域，所述半导体区域在所述埋入式氧化物层下方延伸以与具有所述第一导电类型的半导体区域形成pn结，其中所述pn结定位在所述埋入式氧化物层下方并且相对于所述衬底的主表面基本上正交地延伸；以及
场板电极，所述场板电极包括定位在所述埋入式氧化物层上方的用于通过向所述场板电极施加电势来改变所述pn结处的电场的半导体区域。
根据本公开的另一方面，提供了一种制造包括pn结二极管的半导体装置的方法，所述方法包括：
提供具有第一导电类型的半导体衬底；
在所述衬底中形成埋入式氧化物层；
形成具有第二导电类型的半导体区域，其中具有所述第二导电类型的所述半导体区域在所述埋入式氧化物层下方延伸以与具有所述第一导电类型的半导体区域形成pn结，并且其中所述pn结定位在所述埋入式氧化物层下方并且相对于所述衬底的主表面基本上正交地延伸；以及
形成场板电极，所述场板电极包括定位在所述埋入式氧化物层上方的用于通过向所述场板电极施加电势来改变所述pn结处的电场的半导体区域。
相比于pn结定位在衬底更深处(通常在定位在n阱中的p型区域的下侧之间的接口处，如图1所示)的已知装置，定位在埋入式氧化物层下方且相对于衬底的主表面基本上正交地延伸的pn结布置可以允许装置的击穿电压显著增加。此外，pn结接近埋入式氧化物层可以允许通过向所述场板电极施加偏置电压来调整所述装置的击穿电压和/或泄漏电流。此二极管是横向装置。
与具有所述第二导电类型的所述半导体区域形成所述pn结的具有所述第一导电类型的所述半导体区域可以包括掺杂半导体区域，所述掺杂半导体区域比所述衬底更高地掺杂并且定位在所述埋入式氧化物层正下方。以这种方式，可以形成高掺杂区域与具有第一导电类型的较低掺杂半导体区域之间的pn结二极管。更高掺杂的区域可以定位在埋入式氧化物层正下方，使得pn结本身更靠近场板电极，以便更严密地控制所述装置的击穿电压和/或泄漏电流。
所述装置可以包括具有所述第一导电类型的半导体区域，所述半导体区域在所述埋入式氧化物层正下方定位在所述衬底中并且与所述pn结横向间隔开。此半导体区域可以比所述衬底更高地掺杂。这样可以通过降低装置的电阻来提高性能，进而允许在导通电阻与装置的击穿电压之间实现更好的权衡。
在所述埋入式氧化物层下方延伸的具有所述第二导电类型的所述半导体区域的定位在所述埋入式氧化物层正下方的一部分可以比在所述埋入式氧化物层下方延伸的具有所述第二导电类型的所述半导体区域的其余部分更高地掺杂。更高掺杂的区域可以定位在埋入式氧化物层正下方，使得pn结本身更靠近场板电极，以便更严密地控制所述装置的击穿电压和/或泄漏电流。
形成所述场板电极的所述半导体区域可以具有所述第二导电类型。
所述场板电极可以在定位在所述埋入式氧化物层下方的具有所述第二导电类型的基本上整个所述半导体区域上方延伸。
所述场板电极可以在所述pn结上方延伸。再次，这可以允许更严密地控制所述装置的击穿电压和/或泄漏电流。
在所述埋入式氧化物层下方延伸的具有所述第二导电类型的所述半导体区域的定位在所述埋入式氧化物层正下方的一部分可以比在所述埋入式氧化物层下方延伸的具有所述第二导电类型的所述半导体区域的其余部分更高地掺杂。更高掺杂的区域可以定位在埋入式氧化物层正下方，使得pn结本身更靠近场板电极，以便更严密地控制所述装置的击穿电压和/或泄漏电流。
形成所述场板电极的所述半导体区域可以具有所述第一导电类型。
所述场板电极可以在定位在所述埋入式氧化物层下方的具有所述第一导电类型的基本上整个所述半导体区域上方延伸。
所述场板电极可以在所述pn结上方延伸。再次，这可以允许更严密地控制所述装置的击穿电压和/或泄漏电流。
所述装置可以包括第一电极，所述第一电极包括具有所述第一导电类型的半导体区域，所述第一电极定位在形成所述pn结的具有所述第一导电类型的所述半导体区域中。所述装置还可以包括第二电极，所述第二电极包括具有所述第二导电类型的半导体区域，所述第二电极定位在具有所述第二导电类型的所述半导体区域中。
所述第一电极和所述第二电极各自可以被一个或多个隔离区域彼此分离。
在一些实施例中，所述半导体衬底可以是全耗尽绝缘体上硅(FDSOI)衬底。在这种实施例中，埋入式氧化物层可以是FDSOI衬底的绝缘层。
根据本公开的另外的方面，提供了一种ESD保护装置，所述ESD保护装置包括上文所述种类的半导体装置。
根据本公开的另一方面，提供了一种用于电源管理电路的开关，所述开关包括上文所述种类的半导体装置。
根据本公开的另一方面，提供了一种用于RF前端电路的开关，所述开关包括上文所述种类的半导体装置。
附图说明
以下将参考附图仅通过举例描述本公开的一些实施例，在附图中，类似的附图标记表示类似的元件，并且在附图中：
图1示出了包括pn结二极管的半导体装置的例子；
图2示出了根据本公开的实施例的包括pn结二极管的半导体装置；
图3示出了根据本公开的另一个实施例的包括pn结二极管的半导体装置；并且
图4示出了根据本公开的另外的实施例的包括pn结二极管的半导体装置。
具体实施方式
以下参考附图对本公开的实施例进行描述。
图2示出了根据本公开的实施例的包括pn结二极管的半导体装置10。
装置10包括半导体衬底，所述半导体衬底可以包括硅。在一些实施例中，衬底可以是绝缘体上硅(SOI)衬底，并且具体地说，可以是全耗尽绝缘体上硅(FDSOI)衬底。
如图2所示，此例子中的衬底可以包括第一区域8，埋入式氧化物层30定位在所述第一区域8上。在衬底包括SOI(例如，FDSOI)衬底的实施例中，埋入式氧化物层30可以由SOI/FDSOI衬底的绝缘层形成。可以在埋入式氧化物层30的顶部上形成装置的场板电极，如下文将更详细描述的。衬底还可以包括区域2，所述区域2不处于埋入式氧化物层30下方。在衬底包括SOI(例如，FDSOI)衬底的实施例中，区域2可以包括SOI/FDSOI衬底的所谓混合区域，所述混合区域中不存在SOI/FDSOI的绝缘层。
衬底(包括区域2、8)具有第一导电类型。在本实施例中，第一导电类型是p型导电，但是可以设想在其它实施例中，第一导电类型可以是n型导电。
装置10还包括在埋入式氧化物层30下方延伸的半导体区域4。半导体区域4具有第二导电类型，所述第二导电类型是与第一导电类型不同的导电类型。在本实施例中，第二导电类型是n型导电类型，但是可以设想在其它实施例中，第二导电类型可以是p型导电类型。
半导体区域4与具有第一导电类型的半导体区域8形成pn结。pn结相对于衬底的主表面基本上正交地延伸。pn结定位在埋入式氧化物层30下方。
装置10还包括场板电极16。此实施例中的场板电极16具有第二导电类型。场板电极16在具有第二导电类型的半导体区域4上方延伸，并且在此实施例中还在第一区域8的形成半导体区域4与第一区域8之间的pn结的一部分上方延伸。因此，pn结定位在场板电极16正下方。pn结接近埋入式氧化物层30可以允许通过向场板电极16施加偏置电压(VFP)来修改pn结处的电场，以便调整装置的击穿电压和/或泄漏电流。在一些例子中，可以根据应用要求(例如，根据优先考虑较高击穿电压还是较低导通电阻(Ron)，或两者的组合)静态或动态地将场板16连接到接地、偏置为正或负。
在本实施例中，半导体区域8设置有区域32，所述区域32具有第一导电类型并且比衬底的其余部分(例如，区域8)更高地掺杂。在一些实施例中，可以将高掺杂区域32设置为通常在多种FDSOI技术中可获得的层(例如，接地平面)的一部分。通过利用此层，可以在不必为高掺杂区域32进行特别准备的情况下(例如，在没有另外的注入物或相关联成本的情况下)构造装置10。
在此实施例中，区域32与半导体区域4形成pn结。区域32定位在埋入式氧化物层30的正下方。以这种方式，可以将可能发生击穿的位置20定位在场板电极16附近，以便通过向场板电极16施加偏置电压来严密地控制装置的击穿电压和/或泄漏电流。
所述装置还包括第一电极14，所述第一电极14包括具有第一导电类型的半导体区域。第一电极14定位在半导体衬底中(具体地说，在区域2中)。此实施例中的第一电极14形成装置10的阴极。第一电极14可以比衬底的其余部分(例如，区域2)更高地掺杂。
所述装置还包括第二电极12，所述第二电极12包括具有第二导电类型的半导体区域。第二电极12定位在具有第二导电类型的半导体区域4中，并且在此实施例中形成装置10的阳极。第二电极12可以比半导体区域4的其余部分更高地掺杂。
在本实施例中，第二电极12和第一电极14各自被一个或多个隔离区域6彼此分离。
图3示出了根据本公开的另一个实施例的包括pn结二极管的半导体装置10。图3中的装置10在某些方面与上文结合图2描述的装置10类似，并且下文将仅对差异进行描述。
在本实施例中，半导体区域4设置有区域34，所述区域34具有第二导电类型并且比半导体区域4的其余部分更高地掺杂。在一些实施例中，可以将高掺杂区域34设置为通常在多种FDSOI技术中可获得的层(例如，接地平面)的一部分。通过利用此层，可以在不必为高掺杂区域34进行特别准备的情况下(例如，在没有另外的注入物或相关联成本的情况下)构造装置10。
在此实施例中，区域34与半导体区域8形成pn结。区域34定位在埋入式氧化物层30的正下方。以这种方式，可以将可能发生击穿的位置20定位在场板电极16附近，以便通过向场板电极16施加偏置电压(VFP)来严密地控制装置的击穿电压和/或泄漏电流。此实施例不(一定)包括上文结合图2描述的种类的区域32。
在本实施例中，场板电极16具有第一导电类型(在此实施例中为p型)。此外，与图2的实施例相反，场板电极16在定位在埋入式氧化物层30下方的具有第一导电类型的基本上整个半导体区域8上方延伸。场板电极16还可以在pn结上方延伸，并且任选地还在区域4的一部分上方延伸。因此，pn结定位在场板电极16正下方。pn结接近埋入式氧化物层30可以允许通过向场板电极16施加偏置电压(VFP)来修改pn结处的电场，以便调整装置的击穿电压和/或泄漏电流。再次，在一些例子中，可以根据应用要求(例如，根据优先考虑较高击穿电压还是较低导通电阻(Ron)，或两者的组合)静态或动态地将场板16连接到接地、偏置为正或负。
图4示出了根据本公开的另外的实施例的包括pn结二极管的半导体装置10。图4中的装置10在某些方面与上文结合图3描述的装置10类似，并且下文将仅对差异进行描述。
此实施例中的场板电极16具有第二导电类型。场板电极16在具有第二导电类型的半导体区域4上方延伸，并且在此实施例中还在第一区域8的形成半导体区域4与第一区域8之间的pn结的一部分上方延伸。因此，pn结定位在场板电极16正下方。pn结接近埋入式氧化物层30可以允许通过向场板电极16施加偏置电压(VFP)来修改pn结处的电场，以便调整装置的击穿电压和/或泄漏电流。再次，在一些例子中，可以根据应用要求(例如，根据优先考虑较高击穿电压还是较低导通电阻(Ron)，或两者的组合)静态或动态地将场板16连接到接地、偏置为正或负。
在此实施例中，装置10包括具有第一导电类型的半导体区域38，所述半导体区域38定位在衬底的处于埋入式氧化物层30正下方的区域8中。半导体区域38可以比衬底的其余部分(例如，区域8)更高地掺杂。半导体区域38与形成于区域34与区域8之间的pn结横向间隔开。包括半导体区域38可以通过降低装置10的电阻来提高性能，进而允许在装置10的导通电阻与击穿电压之间实现更好的权衡。
本文所描述的种类的半导体装置10可以设置在ESD保护装置中。本文所描述的种类的半导体装置10可以设置在用于电源管理电路的开关中。本文所描述的种类的半导体装置10可以设置在用于RF前端电路的开关中。
制造包括本文所描述的种类的pn结二极管的半导体装置10的方法可以包括提供具有第一导电类型的半导体衬底。所述方法还可以包括在衬底中形成(例如，沉积)埋入式氧化物层30。所述方法可以另外包括形成具有第二导电类型的半导体区域4，其中具有第二导电类型的半导体区域4在埋入式氧化物层30下方延伸以与衬底的具有第一导电类型的半导体区域8形成pn结。pn结定位在埋入式氧化物层30下方并且相对于衬底的主表面基本上正交地延伸。所述方法还包括形成(例如，沉积和图案化)场板电极16，所述场板电极16包括定位在埋入式氧化物层30上方用于通过向场板电极施加电势来改变pn结处的电场的半导体区域。
因此，已经描述了包括pn结二极管的半导体装置及其制造方法。所述装置包括具有第一导电类型的半导体衬底。所述装置还包括定位在所述衬底中的埋入式氧化物层。所述装置另外包括具有第二导电类型的半导体区域，所述半导体区域在所述埋入式氧化物层下方延伸以与具有所述第一导电类型的半导体区域形成pn结。所述pn结定位在所述埋入式氧化物层下方并且相对于所述衬底的主表面基本上正交地延伸。所述装置还包括场板电极，所述场板电极包括定位在所述埋入式氧化物层上方的用于通过向所述场板电极施加电势来改变所述pn结处的电场的半导体区域。
尽管已经描述了本公开的具体实施例，但是应当理解的是，可以在权利要求的范围内进行修改/添加和/或替换。

Claims (10)

1.一种半导体装置，其特征在于，包括：
具有第一导电类型的半导体衬底；
定位在所述衬底中的埋入式氧化物层；
具有第二导电类型的半导体区域，所述半导体区域在所述埋入式氧化物层下方延伸以与具有所述第一导电类型的半导体区域形成pn结，其中所述pn结定位在所述埋入式氧化物层下方并且相对于所述衬底的主表面基本上正交地延伸；以及
场板电极，所述场板电极包括定位在所述埋入式氧化物层上方的用于通过向所述场板电极施加电势来改变所述pn结处的电场的半导体区域。
2.根据权利要求1所述的半导体装置，其特征在于，与具有所述第二导电类型的所述半导体区域形成所述pn结的具有所述第一导电类型的所述半导体区域包括掺杂半导体区域，所述掺杂半导体区域比所述衬底更高地掺杂并且定位在所述埋入式氧化物层正下方。
3.根据权利要求1所述的半导体装置，其特征在于，包括具有所述第一导电类型的半导体区域，所述半导体区域在所述埋入式氧化物层正下方定位在所述衬底中并且与所述pn结横向间隔开，其中所述半导体区域比所述衬底更高地掺杂。
4.根据权利要求3所述的半导体装置，其特征在于，在所述埋入式氧化物层下方延伸的具有所述第二导电类型的所述半导体区域的定位在所述埋入式氧化物层正下方的一部分比在所述埋入式氧化物层下方延伸的具有所述第二导电类型的所述半导体区域的其余部分更高地掺杂。
5.根据权利要求2所述的半导体装置，其特征在于，形成所述场板电极的所述半导体区域具有所述第二导电类型。
6.根据权利要求1所述的半导体装置，其特征在于，在所述埋入式氧化物层下方延伸的具有所述第二导电类型的所述半导体区域的定位在所述埋入式氧化物层正下方的一部分比在所述埋入式氧化物层下方延伸的具有所述第二导电类型的所述半导体区域的其余部分更高地掺杂。
7.根据权利要求1所述的半导体装置，其特征在于，包括：
第一电极，所述第一电极包括具有所述第一导电类型的半导体区域，所述第一电极定位在形成所述pn结的具有所述第一导电类型的所述半导体区域中；以及
第二电极，所述第二电极包括具有所述第二导电类型的半导体区域，所述第二电极定位在具有所述第二导电类型的所述半导体区域中。
8.根据权利要求1所述的半导体装置，其特征在于，所述半导体衬底包括全耗尽绝缘体上硅(FDSOI)衬底，并且其中所述埋入式氧化物层包括所述FDSOI衬底的绝缘层。
9.一种ESD保护装置、一种用于电源管理电路的开关或一种用于RF前端电路的开关，其特征在于，包括根据权利要求1所述的半导体装置。
10.一种制造包括pn结二极管的半导体装置的方法，其特征在于，所述方法包括：
提供具有第一导电类型的半导体衬底；
在所述衬底中形成埋入式氧化物层；
形成具有第二导电类型的半导体区域，其中具有所述第二导电类型的所述半导体区域在所述埋入式氧化物层下方延伸以与具有所述第一导电类型的半导体区域形成pn结，并且其中所述pn结定位在所述埋入式氧化物层下方并且相对于所述衬底的主表面基本上正交地延伸；以及
形成场板电极，所述场板电极包括定位在所述埋入式氧化物层上方的用于通过向所述场板电极施加电势来改变所述pn结处的电场的半导体区域。
CN201910932167.4A 2018-10-01 2019-09-27 包括pn结二极管的半导体装置 Pending CN110970507A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/148,285 US10580906B1 (en) 2018-10-01 2018-10-01 Semiconductor device comprising a PN junction diode
US16/148,285 2018-10-01

Publications (1)

Publication Number Publication Date
CN110970507A true CN110970507A (zh) 2020-04-07

Family

ID=69645528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910932167.4A Pending CN110970507A (zh) 2018-10-01 2019-09-27 包括pn结二极管的半导体装置

Country Status (2)

Country Link
US (1) US10580906B1 (zh)
CN (1) CN110970507A (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4157184B2 (ja) * 1998-02-18 2008-09-24 株式会社東芝 高耐圧半導体素子
US8013340B2 (en) * 2008-09-30 2011-09-06 Infineon Technologies Ag Semiconductor device with semiconductor body and method for the production of a semiconductor device
JP5729745B2 (ja) * 2009-09-15 2015-06-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2011161748A1 (ja) * 2010-06-21 2011-12-29 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP2784822B1 (en) 2013-03-25 2018-12-19 Nxp B.V. Collector-up bipolar transistor and method of manufacturing the same
JP6228428B2 (ja) * 2013-10-30 2017-11-08 ルネサスエレクトロニクス株式会社 半導体装置
JP6266418B2 (ja) * 2014-04-14 2018-01-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP2996153B1 (en) 2014-09-12 2019-05-22 Nxp B.V. Bipolar transistor and method of manufacturing the same
EP3041052A1 (en) 2015-01-05 2016-07-06 Ampleon Netherlands B.V. Semiconductor device comprising a lateral drift vertical bipolar transistor
CN107710408B (zh) * 2016-05-26 2021-06-18 新电元工业株式会社 半导体装置
DE102016118499B4 (de) * 2016-09-29 2023-03-30 Infineon Technologies Dresden Gmbh Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
WO2018061178A1 (ja) * 2016-09-30 2018-04-05 新電元工業株式会社 半導体装置
JP6637012B2 (ja) * 2016-11-10 2020-01-29 ローム株式会社 半導体装置
DE102016122162B4 (de) * 2016-11-17 2022-05-05 Infineon Technologies Ag Halbleitervorrichtung mit metallisierungsstrukturen auf gegenüberliegenden seiten eines halbleiterbereichs, halbleiterschaltanordnung und verfahren
CN109564877B (zh) * 2017-07-14 2023-08-25 新唐科技日本株式会社 半导体装置
KR20190109685A (ko) * 2018-03-16 2019-09-26 매그나칩 반도체 유한회사 반도체 소자 및 이의 제조방법

Also Published As

Publication number Publication date
US10580906B1 (en) 2020-03-03

Similar Documents

Publication Publication Date Title
US8362550B2 (en) Trench power MOSFET with reduced on-resistance
US9911728B2 (en) Transient voltage suppressor (TVS) with reduced breakdown voltage
JP5172654B2 (ja) 半導体装置
US8264033B2 (en) Semiconductor device having a floating semiconductor zone
US7095092B2 (en) Semiconductor device and method of forming the same
WO2012124786A1 (ja) 半導体装置およびその製造方法
US8884360B2 (en) Semiconductor device with improved robustness
US20140231865A1 (en) Insulated gate semiconductor device and method for manufacturing the same
CN105814690B (zh) 用于半导体器件的边缘终止和对应的制造方法
US8354712B2 (en) Semiconductor device and method of manufacturing the same
US20050212042A1 (en) Semiconductor device with structure for improving breakdown voltage
US9508793B2 (en) Semiconductor device and method of operating the same and structure for suppressing current leakage
US8552428B2 (en) Power semiconductor device
US7989921B2 (en) Soi vertical bipolar power component
CN102290446A (zh) 半导体设备及其制造方法
US9012955B2 (en) MOS transistor on SOI protected against overvoltages
US20090166795A1 (en) Schottky diode of semiconductor device and method for manufacturing the same
US10217828B1 (en) Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same
JP2014086723A (ja) 高電圧ダイオード
US8482060B2 (en) Semiconductor device
US9646964B2 (en) Semiconductor device
JP5493435B2 (ja) 高耐圧半導体装置および高電圧集積回路装置
US6384453B1 (en) High withstand voltage diode and method for manufacturing same
US20190355840A1 (en) Semiconductor device and method for manufacturing semicondcutor device
CN110970507A (zh) 包括pn结二极管的半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination