JP6224291B1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6224291B1
JP6224291B1 JP2017503191A JP2017503191A JP6224291B1 JP 6224291 B1 JP6224291 B1 JP 6224291B1 JP 2017503191 A JP2017503191 A JP 2017503191A JP 2017503191 A JP2017503191 A JP 2017503191A JP 6224291 B1 JP6224291 B1 JP 6224291B1
Authority
JP
Japan
Prior art keywords
type semiconductor
semiconductor layer
overvoltage protection
semiconductor device
protection diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017503191A
Other languages
English (en)
Other versions
JPWO2018061178A1 (ja
Inventor
涼平 小谷
涼平 小谷
松原　寿樹
寿樹 松原
石塚　信隆
信隆 石塚
雅人 三川
雅人 三川
浩 押野
浩 押野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6224291B1 publication Critical patent/JP6224291B1/ja
Publication of JPWO2018061178A1 publication Critical patent/JPWO2018061178A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Abstract

【課題】活性領域を拡大することが可能な半導体装置を提供する。【解決手段】実施形態の半導体装置１は、耐圧領域Ｂの絶縁膜４上に形成されたＮ型半導体層５ａとＰ型半導体層５ｂとが交互に隣接配置されてなる過電圧保護ダイオード５を備え、過電圧保護ダイオード５は、絶縁膜４の上面の角部に配置され、角部から半導体基板２の中央部に向けて延在している。

Description

本発明は、半導体装置、より詳しくは、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有し、過電圧保護ダイオードが設けられた半導体装置に関する。
ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（ＭＯＳ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）など、いわゆるＭＯＳ構造を有する半導体装置が知られている。このようなＭＯＳ型半導体装置では、直列接続されたツェナーダイオードにより構成される過電圧保護ダイオードが過電圧保護対策として用いられる。具体的には、この過電圧保護ダイオードは、Ｎ型半導体層とＰ型半導体層とが交互に隣接配置されたものとして構成されている。ＩＧＢＴの場合、コレクタ端子とゲート端子との間や、ゲート端子とエミッタ端子との間に過電圧保護ダイオードが設けられる。
従来の半導体装置１００では、半導体基板１２０の上面には、主電流が流れる活性領域Ａと、この活性領域Ａを取り囲む耐圧領域Ｂとが設けられている。そして、過電圧保護ダイオード１５０は、図１４に示されるように、半導体基板１２０の辺部から中央部に向けて突出するように設けられている。また、半導体基板１２０の周縁部には、耐圧領域の表面電位を安定化させるために、導電性の材料からなる導体部（フィールドプレート）１６０，１７０，１８０，１９０が設けられている。これら導体部１６０，１７０，１８０，１９０が過電圧保護ダイオード１５０の所定の部位に接続するために、図１４に示すように接続領域Ｂｃが存在する。
国際公開公報ＷＯ２０１４／１４２３３１号
上記のように従来の過電圧保護ダイオード１５０は半導体基板１２０の辺部から中央部に向けて突出するように設けられている。このため、接続領域Ｂｃが大きく、活性領域Ａがその分だけ狭くなるという課題があった。
そこで、本発明は、活性領域を拡大することが可能な半導体装置を提供することを目的とする。
本発明に係る半導体装置は、
半導体基板の一方の主面と他方の主面との間に主電流が流れる半導体装置であって、
前記半導体基板の前記一方の主面には、前記主電流が流れる活性領域と、前記活性領域を取り囲み、前記半導体基板の周縁部を含む耐圧領域とが設けられ、
前記耐圧領域の絶縁膜上に形成されたＮ型半導体層とＰ型半導体層とが交互に隣接配置されてなる過電圧保護ダイオードと、
を備え、
前記過電圧保護ダイオードは、前記半導体基板上に形成された前記絶縁膜の上面の角部に配置され、前記角部から前記半導体基板の中央部に向けて延在していることを特徴とする。
また、前記半導体装置において、
前記Ｎ型半導体層および前記Ｐ型半導体層の横幅が一定であってもよい。
また、前記半導体装置において、
前記Ｎ型半導体層および前記Ｐ型半導体層が、平面視して弧状または多段状に形成されていてもよい。
また、前記半導体装置において、
前記Ｎ型半導体層および前記Ｐ型半導体層の横幅が前記中央部にいくにつれて長くなっていてもよい。
また、前記半導体装置において、
前記過電圧保護ダイオードが、平面視して台形状または弧状に形成されていてもよい。
また、前記半導体装置において、
前記Ｎ型半導体層および前記Ｐ型半導体層のうち少なくとも一方の縦幅が前記中央部にいくにつれて短くなるようにしてもよい。
また、前記半導体装置において、
前記Ｎ型半導体層および前記Ｐ型半導体層の層厚が前記中央部にいくにつれて薄くなるようにしてもよい。
また、前記半導体装置において、
前記Ｎ型半導体層および前記Ｐ型半導体層のキャリア濃度が前記中央部にいくにつれて低くなるようにしてもよい。
また、前記半導体装置において、
前記過電圧保護ダイオードの側辺はステップ状に形成されており、前記過電圧保護ダイオードの延在方向の側面と、前記Ｎ型半導体層および前記Ｐ型半導体層間の境界とがほぼ直交していてもよい。
また、前記半導体装置において、
前記Ｎ型半導体層および前記Ｐ型半導体層の横幅が前記中央部にいくにつれて短くなるようにしてもよい。
また、前記半導体装置において、
前記過電圧保護ダイオードが、平面視して弧状または多段状に形成されていてもよい。
また、前記半導体装置において、
前記Ｎ型半導体層および前記Ｐ型半導体層のうち少なくとも一方の縦幅が前記中央部にいくにつれて長くなるようにしてもよい。
また、前記半導体装置において、
前記Ｎ型半導体層および前記Ｐ型半導体層の層厚が前記中央部にいくにつれて厚くなるようにしてもよい。
また、前記半導体装置において、
前記Ｎ型半導体層および前記Ｐ型半導体層のキャリア濃度が前記中央部にいくにつれて高くなるようにしてもよい。
また、前記半導体装置において、
前記過電圧保護ダイオードの側辺はステップ状に形成されており、前記過電圧保護ダイオードの延在方向の側面と、前記Ｎ型半導体層および前記Ｐ型半導体層間の境界とがほぼ直交していてもよい。
また、前記半導体装置において、
前記絶縁膜には前記過電圧保護ダイオードの延在方向と直交する方向に延びる溝部が設けられており、前記Ｐ型半導体層および前記Ｎ型半導体層の一方が前記溝部の底面に形成され、前記Ｐ型半導体層および前記Ｎ型半導体層の他方が前記溝部の斜面に形成されているようにしてもよい。
また、前記半導体装置において、
前記絶縁膜上に形成され、前記過電圧保護ダイオードに電気的に接続された１本または複数本の導体部をさらに備えてもよい。
また、前記半導体装置において、
前記耐圧領域の前記一方の主面に選択的に形成され、前記活性領域を取り囲む拡散層を少なくとも１つ以上備え、
前記Ｎ型半導体層と前記Ｐ型半導体層の境界は、平面視して前記拡散層の外側の境界に沿うようにしてもよい。
本発明において、過電圧保護ダイオードは、半導体基板上に形成された絶縁膜の上面の角部に配置され、この角部から半導体基板の中央部に向けて延在している。これにより、本発明によれば、活性領域を拡大することができる。
第１の実施形態に係る半導体装置１の平面図である。 図１のＩ−Ｉ線に沿う断面図である。 図１のＩＩ−ＩＩ線に沿う断面図である。 第１の実施形態の変形例に係る半導体装置１Ａの平面図である。 第１の実施形態の変形例に係る半導体装置１Ａ’の平面図である。 第１の実施形態の変形例に係る半導体装置１Ｂの平面図である。 第２の実施形態に係る半導体装置１Ｃの平面図である。 第２の実施形態に係る過電圧保護ダイオードの詳細構成を説明するための平面図である。 側辺がステップ状の過電圧保護ダイオードの平面図である。 第２の実施形態の変形例に係る半導体装置１Ｄの平面図である。 第３の実施形態に係る半導体装置１Ｅの平面図である。 第３の実施形態に係る過電圧保護ダイオードの詳細構成を説明するための平面図である。 第３の実施形態の変形例に係る半導体装置１Ｆの平面図である。 絶縁膜４に溝部４ａが設けられた構成を有する半導体装置の一部断面図である。 従来の半導体装置１００の平面図である。 第１の実施形態に係る半導体装置１と従来の半導体装置１００との間で接続領域Ｂｃの面積を比較するための平面図である。 第３の実施形態の別の変形例に係る過電圧保護ダイオード５の平面図である。 第３の実施形態のさらに別の変形例に係る過電圧保護ダイオード５の平面図である。
以下、図面を参照しつつ本発明の実施形態に係る半導体装置について説明する。なお、各図において同等の機能を有する構成要素には同一の符号を付している。また、各図のうち半導体装置の平面図においては、導体部６，７，８，９の形状や、導体部６，７，８，９と過電圧保護ダイオード５との接続関係は模式的に図示されており、実際のものと異なる場合がある。
（第１の実施形態）
図１〜図３を参照して、本発明の第１の実施形態に係る半導体装置１について説明する。なお、図１は、半導体装置１の平面図であるが、絶縁膜１５、表面保護膜１６、エミッタ電極２１、ゲート電極２２、ストッパ電極２４は図示していない。
第１の実施形態に係る半導体装置１は、ＩＧＢＴであり、半導体基板２の上面２ａ（一方の主面）と下面２ｂ（他方の主面）との間に主電流が流れる。なお、半導体基板２は、本実施形態ではシリコン基板である。ただし、本発明はこれに限るものではなく、その他の半導体基板（例えばＳｉＣ基板、ＧａＮ基板等）であってもよい。また、半導体基板２の導電型は、本実施形態ではＮ型であるが、これに限定されない。本実施形態では、半導体基板２は、平面視で略正方形であるがこれに限らない。半導体基板２は、平面視で長方形や、その他角部を有する形状であってもよい。
図１に示すように、半導体基板２の上面２ａには、主電流が流れる活性領域Ａと、この活性領域Ａを取り囲む耐圧領域Ｂとが設けられている。耐圧領域Ｂは、半導体基板２の周縁部を含む。ここで、「周縁部」とは、半導体基板２の側面を含む、半導体基板２の周縁部分のことである。
図１〜図３に示すように、半導体装置１は、Ｐ型の拡散層３と、絶縁膜４と、過電圧保護ダイオード５と、導体部６，７，８，９と、Ｐ型のコレクタ領域１２と、Ｎ型の拡散領域１３と、Ｎ型のストッパ領域１４と、エミッタ電極２１と、ゲート電極２２と、コレクタ電極２３と、ストッパ電極２４とを備えている。なお、半導体基板２の上面２ａには、ゲートパット（図示せず）が設けられる。
拡散層３は、耐圧領域Ｂの上面２ａに選択的に形成されており、活性領域Ａを取り囲んでいる。この拡散層３は、Ｐ型ベース領域とも呼ばれる。なお、図１の境界Ｐ１とＰ２で囲まれた領域がＰ型ベース領域である。ここで、境界Ｐ１は拡散層３と周辺半導体領域１０間のｐｎ接合の境界であり、境界Ｐ２は活性領域Ａと耐圧領域Ｂの境界である。周辺半導体領域１０は、拡散層３の外側に位置するＮ型の半導体領域である。
なお、半導体装置１には、高耐圧化のために、拡散層３を取り囲むように設けられたＰ型の拡散層（ガードリング）をさらに備えてもよい。このガードリングは、耐圧領域Ｂの上面２ａに選択的に形成される。また、ガードリングの本数は、１本に限らず、２本以上であってもよい。
拡散層３およびガードリングの不純物濃度は、例えば１×１０１４ｃｍ−３〜１×１０１９ｃｍ−３である。拡散層３およびガードリングの深さは、例えば２μｍ〜１０μｍである。また、周辺半導体領域１０の不純物濃度は、例えば１×１０１３ｃｍ−３〜１×１０１５ｃｍ−３である。
絶縁膜４は、図２に示すように、拡散層３上、および周辺半導体領域１０上に形成されている。この絶縁膜４は、例えばフィールド酸化膜である。本実施形態では、絶縁膜４はシリコン酸化膜（ＳｉＯ２膜）であり、その厚さは、例えば２００ｎｍ〜２０００ｎｍである。
過電圧保護ダイオード５は、複数のツェナーダイオードが直列接続されたものである。具体的には、この過電圧保護ダイオード５は、Ｎ型半導体層５ａとＰ型半導体層５ｂとが交互に隣接配置されたものとして構成されている。Ｎ型半導体層５ａおよびＰ型半導体層５ｂは、図２に示すように、耐圧領域Ｂの絶縁膜４上に形成されている。Ｎ型半導体層５ａおよびＰ型半導体層５ｂはそれぞれ、Ｎ型不純物（リン等）が導入されたポリシリコン層およびＰ型不純物（ボロン等）が導入されたポリシリコン層である。本実施形態では、過電圧保護ダイオード５は、ＩＧＢＴのコレクタ・ゲート間の過電圧保護ダイオードであるが、ＩＧＢＴのゲート・エミッタ間の過電圧保護ダイオードであってもよい。
過電圧保護ダイオード５は、図１に示すように、平面視して略長方形状に形成されている。この長方形状は、過電圧保護ダイオード５の破壊耐量を確保できるように長方形の幅等が決められている。
上記のように第１の実施形態に係る過電圧保護ダイオード５では、Ｎ型半導体層５ａおよびＰ型半導体層５ｂの横幅が一定である。本願において、（Ｎ型またはＰ型の）半導体層の「横幅」とは、半導体層の、過電圧保護ダイオード５の延在方向と直交する方向の長さのことである。
図１に示すように、過電圧保護ダイオード５は、半導体基板２上に形成された絶縁膜４の上面の角部に配置され、当該角部から半導体基板２の中央部に向けて延在している。これにより、接続領域Ｂｃの面積を削減し、活性領域を拡大することができる。ここで、接続領域Ｂｃは、図１に示すように、導体部６，７，８，９が過電圧保護ダイオード５に接続するために、互いの間隔が幅広に設定された領域である。
導体部６，７，８，９は、絶縁膜４上に耐圧領域Ｂに沿って活性領域Ａを取り囲むように形成され、図１に示すように、過電圧保護ダイオード５の所定の部位にそれぞれ電気的に接続されている。すなわち、導体部６，７，８，９は各々の所要の電圧に基づいて過電圧保護ダイオード５の半導体層（Ｎ型半導体層５ａまたはＰ型半導体層５ｂ）に電気的に接続されている。なお、接続先の半導体層は、導体部と同じ導電型の半導体層である。導体部は、連続する２以上の半導体層に跨がって接続されてもよい。
本実施形態では、導体部６，７，８，９は、互いに平行に配置されており、例えばポリシリコンまたはアルミニウム等の導電性材料からなる。図３に示すように、導体部６，７は、絶縁膜４を介して拡散層３の上方に配置されており、導体部８，９は、絶縁膜４を介して周辺半導体領域１０の上方に配置されている。なお、導体部の本数は４本に限るものではなく、任意の本数でよい（１〜３本でも５本以上でもよい）。
拡散領域１３は、図２に示すように、拡散層３中に形成されたＮ型の半導体領域である。この拡散領域１３上にエミッタ電極２１が形成されている。なお、拡散領域１３の不純物濃度は、例えば１×１０１９ｃｍ−３〜１×１０２１ｃｍ−３である。
Ｎ型のストッパ領域１４は、半導体基板２の側端における上面２ａに形成されている。ストッパ領域１４の不純物濃度は周辺半導体領域１０よりも高い。ストッパ領域１４上に、ストッパ電極２４が形成されている。このストッパ電極２４は、過電圧保護ダイオード５の他端（図２では右端）に電気的に接続されている。
ゲート電極２２は、絶縁膜４を介して拡散層３の上方に設けられている。このゲート電極２２は、本実施形態では、過電圧保護ダイオード５上に形成されている。より詳しくは、図２に示すように、ゲート電極２２は過電圧保護ダイオード５の活性領域Ａ側の一端（図２では左端）に電気的に接続されている。
Ｐ型のコレクタ領域１２は、半導体基板２の下面２ｂに形成されている。このコレクタ領域１２の不純物濃度は、例えば１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３である。図２に示すように、コレクタ領域１２上にコレクタ電極２３が形成されている。なお、コレクタ領域１２に隣接してＮ型のバッファ領域１１が設けられてもよい。このバッファ領域１１の不純物濃度は、例えば１×１０１６ｃｍ−３〜１×１０１８ｃｍ−３である。
また、図２に示すように、半導体装置１は、過電圧保護ダイオード５を被覆する絶縁膜１５と、半導体装置１の上面２ａ側全体を被覆する表面保護膜１６とをさらに備えている。絶縁膜１５は例えばＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｏｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜であり、表面保護膜１６は例えばポリイミド膜またはシリコン窒化膜である。
上記のように、本実施形態に係る半導体装置１では、過電圧保護ダイオード５は、半導体基板２上に形成された絶縁膜４の角部に配置されている。そして、過電圧保護ダイオード５は、当該角部から半導体基板２の中央部に向けて延在するように設けられている。このように過電圧保護ダイオード５を角部に、半導体基板２の辺に対して斜めに配置することにより、活性領域Ａを拡大することができる。図１５に示すように、半導体装置１によれば、接続領域Ｂｃの面積が従来の半導体装置１００に比べて大幅に削減される。
さらに、本実施形態に係る半導体装置１では、過電圧保護ダイオード５は、半導体基板２の中心に対して略対称に形成されている。このため、周辺半導体領域１０に拡散層３を取り囲むガードリングを設ける場合において半導体装置１の耐圧設計を容易に行うことができる。
なお、ＩＧＢＴの構成は上記の半導体装置１に限らない。例えば、変形例に係る半導体装置は、Ｐ型のコレクタ領域１２に代えてＮ型のドレイン領域を有し、かつ、このドレイン領域とショットキー障壁を形成するコレクタ電極２３を有するものであってもよい。この場合、コレクタ電極２３は、白金、モリブデン等からなるバリアメタルからなる。
また、半導体装置１の各半導体領域の導電型は上記したものと逆であってもよい。すなわち、拡散層３がＮ型、周辺半導体領域１０がＰ型であってもよい。また、導体部６，７，８，９は、所要の信頼性等に応じて適宜省略することが可能である。
（第１の実施形態の変形例）
Ｎ型半導体層５ａおよびＰ型半導体層５ｂの平面形状は長方形に限らない。図４Ａは、第１の実施形態の変形例１に係る半導体装置１Ａの平面図を示している。図４Ｂは、第１の実施形態の変形例１’に係る半導体装置１Ａ’の平面図を示している。図５は、第１の実施形態の変形例２に係る半導体装置１Ｂの平面図を示している。半導体装置１Ａでは、図４Ａに示すように、Ｎ型半導体層５ａおよびＰ型半導体層５ｂが、平面視して三段状に形成されている。なお、Ｎ型半導体層５ａおよびＰ型半導体層５ｂは、図４Ｂに示すように平面視して二段状（角部側に凸のＬ字状）に形成されてもよいし、あるいは四段状以上に形成されてもよい。このように、Ｎ型半導体層５ａおよびＰ型半導体層５ｂは平面視して多段状に形成されてよい。
半導体装置１Ｂでは、Ｎ型半導体層５ａおよびＰ型半導体層５ｂが、平面視して角部側に凸の弧状に形成されている。このような半導体装置１Ａ，１Ｂによっても、半導体装置１と同様の作用効果を得ることができる。さらに、半導体装置１Ｂの場合は、各半導体層５ａ，５ｂが弧状であるため、過電圧保護ダイオード５に印加された電圧が局所的に集中することを防止できる。
（第２の実施形態）
次に、本発明の第２の実施形態に係る半導体装置１Ｃについて説明する。第２の実施形態と第１の実施形態との相違点の一つは、Ｎ型半導体層５ａおよびＰ型半導体層５ｂの横幅が中央部にいくにつれて長くなる点である。以下、第１の実施形態との相違点を中心に第２の実施形態について説明する。
第２の実施形態に係る半導体装置１Ｃでは、図６に示すように、過電圧保護ダイオード５は平面視して台形状に形成されている。より詳しくは、過電圧保護ダイオード５は、平面視して、活性領域Ａ側の辺の方が半導体基板２の角部側の辺よりも長い台形状に形成されている。すなわち、Ｎ型半導体層５ａおよびＰ型半導体層５ｂの横幅が中央部にいくにつれて長くなっている。これにより、第１の実施形態では存在した接続領域Ｂｃが無くなり、活性領域Ａをさらに拡大することができる。
図７を参照して、第２の実施形態における過電圧保護ダイオード５の、より好ましい構成について説明する。図７に示すように、Ｎ型半導体層５ａは、縦幅が半導体基板２の中央部にいくにつれて短くなるように構成されている。本願において、（Ｎ型またはＰ型の）半導体層の「縦幅」とは、半導体層の、過電圧保護ダイオード５の延在方向の長さのことである。換言すれば、横幅の短い半導体層５ａ，５ｂについては縦幅を長くする。これにより、縦断面積の小さい半導体層ほど縦幅が長くなるため、過電圧保護ダイオード５の破壊耐量を十分に確保することができる。その結果、過電圧保護ダイオード５が降伏したときに永久破壊に到ることを防止できる。
なお、半導体層の縦幅を増やすことにより過電圧保護ダイオード５の抵抗が増えるため、図７に示すようにキャリア濃度が比較的高いＮ型半導体層５ａについて上記構成をとることが望ましいが、本発明はこれに限られない。すなわち、Ｐ型半導体層５ｂについて、中央部にいくにつれて縦幅が短くなるように構成してもよいし、あるいは、Ｎ型半導体層５ａおよびＰ型半導体層５ｂの両方について、中央部にいくにつれて縦幅が短くなるように構成してもよい。
過電圧保護ダイオード５の破壊耐量を確保するために、Ｎ型半導体層５ａおよびＰ型半導体層５ｂの層厚（本実施形態では、ポリシリコン層の厚み）が半導体基板２の中央部にいくにつれて薄くなるようにしてもよい。換言すれば、横幅の狭い半導体層５ａ，５ｂについては厚みを厚くする。これにより、横幅の狭い半導体層５ａ，５ｂについて縦断面積が確保されるため、過電圧保護ダイオード５の破壊耐量を十分に確保することができる。その結果、過電圧保護ダイオード５が降伏したときに永久破壊に到ることを防止できる。
過電圧保護ダイオード５の破壊耐量を確保するために、Ｎ型半導体層５ａおよびＰ型半導体層５ｂのキャリア濃度（電子濃度、正孔濃度）が半導体基板２の中央部にいくにつれて低くなるようにしてもよい。換言すれば、横幅の狭い半導体層５ａ，５ｂについてはキャリア濃度を高くする。これにより、横幅の狭い（すなわち、縦断面積の小さい）半導体層５ａ，５ｂについて抵抗が低く抑えられるため、過電圧保護ダイオード５の破壊耐量を十分に確保することができる。その結果、過電圧保護ダイオード５が降伏したときに永久破壊に到ることを防止できる。
上述した半導体層の縦幅、層厚およびキャリア濃度の制御を任意に組み合わせて過電圧保護ダイオード５の破壊耐量を確保してもよい。
なお、過電圧保護ダイオード５が図７に示すような、側辺５ｓを有する台形状の場合、半導体装置１Ｃに逆バイアスを印加した状態において、ベベル形状の側辺５ｓに合わせて空乏層が広がることでパンチスルーが発生するおそれがある。ここで、逆バイアスを印加した状態とは、コレクタ電極２３が高電位（例えば直流電源の正極）に接続され、エミッタ電極２１が低電位（例えばアース）に接続され、ゲート電極２２にＩＧＢＴがオンしない程度の低電圧が印加された状態のことである。
そこで、図８に示すように、過電圧保護ダイオード５の側辺５ｓはステップ状に形成され、過電圧保護ダイオード５の延在方向の側面Ｓ１と、Ｎ型半導体層５ａおよびＰ型半導体層５ｂ間の境界Ｓ２とがほぼ直交するようにしてもよい。これにより、逆バイアスを印加した状態において、空乏層が境界Ｓ２から上下に均等に拡がり、空乏層のいびつな広がりが防止される。その結果、パンチスルーの発生が抑制され、過電圧保護ダイオード５の耐圧（すなわち、ツェナー電圧）の変動を抑制することができる。
また、過電圧保護ダイオード５の平面形状は、台形状に限るものではない。例えば、図９に示す半導体装置１Ｄのように、過電圧保護ダイオード５は平面視して弧状に形成されてもよい。この場合、過電圧保護ダイオード５に印加された電圧が局所的に集中することを防止できる。その他、過電圧保護ダイオード５は、複数箇所で折り曲げられた多段形状に形成されてもよい。
（第３の実施形態）
次に、本発明の第３の実施形態に係る半導体装置１Ｅについて説明する。第３の実施形態と第１の実施形態との相違点の一つは、第２の実施形態とは逆に、Ｎ型半導体層５ａおよびＰ型半導体層５ｂの横幅が中央部にいくにつれて短くなる点である。以下、第１の実施形態との相違点を中心に第３の実施形態について説明する。
第３の実施形態に係る半導体装置１Ｅでは、図１０に示すように、過電圧保護ダイオード５は平面視して弧状に形成されている。より詳しくは、過電圧保護ダイオード５は、Ｎ型半導体層５ａおよびＰ型半導体層５ｂの横幅が中央部にいくにつれて短くなっている。これにより、第１の実施形態では存在した接続領域Ｂｃが無くなり、活性領域Ａをさらに拡大することができる。さらに、各半導体層５ａ，５ｂが弧状であるため、過電圧保護ダイオード５に印加された電圧が局所的に集中することを防止できる。
図１１を参照して、第３の実施形態における過電圧保護ダイオード５の、より好ましい構成について説明する。図１１に示すように、Ｎ型半導体層５ａは、縦幅が半導体基板２の中央部にいくにつれて長くなるように構成されている。換言すれば、横幅（弧の長さ）の短い半導体層５ａ，５ｂについては縦幅を長くする。これにより、縦断面積の小さい半導体層ほど縦幅が長くなるため、過電圧保護ダイオード５の破壊耐量を十分に確保することができる。その結果、複数のツェナーダイオードが直列接続された過電圧保護ダイオード５が降伏したときに永久破壊に到ることを防止できる。
なお、半導体層の縦幅を増やすことにより過電圧保護ダイオード５の抵抗が増えるため、図１１に示すようにキャリア濃度が比較的高いＮ型半導体層５ａについて上記構成をとることが望ましいが、本発明はこれに限られない。すなわち、Ｐ型半導体層５ｂについて、中央部にいくにつれて縦幅が長くなるように構成してもよいし、あるいは、Ｎ型半導体層５ａおよびＰ型半導体層５ｂの両方について、中央部にいくにつれて縦幅が長くなるように構成してもよい。
過電圧保護ダイオード５の破壊耐量を確保するために、Ｎ型半導体層５ａおよびＰ型半導体層５ｂの層厚（本実施形態では、ポリシリコン層の厚み）が半導体基板２の中央部にいくにつれて厚くなるようにしてもよい。換言すれば、横幅の狭い半導体層５ａ，５ｂについては厚みを厚くする。これにより、横幅の狭い半導体層５ａ，５ｂについて縦断面積が確保されるため、過電圧保護ダイオード５の破壊耐量を十分に確保することができる。その結果、過電圧保護ダイオード５が降伏したときに永久破壊に到ることを防止できる。
過電圧保護ダイオード５の破壊耐量を確保するために、Ｎ型半導体層５ａおよびＰ型半導体層５ｂのキャリア濃度（電子濃度、正孔濃度）が半導体基板２の中央部にいくにつれて高くなるようにしてもよい。換言すれば、横幅の狭い半導体層５ａ，５ｂについてはキャリア濃度を高くする。これにより、横幅の狭い（すなわち、縦断面積の小さい）半導体層５ａ，５ｂについて抵抗が低く抑えられるため、過電圧保護ダイオード５の破壊耐量を十分に確保することができる。その結果、過電圧保護ダイオード５が降伏したときに永久破壊に到ることを防止できる。
上述した半導体層の縦幅、層厚およびキャリア濃度の制御を任意に組み合わせて過電圧保護ダイオード５の破壊耐量を確保してもよい。
なお、第３の実施形態に係る過電圧保護ダイオード５は、弧状に限らない。例えば、図１２に示す半導体装置１Ｆのように、過電圧保護ダイオード５は平面視して、複数箇所で折り曲げられた多段状に形成されていてもよい。図１２において過電圧保護ダイオード５は２箇所で折り曲げられた三段折れ形状であるが、これに限らず、３箇所以上で折り曲げられた四段以上の折れ形状であってもよい。
また、過電圧保護ダイオード５は平面視して台形状に形成されていてもよい。より詳しくは、過電圧保護ダイオード５は、平面視して、活性領域Ａ側の辺の方が半導体基板２の角部側の辺よりも短い台形状に形成されていてもよい。
また、図１６に示すように、第３の実施形態に係る過電圧保護ダイオード５を扇型の形状にしてもよい。
さらに、図１７に示すように、第２の実施形態において図８を参照して説明したのと同様に、過電圧保護ダイオード５の側辺をステップ状にしてもよい。これにより、逆バイアスを印加した状態において空乏層のいびつな広がりが防止される結果、パンチスルーの発生が抑制されて過電圧保護ダイオード５の耐圧変動を抑制することができる
以上、本発明に係る３つの実施形態について説明した。図７および図１１を参照して説明したように半導体層の縦幅を長くする場合があるが、このような場合、図１３に示すように、絶縁膜４に溝部４ａを形成し、この溝部４ａの斜面を利用してもよい。これにより、過電圧保護ダイオード５の占める平面積を低減することができる。
より詳しくは、図１３に示すように、絶縁膜４には、過電圧保護ダイオード５の延在方向と直交する方向（横方向）に延びる溝部４ａが設けられている。そして、Ｎ型半導体層５ａが溝部４ａの底面４ａ１に形成され、Ｐ型半導体層５ｂが溝部４ａの斜面４ａ２に形成されている。Ｎ型半導体層５ａは溝部４ａ間における絶縁膜４上にも設けられている。Ｐ型半導体層５ｂは、Ｎ型半導体層５ａよりキャリア濃度が低く、Ｎ型半導体層５ａよりも縦幅が必要であるため、溝部４ａの斜面４ａ２に配置されることが好ましい。なお、Ｎ型半導体層５ａとＰ型半導体層５ｂは入れ替えてもよい。すなわち、Ｎ型半導体層５ａを溝部４ａの斜面４ａ２に形成し、Ｐ型半導体層５ｂを溝部４ａの底面４ａ１および溝部４ａ間における絶縁膜４上に形成してもよい。また、溝部４ａの斜面にＮ型またはＰ型の半導体層を設ける構成は、上記いずれの過電圧保護ダイオード５にも適用可能である。
なお、上記のように本発明に係る過電圧保護ダイオードは様々な平面形状をとり得るが、いずれの平面形状をとるにしても、上述の平面図（図１、４、５、６、９、１０および１２）に示すように、Ｎ型半導体層５ａとＰ型半導体層５ｂの境界が、平面視して拡散層３の外側の境界（すなわち境界Ｐ１）に沿っていることが好ましい。これにより、過電圧保護ダイオードに印加された電圧が局所的に集中することを緩和することができる。例えば図５に示すように、Ｎ型半導体層５ａとＰ型半導体層５ｂの境界（円弧状の線）が境界Ｐ１および／または境界Ｐ２と同じ形状であることが好ましい。また、Ｎ型半導体層５ａとＰ型半導体層５ｂの境界がストッパ電極２４等の耐圧部の境界に沿うようにしてもよい。また、拡散層３を取り囲むように少なくとも１つ以上のＰ型の拡散層（ガードリング）が設けられている場合は、Ｎ型半導体層５ａとＰ型半導体層５ｂの境界は当該拡散層の外側の境界に沿っていることが好ましい。
上記実施形態の説明では、半導体装置がＩＧＢＴの場合について説明したが、本発明はこれに限るものではなく、縦型ＭＯＳＦＥＴ等、ＭＯＳ構造を有する他の半導体装置に適用することも可能である。
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。
１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ 半導体装置
２ 半導体基板
２ａ 上面
２ｂ 下面
３ 拡散層
４ 絶縁膜
４ａ 溝部
４ａ１ （溝部の）底面
４ａ２ （溝部の）斜面
５ 過電圧保護ダイオード
５ａ Ｎ型半導体層
５ｂ Ｐ型半導体層
５ｓ 側辺
６，７，８，９ 導体部
１０ 周辺半導体領域
１１ バッファ領域
１２ コレクタ領域
１３ 拡散領域
１４ ストッパ領域
１５ 絶縁膜
１６ 表面保護膜
２１ エミッタ電極
２２ ゲート電極
２３ コレクタ電極
２４ ストッパ電極
１００ 半導体装置
１２０ 半導体基板
１５０ 過電圧保護ダイオード
１６０，１７０，１８０，１９０ 導体部
Ａ 活性領域
Ｂ 耐圧領域
Ｂｃ 接続領域
Ｐ１，Ｐ２ （拡散層３の）境界
Ｓ１ （過電圧保護ダイオード５の）側面
Ｓ２ （Ｎ型半導体層５ａとＰ型半導体層５ｂの）境界

Claims (17)

  1. 半導体基板の一方の主面と他方の主面との間に主電流が流れる半導体装置であって、
    前記半導体基板の前記一方の主面には、前記主電流が流れる活性領域と、前記活性領域を取り囲み、前記半導体基板の周縁部を含む耐圧領域とが設けられ、
    前記耐圧領域の絶縁膜上に形成されたＮ型半導体層とＰ型半導体層とが交互に隣接配置されてなる過電圧保護ダイオードと、
    前記絶縁膜上に形成され、前記過電圧保護ダイオードに電気的に接続された１本または複数本の導体部と、
    を備え、
    前記過電圧保護ダイオードは、前記半導体基板上に形成された前記絶縁膜の上面の角部に配置され、前記角部から前記半導体基板の中央部に向けて延在していることを特徴とする半導体装置。
  2. 前記Ｎ型半導体層および前記Ｐ型半導体層の横幅が一定であることを特徴とする請求項１に記載の半導体装置。
  3. 前記Ｎ型半導体層および前記Ｐ型半導体層が、平面視して弧状または多段状に形成されていることを特徴とする請求項２に記載の半導体装置。
  4. 前記Ｎ型半導体層および前記Ｐ型半導体層の横幅が前記中央部にいくにつれて長くなっていることを特徴とする請求項１に記載の半導体装置。
  5. 前記過電圧保護ダイオードが、平面視して台形状または弧状に形成されていることを特徴とする請求項４に記載の半導体装置。
  6. 前記Ｎ型半導体層および前記Ｐ型半導体層のうち少なくとも一方の縦幅が前記中央部にいくにつれて短くなることを特徴とする請求項４に記載の半導体装置。
  7. 前記Ｎ型半導体層および前記Ｐ型半導体層の層厚が前記中央部にいくにつれて薄くなることを特徴とする請求項４に記載の半導体装置。
  8. 前記Ｎ型半導体層および前記Ｐ型半導体層のキャリア濃度が前記中央部にいくにつれて低くなることを特徴とする請求項４に記載の半導体装置。
  9. 前記過電圧保護ダイオードの側辺はステップ状に形成されており、前記過電圧保護ダイオードの延在方向の側面と、前記Ｎ型半導体層および前記Ｐ型半導体層間の境界とがほぼ直交していることを特徴とする請求項４に記載の半導体装置。
  10. 前記Ｎ型半導体層および前記Ｐ型半導体層の横幅が前記中央部にいくにつれて短くなることを特徴とする請求項１に記載の半導体装置。
  11. 前記過電圧保護ダイオードが、平面視して弧状または多段状に形成されていることを特徴とする請求項１０に記載の半導体装置。
  12. 前記Ｎ型半導体層および前記Ｐ型半導体層のうち少なくとも一方の縦幅が前記中央部にいくにつれて長くなることを特徴とする請求項１０に記載の半導体装置。
  13. 前記Ｎ型半導体層および前記Ｐ型半導体層の層厚が前記中央部にいくにつれて厚くなることを特徴とする請求項１０に記載の半導体装置。
  14. 前記Ｎ型半導体層および前記Ｐ型半導体層のキャリア濃度が前記中央部にいくにつれて高くなることを特徴とする請求項１０に記載の半導体装置。
  15. 前記過電圧保護ダイオードの側辺はステップ状に形成されており、前記過電圧保護ダイオードの延在方向の側面と、前記Ｎ型半導体層および前記Ｐ型半導体層間の境界とがほぼ直交していることを特徴とする請求項１０に記載の半導体装置。
  16. 前記絶縁膜には前記過電圧保護ダイオードの延在方向と直交する方向に延びる溝部が設けられており、前記Ｐ型半導体層および前記Ｎ型半導体層の一方が前記溝部の底面に形成され、前記Ｐ型半導体層および前記Ｎ型半導体層の他方が前記溝部の斜面に形成されていることを特徴とする請求項１に記載の半導体装置。
  17. 前記耐圧領域の前記一方の主面に選択的に形成され、前記活性領域を取り囲む拡散層を少なくとも１つ以上備え、
    前記Ｎ型半導体層と前記Ｐ型半導体層の境界は、平面視して前記拡散層の外側の境界に沿っていることを特徴とする請求項１に記載の半導体装置。
JP2017503191A 2016-09-30 2016-09-30 半導体装置 Active JP6224291B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/078999 WO2018061178A1 (ja) 2016-09-30 2016-09-30 半導体装置

Publications (2)

Publication Number Publication Date
JP6224291B1 true JP6224291B1 (ja) 2017-11-01
JPWO2018061178A1 JPWO2018061178A1 (ja) 2018-09-27

Family

ID=59746334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017503191A Active JP6224291B1 (ja) 2016-09-30 2016-09-30 半導体装置

Country Status (5)

Country Link
US (1) US10566420B2 (ja)
JP (1) JP6224291B1 (ja)
CN (1) CN108292659B (ja)
NL (1) NL2019311B1 (ja)
WO (1) WO2018061178A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10580906B1 (en) * 2018-10-01 2020-03-03 Nxp B.V. Semiconductor device comprising a PN junction diode

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669423A (ja) * 1992-04-09 1994-03-11 Philips Electron Nv 半導体部品
JP2005217152A (ja) * 2004-01-29 2005-08-11 Mitsubishi Electric Corp 半導体装置
WO2014142331A1 (ja) * 2013-03-14 2014-09-18 富士電機株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870123A (ja) 1994-08-26 1996-03-12 Ricoh Co Ltd 縦型パワーｍｏｓｆｅｔ及びその製造方法
JPH08172190A (ja) 1994-12-20 1996-07-02 Toyota Motor Corp 半導体装置
JPH11243200A (ja) 1998-02-26 1999-09-07 Toshiba Corp 半導体装置
JP3443791B2 (ja) 2000-02-25 2003-09-08 株式会社日立製作所 半導体装置
KR20130008203A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 반도체 에피 박막 성장방법 및 이를 이용한 반도체 발광소자 제조방법
JP5798024B2 (ja) * 2011-12-13 2015-10-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2015020030A (ja) * 2013-07-23 2015-02-02 シャープ株式会社 生体音収集装置
JP2016058645A (ja) 2014-09-11 2016-04-21 株式会社東芝 半導体装置
JP6730078B2 (ja) * 2016-04-27 2020-07-29 ローム株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669423A (ja) * 1992-04-09 1994-03-11 Philips Electron Nv 半導体部品
JP2005217152A (ja) * 2004-01-29 2005-08-11 Mitsubishi Electric Corp 半導体装置
WO2014142331A1 (ja) * 2013-03-14 2014-09-18 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN108292659A (zh) 2018-07-17
JPWO2018061178A1 (ja) 2018-09-27
US20180331178A1 (en) 2018-11-15
CN108292659B (zh) 2021-12-17
US10566420B2 (en) 2020-02-18
NL2019311B1 (en) 2018-04-10
WO2018061178A1 (ja) 2018-04-05

Similar Documents

Publication Publication Date Title
US6407413B1 (en) Semiconductor device with guard ring and Zener diode layer thereover
JP4289123B2 (ja) 半導体装置
JP6392133B2 (ja) 半導体装置
US11195941B2 (en) Semiconductor device
JP5701913B2 (ja) 半導体装置
JP2016167539A (ja) 半導体装置
JP2011249580A (ja) 半導体装置
JP2018120990A (ja) 半導体装置
JP2008251923A (ja) 半導体装置
JP2023065461A (ja) 半導体装置
JP2014204038A (ja) 半導体装置及びその製造方法
JP2003174169A (ja) 半導体装置
JP2019012725A (ja) 半導体装置
TWI416732B (zh) Semiconductor device
JP2018049866A (ja) 半導体装置
JP6224291B1 (ja) 半導体装置
KR101154205B1 (ko) 수퍼정션 구조를 가지는 전력 반도체 소자
JP2014187200A (ja) 半導体装置の製造方法
JP2016149429A (ja) 逆導通ｉｇｂｔ
JP2016058645A (ja) 半導体装置
JP6301551B1 (ja) 半導体装置
JP6258561B1 (ja) 半導体装置
JP6058712B2 (ja) 半導体装置
JP5774744B2 (ja) 半導体装置
JP7222758B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171004

R150 Certificate of patent or registration of utility model

Ref document number: 6224291

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150