JP6301551B1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6301551B1 JP6301551B1 JP2017509791A JP2017509791A JP6301551B1 JP 6301551 B1 JP6301551 B1 JP 6301551B1 JP 2017509791 A JP2017509791 A JP 2017509791A JP 2017509791 A JP2017509791 A JP 2017509791A JP 6301551 B1 JP6301551 B1 JP 6301551B1
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- insulating film
- overvoltage protection
- protection diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 205
- 239000004020 conductor Substances 0.000 claims abstract description 62
- 239000012535 impurity Substances 0.000 claims abstract description 35
- 230000015556 catabolic process Effects 0.000 claims abstract description 28
- 238000009792 diffusion process Methods 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 36
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 abstract description 6
- 230000001681 protective effect Effects 0.000 abstract description 6
- 150000002500 ions Chemical class 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】過電圧保護ダイオードの耐圧変動を抑制することが可能な半導体装置を提供する。【解決手段】実施形態の半導体装置1は、耐圧領域B上に形成された絶縁膜4と、絶縁膜4上に交互に隣接配置されたN型半導体層5aとP型半導体層5bを有する過電圧保護ダイオード5と、絶縁膜4上に形成され、過電圧保護ダイオード5に電気的に接続された導体部6,7,8,9と、過電圧保護ダイオード5および導体部6,7,8,9を被覆する絶縁膜15と、絶縁膜15を介して過電圧保護ダイオード5の上方に設けられた高電位部17と、を備え、P型半導体層5bのP型不純物濃度は、N型半導体層5aのN型不純物濃度より低く、高電位部17は、逆バイアス印加状態において、高電位部17の直下に位置するP型半導体層5bの電位よりも高い電位を有するように構成されている。
Description
本発明は、半導体装置、より詳しくは、過電圧保護ダイオードが設けられた半導体装置に関する。
従来、IGBT(Insulated Gate Bipolar Transistor)やMOSFET(MOS Field Effect Transistor)など、いわゆるMOS(Metal−Oxide−Semiconductor)構造を有する半導体装置が知られている。このようなMOS型半導体装置では、過電圧保護対策として、直列接続されたツェナーダイオードにより構成された過電圧保護ダイオードが用いられる。具体的には、この過電圧保護ダイオードは、N型半導体層とP型半導体層とが交互に隣接配置されたものとして構成される(例えば特許文献1参照)。なお、IGBTの場合は、コレクタ端子とゲート端子との間や、ゲート端子とエミッタ端子との間に過電圧保護ダイオードが設けられる。
図8に示すように、過電圧保護ダイオードのP型半導体層50b(およびN型半導体層)は、半導体基板120上に形成された絶縁膜140の上に配置されるとともに、絶縁膜150により被覆される。
通常、過電圧保護ダイオードでは、N型半導体層中のN型不純物濃度よりもP型半導体層中のP型不純物濃度の方が低い。このため、過電圧保護ダイオードの耐圧(ツェナー電圧)は、P型不純物濃度の高濃度領域(濃度ピーク)の位置により決まる。従来の過電圧保護ダイオードでは、図8に示すように、P型不純物の濃度は、P型半導体層50bと絶縁膜150との境界領域F10において最大となっている。すなわち、境界領域F10におけるP型不純物の濃度は、内部領域G10におけるP型不純物の濃度よりも高い。このため、過電圧保護ダイオードは、境界領域F10でツェナー降伏(ブレークダウン)する。
ところで、MOS型半導体装置の製造プロセス(加熱工程等)において、絶縁膜150中に含まれるナトリウムなどの可動イオンやボロンなどの不純物がP型半導体層50bに移動したり、反対に、P型半導体層50bの境界領域F10におけるボロンなどの不純物が絶縁膜150に移動することがある。このように可動イオンや不純物が移動すると、境界領域F10の電位が変化し、P型半導体層50b中のキャリア濃度の分布が変化する。これにより、P型不純物濃度の高濃度領域の位置が変動したのと同様の状態になる。その結果、過電圧保護ダイオードの耐圧が大きく変動する。従来、可動イオンや不純物の移動を制御することは困難であることから、過電圧保護ダイオードの耐圧を安定させることが困難であった。
そこで、本発明は、過電圧保護ダイオードの耐圧変動を抑制することが可能な半導体装置を提供することを目的とする。
本発明に係る半導体装置は、
半導体基板の一方の主面と他方の主面との間に主電流が流れる半導体装置であって、
前記半導体基板の前記一方の主面には、活性領域と、前記活性領域を取り囲み、前記半導体基板の周縁部を含む耐圧領域とが設けられ、
前記半導体装置は、
前記耐圧領域上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に交互に隣接配置されたN型半導体層とP型半導体層を有する過電圧保護ダイオードと、
前記第1の絶縁膜上に形成され、前記過電圧保護ダイオードに電気的に接続された複数本の導体部と、
前記過電圧保護ダイオードおよび前記導体部を被覆する第2の絶縁膜と、
前記第2の絶縁膜を介して前記過電圧保護ダイオードの上方に設けられた高電位部と、を備え、
前記P型半導体層のP型不純物濃度は、前記N型半導体層のN型不純物濃度より低く、
前記高電位部は、逆バイアス印加状態において、前記高電位部の直下に位置する前記P型半導体層の電位よりも高い電位を有するように構成されていることを特徴とする。
半導体基板の一方の主面と他方の主面との間に主電流が流れる半導体装置であって、
前記半導体基板の前記一方の主面には、活性領域と、前記活性領域を取り囲み、前記半導体基板の周縁部を含む耐圧領域とが設けられ、
前記半導体装置は、
前記耐圧領域上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に交互に隣接配置されたN型半導体層とP型半導体層を有する過電圧保護ダイオードと、
前記第1の絶縁膜上に形成され、前記過電圧保護ダイオードに電気的に接続された複数本の導体部と、
前記過電圧保護ダイオードおよび前記導体部を被覆する第2の絶縁膜と、
前記第2の絶縁膜を介して前記過電圧保護ダイオードの上方に設けられた高電位部と、を備え、
前記P型半導体層のP型不純物濃度は、前記N型半導体層のN型不純物濃度より低く、
前記高電位部は、逆バイアス印加状態において、前記高電位部の直下に位置する前記P型半導体層の電位よりも高い電位を有するように構成されていることを特徴とする。
また、前記半導体装置において、
前記逆バイアス印加状態において、前記P型半導体層の前記第2の絶縁膜との境界領域における正電荷の濃度は、前記P型半導体層の前記境界領域より内部の領域における正電荷の濃度よりも低いようにしてもよい。
前記逆バイアス印加状態において、前記P型半導体層の前記第2の絶縁膜との境界領域における正電荷の濃度は、前記P型半導体層の前記境界領域より内部の領域における正電荷の濃度よりも低いようにしてもよい。
また、前記半導体装置において、
前記高電位部は、前記第2の絶縁膜上に形成されているようにしてもよい。
前記高電位部は、前記第2の絶縁膜上に形成されているようにしてもよい。
また、前記半導体装置において、
前記高電位部の直下には複数の前記P型半導体層が含まれるようにしてもよい。
前記高電位部の直下には複数の前記P型半導体層が含まれるようにしてもよい。
また、前記半導体装置において、
前記高電位部は、前記第2の絶縁膜上に形成された導電接続部を介して前記導体部に電気的に接続されるようにしてもよい。
前記高電位部は、前記第2の絶縁膜上に形成された導電接続部を介して前記導体部に電気的に接続されるようにしてもよい。
また、前記半導体装置において、
前記導電接続部は、一端が前記高電位部に電気的に接続され、他端が前記導体部に電気的に接続されるようにしてもよい。
前記導電接続部は、一端が前記高電位部に電気的に接続され、他端が前記導体部に電気的に接続されるようにしてもよい。
また、前記半導体装置において、
前記高電位部は、前記導電接続部の接続先の導体部が前記過電圧保護ダイオードに接続する部位よりも中央部側の部位における前記過電圧保護ダイオードの上方に配置されるようにしてもよい。
前記高電位部は、前記導電接続部の接続先の導体部が前記過電圧保護ダイオードに接続する部位よりも中央部側の部位における前記過電圧保護ダイオードの上方に配置されるようにしてもよい。
また、前記半導体装置において、
前記導電接続部の前記他端は、前記第2の絶縁膜を貫通するコンタクト層を介して前記導体部に電気的に接続されるようにしてもよい。
前記導電接続部の前記他端は、前記第2の絶縁膜を貫通するコンタクト層を介して前記導体部に電気的に接続されるようにしてもよい。
また、前記半導体装置において、
前記コンタクト層は、前記導体部が前記過電圧保護ダイオードに接続するための接続領域に設けられてもよい。
前記コンタクト層は、前記導体部が前記過電圧保護ダイオードに接続するための接続領域に設けられてもよい。
また、前記半導体装置において、
前記導電接続部は、当該導電接続部と電気的に接続された前記導体部よりも平面視して前記活性領域側に配置されているようにしてもよい。
前記導電接続部は、当該導電接続部と電気的に接続された前記導体部よりも平面視して前記活性領域側に配置されているようにしてもよい。
また、前記半導体装置において、
前記高電位部は、一端が前記第2の絶縁膜上に形成された第1の導電接続部を介して前記導体部に電気的に接続され、他端が前記第2の絶縁膜上に形成された第2の導電接続部を介して前記導体部に電気的に接続されるようにしてもよい。
前記高電位部は、一端が前記第2の絶縁膜上に形成された第1の導電接続部を介して前記導体部に電気的に接続され、他端が前記第2の絶縁膜上に形成された第2の導電接続部を介して前記導体部に電気的に接続されるようにしてもよい。
また、前記半導体装置において、
前記第2の絶縁膜の上に形成された導電性材料からなる上側導体部であって、前記高電位部に電気的に接続され、且つ前記導体部と平面視して重なるように設けられた、上側導体部をさらに備えてもよい。
前記第2の絶縁膜の上に形成された導電性材料からなる上側導体部であって、前記高電位部に電気的に接続され、且つ前記導体部と平面視して重なるように設けられた、上側導体部をさらに備えてもよい。
また、前記半導体装置において、
前記P型半導体層および前記N型半導体層は、ポリシリコンからなるようにしてもよい。
前記P型半導体層および前記N型半導体層は、ポリシリコンからなるようにしてもよい。
また、前記半導体装置において、
前記第1の絶縁膜および/または前記第2の絶縁膜は、シリコン酸化膜からなるようにしてもよい。
前記第1の絶縁膜および/または前記第2の絶縁膜は、シリコン酸化膜からなるようにしてもよい。
また、前記半導体装置において、
前記半導体基板は、第1導電型であり、
前記半導体装置は、
前記耐圧領域の前記一方の主面に選択的に形成され、前記活性領域を取り囲む第2導電型の拡散層と、
前記拡散層中に形成された第1導電型の拡散領域と、
前記拡散領域上に形成されたエミッタ電極と、
前記過電圧保護ダイオード上に形成されたゲート電極と、
前記半導体基板の前記他方の主面に形成された第2導電型のコレクタ領域と、
前記コレクタ領域上に形成されたコレクタ電極と、
をさらに備えてもよい。
前記半導体基板は、第1導電型であり、
前記半導体装置は、
前記耐圧領域の前記一方の主面に選択的に形成され、前記活性領域を取り囲む第2導電型の拡散層と、
前記拡散層中に形成された第1導電型の拡散領域と、
前記拡散領域上に形成されたエミッタ電極と、
前記過電圧保護ダイオード上に形成されたゲート電極と、
前記半導体基板の前記他方の主面に形成された第2導電型のコレクタ領域と、
前記コレクタ領域上に形成されたコレクタ電極と、
をさらに備えてもよい。
また、前記半導体装置において、
前記半導体基板は、第1導電型であり、
前記半導体装置は、
前記耐圧領域の前記一方の主面に選択的に形成され、前記活性領域を取り囲む第2導電型の拡散層と、
前記拡散層中に形成された第1導電型の拡散領域と、
前記拡散領域上に形成されたエミッタ電極と、
前記過電圧保護ダイオード上に形成されたゲート電極と、
前記半導体基板の前記他方の主面に形成された第1導電型のドレイン領域と、
前記ドレイン領域上に形成され、前記ドレイン領域とショットキー障壁を形成するコレクタ電極と、
をさらに備えてもよい。
前記半導体基板は、第1導電型であり、
前記半導体装置は、
前記耐圧領域の前記一方の主面に選択的に形成され、前記活性領域を取り囲む第2導電型の拡散層と、
前記拡散層中に形成された第1導電型の拡散領域と、
前記拡散領域上に形成されたエミッタ電極と、
前記過電圧保護ダイオード上に形成されたゲート電極と、
前記半導体基板の前記他方の主面に形成された第1導電型のドレイン領域と、
前記ドレイン領域上に形成され、前記ドレイン領域とショットキー障壁を形成するコレクタ電極と、
をさらに備えてもよい。
また、前記半導体装置において、
前記半導体基板は、第1導電型であり、
前記半導体装置は、
前記耐圧領域の前記一方の主面に選択的に形成され、前記活性領域を取り囲む第2導電型の拡散層と、
前記拡散層中に形成された第1導電型の拡散領域と、
前記拡散領域上に形成されたソース電極と、
前記過電圧保護ダイオード上に形成されたゲート電極と、
前記半導体基板の前記他方の主面に形成された第1導電型のドレイン領域と、
前記ドレイン領域上に形成されたドレイン電極と、
をさらに備えてもよい。
前記半導体基板は、第1導電型であり、
前記半導体装置は、
前記耐圧領域の前記一方の主面に選択的に形成され、前記活性領域を取り囲む第2導電型の拡散層と、
前記拡散層中に形成された第1導電型の拡散領域と、
前記拡散領域上に形成されたソース電極と、
前記過電圧保護ダイオード上に形成されたゲート電極と、
前記半導体基板の前記他方の主面に形成された第1導電型のドレイン領域と、
前記ドレイン領域上に形成されたドレイン電極と、
をさらに備えてもよい。
本発明に係る半導体装置は、過電圧保護ダイオードを被覆する第2の絶縁膜を介して過電圧保護ダイオードの上方に設けられ、かつ、逆バイアス印加状態において、その直下に位置するP型半導体層の電位よりも高い電位を有するように構成された高電位部を備えている。このため、逆バイアス印加状態において、過電圧保護ダイオードのP型半導体層中の正電荷が、P型半導体層と第2の絶縁膜との境界から遠ざかることになる。すなわち、P型半導体層中の正電荷は、P型半導体層の内部領域に移動することになる。
その結果、境界領域における正電荷の濃度が中央領域における正電荷の濃度よりも低くなる。すなわち、正電荷の濃度ピークは内部領域に位置するようになる。これにより、過電圧保護ダイオードは内部領域でツェナー降伏するようになる。したがって、可動イオンや不純物が、境界領域およびP型半導体層間を跨ぐように移動した場合であっても、過電圧保護ダイオードの耐圧変動を抑制することができる。
よって、本発明によれば、過電圧保護ダイオードの耐圧変動を抑制することができる。
以下、図面を参照しつつ本発明の実施形態に係る半導体装置について説明する。なお、各図において同等の機能を有する構成要素には同一の符号を付す。
(第1の実施形態)
図1〜図5および図10を参照して、本発明の第1の実施形態に係る半導体装置1について説明する。なお、図1に示す半導体装置1の平面図では、後述の絶縁膜15、表面保護膜16、エミッタ電極21、ゲート電極22、ストッパ電極24は図示していない。また、図3Aの断面図は、図10の一部拡大図と厳密に対応するものではない。
図1〜図5および図10を参照して、本発明の第1の実施形態に係る半導体装置1について説明する。なお、図1に示す半導体装置1の平面図では、後述の絶縁膜15、表面保護膜16、エミッタ電極21、ゲート電極22、ストッパ電極24は図示していない。また、図3Aの断面図は、図10の一部拡大図と厳密に対応するものではない。
第1の実施形態に係る半導体装置1は、MOS構造を有するIGBTであり、導電性の半導体基板2の上面2a(一方の主面)と下面2b(他方の主面)との間に主電流が流れる。半導体基板2は、本実施形態ではシリコン基板である。なお、本発明はこれに限るものではなく、その他の半導体基板(例えばSiC基板、GaN基板等)であってもよい。また、半導体基板2の導電型は、本実施形態ではN型であるが、これに限定されない。
図1に示すように、半導体基板2の上面2aには、主電流が流れる活性領域Aと、この活性領域Aを取り囲む耐圧領域Bとが設けられている。耐圧領域Bは、半導体基板2の周縁部を含む。ここで、「周縁部」とは、半導体基板2の側面を含む、半導体基板2の周縁部分のことである。
図1〜図3A,図3Bに示すように、半導体装置1は、P型の拡散層3と、絶縁膜4(第1の絶縁膜)と、絶縁膜15(第2の絶縁膜)と、過電圧保護ダイオード5と、導体部6,7,8,9と、N型のバッファ領域11と、P型のコレクタ領域12と、N型の拡散領域13と、N型のストッパ領域14と、表面保護膜16と、エミッタ電極21と、ゲート電極22と、コレクタ電極23と、ストッパ電極24とを備えている。なお、半導体基板2の上面2aには、ゲートパット(図示せず)が設けられる。
拡散層3は、耐圧領域Bの上面2aに選択的に形成されており、活性領域Aを取り囲んでいる。この拡散層3は、P型ベース領域とも呼ばれる。なお、図1の境界P1とP2で囲まれた領域がP型ベース領域である。ここで、境界P1は拡散層3と周辺半導体領域10間のpn接合の境界であり、境界P2は活性領域Aと耐圧領域Bの境界である。周辺半導体領域10は、拡散層3の外側に位置するN型の半導体領域である。
なお、半導体装置1には、高耐圧化のために、拡散層3を取り囲むように設けられたP型の拡散層(ガードリング)をさらに備えてもよい。このガードリングは、耐圧領域Bの上面2aに選択的に形成される。また、ガードリングの本数は、1本に限らず、2本以上であってもよい。
拡散層3およびガードリングの不純物濃度は、例えば1×1014cm−3〜1×1019cm−3である。拡散層3およびガードリングの深さは、例えば2μm〜10μmである。また、周辺半導体領域10の不純物濃度は、例えば1×1013cm−3〜1×1015cm−3である。
絶縁膜4は、半導体基板2の耐圧領域B上に形成されている。本実施形態では、絶縁膜4は、図2に示すように、拡散層3上、および周辺半導体領域10上に形成されている。この絶縁膜4は、例えばシリコン酸化膜(SiO2膜)であり、より具体的にはフィールド酸化膜である。絶縁膜4の厚さは、例えば200nm〜2000nmである。
過電圧保護ダイオード5は、複数のツェナーダイオードが直列接続されたものである。本実施形態では、過電圧保護ダイオード5は、半導体装置1のコレクタ電極23とゲート電極22との間に設けられた過電圧保護ダイオードである。なお、本発明に係る過電圧保護ダイオードの構成を、ゲート電極22とエミッタ電極21との間に設けられた過電圧保護ダイオードに適用してもよい。
過電圧保護ダイオード5は、図2および図4に示すように、絶縁膜4上に交互に隣接配置されたN型半導体層5aとP型半導体層5bを有する。すなわち、過電圧保護ダイオード5は、絶縁膜4の上に形成されており、N型半導体層5aとP型半導体層5bとが交互に隣接配置されたものとして構成されている。N型半導体層5aおよびP型半導体層5bは、耐圧領域Bの絶縁膜4上に形成されている。例えば、過電圧保護ダイオード5は、絶縁膜4上にP型半導体層を形成した後、P型半導体層の所定領域にN型不純物を導入することにより形成される。
N型半導体層5aおよびP型半導体層5bは、導電性の半導体(本実施形態では不純物が導入されたポリシリコン)からなる。より詳しくは、N型半導体層5aは、N型不純物(リン等)が導入されたポリシリコン層である。P型半導体層5bは、P型不純物(ボロン等)が導入されたポリシリコン層である。P型半導体層5bのP型不純物の濃度は、例えば1×1016cm−3〜1×1018cm−3である。N型半導体層5aのN型不純物の濃度は、例えば1×1019cm−3〜1×1021cm−3である。このようにP型半導体層5bにおけるP型不純物の濃度は、N型半導体層5aにおけるN型不純物の濃度より低い。なお、ポリシリコン層の厚さは、例えば、100nm〜1000nmである。
導体部6,7,8,9は、図1に示すように、絶縁膜4上に耐圧領域Bに沿って活性領域Aを取り囲むように形成され、過電圧保護ダイオード5の所定の部位にそれぞれ電気的に接続されている。すなわち、導体部6,7,8,9は各々の所要の電圧に基づいて過電圧保護ダイオード5の半導体層(N型半導体層5aまたはP型半導体層5b)に電気的に接続されている。なお、接続先の半導体層は、導体部と同じ導電型の半導体層である。導体部は、連続する2つ以上の半導体層に跨がって接続されてもよい。
導体部6,7,8,9は、例えば、不純物が導入されたポリシリコン、またはアルミニウム等の導電性材料からなる。本実施形態では図3Aおよび図3Bに示すように、導体部6,7は、絶縁膜4を介して拡散層3の上方に配置されており、導体部8,9は、絶縁膜4を介して周辺半導体領域10の上方に配置されている。なお、導体部の本数は4本に限るものではなく、任意の本数でよい。
拡散領域13は、図2に示すように、拡散層3中に形成されたN型の半導体領域である。この拡散領域13上にエミッタ電極21が形成されている。なお、拡散領域13の不純物濃度は、例えば1×1019cm−3〜1×1021cm−3である。
ストッパ領域14は、図2および図3Aに示すように、半導体基板2の側端における上面2aに形成されたN型の半導体領域である。このストッパ領域14の不純物濃度は、周辺半導体領域10よりも高い。ストッパ電極24は、過電圧保護ダイオード5の他端(図2では右端)に電気的に接続されている。ストッパ領域14上には、ストッパ電極24が形成されている。なお、ストッパ領域14の不純物濃度は、例えば1×1019cm−3〜1×1021cm−3である。
ゲート電極22は、絶縁膜4を介して拡散層3の上方に設けられている。このゲート電極22は、本実施形態では、過電圧保護ダイオード5上に形成されている。より詳しくは、図2に示すように、ゲート電極22は過電圧保護ダイオード5の活性領域A側の一端(図2では左端)に電気的に接続されている。
P型のコレクタ領域12は、半導体基板2の下面2bに形成されている。このコレクタ領域12の不純物濃度は、例えば1×1017cm−3〜1×1019cm−3である。図2に示すように、コレクタ領域12上にコレクタ電極23が形成されている。なお、コレクタ領域12に隣接してN型のバッファ領域11が設けられてもよい。このバッファ領域11の不純物濃度は、例えば1×1016cm−3〜1×1018cm−3である。
絶縁膜15は、図2に示すように、過電圧保護ダイオード5および導体部6,7,8,9を被覆するように設けられている。この絶縁膜15の厚さは、例えば200nm〜2000nmである。絶縁膜15は、例えばシリコン酸化膜であり、本実施形態ではBPSG(Boron Phosphorous Silicate Glass)膜である。
表面保護膜16は、図2に示すように、半導体装置1の上面2a側全体を被覆する。この表面保護膜16は、例えばポリイミド膜またはシリコン窒化膜である。
高電位部17は、絶縁膜15を介して過電圧保護ダイオード5の上方に設けられている。すなわち、高電位部17は、P型半導体層5bの直上に形成されている。本実施形態では、高電位部17は、図2に示すように、絶縁膜15上に形成されている。なお、図2に示すように、高電位部17の直下には複数のP型半導体層5bが含まれてもよい。また、最外周の導体部9に電気的に接続された高電位部17を過電圧保護ダイオード5の上方に設けてもよい。より一般的に言えば、高電位部17は、導体部6,7,8,9のうち少なくとも1つ以上の任意の導体部について設けるようにしてよい。
高電位部17は、導電性材料(例えばアルミニウム等の金属)からなる。高電位部17は、例えば、エミッタ電極21やゲート電極22と同じ工程で形成される。
高電位部17は、導電接続部18(第1の導電接続部)および導電接続部19(第2の導電接続部)を介して、導体部6,7または8に電気的に接続されている。より詳しくは、高電位部17は、一端(例えば左端)が導電接続部18を介して導体部6,7または8に電気的に接続され、他端(例えば右端)が導電接続部19を介して導体部6,7または8に電気的に接続されている。
なお、半導体装置1は、絶縁膜15の上に形成された導電性材料からなる上側導体部をさらに備えてもよい。この上側導体部は、例えば導体部6と平面視して重なるように設けられ、導電接続部18,19を介して高電位部17に電気的に接続される。例えば、導体部6が図1に示すようにリング状の場合、上側導体部は、導体部6に合わせてリング状に形成される。このような上側導体部を設けることで、耐圧領域Bの表面電位をさらに安定化させて、半導体装置1の信頼性をさらに向上させることができる。
導電接続部18(19)は、図3Aに示すように、絶縁膜15上に形成されている。この導電接続部18(19)は、一端が高電位部17に電気的に接続され、他端が導体部6,7または8に電気的に接続されている。導電接続部18,19の他端は、図3Aに示すように、絶縁膜15を貫通するコンタクト層20を介して導体部6,7または8に電気的に接続される。コンタクト層20は導電接続部18(19)と一体的に形成可能である。例えば、導電接続部18,19およびコンタクト層20は、高電位部17の形成工程において一緒に形成される。
導電接続部18(19)は、図3Aに示すように、絶縁膜15上に形成されている。この導電接続部18(19)は、一端が高電位部17に電気的に接続され、他端が導体部6,7または8に電気的に接続されている。導電接続部18,19の他端は、図3Aに示すように、絶縁膜15を貫通するコンタクト層20を介して導体部6,7または8に電気的に接続される。コンタクト層20は導電接続部18(19)と一体的に形成可能である。例えば、導電接続部18,19およびコンタクト層20は、高電位部17の形成工程において一緒に形成される。
コンタクト層20は、本実施形態では、接続領域Bcに設けられている。ここで、接続領域Bcは、図1に示すように、過電圧保護ダイオード5近傍の領域であって、導体部6,7,8,9が過電圧保護ダイオード5に接続するために互いの間隔が幅広に設定された領域のことである。
なお、コンタクト層20は、接続領域Bc外の領域に設けられてもよい。また、導電接続部18,19は、いずれか一方を省略してもよい。すなわち、高電位部17は、導電接続部18または導電接続部19を介して導体部6,7または8に電気的に接続されてもよい。
高電位部17は、図1および図10に示すように、導電接続部18,19の接続先の導体部6,7または8が過電圧保護ダイオード5に接続する部位よりも中央部側(すなわち、低電圧側)の部位における過電圧保護ダイオード5の上方に配置されている。これにより、図9に示すように、高電位部17は、逆バイアス印加状態において、自身の直下に位置するP型半導体層5bの電位よりも高い電位を有するようになる。ここで、逆バイアス印加状態とは、第1の実施形態では、コレクタ電極23が高電位(例えば直流電源の正極)に接続され、エミッタ電極21が接地され、ゲート電極22にIGBTがオンしない程度の低電圧が印加された状態のことである。
このように、高電位部17は、図9に示すように、逆バイアス印加状態において、高電位部17の直下に位置するP型半導体層5bの電位よりも高い電位を有するように構成されている。
上記のように、本実施形態に係る半導体装置1では、高電位部17が設けられているため、逆バイアス印加状態において、P型半導体層5b中の正電荷(正孔、可動イオンなど)が、P型半導体層5bと絶縁膜15との境界から遠ざかることになる。すなわち、P型半導体層中の正電荷は、P型半導体層の内部領域に移動することになる。
その結果、図5に示すように、境界領域Fにおける正電荷の濃度が内部領域Gにおける正電荷の濃度よりも低くなる。すなわち、正電荷の濃度ピークは、P型半導体層5bの内部領域Gに位置するようになる。これにより、過電圧保護ダイオード5は内部領域Gでツェナー降伏するようになる。
ここで、「境界領域F」とは、P型半導体層5b内の領域であって、P型半導体層5bと絶縁膜15との境界を含む領域である。すなわち、境界領域Fは、P型半導体層5bの絶縁膜15との境界領域のことである。
過電圧保護ダイオード5が内部領域Gでツェナー降伏するようになるので、ナトリウムイオン等の可動イオンやボロン等の不純物が、境界領域FおよびP型半導体層5b間を跨ぐように移動した場合であっても、過電圧保護ダイオード5の耐圧変動を抑制することができる。よって、本実施形態によれば、過電圧保護ダイオード5の耐圧変動を抑制することができる。すなわち、過電圧保護ダイオード5の耐圧を安定化することができる。
<半導体装置1の変形例>
IGBTの構成は上記の半導体装置1に限らない。図6は、第1の実施形態の変形例に係る半導体装置1Aの断面図である。なお、図6において、図2と同じ構成要素には同じ符号を付している。
IGBTの構成は上記の半導体装置1に限らない。図6は、第1の実施形態の変形例に係る半導体装置1Aの断面図である。なお、図6において、図2と同じ構成要素には同じ符号を付している。
変形例に係る半導体装置1Aは、図6に示すように、P型のコレクタ領域12に代えてN型のドレイン領域12Aを有し、かつ、このドレイン領域12Aとショットキー障壁を形成するコレクタ電極23を有する。この場合、コレクタ電極23は、白金、モリブデン等からなるバリアメタルを有する。
半導体装置1Aにおいても、高電位部17が絶縁膜15の上に形成されている。この高電位部17が逆バイアス印加状態においてP型半導体層5bの正電荷を下方に(コレクタ電極23側)に移動させることにより、過電圧保護ダイオード5の耐圧変動を抑制することができる。
(第2の実施形態)
次に、本発明の第2の実施形態に係る半導体装置1Bついて説明する。この半導体装置1Bは、縦型MOSFETである。半導体装置1Bの平面図は、図1と同様である。図7は、半導体装置1Bの断面図であり、第1の実施形態で説明した図2に対応する。なお、図7において、第1の実施形態と同じ構成要素には同じ符号を付している。以下、第1の実施形態との相違点を中心に説明する。
次に、本発明の第2の実施形態に係る半導体装置1Bついて説明する。この半導体装置1Bは、縦型MOSFETである。半導体装置1Bの平面図は、図1と同様である。図7は、半導体装置1Bの断面図であり、第1の実施形態で説明した図2に対応する。なお、図7において、第1の実施形態と同じ構成要素には同じ符号を付している。以下、第1の実施形態との相違点を中心に説明する。
半導体装置1Bは、P型の拡散層3と、絶縁膜4と、過電圧保護ダイオード5と、導体部6,7,8,9と、N型のドレイン領域12Bと、N型の拡散領域13と、N型のストッパ領域14と、高電位部17と、導電接続部18,19と、コンタクト層20と、ソース電極21Aと、ゲート電極22と、ドレイン電極23Aと、ストッパ電極24とを備えている。ドレイン領域12Bは、半導体基板2の下面2bに形成されており、このドレイン領域12B上にドレイン電極23Aが形成されている。また、ソース電極21Aは、拡散領域13上に形成されている。
過電圧保護ダイオード5は、縦型MOSFETのドレイン電極23Aとゲート電極22との間、またはソース電極21Aとゲート電極22との間に設けられる過電圧保護ダイオードである。
半導体装置1Bにおいても、高電位部17が絶縁膜15の上に形成されている。この高電位部17が逆バイアス印加状態においてP型半導体層5bの正電荷を下方に(コレクタ電極23側)に移動させることにより、過電圧保護ダイオード5の耐圧変動を抑制することができる。したがって、第2の実施形態によれば、過電圧保護ダイオード5の耐圧変動を抑制可能なMOSFETを提供することができる。
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。
1,1A,1B 半導体装置
2 半導体基板
2a 上面
2b 下面
3 拡散層
4,140 絶縁膜
5 過電圧保護ダイオード
5a N型半導体層
5b,50b P型半導体層
6,7,8,9 導体部
10 周辺半導体領域
11 バッファ領域
12 コレクタ領域
12A,12B ドレイン領域
13 拡散領域
14 ストッパ領域
15,150 絶縁膜
16 表面保護膜
17 高電位部
18,19 導電接続部
20 コンタクト層
21 エミッタ電極
21A ソース電極
22 ゲート電極
23 コレクタ電極
23A ドレイン電極
24 ストッパ電極
A 活性領域
B 耐圧領域
C 領域
F,F10 境界領域
G,G10 内部領域
P1,P2 (拡散層3の)境界
2 半導体基板
2a 上面
2b 下面
3 拡散層
4,140 絶縁膜
5 過電圧保護ダイオード
5a N型半導体層
5b,50b P型半導体層
6,7,8,9 導体部
10 周辺半導体領域
11 バッファ領域
12 コレクタ領域
12A,12B ドレイン領域
13 拡散領域
14 ストッパ領域
15,150 絶縁膜
16 表面保護膜
17 高電位部
18,19 導電接続部
20 コンタクト層
21 エミッタ電極
21A ソース電極
22 ゲート電極
23 コレクタ電極
23A ドレイン電極
24 ストッパ電極
A 活性領域
B 耐圧領域
C 領域
F,F10 境界領域
G,G10 内部領域
P1,P2 (拡散層3の)境界
Claims (15)
- 半導体基板の一方の主面と他方の主面との間に主電流が流れる半導体装置であって、
前記半導体基板の前記一方の主面には、活性領域と、前記活性領域を取り囲み、前記半導体基板の周縁部を含む耐圧領域とが設けられ、
前記半導体装置は、
前記耐圧領域上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に交互に隣接配置されたN型半導体層とP型半導体層を有する過電圧保護ダイオードと、
前記第1の絶縁膜上に形成され、前記過電圧保護ダイオードに電気的に接続された複数本の導体部と、
前記過電圧保護ダイオードおよび前記導体部を被覆する第2の絶縁膜と、
前記第2の絶縁膜を介して前記過電圧保護ダイオードの上方に設けられた高電位部と、を備え、
前記P型半導体層のP型不純物濃度は、前記N型半導体層のN型不純物濃度より低く、
前記高電位部は、逆バイアス印加状態において、前記高電位部の直下に位置する前記P型半導体層の電位よりも高い電位を有するように構成されており、
前記高電位部は、前記第2の絶縁膜上に形成された導電接続部を介して前記導体部に電気的に接続され、前記導電接続部は、一端が前記高電位部に電気的に接続され、他端が前記導体部に電気的に接続されていることを特徴とする半導体装置。 - 前記逆バイアス印加状態において、前記P型半導体層の前記第2の絶縁膜との境界領域における正電荷の濃度は、前記P型半導体層の前記境界領域より内部の領域における正電荷の濃度よりも低いことを特徴とする請求項1に記載の半導体装置。
- 前記高電位部は、前記第2の絶縁膜上に形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記高電位部の直下には複数の前記P型半導体層が含まれることを特徴とする請求項1に記載の半導体装置。
- 前記高電位部は、前記導電接続部の接続先の導体部が前記過電圧保護ダイオードに接続する部位よりも中央部側の部位における前記過電圧保護ダイオードの上方に配置されていることを特徴とする請求項1に記載の半導体装置。
- 前記導電接続部の前記他端は、前記第2の絶縁膜を貫通するコンタクト層を介して前記導体部に電気的に接続されていることを特徴とする請求項1に記載の半導体装置。
- 前記コンタクト層は、前記導体部が前記過電圧保護ダイオードに接続するための接続領域に設けられていることを特徴とする請求項6に記載の半導体装置。
- 前記導電接続部は、当該導電接続部と電気的に接続された前記導体部よりも平面視して前記活性領域側に配置されていることを特徴とする請求項1に記載の半導体装置。
- 前記導電接続部は、前記高電位部の一端と前記導体部を電気的に接続する第1の導電接続部と、前記高電位部の他端と前記導体部を電気的に接続する第2の導電接続部とを有することを特徴とする請求項1に記載の半導体装置。
- 前記第2の絶縁膜の上に形成された導電性材料からなる上側導体部であって、前記高電位部に電気的に接続され、且つ前記導体部と平面視して重なるように設けられた、上側導体部をさらに備えることを特徴とする請求項1に記載の半導体装置。
- 前記P型半導体層および前記N型半導体層は、ポリシリコンからなることを特徴とする請求項1に記載の半導体装置。
- 前記第1の絶縁膜および/または前記第2の絶縁膜は、シリコン酸化膜からなることを特徴とする請求項1に記載の半導体装置。
- 前記半導体基板は、第1導電型であり、
前記半導体装置は、
前記耐圧領域の前記一方の主面に選択的に形成され、前記活性領域を取り囲む第2導電型の拡散層と、
前記拡散層中に形成された第1導電型の拡散領域と、
前記拡散領域上に形成されたエミッタ電極と、
前記過電圧保護ダイオード上に形成されたゲート電極と、
前記半導体基板の前記他方の主面に形成された第2導電型のコレクタ領域と、
前記コレクタ領域上に形成されたコレクタ電極と、
をさらに備えることを特徴とする請求項1に記載の半導体装置。 - 前記半導体基板は、第1導電型であり、
前記半導体装置は、
前記耐圧領域の前記一方の主面に選択的に形成され、前記活性領域を取り囲む第2導電型の拡散層と、
前記拡散層中に形成された第1導電型の拡散領域と、
前記拡散領域上に形成されたエミッタ電極と、
前記過電圧保護ダイオード上に形成されたゲート電極と、
前記半導体基板の前記他方の主面に形成された第1導電型のドレイン領域と、
前記ドレイン領域上に形成され、前記ドレイン領域とショットキー障壁を形成するコレクタ電極と、
をさらに備えることを特徴とする請求項1に記載の半導体装置。 - 前記半導体基板は、第1導電型であり、
前記半導体装置は、
前記耐圧領域の前記一方の主面に選択的に形成され、前記活性領域を取り囲む第2導電型の拡散層と、
前記拡散層中に形成された第1導電型の拡散領域と、
前記拡散領域上に形成されたソース電極と、
前記過電圧保護ダイオード上に形成されたゲート電極と、
前記半導体基板の前記他方の主面に形成された第1導電型のドレイン領域と、
前記ドレイン領域上に形成されたドレイン電極と、
をさらに備えることを特徴とする請求項1に記載の半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/078998 WO2018061177A1 (ja) | 2016-09-30 | 2016-09-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6301551B1 true JP6301551B1 (ja) | 2018-03-28 |
JPWO2018061177A1 JPWO2018061177A1 (ja) | 2018-09-27 |
Family
ID=59746335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017509791A Active JP6301551B1 (ja) | 2016-09-30 | 2016-09-30 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10361184B2 (ja) |
JP (1) | JP6301551B1 (ja) |
CN (1) | CN108124494B (ja) |
NL (1) | NL2019315B1 (ja) |
WO (1) | WO2018061177A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112817142B (zh) * | 2020-12-31 | 2023-05-16 | 歌尔股份有限公司 | Mems扫描镜 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04162681A (ja) * | 1990-10-26 | 1992-06-08 | Nec Corp | 半導体装置 |
JPH04262580A (ja) * | 1991-02-18 | 1992-09-17 | Nec Corp | 半導体装置 |
JPH0669423A (ja) * | 1992-04-09 | 1994-03-11 | Philips Electron Nv | 半導体部品 |
JP2004296819A (ja) * | 2003-03-27 | 2004-10-21 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
JP2005217152A (ja) * | 2004-01-29 | 2005-08-11 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4140232B2 (ja) | 2001-12-07 | 2008-08-27 | 株式会社デンソー | 半導体装置 |
DE102005045910B4 (de) | 2005-09-26 | 2010-11-11 | Infineon Technologies Austria Ag | Laterales SOI-Bauelement mit einem verringerten Einschaltwiderstand |
JP5194359B2 (ja) | 2005-12-12 | 2013-05-08 | 富士電機株式会社 | イグナイタ用逆耐圧フィールドストップ型半導体装置 |
JP2009111304A (ja) | 2007-11-01 | 2009-05-21 | Fuji Electric Device Technology Co Ltd | 過電圧保護機能内蔵型mos型半導体装置とその製造方法。 |
JP2012054378A (ja) | 2010-09-01 | 2012-03-15 | Renesas Electronics Corp | 半導体装置 |
WO2014013821A1 (ja) * | 2012-07-18 | 2014-01-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6083464B2 (ja) * | 2013-03-14 | 2017-02-22 | 富士電機株式会社 | 半導体装置 |
-
2016
- 2016-09-30 WO PCT/JP2016/078998 patent/WO2018061177A1/ja active Application Filing
- 2016-09-30 US US15/543,792 patent/US10361184B2/en active Active
- 2016-09-30 JP JP2017509791A patent/JP6301551B1/ja active Active
- 2016-09-30 CN CN201680009069.8A patent/CN108124494B/zh active Active
-
2017
- 2017-07-21 NL NL2019315A patent/NL2019315B1/en active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04162681A (ja) * | 1990-10-26 | 1992-06-08 | Nec Corp | 半導体装置 |
JPH04262580A (ja) * | 1991-02-18 | 1992-09-17 | Nec Corp | 半導体装置 |
JPH0669423A (ja) * | 1992-04-09 | 1994-03-11 | Philips Electron Nv | 半導体部品 |
JP2004296819A (ja) * | 2003-03-27 | 2004-10-21 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
JP2005217152A (ja) * | 2004-01-29 | 2005-08-11 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20180331092A1 (en) | 2018-11-15 |
WO2018061177A1 (ja) | 2018-04-05 |
NL2019315B1 (en) | 2018-04-10 |
CN108124494B (zh) | 2021-10-22 |
CN108124494A (zh) | 2018-06-05 |
US10361184B2 (en) | 2019-07-23 |
JPWO2018061177A1 (ja) | 2018-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4469584B2 (ja) | 半導体装置 | |
JP5048273B2 (ja) | 絶縁ゲート型半導体装置 | |
US8089134B2 (en) | Semiconductor device | |
JP6801324B2 (ja) | 半導体装置 | |
JP5863574B2 (ja) | 半導体装置 | |
JP5701913B2 (ja) | 半導体装置 | |
US9548294B2 (en) | Semiconductor device with temperature-detecting diode | |
JP2009188178A (ja) | 半導体装置 | |
JP5365019B2 (ja) | 半導体装置 | |
JP2003174169A (ja) | 半導体装置 | |
TWI416732B (zh) | Semiconductor device | |
JP2006269633A (ja) | 電力用半導体装置 | |
JP6301551B1 (ja) | 半導体装置 | |
JP6258561B1 (ja) | 半導体装置 | |
US10566420B2 (en) | Semiconductor device | |
JP2020177955A (ja) | 炭化珪素半導体装置 | |
JP6301561B1 (ja) | 半導体装置およびその製造方法 | |
JP7404601B2 (ja) | 半導体集積回路 | |
JP7243795B2 (ja) | 半導体装置 | |
JP2017054935A (ja) | 半導体装置 | |
JP5696715B2 (ja) | 半導体装置 | |
JPH06291322A (ja) | 縦型電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6301551 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |