JPH04162681A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04162681A JPH04162681A JP28891290A JP28891290A JPH04162681A JP H04162681 A JPH04162681 A JP H04162681A JP 28891290 A JP28891290 A JP 28891290A JP 28891290 A JP28891290 A JP 28891290A JP H04162681 A JPH04162681 A JP H04162681A
- Authority
- JP
- Japan
- Prior art keywords
- well
- junction
- layer
- conductivity type
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000001681 protective effect Effects 0.000 abstract 3
- 230000006866 deterioration Effects 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 21
- 238000009792 diffusion process Methods 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 210000004709 eyebrow Anatomy 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 210000003128 head Anatomy 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に半導体装置に内蔵する
保護ダイオードに関するものである。
保護ダイオードに関するものである。
従来技術によるＰ−Ｎ接合を用いた保護ダイオードにつ
いて、第３図を参照して説明する。
いて、第３図を参照して説明する。
Ｐ型半導体基板１の上にＮウェル２とＰウェル３とが形
成され、Ｐ−Ｎ接合を構成している。
成され、Ｐ−Ｎ接合を構成している。
フィールド絶縁膜４によって分離された高濃度Ｎ型拡散
層らがＮウェル２に、高濃度Ｐ型拡散層６がＰウェル３
に形成されている。
層らがＮウェル２に、高濃度Ｐ型拡散層６がＰウェル３
に形成されている。
第１の眉間絶縁膜７の開口を通して引き出し電極用の第
１の配線８が高濃度Ｎ型拡散層５と高濃度Ｐ型拡散層６
とに接続されている。
１の配線８が高濃度Ｎ型拡散層５と高濃度Ｐ型拡散層６
とに接続されている。
第２の眉間絶縁膜９の開口を介して、第２の配線１０ａ
、１０ｂが第１の配線８に接続されている。
、１０ｂが第１の配線８に接続されている。
高濃度Ｎ型拡散層５および高濃度Ｐ型拡散層６とに接続
された第２の配線１０ａ、１０ｂが保護ダイオードのＮ
型領域およびＰ型頭域の電極となっている。
された第２の配線１０ａ、１０ｂが保護ダイオードのＮ
型領域およびＰ型頭域の電極となっている。
保護ダイオードの条件は、Ｐ−Ｎ接合が降伏するときの
印加電圧である耐圧が安定しているということである。
印加電圧である耐圧が安定しているということである。
ところが従来構造のダイオードにおいては、降伏時に発
生する電子−正孔対がＰ’−Ｎ接合の境界近傍のフィー
ルド絶縁膜、ゲート絶縁膜あるいは眉間絶縁膜にトラッ
プされて、Ｐ−Ｎ接合の表面近傍の電界を緩和し、耐圧
を高くするという現象が生じる。
生する電子−正孔対がＰ’−Ｎ接合の境界近傍のフィー
ルド絶縁膜、ゲート絶縁膜あるいは眉間絶縁膜にトラッ
プされて、Ｐ−Ｎ接合の表面近傍の電界を緩和し、耐圧
を高くするという現象が生じる。
しかも耐圧の変化量は一定ではなくて、印加する電圧値
や印加時間によって変ってくる。
や印加時間によって変ってくる。
第４図にトランジスタの出力保護として、並列にダイオ
ードを接続した例を示す。
ードを接続した例を示す。
第５図に示すように、ダイオードの耐圧Ｂ Ｖ ｏ ＋
はトランジスタの耐圧ＢＶＴＲよりも低く設定する必要
がある。
はトランジスタの耐圧ＢＶＴＲよりも低く設定する必要
がある。
ところが先に述べた理由で第６図に示すように、ダイオ
ードの初期の耐圧ＢＶｏ＋＋が、降伏後にＢＶＤＩ２と
高くなり、トランジスタの耐圧ＢＶＴＲを越えてしまう
（Ｂ ＶＤＩＩ ＜ Ｂ ＶＴＲ＜ Ｂ ＶＣｌ２）こ
とがある。
ードの初期の耐圧ＢＶｏ＋＋が、降伏後にＢＶＤＩ２と
高くなり、トランジスタの耐圧ＢＶＴＲを越えてしまう
（Ｂ ＶＤＩＩ ＜ Ｂ ＶＴＲ＜ Ｂ ＶＣｌ２）こ
とがある。
例えばトランジスタの耐圧が６０Ｖのとき、保護ダイオ
ードのＮウェル濃度、Ｐウェル濃度を共に５Ｘ１０１６
ｃｍ−３とすると、ダイオードの耐圧は約５０Ｖとなる
。このままならダイオードの耐圧はトランジスタの耐圧
よりも低い。ところがダイオードを長時間降伏させると
耐圧は上昇する。
ードのＮウェル濃度、Ｐウェル濃度を共に５Ｘ１０１６
ｃｍ−３とすると、ダイオードの耐圧は約５０Ｖとなる
。このままならダイオードの耐圧はトランジスタの耐圧
よりも低い。ところがダイオードを長時間降伏させると
耐圧は上昇する。
その結果ダイオードの耐圧がトランジスタの耐圧を越え
てしまうと、ダイオードはトランジスタを保護すること
ができなくなる。
てしまうと、ダイオードはトランジスタを保護すること
ができなくなる。
以上に述べたように従来構造の保護ダイオードでは、特
性が変動するので回路の信頼性を保証することができな
い。
性が変動するので回路の信頼性を保証することができな
い。
本発明の半導体装置は一導電型半導体基板の上に、一導
電型の半導体層と逆導電型の半導体層とからなるＰ−Ｎ
接合が設けられ、逆導電型半導体層に接続された配線が
、前記Ｐ−Ｎ接合境界の一導電型半導体層の上の絶縁膜
の上に設けられた導電膜に接続されているものである。
電型の半導体層と逆導電型の半導体層とからなるＰ−Ｎ
接合が設けられ、逆導電型半導体層に接続された配線が
、前記Ｐ−Ｎ接合境界の一導電型半導体層の上の絶縁膜
の上に設けられた導電膜に接続されているものである。
本発明の第１の実施例について、第１図を参照して説明
する。
する。
Ｐ型半導体基板１の上にＮウェル２、Ｐウェル３が形成
され、フィールド絶縁膜４で分離されて高濃度Ｎ型拡散
層５、高濃度Ｐ型拡散層６が形成されている。
され、フィールド絶縁膜４で分離されて高濃度Ｎ型拡散
層５、高濃度Ｐ型拡散層６が形成されている。
第１の眉間絶縁膜７の開口を通して第１の配線８が高濃
度Ｎ型拡散層５、高濃度Ｐ型拡散層６に接続されている
。
度Ｎ型拡散層５、高濃度Ｐ型拡散層６に接続されている
。
またＮウェル２、Ｐウェル３接合近傍のＰウェル３上の
第１の眉間絶縁膜７の上にも第１の配線１１が形成され
ている。
第１の眉間絶縁膜７の上にも第１の配線１１が形成され
ている。
第１の配線８，１１には第２の眉間絶縁膜９に形成され
た開口９を通して第２の配！！１０ｂ、１０ａが接続さ
れ、Ｐウェル３とＮウェル２とで形成される接合近傍の
Ｐウェル３の上の第１の眉間絶縁膜７の上に形成された
第１の配線１１に接続されている。
た開口９を通して第２の配！！１０ｂ、１０ａが接続さ
れ、Ｐウェル３とＮウェル２とで形成される接合近傍の
Ｐウェル３の上の第１の眉間絶縁膜７の上に形成された
第１の配線１１に接続されている。
ここでＰ−Ｎ接合に逆方向電圧が印加された場合を考え
る。
る。
Ｐウェル３を接地しＮウェル２に十分高い正の電圧を印
加すると、Ｐ−Ｎ接合は降伏する。このときＰ−Ｎ接合
のＰウェル３上にある第１の配線１１も高電圧になって
、Ｐ−Ｎ接合近傍のＰウェル３表面はより空乏化する。
加すると、Ｐ−Ｎ接合は降伏する。このときＰ−Ｎ接合
のＰウェル３上にある第１の配線１１も高電圧になって
、Ｐ−Ｎ接合近傍のＰウェル３表面はより空乏化する。
すなわち空乏層の拡がりがより大きくなる。
これはＰ−Ｎ接合近傍の電界が緩和することを示してい
る。Ｐ−Ｎ接合表面の降伏電圧は、内部の降伏電圧より
も高くなっている。
る。Ｐ−Ｎ接合表面の降伏電圧は、内部の降伏電圧より
も高くなっている。
したがって降伏時に電子、正孔は主にウェルの表面では
なく内部で発生する。ウェル表面における電界が弱まっ
て、接合表面から絶縁膜へ注入する電子−正孔は従来例
に比べて少なくなる。
なく内部で発生する。ウェル表面における電界が弱まっ
て、接合表面から絶縁膜へ注入する電子−正孔は従来例
に比べて少なくなる。
そのため本実施例の保護ダイオードは降伏を起しても耐
圧の変動が小さく、常に安定した特性を示す。
圧の変動が小さく、常に安定した特性を示す。
つぎに本発明の第２の実施例について、第２図を参照し
て説明する。
て説明する。
Ｐ型半導体基板１にＮウェル２、Ｐウェル３、′フィー
ルド絶縁ＩＩＫ４、高濃度Ｎ型拡散層５、高濃度Ｐ型拡
散層６が形成されている。
ルド絶縁ＩＩＫ４、高濃度Ｎ型拡散層５、高濃度Ｐ型拡
散層６が形成されている。
Ｐ−Ｎ接合近傍のＰウェル３上部のフィールド酸化膜４
の上にポリシリコン１２が形成されている。
の上にポリシリコン１２が形成されている。
Ｎウェル２内の高濃度Ｎ型拡散層５に接続する第１の配
線８はポリシリコン１１に接続されていて、高濃度Ｎ型
拡散層５に正の高電圧が印加されたとき、ポリシリコン
１２も正の高電圧になる。
線８はポリシリコン１１に接続されていて、高濃度Ｎ型
拡散層５に正の高電圧が印加されたとき、ポリシリコン
１２も正の高電圧になる。
Ｐウェル表面３は空乏化し易くなり、降伏電圧はＰ−Ｎ
接合の表面における値よりも内部における値の方が小さ
くなる。
接合の表面における値よりも内部における値の方が小さ
くなる。
ポリシリコン１２はトランジスタのゲート電極と同じ工
程で形成できるので工程数が増加することはない。
程で形成できるので工程数が増加することはない。
本実施例においては、第２の配線を必要としないため、
工程が短縮されるという利点がある。
工程が短縮されるという利点がある。
本発明の半導体装置において、保護ダイオードが降伏し
ても耐圧が変動せず安定しているため、保護ダイオード
が内部回路素子を保護する能力は降伏後も劣化しない。
ても耐圧が変動せず安定しているため、保護ダイオード
が内部回路素子を保護する能力は降伏後も劣化しない。
さらにＰ−Ｎ接合表面における電界が小さくなることに
より、降伏時に発生する熱エネルギーが少なくなり、静
電破壊に強くなる効果がある。
より、降伏時に発生する熱エネルギーが少なくなり、静
電破壊に強くなる効果がある。
第１図は本発明の第１の実施例を示す断面図、第２図は
本発明の第２の実施例を示す断面図、第３図は従来技術
による保護ダイオードを示す断面図、第４図はトランジ
スタの出力保護用ダイオードを示す等価回路図、第５図
、第６図はトランジスタおよび保護ダイオードの印加電
圧と電流特性を示すグラフである。 １・・・Ｐ型半導体基板、２・・・Ｎウェル、３・・・
Ｐウェル、４・・・フィールド絶縁膜５５・・・高濃度
Ｎ型拡散層、６・・高濃度Ｐ型拡散層、７・・・第１の
眉間絶縁膜、８・・・第］の配線、９・・・第２の眉間
絶縁膜、１０ａ、１０ｂ・・・第２の配線、１１・・・
第１の配線、１２・・・ポリシリコン。
本発明の第２の実施例を示す断面図、第３図は従来技術
による保護ダイオードを示す断面図、第４図はトランジ
スタの出力保護用ダイオードを示す等価回路図、第５図
、第６図はトランジスタおよび保護ダイオードの印加電
圧と電流特性を示すグラフである。 １・・・Ｐ型半導体基板、２・・・Ｎウェル、３・・・
Ｐウェル、４・・・フィールド絶縁膜５５・・・高濃度
Ｎ型拡散層、６・・高濃度Ｐ型拡散層、７・・・第１の
眉間絶縁膜、８・・・第］の配線、９・・・第２の眉間
絶縁膜、１０ａ、１０ｂ・・・第２の配線、１１・・・
第１の配線、１２・・・ポリシリコン。
Claims (1)
- 一導電型半導体基板の上に、一導電型の半導体層と逆
導電型の半導体層とが互に側面を接してＰ−Ｎ接合を構
成するように形成され、全面を覆う絶縁膜の開口を通し
て前記逆導電型半導体層に接続された配線が、前記Ｐ−
Ｎ接合近傍の前記一導電型半導体層の上の前記絶縁膜の
上に形成された導電膜に接続されていることを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28891290A JPH04162681A (ja) | 1990-10-26 | 1990-10-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28891290A JPH04162681A (ja) | 1990-10-26 | 1990-10-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04162681A true JPH04162681A (ja) | 1992-06-08 |
Family
ID=17736405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28891290A Pending JPH04162681A (ja) | 1990-10-26 | 1990-10-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04162681A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388308B1 (en) | 1998-04-17 | 2002-05-14 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for driving the same |
| JP2006319072A (ja) * | 2005-05-11 | 2006-11-24 | Denso Corp | 半導体装置およびその設計方法 |
| JP6301551B1 (ja) * | 2016-09-30 | 2018-03-28 | 新電元工業株式会社 | 半導体装置 |
-
1990
- 1990-10-26 JP JP28891290A patent/JPH04162681A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388308B1 (en) | 1998-04-17 | 2002-05-14 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for driving the same |
| US6686641B2 (en) | 1998-04-17 | 2004-02-03 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for driving the same |
| JP2006319072A (ja) * | 2005-05-11 | 2006-11-24 | Denso Corp | 半導体装置およびその設計方法 |
| JP6301551B1 (ja) * | 2016-09-30 | 2018-03-28 | 新電元工業株式会社 | 半導体装置 |
| WO2018061177A1 (ja) * | 2016-09-30 | 2018-04-05 | 新電元工業株式会社 | 半導体装置 |
| CN108124494A (zh) * | 2016-09-30 | 2018-06-05 | 新电元工业株式会社 | 半导体装置 |
| US10361184B2 (en) | 2016-09-30 | 2019-07-23 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
| CN108124494B (zh) * | 2016-09-30 | 2021-10-22 | 新电元工业株式会社 | 半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573566B2 (en) | Low-voltage-triggered SOI-SCR device and associated ESD protection circuit | |
| TW473977B (en) | Low-voltage triggering electrostatic discharge protection device and the associated circuit | |
| US6964883B2 (en) | Bi-directional silicon controlled rectifier for electrostatic discharge protection | |
| KR100190008B1 (ko) | 반도체 장치의 정전하 보호 장치 | |
| JP3504736B2 (ja) | Ｅｓｄ保護回路 | |
| EP0315213B1 (en) | Vertical mosfet device having protector | |
| JPH0828426B2 (ja) | Ｉｇｆｅｔ集積回路の静電放電からの保護 | |
| JPH03224263A (ja) | Ｃｍｏｓ集積回路の静電放電保護構造 | |
| JP2601143B2 (ja) | 半導体装置 | |
| JPH01140757A (ja) | 半導体入力保護装置 | |
| JPH04162681A (ja) | 半導体装置 | |
| JPH01202867A (ja) | 半導体装置 | |
| US9991173B2 (en) | Bidirectional semiconductor device for protection against electrostatic discharges | |
| JPS6237549B2 (ja) | ||
| JP2990736B2 (ja) | 半導体入出力保護回路 | |
| ITMI982003A1 (it) | Dispositivo circuitale di protezione contro scariche elettrostatiche e immune dal fenomeno di latch-up | |
| JPS584829B2 (ja) | 半導体集積回路 | |
| KR19980043416A (ko) | 이에스디(esd) 보호 회로 | |
| JP2000332131A (ja) | 静電保護素子、静電保護回路及び半導体装置 | |
| JPH10223843A (ja) | 半導体装置の保護回路 | |
| JPH07147384A (ja) | 半導体装置 | |
| JP2549679B2 (ja) | 半導体装置のパッド構造 | |
| JPH03174763A (ja) | 半導体装置 | |
| JPS63301555A (ja) | 半導体装置 | |
| JP2907504B2 (ja) | 半導体装置 |