JP2014086723A - 高電圧ダイオード - Google Patents

高電圧ダイオード Download PDF

Info

Publication number
JP2014086723A
JP2014086723A JP2013199779A JP2013199779A JP2014086723A JP 2014086723 A JP2014086723 A JP 2014086723A JP 2013199779 A JP2013199779 A JP 2013199779A JP 2013199779 A JP2013199779 A JP 2013199779A JP 2014086723 A JP2014086723 A JP 2014086723A
Authority
JP
Japan
Prior art keywords
region
terminal
terminal contact
heavily doped
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013199779A
Other languages
English (en)
Other versions
JP6391136B2 (ja
Inventor
Xin Lin
リン シン
Hongning Yang
ヤン ホンニン
Zuo Jiang-Kai
ツオ ジアン−カイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of JP2014086723A publication Critical patent/JP2014086723A/ja
Application granted granted Critical
Publication of JP6391136B2 publication Critical patent/JP6391136B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】効率的でコンパクトなレイアウトを有するダイオード構造を提供する。
【解決手段】基板（１５０）を含むトレンチ分離ＲＥＳＵＲＦダイオード構造（１００）が提供される。基板内には、シャロートレンチ分離領域（１１４、１１５）によって互いから離隔されるアノードコンタクト領域（１３０、１３２）およびカソードコンタクト領域（１３１）が形成される。また基板内には、アノードコンタクト領域（１３０、１３２）の下に垂直および水平ｐ−ｎ接合部を画定する一様でないカソード領域（１０４）および周縁アノード領域（１０６、１０７）が形成される。垂直および水平ｐ−ｎ接合部は、高濃度ドープアノードコンタクト領域（１３２）によって遮蔽される水平カソード／アノード接合部を含む。
【選択図】図１

Description

本発明は、概して集積回路デバイスおよびそれを製造するための方法に関する。１つの態様において、本発明は、表面電界緩和（reduced surface field:ＲＥＳＵＲＦ）構造を採用した高電圧ダイオードデバイスの製造および使用に関する。
高電圧高性能の電源アプリケーションのような高電圧集積回路アプリケーションは、高い電圧（たとえば、９０ボルト以上）を維持することが可能でなければならない集積回路ダイオードデバイスを用いて構築される。
米国特許第５２４１２１０号明細書 米国特許第５２９４８２５号明細書 米国特許第５３７８９２０号明細書 米国特許第７４６６００６号明細書 米国特許第７９３６０２３号明細書 米国特許第６３０３９５４号明細書 米国特許出願公開第２０１１／０１４０１９９号明細書 米国特許出願公開第２０１１／００８４３５４号明細書
不都合なことに、高電圧ダイオードは一般的に大きいシリコン面積を消費し、このことは進歩した技術においては重大な原価要素になる。加えて、一般的に、ダイオードデバイスを集積するときにそのようなデバイスのオン抵抗パラメータと降伏電圧パラメータとの間のトレードオフが問題となり、オン抵抗は低く保持されるのが理想的であり、降伏電圧は高く保持されるのが理想的である。たとえば、デバイス降伏電圧を増大させるようにダイオードデバイスを設計すると、一般的にオン抵抗も増大させ、望ましくない。
本発明の一側面は、半導体ダイオードデバイスである。半導体ダイオードデバイスは、半導体基板領域と、前記半導体基板領域を電気的に分離するための分離構造と、前記半導体基板領域内に形成される第１の導電型の第１の高濃度ドープ端子コンタクト領域と、前記第１の高濃度ドープ端子コンタクト領域から離間されるように前記半導体基板領域内に位置する第２の導電型の第２の高濃度ドープ端子コンタクト領域と、前記半導体基板領域内で前記第１の高濃度ドープ端子コンタクト領域の第１の部分の下に位置する前記第１の導電型の第１の端子ウェル領域と、前記第２の高濃度ドープ端子コンタクト領域の周りに位置する深い部分、および該深い部分から前記第１の端子ウェル領域まで拡張した浅い部分を含む前記半導体基板領域内に位置する前記第２の導電型の第２の端子ウェル領域とを備え、前記浅い部分の周縁部は、前記第１の高濃度ドープ端子コンタクト領域の第２の部分の下に位置する。
本発明の一側面は、半導体デバイスを製造する方法である。半導体デバイスを製造する方法は、任意の順序で、分離構造内に第１の導電型の半導体基板領域を提供することであって、前記分離構造は、前記半導体基板領域を包囲するように形成されるディープトレンチ分離領域と、前記半導体基板領域の底部に形成される埋め込み絶縁体層と、前記半導体基板領域の表面上に形成される少なくとも第１のシャロートレンチ分離領域とを含む、前記第１の導電型の半導体基板領域を提供すること、前記半導体基板領域の第１の端子コンタクト領域内に前記第１の導電型の第１の高濃度ドープ端子コンタクト領域を形成すること、前記半導体基板領域の第２の端子コンタクト領域内に、前記第１の端子コンタクト領域から離間されるように、第２の導電型の第２の高濃度ドープ端子コンタクト領域を形成すること、前記半導体基板領域内で、少なくとも前記第１の端子コンタクト領域の下に、最終的に形成されるときに前記第１の端子コンタクト領域と抵抗接触しているように、前記第１の導電型の第１の端子ウェル領域を形成すること、前記半導体基板領域内で、少なくとも前記第２の端子コンタクト領域の下に、最終的に形成されるときに前記第２の端子コンタクト領域と抵抗接触しているように、前記第２の導電型の第２の端子ウェル領域を形成することとを備え、前記第２の端子ウェル領域は、前記半導体基板領域の前記第１の端子コンタクト領域の下に位置し、最終的に形成されるときに前記第１の端子ウェル領域に隣接している周縁端部まで側方に拡張する。
本発明の一側面は、高電圧ダイオードデバイスを形成する方法である。高電圧ダイオードデバイスを形成する方法は、埋め込み絶縁体の上に形成され、ディープトレンチ分離領域によって包囲される半導体基板層を含むセミコンダクタ・オン・インシュレータ基板を提供すること、前記基板層上にシャロートレンチ分離領域を形成して、第２の端子コンタクトの開口から第１のシャロートレンチ分離領域によって離隔している第１の端子コンタクトの開口を画定することを備え、その後、任意の順序で、前記基板層内で前記第１の端子コンタクトの開口において、第１の導電型の第１の高濃度ドープ端子コンタクト領域を選択的に注入すること、前記第１の導電型の第１のディープ端子ウェル領域を、前記基板層内で前記第１の高濃度ドープ端子コンタクト領域の周りに選択的に注入すること、前記第１の導電型の第１のシャロー端子ウェル領域を、前記基板層内で前記第２の端子コンタクトの開口の下に位置する周縁端部まで側方に拡張するように選択的に注入すること、第２の導電型の第２の周縁端子ウェル領域を、最終的に形成されるときに前記第１のシャロー端子ウェル領域の前記周縁端部に隣接して位置付けられるように、前記基板層内で前記第２の端子コンタクト領域の下に選択的に注入することを備え、その後、前記第２の導電型の第２の高濃度ドープ端子コンタクト領域を、前記第１のシャロートレンチ分離領域によって前記第１の高濃度ドープ端子コンタクト領域から離間され、離隔されるように、前記基板層内で前記第２の端子コンタクトの開口内に選択的に注入することを備える。
本発明の選択される実施形態に応じた、表面付近でアノードコンタクトによって遮蔽されるアノード−カソード接合部を形成するためにアノードコンタクトの下で側方に拡張するカソード構造を包囲するように形成されるＲＥＳＵＲＦアノード構造を有する高電圧ダイオードデバイスの部分断面図。 本発明の選択される実施形態に応じた、高電圧ダイオードデバイスの平面レイアウト図。 本発明の様々な実施形態に応じた、高電圧ダイオードデバイスを形成するのに使用されてもよい様々な製造工程段階における断面図。 本発明の選択される実施形態に応じた、高電圧ダイオードデバイスを製造するための様々な方法を示す簡略化された概略フローチャート。
本発明ならびに得られるその多数の目的、特徴および利点は以下の詳細な説明が以下の図面とともに考慮されるときに理解され得る。
説明を簡潔かつ明瞭にするために、図面に示す要素は必ずしも原寸に比例して描かれてはいないことは諒解されよう。たとえば、明瞭性および理解を促進および向上する目的で、いくつかの要素の寸法は、他の要素に対して誇張されている。さらに、適切であると考えられる場合、対応するまたは類似の要素を表すために参照符号が複数の図面の間で反復されている。
高電圧高性能な電源アプリケーションとともに使用するためのトレンチ分離高電圧ダイオード構造が説明され、ダイオード構造は、周囲のディープトレンチ分離構造および埋め込み絶縁層によって他の回路から分離され、シャロートレンチ分離（ＳＴＩ）領域によって互いから離隔されるアノードコンタクト領域およびカソードコンタクト領域を含む。カソード領域は、カソード活性領域内に形成されたディープカソード領域と、アノードコンタクト領域の下に上側垂直ｐ−ｎ接合部および側方水平ｐ−ｎ接合部を画定するための、カソードコンタクトとアノードコンタクトとの間でＳＴＩ領域を超えて拡張するシャローカソード領域とを含む。連続したアノード領域が、カソード領域の側部の周縁ｐのウェルアノード領域によってカソード領域を包囲する。アノード領域は、ウェルタイ（well tie）として機能し、カソード領域を空乏させるためのＲＥＳＵＲＦ層としての役割を果たすために、アノード活性領域の一部の中、および、アノードコンタクトとディープ・トレンチ・アイソレーションとの間のＳＴＩ領域の下に形成される。このように形成されると、表面帯電のデバイスの性能に及ぼす影響を最小限に抑え、ロバスト性を向上させるために、アノード−カソード接合部は表面付近でアノードコンタクトによって遮蔽される。
本開示において、当該技術分野における様々な問題に対処する高電圧ダイオードの改善されたシステム、装置、および製造方法が説明され、従来の解決策および技術の様々な制限および欠点は、当業者には、本明細書において提供される図面および詳細な説明を参照して本出願の以下を検討すれば明らかになる。ここで、本発明の様々な例示的な実施形態を添付の図面を参照して詳細に説明する。以下の説明において様々な詳細が記載されるが、本発明はこれらの具体的な詳細なしに実施されてもよいこと、および、実施態様ごとに変化する、工程技術または設計に関係する制限の順守のような、デバイス設計者の具体的な目標を達成するために、多数の実施態様特有の決定が、本明細書において説明される本発明に対して行われてもよいことは諒解されよう。このような開発努力は複雑かつ時間がかかるものであり得るが、それにもかかわらず、本開示の利益を有する当業者にとって通常の作業であろう。たとえば、選択される態様は、本発明を限定または曖昧にすることを回避するために、すべてのデバイス特徴または幾何形状を含むとは限らない、半導体デバイスの簡略化された断面図を参照して描写される。そのような説明および表現は、当業者によって、自身の研究の要旨を他の当業者に説明および伝達するために使用される。加えて、本明細書において特定の例示的な材料が記載されているが、類似の特性を有する他の材料が機能を損なうことなく置き換えられてもよいことを、当業者は認識しよう。この詳細な説明全体を通じて、半導体構造を製造するために特定の材料が形成および除去されることになることも指摘しておく。そのような材料を形成または除去するための具体的な手順が下記で詳述されていない場合、そのような層を適切な厚さで成長、堆積、除去または他の様態で形成するための従来の技法が、当業者に対して意図されるべきである。そのような詳細は既知であり、当業者に本発明を作成または使用する方法を教示することが必要であるとはみなされない。
図１は、高い降伏電圧を達成するために、カソード構造１０４の底部および側部がカソード構造１０４を完全に空乏させる連続したアノード領域１０３、１０６、１０７によって取り囲まれるように、ディープ中央領域と、アノードコンタクト１３０、１３２の下に拡張するシャロー側方拡張領域とを有するカソード構造１０４を包囲するように形成される１つ以上の周縁アノード構造１０６、１０７を有する高電圧ダイオードデバイス１００の部分断面図である。様々な構造、ウェル、および層領域が、直線および湾曲または角領域を用いて単純化された形態で示されているが、種々の構造、ウェル、および層領域の実際のプロファイル（複数の場合もあり）は必ずしも単純化された描写には一致せず、代わりに、使用される特定の製造工程（複数の場合もあり）に応じて決まることになることは諒解されよう。たとえば、様々なウェル領域は、その形成に使用される注入および加熱段階を反映した湾曲接合部プロファイルを有してもよい。加えて、描写されているダイオードデバイス構造１００は、Ｐ型導電性およびＮ型導電性を有する異なる半導体材料を用いて形成される。Ｐ型材料では、ドーパント濃度は最低ドーパント濃度（Ｐ−）、より高いドーパント濃度（Ｐ）、さらにより高いドーパント濃度（Ｐ＋）、および最高ドーパント濃度（Ｐ＋＋）から変化する。同様に、Ｎ型材料のドーパント濃度は最低ドーパント濃度（Ｎ）、より高いドーパント濃度（Ｎ＋）、および最高ドーパント濃度（Ｎ＋＋）から変化する。
描写されているダイオードデバイス１００は、以下でより十分に説明するように、１つ以上の追加の半導体層および／またはウェル領域がエピタキシャル半導体成長および／または選択的ドーピング技法を使用して形成されるバルク半導体基板または他の基板として形成されてもよい基板１５０上にまたはその一部として形成されるものとして示されている。たとえば、基板１５０は、半導体基板１０１と、埋め込み絶縁体層１０２と、ｐ型半導体基板層１０３とを含むセミコンダクタ・オン・インシュレータ（ＳＯＩ）型基板であってもよい。基板１０１は、所定のドーピングレベル（たとえば、約２Ｅ１５ｃｍ−３）における、ｎ型基板層１０１のような、第１の導電型の不純物を有する材料から形成されるハンドリングウェハ層として提供されてもよいが、任意の所望のドーパント型および／または濃度が使用されてもよい。ｐ型半導体基板層１０３の厚膜エピタキシャル成長のためのシード層を提供するために、ハンドリングウェハ１０１上に、絶縁体層１０２および薄型基板シード層（たとえば、絶縁体層１０２上の１．５μｍ厚のｐ型基板層）が形成されてもよく、それによって、初期ＳＯＩ基板構造１５０が形成される。代替的に、ＳＯＩ基板構造１５０は、ドナーウェハをハンドルウェハに接合することによって形成されてもよい。この技法によって、ｎ型半導体基板１０１および誘電体層１０２の少なくとも一部がハンドルウェハとして設けられ、当該ハンドルウェハは、誘電体層１０２、および、全体または一部がｐ型エピタキシャル層として形成されてもよいｐ型半導体層１０３の一部を含むドナーウェハに接合または他の様態で結合される。代替的に、製造されているトランジスタの型に応じて、半導体基板１５０は、バルクシリコン基板、単結晶シリコン（ドープされた、またはドープされていない）、ＳＯＩ基板、または、たとえば、Ｓｉ、ＳｉＣ、ＳｉＧｅ、ＳｉＧｅＣ、Ｇｅ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ、およびＩＩＩ／Ｖ族もしくＩＩ／ＶＩ族化合物半導体もしくはそれらの任意の組合せを含む任意の半導体材料として具体化されてもよい。バルクシリコン基板の実施形態が選択される場合、埋め込み絶縁層１０２は、基板１５０内に所定のエネルギーおよび深さにおいて誘電体材料（たとえば、酸化ケイ素）を注入することによって形成されてもよい。
基板１５０内で、活性ダイオード領域の周囲の分離構造は、埋め込み絶縁層１０２の上に形成されるパターン化シャロートレンチ分離構造１１３〜１１６と、ディープトレンチ分離構造１０５とを含む。諒解されるように、１つ以上の誘電体（および半導体）材料を用いてトレンチ開口をエッチングおよび充填するために任意の所望の技法が使用されてもよい。たとえば、ディープトレンチ分離構造１０５は、ダイオードデバイス１００内の様々なウェル領域および活性領域を包囲および分離するために基板１５０内に形成されてもよい。選択される実施形態において、ディープトレンチ分離構造１０５は、第１のエッチマスクを使用して、下層の埋め込み絶縁層１０２を通じて（たとえば、パターン化トレンチ・エッチ・マスク層に異方性エッチングを施すことによって）ディープトレンチ開口をエッチングし、ディープトレンチ開口の周縁に１つ以上の絶縁誘電体層を充填し、ディープトレンチ開口の中央に高濃度ドープｎ型ポリ（図示せず）を充填し、その後、充填層を基板１５０の表面まで研磨または平坦化して形成される。同様に、別個のトレンチマスクおよびエッチ工程を使用して基板１５０の上側部分にシャロートレンチ分離構造１１３〜１１６が形成されてもよい。たとえば、パターン化トレンチ・エッチ・マスク層に異方性エッチングを施し、その後、シャロートレンチ開口内に１つ以上の絶縁誘電体層を形成してシャロートレンチ分離（ＳＴＩ）構造１１３〜１１６を形成することによってシャロートレンチ開口が形成されてもよい。ＳＴＩ構造１１３〜１１６の位置付けは、ＳＴＩ構造（たとえば、１１４および１１５）をカソード１４１ならびにアノード１４０および１４２の間に配置し、それによってＳＴＩ構造がカソードコンタクトとアノードコンタクトとの間の唯一の分離になるように制御される。たとえば、ＳＴＩ構造１１３、１１６は、アノードコンタクト１３０、１３２とディープトレンチ分離構造１０５との間で高電圧ダイオードデバイス１００の周縁を取り巻く単一の連続したＳＴＩ構造として形成されてもよい。同様に、ＳＴＩ構造１１４、１１５は、カソードコンタクト１３１とアノードコンタクト１３０、１３２との間で高電圧ダイオードデバイス１００を取り巻く単一の連続したＳＴＩ構造として形成されてもよい。以下に説明するように、ＳＴＩ構造１１３〜１１６の位置付けは、ＳＴＩ領域（たとえば、１１４、１１５）をカソード領域とアノード領域との間の上側または垂直ｐ−ｎ接合部に隣接して配置するように制御される。
ダイオードデバイス１００の活性領域内に、第１の導電型（たとえば、ｐ型）を有する材料を用いて所定の厚さを有する１つ以上の第１の半導体層１０３が形成される。たとえば、第１の半導体層（複数の場合もあり）１０３は、全体または一部が、約１．５〜７μｍの範囲内の厚さを有し、ｐ型ドーピング濃度（たとえば、約１Ｅ１４〜１Ｅ１６ｃｍ−３、および、より好ましくは２Ｅ１５ｃｍ−３）を有するエピタキシャルｐ型層１０３を用いて形成されてもよいが、他のドーパント型、厚さ、および／または濃度が使用されてもよい。第１の半導体層１０３において、ｐ型ＲＥＳＵＲＦアノード層とｎ型シャローカソード層との間にｐ−ｎ接合部を画定するためにアノード領域およびカソード領域が別個に形成され、ｐ型ＲＥＳＵＲＦアノード層は、逆バイアス下でカソード領域が空乏するのを助けるためにカソードコンタクトに向かって拡張する。
選択される実施形態において、カソード領域１０４は、１つ以上のカソードコンタクト領域１３１を包囲するか、またはその下に位置するように形成され、カソード活性領域内（およびその付近）に形成されるディープカソード領域と、ＳＴＩ領域１１４、１１５を超えて拡張するシャローカソード領域とを含む。選択される注入（implantation）の実施形態において、カソード領域１０４は、続いて形成されるＮ＋カソードコンタクト領域（複数の場合もあり）１３１を包囲するか、またはその下に位置するために基板１５０の上側部分内に位置するディープカソード領域を形成するように、所定の注入エネルギーおよびドーパント濃度（たとえば、５Ｅ１５〜５Ｅ１７ｃｍ−３）までの第１の高エネルギーｎウェル注入（high energy n-well implant）を含む、一連のｎ型注入および関連する注入マスクを用いて形成されてもよい。高エネルギーｎウェル注入は、続いて形成されるＮ＋カソードコンタクト領域（複数の場合もあり）１３１の全部または一部を除いて基板１５０を被覆またはマスクする注入マスクを使用して実行されてもよい。いくつかの実施形態では、高エネルギーｎウェル注入はカソード活性領域を超えてＳＴＩ領域１１４、１１５の一部まで拡張し得る。パターン化（ＳＴＩ）構造１１４〜１１５を通じてｎ型不純物を注入することによって、結果としての高エネルギーｎウェル領域の側面（profile）は、カソード活性領域の下の側面突出部を含んでもよく、注入された不純物はより大きいチャネリング効果を有する。本明細書に開示し図１に示すように、ディープカソード領域を形成するための高エネルギーｎウェル注入は、ディープカソード領域がカソードコンタクト領域、およびＳＴＩ領域１１４、１１５の隣接する部分に配置されるように、注入マスクを用いて位置付けられてもよい。しかしながら、注入マスクおよびエネルギーは、ディープカソード領域がカソードコンタクト領域の中央にのみ配置され、隣接するＳＴＩ領域１１４および１１５までは拡張しないように制御されてもよいことは諒解されよう。これらの実施形態では、シャローカソード領域は依然としてディープカソード領域を包囲し、それに接触している。
加えて、パターン化（ＳＴＩ）構造１１４〜１１５を超えてアノードコンタクト領域１３０、１３２の一部の下の領域まで拡張するように、基板１５０の所定の上側領域内に第２の導電型の不純物を有する材料（たとえば、ピークドーパント濃度が５Ｅ１６ｃｍ−３のシャローｎ型領域）を注入するために第２の注入マスクを使用してシャローカソード領域を注入することを含む、カソード領域１０４をさらに画定するための１つ以上の追加のｎ型注入が施されてもよい。シャローカソード領域の側方拡張を制御するために、第２の注入マスクは、続いて形成されるＰ＋アノードコンタクト領域（複数の場合もあり）１３０、１３２とディープトレンチ分離構造１０５との間の基板領域の少なくとも一部を被覆またはマスクしてもよい。代替的に、第２の注入マスクは、より高いドーピング濃度を有するｐ型アノード注入がすでに形成されている実施形態では、この基板領域を露出させてもよい。所望される場合、第２の注入マスクは高エネルギーｎウェル注入が実行された領域を被覆またはマスクしてもよい。さらなる実施形態において、第２の注入マスクが、高エネルギーｎウェル注入を受ける領域を露出させてもよい。本明細書に開示するように、シャローカソード領域（複数の場合もあり）を形成するための低エネルギーｎウェル注入は、シャローカソード領域が高エネルギーｎウェル注入を受ける領域を除く領域全体にわたって配置されるように、注入マスクを用いて位置付けられてもよい。この場合、アノードＲＥＳＵＲＦ領域を形成するのに使用されるｐ型ウェル注入は、低エネルギーｎウェル注入よりも高濃度でなければならない。他の実施形態では、低エネルギーｎウェル注入はダイオード構造全体にわたって配置され、この場合、アノードＲＥＳＵＲＦ領域を形成するのに使用されるｐ型ウェル注入は、低エネルギーｎウェル注入よりも高濃度でなければならず、ディープカソード領域は２つのｎウェル注入、すなわち、高エネルギーｎウェル注入および低エネルギーｎウェル注入によって形成される。他の実施形態では、低エネルギーｎウェル注入は、高エネルギーｎウェル注入を受ける領域を除くカソード領域内に配置される。さらに他の実施形態では、低エネルギーｎウェル注入は、ディープカソード領域を含むカソード領域全体の中に配置される。
どのように形成されても、一連のｎ型注入のドーピング濃度、注入エネルギー、および接合部の深さは、ディープカソード領域がカソードコンタクト領域１３１を含むか、またはその下に位置するように、また、シャローカソード領域がＳＴＩ領域１１４、１１５を超えてシャロー拡張領域１０４の側部または周縁にある側方または水平ｐ−ｎ接合部に至り、アノードコンタクト領域（複数の場合もあり）１３０、１３２の下に拡張するように、カソード領域１０４を形成するように選択および制御される。基板１５０の所定の上側領域内に第２の導電型の不純物を有する材料（たとえば、Ｎ＋＋ソース／ドレイン領域）を用いてカソード領域１０４内にカソードコンタクト領域１３１を形成するために、さらに別の注入マスクおよび注入工程が使用される。
各カソード領域１０４に隣接して、アノード領域は、第１の導電型（たとえば、ｐ型）を有する１つ以上のアノードコンタクト領域１３０、１３２、および周縁アノード領域（複数の場合もあり）１０６、１０７を含むように形成される。各周縁アノード領域１０６、１０７は、続いて形成されるＰ＋アノードコンタクト領域（複数の場合もあり）１３０、１３２に接するようにディープトレンチ分離構造１０５に隣接して基板１５０の上側周縁部分内に位置するように、所定の注入エネルギーおよびドーパント濃度（たとえば、１Ｅ１６〜１Ｅ１９ｃｍ−３）までの第１のｐウェル注入を含む、一連のｐ型注入および関連付けられる注入マスクを用いて形成されてもよい。ｐウェル注入は、続いて形成されるＰ＋アノードコンタクト領域（複数の場合もあり）１３０、１３２の一部およびディープトレンチ分離構造１０５に隣接する領域を除いて基板１５０を被覆またはマスクする注入マスクを使用して実行されてもよい。このように、ｐウェル注入はｐ型ウェルタイを形成し、カソード領域１０４の十分な空乏を補助するためのＲＥＳＵＲＦ層として機能する。加えて、基板１５０の所定の上側領域内に第１の導電型の不純物を有する材料（たとえば、Ｐ＋＋ソース／ドレイン領域）を注入するために第２の注入マスクを使用してアノードコンタクト領域１３０、１３２を注入することを含む、１つ以上の追加のｐ型注入が、各周縁アノード領域１０６、１０７をさらに画定するために施されてもよい。加えて、アノードコンタクト領域は、基板１５０の所定の上側領域内に第１の導電型（たとえば、Ｐ＋＋ＬＤＤ領域）を有する高ドーズの不純物を注入するために第２の注入マスクを使用して注入されてもよい。どのように形成されても、一連のｐ型注入のドーピング濃度、注入エネルギー、および接合部の深さは、周縁アノード領域（複数の場合もあり）１０６、１０７を、シャローカソード層上に拡張するアノードコンタクト領域１３０、１３２を含むように、所定の深さおよび濃度（たとえば、ピーク濃度が約１Ｅ１８ｃｍ−３で２．２μｍ深さ）まで形成するように選択および制御される。アノードコンタクト領域１３０、１３２とディープトレンチ分離構造１０５との間のドープｐ型領域は、上側垂直ｐ−ｎ接合部、および、アノードコンタクト領域１３０、１３２の下の側方水平ｐ−ｎ接合部を有するアノード／カソード接合部を画定する。このように、カソード領域１０４全体が連続したアノード領域１０３、１０６、１０７によって包囲される。
アノードおよびカソードコンタクト領域１３０〜１３２は、適切な不純物を選択的に拡散または注入するためにフォトレジスト注入マスクを使用して形成されることができるが、他のマスキングまたは選択的拡散もしくは注入技法も使用されてもよく、それによって、アノードおよびカソードコンタクト領域１３０〜１３２はすべて高濃度ドープされて良好な抵抗接触を可能にして、その上に金属コンタクト（図示せず）が形成されてもよい抵抗領域と呼ばれてもよいことは諒解されよう。最終段階処理の間、１つ以上のアノードメタライゼーション層（複数の場合もあり）１４０、１４２およびカソードメタライゼーション層（複数の場合もあり）１４１がアノード（複数の場合もあり）およびカソードをそれぞれ接続するように形成される。
ダイオードデバイス１００の構成によって、ＳＴＩ領域１１４、１１５は、カソードコンタクト１３１とアノードコンタクト１３０、１３２との間の唯一の分離を提供する。ＲＥＳＵＲＦ作用は、アノード活性領域およびディープトレンチ１０５に隣接する領域への１つ以上のｐ型注入を用いて形成される周縁アノード領域１０６、１０７によって促進される。このように、水平および垂直アノード−カソード接合部は、デバイス性能に対する表面帯電の影響を最小限に抑え、デバイスのロバスト性を向上させるために基板表面付近でアノードコンタクト（複数の場合もあり）１３０、１３２によって遮蔽される。加えて、中央カソード領域への高エネルギーｎウェル注入を用いてディープカソード領域を形成することが、垂直電界（vertical field）を維持する助けとなり、一方で、周縁アノード領域まで側方に拡張するようにシャローカソード領域を形成することが、大きい側方電界（lateral field）を維持する助けとなる。大きいｐ−ｎ接合部を形成するためにカソード領域１０４をこのように連続したアノード領域１０３、１０６、１０７によって包囲されるように形成することによって、周縁アノード領域１０６、１０７は、接合部にわたって均等に電位を分散させる助けとなるようにカソード領域１０４を空乏させ、それによって、降伏電圧が増大する。
本明細書に説明されているように、開示されるダイオード構造は、ディープカソード部分およびシャローカソード拡張部を有するカソード領域を包囲および遮蔽（shield）するために周縁アノード領域を使用し、アノードコンタクトとカソードコンタクトとをシャロートレンチ分離領域のみによって離隔することによって効率的でコンパクトなレイアウトを有して具体化されることができる。カソード領域とアノード領域とを互いに対する関係において対称に配置することによって、さらなるレイアウト効率を得ることができる。そのような対称配置の選択される実施形態を説明するために、ここで、本発明の選択される実施形態に応じた、高電圧ダイオードデバイスの平面レイアウト図２００を示す図２を参照する。描写されている平面レイアウト図２００において、パターン化ＳＴＩ領域の相対位置が、様々なデバイス領域の位置付けのための基準点を提供するために横軸に沿って示されているＳＴＩ部分２１３〜２１６によって示されているが、パターン化ＳＴＩ領域の各々は、ＳＴＩ部分２１３〜２１６に対応する位置において高電圧ダイオードデバイス１００を取り巻く単一の連続したＳＴＩ構造として形成されてもよいことは諒解されよう。
平面レイアウト図２００に示すように、高電圧ダイオードデバイスは、中央線形カソードコンタクト領域２０８を中心として対称に配置されているアノードコンタクト領域２０４を有する活性領域を含む。示されているように、線形カソードコンタクト領域２０８は、ＳＴＩ領域２１４、２１５によって離隔されるようにアノードコンタクト領域２０４の楕円形開口内に位置付けられているが、他の相対位置および形状が使用されてもよい。加えて、平面レイアウト図２００は、アノードコンタクト領域２０４およびカソードコンタクト領域２０８を包囲および分離するためにダイオードデバイスの周縁に形成される外側ディープトレンチ領域２０２を示している。描写されている例において、ディープトレンチ領域２０２は活性領域およびＳＴＩ領域２１３〜２１６を被覆するマスクを用いて形成される。アノードコンタクト領域２０４と重なって、ｐウェル領域２０６が対称に配置されて、ディープトレンチ領域２０２からカソードコンタクト領域２０８へと途中まで拡張する周縁アノード領域を形成する。描写されている例では、ｐウェル領域２０６は、アノードコンタクト領域２０４の一部とともにカソードコンタクト領域２０８、および隣接するＳＴＩ領域２１４、２１５を被覆する楕円形マスクを用いて形成されてもよい。
平面レイアウト図２００は、カソードコンタクト領域２０８と重なるディープカソード領域を形成するために対称に配置されている高エネルギーｎウェル領域２１０をも示す。いくつかの実施形態では、高エネルギーｎウェル領域２１０はアノードコンタクト領域２０４へと途中まで拡張する。描写されている例では、高エネルギー領域２１０は、カソードコンタクト領域２０８、および隣接するＳＴＩ領域２１４、２１５の一部を露出させる楕円形開口を有するマスクを用いて形成されてもよい。加えて、平面レイアウト図２００は、ディープカソード領域２１０からディープトレンチ領域２０２まで拡張するカソード拡張領域を形成するためにディープカソード領域２１０の周りに対称に配置されているシャローカソード領域２１２を示す。描写されている例では、シャローカソード領域２１２は、ｎ型注入がシャローカソード領域２１２を形成し、任意の先行して形成されているアノード領域２０６と反対の導電型ではあるが、先行して形成されているアノード領域２０６の導電型を変更するほど十分ではない程度にドープするように、カソードコンタクト領域２０８、および隣接するＳＴＩ領域２１４、２１５の一部を被覆する楕円形マスクを用いて形成されてもよい。この構成によって、包囲のｐ型アノードおよび基板領域によってカソード全体が底部および側部（ならびに周縁部分の上部）を包囲され、これは、電位を大きい距離にわたって均等に分散させる助けとなり、結果として降伏電圧が高くなる（たとえば、５０Ｖを上回る）。
図２に示すレイアウトでは、１つ以上のレーストラック（racetrack）形状の注入マスクがアノード活性領域２０４を形成するのに使用される。加えて、周縁アノード領域２０６を形成するときに第１の楕円形注入マスクがｐウェル注入とともに使用されてもよく、シャローカソード領域２１２を形成するときに第２の楕円形注入マスクが低エネルギーｎウェル注入とともに使用されてもよく、アノードコンタクト領域２０４を形成するために第３の楕円形注入マスクがＰＳＤ／ＰＬＤＤ注入とともに使用されてもよい。しかしながら、他の終端構成も同様に高い降伏を達成し得ることは諒解されよう。たとえば、アノード活性領域は、カソード活性領域に平行な直線形状を有してもよいが、注入マスクは依然として楕円形のままである。他の実施形態では、直角の、丸みを帯びた、または削られた角を有する長方形またはリング状注入マスクを用いて線形活性領域が形成されてもよい。
高電圧ダイオードを製造するための製造工程は、半導体パッケージを製造する環境において一般的であるさらなる段階を含んでもよい。たとえば、図３は、高電圧ダイオードデバイスを形成するのに使用されてもよい様々な製造工程の段階３００ａ〜ｅの断面図を示す。断面図３００ａに描写されているように、ｎ型基板またはハンドリングウェハ３０１と、埋め込み絶縁体または酸化物層３０２と、分離活性ｐ型領域３０３とを含むＳＯＩ基板３０５が提供される。分離活性ｐ型領域３０３は埋め込み絶縁体または酸化物層３０２上に形成され、側部をディープトレンチ分離構造３０４によって包囲され、アノードコンタクト領域３１７およびカソードコンタクト領域３１８を画定するようにパターニングされているシャロートレンチ分離構造３１３〜３１６によって被覆される。基板３０５上で、アノード活性領域、およびディープトレンチ分離構造３０４に隣接する領域の少なくとも一部の中に周縁アノード領域３１１、３１２を形成するために、マスクされていないＳＴＩ構造３１３、３１６、およびアノードコンタクト領域３１７の他の部分を貫通するｐウェル注入の間、第１のパターン化注入マスク３１０が、カソード活性領域、ＳＴＩ構造３１４および３１５、ならびにアノード活性領域３１７の一部を保護するように画定される。注入された周縁ｐ型領域３１１、３１２と内部ＳＴＩ構造３１４、３１５との間の距離が、カソードコンタクトから周縁ｐ型領域３１１、３１２までのダイオードデバイス距離の第１の側方設計パラメータ（ＤＰＷ−ＳＴＩ）を決定する。
断面図３００ｂに示すように、周縁アノード領域３１１、３１２への途中までしか拡張しないように、カソード活性領域内にディープカソード領域３２１を形成するためのマスクされていないＳＴＩ領域３１４、３１５を透過（penetrate）する高エネルギーｎウェル注入の間に周縁アノード領域３１１、３１２、およびカソード領域の外側部分を保護するために、第２のパターン化注入マスク３２０が画定される。他の実施形態では、高エネルギーｎウェル注入はカソード活性領域内にのみ配置される。カソード領域内で、注入された高エネルギーｎウェル領域３２１はｐ型領域３０３へと、ダイオードデバイスにおいて垂直電界を維持するのを助けることになる制御された深さまで拡張する。パターン化（ＳＴＩ）構造３１４、３１５を通じてｎ型不純物を注入することによって、ディープカソード領域３２１の結果としての側面は側面突出部を含んでもよく、カソードコンタクト領域３１８の下に任意の先行する逆ドーピングがない場合、注入されたディープカソード領域３２１は、続いて形成されるＮ＋カソードコンタクト領域（複数の場合もあり）の周りの基板３０５内の上側部分を含む。
断面図３００ｃに示すように、カソード領域内にシャローカソード領域３３１、３３２を形成するためにマスクされていないＳＴＩ構造３１３〜３１６を透過する低エネルギーｎウェル注入の間にカソード領域の少なくとも外側部分を露出させるために第３のパターン化注入マスク３３０が画定される。選択される実施形態において、シャローｎウェルはディープカソード領域３２１からディープ・トレンチ・アイソレーション３０４まで拡張する。他の実施形態では、シャローｎ型注入はダイオード領域全体に配置されてもよい。カソード領域において、注入されたシャローカソード領域３３１、３３２は、ダイオードデバイスにおいて高い側方電界を維持するのを助けることになる制御された距離まで側方に拡張する。周縁アノード領域３１１、３１２が先行して注入されていた限りにおいて、シャローカソード領域３３１、３３２の不純物濃度およびエネルギーは、低エネルギーｎウェル注入がアノード領域３１１および３１２を逆ドープまたは圧倒しないように制御される。シャローカソード領域３３１、３３２を形成するための注入は、カソード領域全体（ディープカソード領域およびアノード領域全体を含む）に配置されてもよく、または、ディープカソード領域（およびアノード領域全体）を除くカソード領域全体に配置されてもよい。第１の事例において、シャローカソード領域３３１、３３２を形成するための注入は、ディープカソード領域３２１を形成するための注入に重なる。第２の事例において、シャローカソード領域３３１、３３２を形成するための注入は、ディープカソード領域３２１を形成するための注入に隣接する。これらの注入の間の間隙が大きすぎる場合、カソード領域は不連続であることになる。加えて、２つの注入が互いに隣り合っているときに、通常、最も高い降伏電圧が達成される。それゆえ、ディープカソード領域３２１を形成するための注入とシャロー領域３３１、３３２を形成するための注入との間に側方距離があるべきではない。しかしながら、シャローカソード領域３３１、３３２の形成は、第２の側方設計パラメータ（ＤＣ−ＥＸＴ）を、カソードコンタクト領域３４１とシャローカソード領域３３１、３３２の内側範囲との間の側方距離（ＤＣ−ＥＸＴ）として定義するのを助けるように制御される。ｐウェル注入がシャローｎウェル注入と比較してそれ以下のドーピング濃度を有する場合、シャロー注入マスクは、ｎ型不純物がｐ型ＲＥＳＵＲＦ領域に達するのを防止するためにｐ型ＲＥＳＵＲＦ領域を被覆する必要がある。
断面図３００ｄに示すように、活性領域の残りの部分とは言わないまでも、少なくともアノードコンタクト領域を保護またはマスキングしながらｎ型カソードコンタクト領域３４１を注入するために、第４のパターン化注入マスク３４０が画定される。加えて、断面図３００ｅに示すように、活性領域の残りの部分とは言わないまでも、少なくともカソードコンタクト領域３４１を保護またはマスキングしながらｐ型アノードコンタクト領域３５１、３５２を注入するために、第５のパターン化注入マスク３５０が画定される。選択される実施形態では、アノードコンタクト領域３５１、３５２は、アノード−カソード接合部の一部を形成する上側垂直ｐ−ｎ接合部をさらに深くするために、高濃度ｐ型ソース−ドレイン注入（Ｐ＋＋）およびアノードコンタクト領域内に配置される別の高濃度ｐ型ＬＤＤ（低濃度ドープドレイン）注入のような、１つ以上のｐ型注入段階を用いて形成されてもよい。シャロー注入として、ＰＳＤおよびＰＬＤＤ注入からの不純物はパターニングされていないＳＴＩに貫入することはできない。たとえば、１つ以上の注入段階（たとえば、Ｐ＋＋ソース／ドレインおよびＰＬＤＤ）を用いて第１の導電型の不純物を有する材料を、反対の導電型のシャローカソード領域３３１、３３２が先行して形成されたアノードコンタクト領域内に注入するために第５の注入マスク３５０を使用することによって、アノードコンタクト領域のｎ型上側領域がｐ型表面層に変換されてもよい。このように、カソード領域３５０、３２１、３３１、３３２全体が連続したアノード領域３０３、３１１、３１２、３５１、３５２によって包囲されるが、図３は高電圧ダイオードを構築するのに使用されてもよい一連の処理段階の一例を示しているに過ぎず、したがって、注入段階はいずれの所望の順序で実行されてもよいことは諒解されよう。
諒解されるように、ダイオードデバイスの第１の設計パラメータ（ＤＰＷ−ＳＴＩ）は、降伏電圧パフォーマンスを増大させるために制御されてもよい、アノードコンタクト領域３５１、３５２のｐ型上側表面部分の長さを効率的に決定し、設計パラメータＤＰＷ−ＳＴＩの過度に長い間隔距離（たとえば、１．５μｍを上回る）または短い間隔距離（たとえば、０．１μｍ未満）によって降伏電圧が低下することになる。降伏電圧を最小閾値（たとえば、５０Ｖ）を上回って増大させるためのもう１つの設計パラメータは、ディープトレンチ分離構造３０４の厚さを最小厚さ（たとえば、１．５μｍ）を上回って増大させることである。
図４は、高電圧ダイオードデバイスを製造するための方法４００を示す簡略化された概略フローチャートを描写している。製造方法４００を説明するにあたって、様々な参照符号、ドーピング型および濃度が、形成されることができる種々の領域の例として提供されるが、これは様々な例示的な実施形態の理解を容易にすることのみを意図されており、限定を目的とするものではない。製造方法が開始すると（ステップ４０２）、ステップ４０４において、ディープトレンチ分離領域によって包囲されており、パターン化シャロートレンチ分離構造（複数の場合もあり）によって被覆されている第１の半導体領域を有する半導体基板が提供される。第１の半導体領域は、指定のドーピング濃度（たとえば、約２Ｅ１５ｃｍ−３）を有するｐ型領域であってもよい。別途指示されない限り、後続のステップは任意の所望の順序において提供されてもよい。
第１の半導体領域において、アノード領域およびカソード領域を画定するために１つ以上のＲＥＳＵＲＦ層およびウェル領域が形成されてもよい。ステップ４０６で開始して、第１の周縁アノード領域は、上側ｐウェルを意図されているアノードコンタクト領域からディープ分離トレンチまで拡張するように注入することによって形成されてもよい。例示的な実施形態において、周縁アノード領域は、指定のドーピング濃度（たとえば、１Ｅ１６〜１Ｅ１９ｃｍ−３）におけるｐ型ウェル注入を用いて形成される。ｐ型アノード領域は、アノードコンタクト領域の下に途中まで拡張し、注入マスクが、アノードコンタクト領域の他の部分が注入されることを防止する。
ステップ４０８において、第１のｎウェル領域は、意図されているカソードコンタクト領域を包囲し、その下で所定の深さだけ拡張し、ＳＴＩ領域の下で途中まで側方に拡張するディープカソード領域を形成するように注入されてもよい。いくつかの実施形態では、ディープカソード領域はカソード活性領域内にのみ形成されてもよい。例示的な実施形態において、ディープｎウェルカソード領域は、ＳＴＩ領域の下に周縁端部を画定し、それ以外ではｎ型不純物が基板に達するのを防止するために注入マスクを使用して、指定のドーパント濃度（たとえば、５Ｅ１５〜５Ｅ１７ｃｍ−３）におけるｎ型不純物の高エネルギー注入を用いて形成される。
ステップ４１０において、アノードコンタクト領域の下に上側垂直ｐ−ｎ接合部および側方水平ｐ−ｎ接合部を画定するために、ディープｎウェルカソード領域からディープ・トレンチ・アイソレーションまたはｐウェル／アノード領域まで側方に拡張するシャローカソード領域を形成するために第２のｎウェル領域が注入されてもよい。例示的な実施形態において、シャローカソード領域は、降伏電圧を増強するためにアノードコンタクトとカソードコンタクトとの間のＳＴＩ領域を超えて拡張するように、指定のドーパント濃度（たとえば、５Ｅ１５〜５Ｅ１７ｃｍ−３）におけるｎ型不純物の低エネルギー注入を用いて形成される。選択される実施形態において、ｎ型不純物の注入は、ｎ型不純物がディープｎウェルカソード領域に達するのを防止するためにマスキングされる。さらなる実施形態において、ｎ型不純物は、ディープｎウェルカソード領域を含むダイオード構造全体またはカソード領域全体に注入されてもよい。
ステップ４１２において、第２の導電型（たとえば、Ｎ型）の不純物を所定のドーピング濃度（たとえば、Ｎ＋＋）において注入することなどによって、基板の上面に近接するカソードコンタクト領域を形成するために注入マスクが使用される。このように形成されると、カソードコンタクト領域はディープｎウェルカソード領域の中に完全に含まれるように、または当該領域の上に位置する。ステップ４１４において、第１の導電型（たとえば、Ｐ型）の不純物を所定のドーピング濃度（たとえば、Ｐ＋＋）において注入することなどによって、基板の上面に近接するアノードコンタクト領域を形成するために注入マスクが使用される。このように形成されると、アノードコンタクト領域は、アノードコンタクト領域によって遮蔽される下層のシャローカソード領域の周縁部分によって上側垂直ｐ−ｎ接合部を画定するために、シャローカソード領域および周縁アノード領域の少なくとも一部の上に位置する。このように、アノードコンタクトおよびカソードコンタクトは、それらが互いから離間し、ＳＴＩ領域によって離隔されるように位置付けられる。描写されているように、製造方法４００はステップ４１６において終了する。
これまでで、本明細書において半導体ダイオードデバイスおよびそれを製造するための方法が提供されたことを諒解されたい。開示されているダイオードデバイスは、第１の導電型（たとえば、ｐ型）の半導体基板領域と、半導体基板領域を電気的に分離するための分離構造とを含み、分離構造は、半導体基板領域を包囲するように形成されるディープトレンチ分離領域と、半導体基板領域の底部に形成される埋め込み絶縁体層と、半導体基板領域の表面上に形成される少なくとも第１のシャロートレンチ分離領域とを含む。半導体基板領域において、第１の導電型（たとえば、ｐ型）の第１の高濃度ドープ・端子コンタクト領域、および、第１の高濃度ドープ・端子コンタクト領域から離間されている第２の導電型（たとえば、ｎ型）の第２の高濃度ドープ・端子コンタクト領域が形成される。第１の導電型の第１の端子ウェル領域が、半導体基板領域内で第１の高濃度ドープ・端子コンタクト領域の第１の部分の下に形成される。加えて、第２の高濃度ドープ・端子コンタクト領域の周りに位置する深い部分、および深い部分から第１の端子ウェル領域まで拡張する浅い部分を含んでもよい、第２の導電型の第２の端子ウェル領域が半導体基板領域内に形成され、浅い部分の周縁部分は、第２のシャロー端子ウェル領域が第１の高濃度ドープ・端子コンタクト領域の一部の下に位置するように拡張するように、第１の高濃度ドープ・端子コンタクト領域の第２の部分の下に形成される。選択される実施形態において、第１の端子ウェル領域、および第２の端子ウェル領域の浅い部分は、第１の高濃度ドープ端子コンタクト領域の下に位置する側方水平ｐ−ｎ接合部を形成する。加えて、第２の端子ウェル領域の周縁部分および第１の高濃度ドープ・端子コンタクト領域は、第１の高濃度ドープ・端子コンタクト領域によって遮蔽されるシャロートレンチ分離領域に隣接する上側垂直ｐ−ｎ接合部を形成してもよい。選択される実施形態において、第１のシャロートレンチ分離領域は、第１の高濃度ドープ・端子コンタクト領域と第２の高濃度ドープ・端子コンタクト領域との間の唯一の分離であり、それによって、第１の端子ウェル領域は第１のシャロートレンチ分離領域から、半導体ダイオードの降伏電圧を最大化するように制御される第１の側方間隔寸法だけ離隔される。加えて、第２の端子ウェル領域の浅い部分は、第２の高濃度ドープ・端子コンタクト領域から、半導体ダイオードの降伏電圧を最大化するように制御される第２の側方間隔寸法だけ離隔されてもよい。選択される実施形態において、第１の高濃度ドープ・端子コンタクト領域、第１の端子ウェル領域、および下層の半導体基板領域は、第２の端子ウェル領域の底部および側部を取り囲む。開示されているように、第１の導電型の材料を用いて形成されている領域はアノード端子（または代替的にカソード端子）を形成してもよく、第２の導電型の材料を用いて形成されている領域はカソード端子（または代替的にアノード端子）を形成してもよい。
別の形態では、半導体デバイスを製造する方法が提供される。開示されている方法において、第１の導電型の半導体基板領域は、半導体基板領域を包囲するように形成されるディープトレンチ分離領域と、半導体基板領域の底部に形成される埋め込み絶縁体層と、半導体基板領域の表面上に形成される少なくとも第１のシャロートレンチ分離領域とを有する分離構造の中に形成される。半導体基板領域において、第１の導電型の第１の高濃度ドープ・端子コンタクト領域が、第１の端子コンタクト領域内に形成される。加えて、第１の導電型の第１の端子ウェル領域が、最終的に形成されるときに第１の端子コンタクト領域と抵抗接触しているように、半導体基板領域内で、少なくとも第１の端子コンタクト領域の下に形成される。加えて、第２の導電型の第２の高濃度ドープ・端子コンタクト領域が、第１の高濃度ドープ・端子コンタクト領域から離隔されるように、第２の端子コンタクト領域内に形成される。加えて、第２の導電型の第２の端子ウェル領域が、最終的に形成されるときに第２の端子コンタクト領域と抵抗接触しているように、半導体基板領域内で少なくとも第２の端子コンタクト領域の下に形成され、第２の端子ウェル領域は、半導体基板領域の第１の端子コンタクト領域の下に位置し、最終的に形成されるときに第１の端子ウェル領域に隣接する周縁端部まで側方に拡張する。選択される実施形態において、第２の端子ウェル領域は、第２の導電型のディープ端子ウェル領域およびシャロー端子ウェル領域を半導体基板領域内に注入することによって形成され、ディープ端子ウェル領域は第２の高濃度ドープ・端子コンタクト領域を包囲するか、またはその下に位置し、シャロー端子ウェル領域は、第２のディープ端子ウェル領域から、半導体基板領域の第１の端子コンタクト領域の下に位置する周縁端部まで側方に拡張する。注入されると、シャロー端子ウェル領域は、第２の高濃度ドープ・端子コンタクト領域から、半導体ダイオードデバイスの降伏電圧を最大化するように制御される第２の側方間隔寸法だけ離隔される。このように形成されると、シャロートレンチ分離領域は、第１の端子ウェル領域が注入マスクを用いて注入されるときに、第１の端子ウェル領域が、シャロートレンチ分離領域から、半導体ダイオードデバイスの降伏電圧を最大化するように制御される第１の側方間隔寸法だけ離隔されるように、第２の高濃度ドープ・端子コンタクト領域と第１の端子コンタクト領域とを離隔する。様々な領域が任意の所望の順序において形成されてもよいが、第１の端子ウェル領域と第２の端子ウェル領域との間に形成されるカソード−アノード接合部は、第１の高濃度ドープ・端子コンタクト領域によって遮蔽されて帯電耐性を増強する。加えて、第１の端子ウェル領域、第１の高濃度ドープ・端子コンタクト領域、および下層の半導体基板領域は、第２の端子ウェル領域の底部および側部を完全に取り囲むように形成されてもよい。選択される実施形態において、それぞれ、第１の導電型の材料を用いて形成される領域は、ｎ型または代替的にｐ型領域として形成され、第２の導電型の材料を用いて形成される領域は、ｐ型または代替的にｎ型領域として形成される。
さらに別の形態では、高電圧ダイオードデバイスを形成する方法が提供される。開示されている方法において、埋め込み絶縁体層の上に形成され、ディープトレンチ分離領域によって包囲される半導体基板層を含むセミコンダクタ・オン・インシュレータ基板が提供される。基板層上にシャロートレンチ分離領域が形成されて、第２の端子コンタクトの開口から第１のシャロートレンチ分離領域によって離隔している第１の端子コンタクトの開口を画定する。任意の所望の順序において、以下のステップが適用される。第１の端子コンタクトの開口において、第１の導電型の第１の高濃度ドープ・端子コンタクト領域が選択的に注入される。加えて、第１の導電型の第１のディープ端子ウェル領域が、基板層内で第１の導電型の第１の高濃度ドープ・端子コンタクト領域の周りに選択的に注入される。加えて、第１の導電型の第１のシャロー端子ウェル領域が、基板層内で第２の端子コンタクトの開口の下に位置する周縁端部まで側方に拡張するように選択的に注入される。加えて、第２の導電型の第２の高濃度ドープ・端子コンタクト領域が、基板層内で、第１のシャロートレンチ分離領域によって第１の導電型の第１の高濃度ドープ・端子コンタクト領域から離間され、離隔されるように第２の端子コンタクトの開口内に選択的に注入される。加えて、第２の導電型の第２の周縁端子ウェル領域が、基板層内で第２の端子コンタクト領域の下に、最終的に形成されるときに第１のシャロー端子ウェル領域の周縁端部に隣接して位置付けられるように選択的に注入される。このように形成されると、第２の導電型の第２の周縁端子ウェル領域および第２の導電型の第２の高濃度ドープ・端子コンタクト領域は基板層内に、ｎ型ＲＥＳＵＲＦ層を形成する第１の導電型の第１のシャロー端子ウェル領域に隣接してｐ型ＲＥＳＵＲＦ層を形成する。加えて、第２の導電型の第２の周縁端子ウェル領域および第２の導電型の第２の高濃度ドープ・端子コンタクト領域の選択的注入は、第２の導電型の第２の高濃度ドープ・端子コンタクト領域によって遮蔽されて帯電耐性を増強する、第２の端子コンタクトの開口の下の基板層内にカソード−アノード接合部を形成する。選択される実施形態において、第１の高濃度ドープ・端子コンタクト領域、第１のディープ端子ウェル領域、および第１のシャロー端子ウェル領域はｎ型領域として形成され、第２の周縁端子ウェル領域および第２の高濃度ドープ・端子コンタクト領域はｐ型領域として形成される。他の実施形態において、第１の高濃度ドープ・端子コンタクト領域、第１のディープ端子ウェル領域、および第１のシャロー端子ウェル領域はｐ型領域として形成され、第２の周縁端子ウェル領域および第２の高濃度ドープ・端子コンタクト領域はｎ型領域として形成される。
本明細書において開示される、説明されている例示的な実施形態は、様々な高電圧ダイオードデバイスおよびそれを製造する方法を対象としているが、本発明は、広範な製造工程および／または構造に適用可能である本発明の発明的態様を説明する例示的な実施形態には必ずしも限定されない。したがって、上記で開示されている特定の実施形態は説明の役割を果たすに過ぎず、本発明は本明細書における教示の利益を有する当業者には明らかな、異なるが等価な様式において変更および実践されることができるため、本発明に対する限定としてとられるべきではない。たとえば、様々なダイオードデバイスがｐ型基板層内に形成されるものとして示されているが、これは単に説明を簡便にするためのものであって限定であるようには意図されず、当業者であれば、本明細書において教示されている原理がいずれの導電型のデバイスにも当てはまることを理解すべきである。したがって、特定の領域をＮ型またはＰ型として識別することは単に例示のためであって限定ではなく、反対の導電型のデバイスを形成するために反対の導電型の領域に置き換えられてもよい。その上、記載されている層の厚さおよびドーピング濃度は開示されている範囲または値から逸脱してもよい。このように使用される用語は、本明細書に記載されている本発明の実施形態がたとえば、本明細書において例示または他の様態で記載されている以外の方向で動作することが可能であるように、適切な状況下で置き換え可能であることを理解されたい。本明細書において使用される場合、「結合される」という用語は、電気的または非電気的な様式で直接的または間接的に接続されるものとして定義される。したがって、上記の説明は本発明を記載されている特定の形態に限定するようには意図されず、逆に、添付の特許請求の範囲によって画定されるような本発明の精神および範囲内に含まれ得る代替形態、変更形態および均等物を包含するように意図されており、それによって、当業者は、本発明の精神および範囲から逸脱することなくその最も広範な形態において様々な変更、置換および代替を行うことができることを理解するはずである。
利益、他の利点、および問題に対する解決策が具体的な実施形態に関連して上記で説明された。しかしながら、利益、利点、問題に対する解決策、および、任意の利益、利点、または解決策を発生させまたはより明白にする任意の要素（複数の場合もあり）は、特許請求項のいずれかまたはすべての決定的な、必要とされる、または必須の特徴または要素であると解釈されるべきではない。本明細書において使用される場合、「備える」という用語またはその任意の他の変化形は、非排他的な包含を網羅するように意図され、それによって、要素のリストを含むプロセス、方法、製品、または装置はそれらの要素を含むだけでなく、明示的にリストされていない、またはそのようなプロセス、方法、製品、もしくは装置に内在する他の要素を含むことができる。
１００…半導体ダイオードデバイス、１５０…半導体基板領域、１０２…分離構造、１３０，１３２…第１の高濃度ドープ・端子コンタクト領域、１３１…第２の高濃度ドープ・端子コンタクト領域、１０６，１０７…第１の端子ウェル領域、１０４…第２の端子ウェル領域。

Claims (20)

  1. 半導体ダイオードデバイスであって、
    半導体基板領域と、
    前記半導体基板領域を電気的に分離するための分離構造と、
    前記半導体基板領域内に形成される第１の導電型の第１の高濃度ドープ・端子コンタクト領域と、
    前記第１の高濃度ドープ・端子コンタクト領域から離間されるように前記半導体基板領域内に位置する第２の導電型の第２の高濃度ドープ・端子コンタクト領域と、
    前記半導体基板領域内で前記第１の高濃度ドープ・端子コンタクト領域の第１の部分の下に位置する前記第１の導電型の第１の端子ウェル領域と、
    前記第２の高濃度ドープ・端子コンタクト領域の周りに位置する深い部分、および該深い部分から前記第１の端子ウェル領域まで拡張した浅い部分を含む前記半導体基板領域内に位置する前記第２の導電型の第２の端子ウェル領域とを備え、
    前記浅い部分の周縁部は、前記第１の高濃度ドープ・端子コンタクト領域の第２の部分の下に位置する、半導体ダイオードデバイス。
  2. 前記第１の導電型はｐ型であり、前記第２の導電型はｎ型である、請求項１に記載の半導体ダイオードデバイス。
  3. 前記第１の端子ウェル領域、および前記第２の端子ウェル領域の浅い部分は、
    前記第１の高濃度ドープ・端子コンタクト領域の下に位置するｐ−ｎ接合部を形成する、請求項１に記載の半導体ダイオードデバイス。
  4. 前記第２の端子ウェル領域の前記周縁部、および前記第１の高濃度ドープ・端子コンタクト領域は、
    前記第１の高濃度ドープ・端子コンタクト領域によって遮蔽された垂直ｐ−ｎ接合部を形成する、請求項１に記載の半導体ダイオードデバイス。
  5. 前記半導体基板領域の表面上に位置するシャロートレンチ分離領域が、前記第１の高濃度ドープ・端子コンタクト領域と前記第２の高濃度ドープ・端子コンタクト領域との間の唯一の分離である、請求項１に記載の半導体ダイオードデバイス。
  6. 前記第１の端子ウェル領域は、前記半導体ダイオードデバイスの降伏電圧を最大化するように制御される側方間隔寸法だけ、前記半導体基板領域の表面上に形成されるシャロートレンチ分離領域から離隔される、請求項１に記載の半導体ダイオードデバイス。
  7. 前記第２の端子ウェル領域の前記浅い部分は、
    前記第２の高濃度ドープ・端子コンタクト領域から、前記半導体ダイオードデバイスの降伏電圧を最大化するように制御される側方間隔寸法だけ離隔される、請求項１に記載の半導体ダイオードデバイス。
  8. 前記第１の高濃度ドープ・端子コンタクト領域、前記第１の端子ウェル領域、および下層の半導体基板領域は、前記第２の端子ウェル領域の底部および側部を取り囲む、請求項１に記載の半導体ダイオードデバイス。
  9. 前記分離構造は、
    前記半導体基板領域を包囲するように形成されるディープトレンチ分離領域と、
    前記半導体基板領域の底部に形成される埋め込み絶縁体層と、
    前記半導体基板領域の表面上に形成される少なくとも第１のシャロートレンチ分離領域とを備える、請求項１に記載の半導体ダイオードデバイス。
  10. 半導体デバイスを製造する方法であって、任意の順序で、
    分離構造内に第１の導電型の半導体基板領域を提供することであって、前記分離構造は、前記半導体基板領域を包囲するように形成されるディープトレンチ分離領域と、前記半導体基板領域の底部に形成される埋め込み絶縁体層と、前記半導体基板領域の表面上に形成される少なくとも第１のシャロートレンチ分離領域とを含む、前記第１の導電型の半導体基板領域を提供すること、
    前記半導体基板領域の第１の端子コンタクト領域内に前記第１の導電型の第１の高濃度ドープ・端子コンタクト領域を形成すること、
    前記半導体基板領域の第２の端子コンタクト領域内に、前記第１の端子コンタクト領域から離間されるように、第２の導電型の第２の高濃度ドープ・端子コンタクト領域を形成すること、
    前記半導体基板領域内で、少なくとも前記第１の端子コンタクト領域の下に、最終的に形成されるときに前記第１の端子コンタクト領域と抵抗接触しているように、前記第１の導電型の第１の端子ウェル領域を形成すること、
    前記半導体基板領域内で、少なくとも前記第２の端子コンタクト領域の下に、最終的に形成されるときに前記第２の端子コンタクト領域と抵抗接触しているように、前記第２の導電型の第２の端子ウェル領域を形成することを備え、
    前記第２の端子ウェル領域は、前記半導体基板領域の前記第１の端子コンタクト領域の下に位置し、最終的に形成されるときに前記第１の端子ウェル領域に隣接している周縁端部まで側方に拡張する、方法。
  11. 前記第１の端子ウェル領域と前記第２の端子ウェル領域との間に形成されるカソード−アノード接合部は、前記第１の高濃度ドープ・端子コンタクト領域によって遮蔽されて帯電耐性を増強する、請求項１０に記載の方法。
  12. 前記第１の端子ウェル領域、前記第１の高濃度ドープ・端子コンタクト領域、および下層の半導体基板領域は、前記第２の端子ウェル領域の底部および側部を完全に取り囲む、請求項１０に記載の方法。
  13. 前記第２の端子ウェル領域を形成することは、
    前記半導体基板領域内で前記第２の高濃度ドープ・端子コンタクト領域の周りに前記第２の導電型のディープ端子ウェル領域を形成すること、
    前記半導体基板領域内に、前記ディープ端子ウェル領域から前記半導体基板領域の前記第１の端子コンタクト領域の下に位置する周縁端部まで側方に拡張するように、前記第２の導電型のシャロー端子ウェル領域を形成することを含む、請求項１０に記載の方法。
  14. 前記シャロー端子ウェル領域を形成することは、
    前記シャロー端子ウェル領域が前記第２の高濃度ドープ・端子コンタクト領域から、半導体ダイオードデバイスの降伏電圧を最大化するように制御される側方間隔寸法だけ離隔されるように、前記シャロー端子ウェル領域を注入することを含む、請求項１３に記載の方法。
  15. シャロートレンチ分離領域のみが前記第１の端子コンタクト領域と前記第２の端子コンタクト領域を離隔する、請求項１０に記載の方法。
  16. 前記第１の端子ウェル領域を形成することは、
    前記第１の端子ウェル領域が前記シャロートレンチ分離領域から、半導体ダイオードデバイスの降伏電圧を最大化するように制御される側方間隔寸法だけ離隔されるように、注入マスクを用いて前記第１の端子ウェル領域を注入することを含む、請求項１５に記載の方法。
  17. 前記第１の導電型の材料を用いて形成される領域はｐ型領域として形成され、
    前記第２の導電型の材料を用いて形成される領域はｎ型領域として形成される、請求項１５に記載の方法。
  18. 高電圧ダイオードデバイスを形成する方法であって、
    埋め込み絶縁体の上に形成され、ディープトレンチ分離領域によって包囲される半導体の基板層を含むセミコンダクタ・オン・インシュレータ基板を提供すること、
    前記基板層上にシャロートレンチ分離領域を形成して、第２の端子コンタクトの開口から第１のシャロートレンチ分離領域によって離隔している第１の端子コンタクトの開口を画定することを備え、その後、任意の順序で、
    前記基板層内で前記第１の端子コンタクトの開口において、第１の導電型の第１の高濃度ドープ・端子コンタクト領域を選択的に注入すること、
    前記第１の導電型の第１のディープ端子ウェル領域を、前記基板層内で前記第１の高濃度ドープ・端子コンタクト領域の周りに選択的に注入すること、
    前記第１の導電型の第１のシャロー端子ウェル領域を、前記基板層内で前記第２の端子コンタクトの開口の下に位置する周縁端部まで側方に拡張するように選択的に注入すること、
    第２の導電型の第２の周縁端子ウェル領域を、最終的に形成されるときに前記第１のシャロー端子ウェル領域の前記周縁端部に隣接して位置付けられるように、前記基板層内で前記第２の端子コンタクト領域の下に選択的に注入することを備え、その後、
    前記第２の導電型の第２の高濃度ドープ・端子コンタクト領域を、前記第１のシャロートレンチ分離領域によって前記第１の高濃度ドープ・端子コンタクト領域から離間され、離隔されるように、前記基板層内で前記第２の端子コンタクトの開口内に選択的に注入することを備える、方法。
  19. 前記第２の周縁端子ウェル領域および前記第２の高濃度ドープ・端子コンタクト領域は、
    前記基板層内に前記第１のシャロー端子ウェル領域に隣接してＲＥＳＵＲＦ層を形成する、請求項１８に記載の方法。
  20. 前記第２の周縁端子ウェル領域および前記第２の高濃度ドープ・端子コンタクト領域を選択的に注入することは、
    前記基板層内で、前記第２の高濃度ドープ・端子コンタクト領域によって遮蔽されて帯電耐性を増強する、前記第２の端子コンタクトの開口の下にカソード−アノード接合部を形成することを含む、請求項１８に記載の方法。
JP2013199779A 2012-10-19 2013-09-26 高電圧ダイオード Active JP6391136B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/656,122 2012-10-19
US13/656,122 US9040384B2 (en) 2012-10-19 2012-10-19 High voltage diode

Publications (2)

Publication Number Publication Date
JP2014086723A true JP2014086723A (ja) 2014-05-12
JP6391136B2 JP6391136B2 (ja) 2018-09-19

Family

ID=50484605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013199779A Active JP6391136B2 (ja) 2012-10-19 2013-09-26 高電圧ダイオード

Country Status (3)

Country Link
US (2) US9040384B2 (ja)
JP (1) JP6391136B2 (ja)
CN (1) CN103779429B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093567B2 (en) * 2013-11-05 2015-07-28 Freescale Semiconductor, Inc. Diodes with multiple junctions and fabrication methods therefor
US9646964B2 (en) * 2015-07-23 2017-05-09 Vanguard International Semiconductor Corporation Semiconductor device
CN107919385B (zh) * 2017-11-06 2020-08-11 上海华虹宏力半导体制造有限公司 高压隔离环及其制造方法
US10930747B2 (en) 2019-06-04 2021-02-23 Nxp B.V. Semiconductor device with an encircled electrode
CN110211957A (zh) * 2019-06-24 2019-09-06 南京华瑞微集成电路有限公司 一种双管芯器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01103851A (ja) * 1987-02-26 1989-04-20 Toshiba Corp 高耐圧半導体素子
JP2002261297A (ja) * 1991-05-06 2002-09-13 Siliconix Inc 低濃度にドープされたドレインを有するラテラルｍｏｓ電界効果トランジスタ及びその製造方法
JP2003249644A (ja) * 2002-02-26 2003-09-05 Nec Kansai Ltd 横型パワーｍｏｓ−ｆｅｔ
JP2006041476A (ja) * 2004-06-22 2006-02-09 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241210A (en) 1987-02-26 1993-08-31 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5294825A (en) 1987-02-26 1994-03-15 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US6242787B1 (en) * 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
US5877044A (en) * 1997-03-11 1999-03-02 Harris Corporation Method of making MOS-gated semiconductor devices
JPH11354631A (ja) 1998-06-11 1999-12-24 Nec Kansai Ltd 半導体装置
US7466006B2 (en) 2005-05-19 2008-12-16 Freescale Semiconductor, Inc. Structure and method for RESURF diodes with a current diverter
US7936023B1 (en) 2006-09-26 2011-05-03 Cypress Semiconductor Corporation High voltage diode
US7842968B2 (en) * 2008-01-09 2010-11-30 Fairchild Semiconductor Corporation Integrated low leakage diode
JP5409247B2 (ja) 2009-10-13 2014-02-05 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP5460279B2 (ja) 2009-12-11 2014-04-02 株式会社日立製作所 半導体装置およびその製造方法
JP5488256B2 (ja) * 2010-06-25 2014-05-14 三菱電機株式会社 電力用半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01103851A (ja) * 1987-02-26 1989-04-20 Toshiba Corp 高耐圧半導体素子
JP2002261297A (ja) * 1991-05-06 2002-09-13 Siliconix Inc 低濃度にドープされたドレインを有するラテラルｍｏｓ電界効果トランジスタ及びその製造方法
JP2003249644A (ja) * 2002-02-26 2003-09-05 Nec Kansai Ltd 横型パワーｍｏｓ−ｆｅｔ
JP2006041476A (ja) * 2004-06-22 2006-02-09 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US9040384B2 (en) 2015-05-26
CN103779429A (zh) 2014-05-07
CN103779429B (zh) 2018-06-22
US9466665B2 (en) 2016-10-11
US20150228713A1 (en) 2015-08-13
US20140110815A1 (en) 2014-04-24
JP6391136B2 (ja) 2018-09-19

Similar Documents

Publication Publication Date Title
US8278710B2 (en) Guard ring integrated LDMOS
CN104979344B (zh) 用于创建具有横向集电极的高电压互补bjt的方法
US8772871B2 (en) Partially depleted dielectric resurf LDMOS
US9496333B2 (en) Resurf high voltage diode
US10529849B2 (en) High-voltage semiconductor device including a super-junction doped structure
US9209277B2 (en) Manufacturing methods for laterally diffused metal oxide semiconductor devices
US20150179764A1 (en) Semiconductor device and method for manufacturing same
US9281392B2 (en) Charge compensation structure and manufacturing therefor
US20050073007A1 (en) Ldmos device with isolation guard rings
KR100731141B1 (ko) 반도체소자 및 그의 제조방법
US8791546B2 (en) Bipolar transistors having emitter-base junctions of varying depths and/or doping concentrations
JP2008004643A (ja) 半導体装置
US10636815B2 (en) Integrated circuit with resurf region biasing under buried insulator layers
KR102246570B1 (ko) 전력 반도체 장치
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
KR20130037655A (ko) 전력 반도체 소자들을 위한 에지 터미네이션 구조물
JP6391136B2 (ja) 高電圧ダイオード
KR20070026690A (ko) 쇼트키 소자와 형성 방법
JP6381067B2 (ja) 半導体装置および半導体装置の製造方法
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
US20210151598A1 (en) Semiconductor device having junction termination structure and mehtod of formation
US9231120B2 (en) Schottky diode with leakage current control structures
US7488638B2 (en) Method for fabricating a voltage-stable PMOSFET semiconductor structure
JP2012195394A (ja) 半導体装置の製造方法
JP2019169620A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180820

R150 Certificate of patent or registration of utility model

Ref document number: 6391136

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250