JP5488256B2 - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP5488256B2
JP5488256B2 JP2010145346A JP2010145346A JP5488256B2 JP 5488256 B2 JP5488256 B2 JP 5488256B2 JP 2010145346 A JP2010145346 A JP 2010145346A JP 2010145346 A JP2010145346 A JP 2010145346A JP 5488256 B2 JP5488256 B2 JP 5488256B2
Authority
JP
Japan
Prior art keywords
type
region
contact region
cathode
type contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010145346A
Other languages
English (en)
Other versions
JP2012009694A (ja
Inventor
和宏 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010145346A priority Critical patent/JP5488256B2/ja
Priority to US13/018,823 priority patent/US8362830B2/en
Priority to DE102011075367.2A priority patent/DE102011075367B4/de
Priority to CN201110140111.9A priority patent/CN102299168B/zh
Publication of JP2012009694A publication Critical patent/JP2012009694A/ja
Application granted granted Critical
Publication of JP5488256B2 publication Critical patent/JP5488256B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

本発明は、ダイオードによりコンデンサを充電してハイサイド駆動回路の駆動電圧を得る電力用半導体装置に関し、特に消費電力を低減することができる電力用半導体装置に関する。
ハーフブリッジ回路において、ハイサイドスイッチング素子を駆動するハイサイド駆動回路には、主電源より高い駆動電圧が必要である。そこで、ダイオードによりコンデンサを充電して、この駆動電圧を得ることが知られている（例えば、非特許文献１参照）。
K. Watabe et al., "A Half-Bridge Driver IC with Newly Designed High Volgate Diode", Proc. Of ISPSD2001, pp. 279-282.
駆動回路に内蔵されたダイオードは、Ｐ型半導体基板と、基板表面に設けられたＮ型カソード領域と、Ｎ型カソード領域内に設けられたＰ型アノード領域とを有する。この２つの半導体領域と半導体基板は寄生ＰＮＰトランジスタを構成する。コンデンサを充電する際にダイオードに順方向電流が流れる。この順方向電流が寄生ＰＮＰトランジスタのベース電流にもなるため、寄生ＰＮＰトランジスタのコレクタ電流がＰ型アノード領域からＰ型半導体基板に流れる。このコレクタ電流はＧＮＤに流れるだけであり、ＩＣ動作には寄与しない単なるロスとなる。従来はロスが多く、消費電力が大きいという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、消費電力を低減することができる電力用半導体装置を得るものである。
本発明に係る電力用半導体装置は、高圧側電位と低圧側電位との間に高圧側から順にトーテムポール接続されたハイサイドスイッチング素子及びローサイドスイッチング素子と、前記ハイサイドスイッチング素子を駆動するハイサイド駆動回路と、前記ローサイドスイッチング素子を駆動するローサイド駆動回路と、一端が前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子の接続点に接続され、他端が前記ハイサイド駆動回路の電源端子に接続され、前記ハイサイド駆動回路に駆動電圧を供給するコンデンサと、アノードが電源に接続され、カソードが前記コンデンサの前記他端に接続され、前記電源からの電流を前記コンデンサの前記他端に供給するダイオードとを備え、前記ダイオードは、Ｐ型半導体基板と、前記Ｐ型半導体基板の表面に設けられたＮ型カソード領域と、前記Ｎ型カソード領域内に設けられたＰ型アノード領域と、前記Ｐ型アノード領域内に設けられたＰ型コンタクト領域及びＮ型コンタクト領域と、前記Ｎ型カソード領域に接続されたカソード電極と、前記Ｐ型コンタクト領域及び前記Ｎ型コンタクト領域に接続されたアノード電極と、前記アノード電極と前記カソード電極の間において前記Ｐ型半導体基板上に設けられたフィールド酸化膜と、前記Ｎ型カソード領域内に設けられ、前記Ｐ型アノード領域に接続され、前記フィールド酸化膜の下まで延びるＰ型電圧保持領域とを有し、前記Ｐ型電圧保持領域は、複数のストライプ状の領域を有し、前記Ｐ型半導体基板の前記表面において、前記アノード電極から前記カソード電極に向かう方向とは垂直の方向に沿って、前記複数のストライプ状の領域が互いに平行に並んでいる。
本発明により、消費電力を低減することができる。
実施の形態１に係る電力用半導体装置の回路図である。 実施の形態１に係る高耐圧ダイオードを示す断面図である。 実施の形態１に係る高耐圧ダイオードの充電動作を説明するための断面図である。 実施の形態１に係る高耐圧ダイオードのリカバリ動作を説明するための断面図である。 比較例に係る高耐圧ダイオードを示す断面図である。 比較例に係る高耐圧ダイオードの充電動作を説明するための断面図である。 実施の形態２に係る高耐圧ダイオードを示す断面図である。 実施の形態２に係る高耐圧ダイオードのリカバリ動作を説明するための断面図である。 実施の形態３に係る高耐圧ダイオードを示す断面図である。 実施の形態３に係る高耐圧ダイオードの充電動作を説明するための断面図である。 実施の形態３に係る高耐圧ダイオードのリカバリ動作を説明するための断面図である。 実施の形態４に係る高耐圧ダイオードを示す平面図である。 図１２のＡ−Ａ´に沿った断面図である。 図１２のＢ−Ｂ´に沿った断面図である。 実施の形態４に係る高耐圧ダイオードのリカバリ動作を説明するための平面図である。 実施の形態５に係る高耐圧ダイオードを示す平面図である。 図１６のＡ−Ａ´に沿った断面図である。 図１６のＢ−Ｂ´に沿った断面図である。 実施の形態６に係る高耐圧ダイオードを示す断面図である。 実施の形態７に係る高耐圧ダイオードを示す平面図である。 図２０のＡ−Ａ´に沿った断面図である。 図２０のＢ−Ｂ´に沿った断面図である。 実施の形態８に係る高耐圧ダイオードを示す平面図である。 図２３のＡ−Ａ´に沿った断面図である。 図２３のＢ−Ｂ´に沿った断面図である。 実施の形態９に係る高耐圧ダイオードを示す平面図である。 図２６のＡ−Ａ´に沿った断面図である。 図２６のＢ−Ｂ´に沿った断面図である。
本発明の実施の形態に係る電力用半導体装置について図面を参照して説明する。同じ構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る電力用半導体装置の回路図である。この電力用半導体装置は、ＨＶＩＣ（High Voltage Integrated Circuit）を適用したハーフブリッジ回路である。
主電源ＨＶの高圧側電位と低圧側電位との間に、高圧側から順にハイサイドスイッチング素子Ｔｒ１及びローサイドスイッチング素子Ｔｒ２がトーテムポール接続されている。ハイサイドスイッチング素子Ｔｒ１及びローサイドスイッチング素子Ｔｒ２はＮ型半導体スイッチング素子である。ハイサイドスイッチング素子Ｔｒ１及びローサイドスイッチング素子Ｔｒ２に還流ダイオードＤ１，Ｄ２がそれぞれ逆並列接続されている。
駆動回路１０は、ハイサイドスイッチング素子Ｔｒ１を駆動するハイサイド駆動回路１０ａと、ローサイドスイッチング素子Ｔｒ２を駆動するローサイド駆動回路１０ｂとを有する。駆動回路１０のＶＢ端子はハイサイド駆動回路１０ａの電源端子である。ＶＣＣ端子はローサイド駆動回路１０ｂの電源端子であり、ローサイド駆動電源ＬＶに接続されている。ＣＯＭ端子はＧＮＤ（接地点）に接続されている。ＨＯ端子を介してハイサイド駆動回路１０ａからハイサイドスイッチング素子Ｔｒ１に対するＯＮ／ＯＦＦ指令が出力され、ＬＯ端子を介してローサイド駆動回路１０ｂからローサイドスイッチング素子Ｔｒ２に対するＯＮ／ＯＦＦ指令が出力される。ＶＳ端子は、ハイサイドスイッチング素子Ｔｒ１とローサイドスイッチング素子Ｔｒ２の接続点に接続されている。
ここで、ハイサイドスイッチング素子Ｔｒ１のエミッタ（ＶＳ端子）の電位（ＶＳ電位）は、ローサイドスイッチング素子Ｔｒ２のＯＮ／ＯＦＦ状態や、負荷に流れる電流の還流などによって、ＧＮＤ電位から主電源ＨＶの高圧側電位の間で変化する。このため、ハイサイド駆動回路１０ａは、ＶＳ電位を基準として動作し、ＧＮＤに対して電位的にフローティング構造である（絶縁されている）。
また、ハイサイドスイッチング素子Ｔｒ１を駆動するには、そのゲートにエミッタより高い電位を印加する必要がある。ハイサイドスイッチング素子Ｔｒ１がＯＮしている場合、エミッタ電位（ＶＳ電位）は主電源ＨＶの高圧側電位にほぼ等しくなる。従って、ハイサイドスイッチング素子Ｔｒ１をＯＮ状態に保ち続けるには、高圧側電位＋ゲート駆動電圧をゲートに印加する必要がある。このため、ハイサイド駆動回路１０ａの動作電圧を主電源ＨＶの電位より高くする必要がある。
そこで、コンデンサＣＢと高耐圧ダイオードＤＢを設けている。コンデンサＣＢの一端はＶＳ端子に接続され、他端はＶＢ端子に接続されている。コンデンサＣＢは、ＶＢ端子を介してハイサイド駆動回路１０ａに駆動電圧を供給する。ダイオードＤＢのアノードがローサイド駆動電源ＬＶに接続され、カソードがコンデンサＣＢの他端に接続されている。高耐圧ダイオードＤＢは、ローサイド駆動電源ＬＶからの電流をコンデンサＣＢの他端に供給して、コンデンサＣＢを充電する。この充電電圧をハイサイドスイッチング素子Ｔｒ１のエミッタ電位（ＶＳ電位）に加算することで、ハイサイド駆動回路１０ａの動作電圧を得ることができる。
続いて、上記の電力用半導体装置の動作を説明する。ハイサイド駆動回路１０ａがハイサイドスイッチング素子Ｔｒ１をＯＦＦにし、ローサイド駆動回路１０ｂがローサイドスイッチング素子Ｔｒ２をＯＮにする場合に、ＶＳ電位はＧＮＤ電位近くまで低下する。この場合には、高耐圧ダイオードＤＢは順バイアスされるため、高耐圧ダイオードＤＢを介してコンデンサＣＢに充電電流が流れる。このときの電圧の関係は下記の式で表される。
ＶＣＣ＝ＶＢ＋ＶＦ （式１）
ＶＢ＝Ｑ／ＣＢ＋ＶＳ （式２）
ＶＳ＝Ｖｏｎ （式３）
ここで、ＶＣＣはＶＣＣ端子の電位、ＶＢはＶＢ端子の電位、ＶＦは高耐圧ダイオードＤＢの順方向電圧［Ｖ］、ＱはコンデンサＣＢに充電される総電荷量［Ｃ］、ＣＢはコンデンサＣＢの容量値［Ｆ］、ＶＳはＶＳ端子の電位、Ｖｏｎはローサイドスイッチング素子Ｔｒ２のオン電圧［Ｖ］である。
上記の関係式よりコンデンサＣＢの電圧、即ちＶＢ端子とＶＳ端子の間の電圧は以下のように示される。
ＶＢ−ＶＳ＝Ｑ／ＣＢ＝Ｖｃｃ−ＶＦ−Ｖｏｎ （式４）
よって、充電時は高耐圧ダイオードＤＢを介して、この電荷量Ｑに相当する充電電流がコンデンサＣＢに供給される。
一方、ハイサイド駆動回路１０ａがハイサイドスイッチング素子Ｔｒ１をＯＮにし、ローサイド駆動回路１０ｂがローサイドスイッチング素子Ｔｒ２をＯＦＦにする場合に、ＶＳ電位はＨＶ電位まで上昇する。この場合には、高耐圧ダイオードＤＢは逆バイアスされるため、高耐圧ダイオードＤＢの充電電流は流れない。そして、ハイサイド駆動回路１０ａは容量ＣＢを電源とし、ＶＳ電位を基準電位として動作する。
図２は、実施の形態１に係る高耐圧ダイオードを示す断面図である。高耐圧ダイオードＤＢのカソード側にハイサイド駆動回路１０ａが形成されている。Ｐ−型半導体基板１２の表面にＮ型カソード領域１４が設けられている。このＮ型カソード領域１４は、高耐圧ダイオードＤＢのカソード領域であると同時に、ハイサイド駆動回路１０ａの一部でもある。なお、ハイサイド駆動回路１０ａにＮ型の埋め込み拡散領域を形成してもよい。
高耐圧ダイオードＤＢにおいて、Ｎ型カソード領域１４内にＰ型アノード領域１６及びＮ＋型コンタクト層１８が設けられている。Ｐ型アノード領域１６内にＰ＋型コンタクト領域２０及びＮ＋型コンタクト領域２２が設けられている。Ｎ型カソード領域１４にＮ＋型コンタクト層１８を介してカソード電極２４が接続され、Ｐ＋型コンタクト領域２０及びＮ＋型コンタクト領域２２にアノード電極２６が接続されている。アノード電極２６とカソード電極２４の間においてＰ−型半導体基板１２上にフィールド酸化膜２８及びフィールドプレート３０が設けられている。なお、高耐圧ダイオードＤＢの断面構造はＤＭＯＳ（Double-Diffused MOSFET）と同様であるが、ゲート電極に相当する低電位側のフィールドプレート３０をアノード電極２６に接続して、ＭＯＳ動作を行わないようにしている。
ハイサイド駆動回路１０ａにおいて、ＰＭＯＳ（p-channel MOSFET）として、Ｎ型カソード領域１４内にＰ＋型ソース領域３２とＰ＋型ドレイン領域３４が設けられ、両者の間にゲート電極３６が設けられている。Ｎ型カソード領域１４内にＰ型拡散層３８が設けられている。ＮＭＯＳ（n-channel MOSFET）として、Ｐ型拡散層３８内にＮ＋型ドレイン領域４０とＮ＋型ソース領域４２が設けられ、両者の間にゲート電極４４が設けられている。Ｐ型拡散層３８はＮＭＯＳのバックゲートとなる。
Ｐ＋型ソース領域３２にカソード電極２４が接続され、Ｐ＋型ドレイン領域３４及びＮ＋型ドレイン領域４０に電極４６が接続され、Ｎ＋型ソース領域４２に電極４８が接続されている。カソード電極２４はＶＢ端子に接続され、電極４８はＶＳ端子に接続されている。両端子の間にコンデンサＣＢが接続されている。
フィールドプレート３０及びゲート電極３６，４４は層間酸化膜５０に覆われている。カソード電極２４、アノード電極２６、及び電極４６，４８はパッシベーション膜５２に覆われている。フィールドプレート３０及びゲート電極３６，４４はポリシリコン層である。カソード電極２４、アノード電極２６、及び電極４６，４８はアルミ電極である。
図３は、実施の形態１に係る高耐圧ダイオードの充電動作を説明するための断面図である。ＶＳ電位がＧＮＤ電位近くまで低下すると、高耐圧ダイオードＤＢは順バイアスされ、高耐圧ダイオードＤＢはコンデンサＣＢに対して充電動作を行う。
この際に高耐圧ダイオードＤＢに流れる順方向電流Ｉｂは、Ｐ−型半導体基板１２、Ｎ型カソード領域１４及びＰ型アノード領域１６からなる寄生ＰＮＰトランジスタのベース電流にもなる。このため、寄生ＰＮＰトランジスタのコレクタ電流ＩｃがＰ型アノード領域１６からＰ−型半導体基板１２に流れる。このコレクタ電流ＩｃはＧＮＤに流れるだけであり、ＩＣ動作には寄与しない単なるロスとなる。このロスＰｗは下記の式で表される。
Ｐｗ＝Ｉｃ×ＶＣＣ＝ｈＦＥ×Ｉｂ×ＶＣＣ （式５）
ここで、ｈＦＥは寄生ＰＮＰトランジスタの電流利得である。また、ＶＣＣは一定、通常ｈＦＥ＞１である。
また、電流Ｉｂは、Ｎ型カソード領域１４、Ｐ型アノード領域１６及びＮ＋型コンタクト領域２２からなる寄生ＮＰＮトランジスタのベース電流にもなる。このため、寄生ＮＰＮトランジスタのコレクタ電流Ｉｃｎｐｎが流れる。
Ｉｃｎｐｎ＝ｈＦＥｎ×Ｉｂ （式６）
ここで、ｈＦＥｎは寄生ＮＰＮトランジスタの電流利得である。
また、コンデンサＣＢに供給される充電電流Ｉｃｈは下記の式で表される。
Ｉｃｈ＝Ｉｂ＋Ｉｃｎｐｎ＝Ｉｂ（１＋ｈＦＥｎ） （式７）
さらに、コンデンサＣＢへの供給電力Ｐｂは下記の式で表される。
Ｐｂ＝Ｉｃｈ×（ＶＣＣ−ＶＢ−ＶＳ−ＶＦ） （式８）
図４は、実施の形態１に係る高耐圧ダイオードのリカバリ動作を説明するための断面図である。インバータ動作によりＶＳ電位が高電位になると、高耐圧ダイオードＤＢは逆バイアスされ、高耐圧ダイオードＤＢの充電動作は完了する。そして、Ｎ型カソード領域１４に注入されたホールは、空乏層形成に伴ってＧＮＤ電位のＰ−型半導体基板１２とＰ型アノード領域１６に流入して、リカバリ電流Ｉｒが発生する。このとき、Ｎ＋型コンタクト領域２２の下に位置するＰ型アノード領域１６に電流が流れ、その寄生抵抗成分により電位差が発生するため、Ｐ型アノード領域１６からＮ＋型コンタクト領域２２に順方向電流が流れる。この順方向電流は、寄生ＮＰＮトランジスタのベース電流となる。このため、寄生ＮＰＮトランジスタのコレクタ電流がＮ型カソード領域１４からＮ＋型コンタクト領域２２に流れる。
続いて、実施の形態１の効果について比較例と比較して説明する。図５は、比較例に係る高耐圧ダイオードを示す断面図である。図６は、比較例に係る高耐圧ダイオードの充電動作を説明するための断面図である。比較例にはＮ＋型コンタクト領域２２が無い。このため、寄生ＮＰＮトランジスタが存在しないので、充電電流Ｉｃｈ＝Ｉｂである。従って、式５及び式８からＰｗ＞Ｐｂとなり、コンデンサＣＢへの供給電力Ｐｂ以上のロスＰｗが発生する。
一方、実施の形態１では、Ｐ型アノード領域１６内にＮ＋型コンタクト領域２２を設けているため、Ｎ型カソード領域１４、Ｐ型アノード領域１６及びＮ＋型コンタクト領域２２から寄生ＮＰＮトランジスタが構成される。この寄生ＮＰＮトランジスタのコレクタ電流Ｉｃｎｐｎは、充電電流Ｉｃｈの一部になり、寄生ＰＮＰトランジスタのベース電流とはならない。従って、同じ充電電流Ｉｃｈを得る場合に比較例に比べてロスＰｗを低減できる。具体的には、式７において通常ｈＦＥｎ＞１であるため、同じ充電電流Ｉｃｈを得る場合に比較例に比べて電流Ｉｂを１／２以下に低減できる。従って、式５のロスＰｗも１／２以下に低減できる。よって、実施の形態１では消費電力を低減することができる。
実施の形態２．
図７は、実施の形態２に係る高耐圧ダイオードを示す断面図である。実施の形態１に比べてＰ＋型コンタクト領域２０とＮ＋型コンタクト領域２２の配置が逆である。従って、Ｐ＋型コンタクト領域２０は、Ｎ＋型コンタクト領域２２よりもカソード電極２４に近い。
図８は、実施の形態２に係る高耐圧ダイオードのリカバリ動作を説明するための断面図である。リカバリ動作時には、Ｎ型カソード領域１４からＰ型アノード領域１６にホールが流入する。Ｐ型アノード領域１６に流入したホールは、Ｐ＋型コンタクト領域２０を経由してアノード電極２６に到達する。このため実施の形態１とは異なり、Ｎ＋型コンタクト領域２２の下に位置するＰ型アノード領域１６に電流がほとんど流れないため、リカバリ動作時の寄生ＮＰＮトランジスタの動作を抑制することができる。これにより、ＶＢ電位が高電位になっても、２次降伏現象を起こしてＮＰＮトランジスタが破壊されるのを防ぐことができる。
実施の形態３．
図９は、実施の形態３に係る高耐圧ダイオードを示す断面図である。実施の形態２の構成に加えて、Ｎ＋型コンタクト領域２２よりもカソード電極２４から離れているＰ＋型コンタクト領域５４が設けられている。
図１０は、実施の形態３に係る高耐圧ダイオードの充電動作を説明するための断面図である。充電動作時には、Ｐ＋型コンタクト領域５４からＰ型アノード領域１６を通ってＮ型カソード領域１４にホールが注入され、寄生ＮＰＮトランジスタが動作する。従って、寄生ＮＰＮトランジスタによる充電電流への寄与を実施の形態２よりも向上させることができる。
図１１は、実施の形態３に係る高耐圧ダイオードのリカバリ動作を説明するための断面図である。リカバリ動作時には、Ｐ型アノード領域１６に流入したホールはＰ＋型コンタクト領域２０を経由してアノード電極２６に到達する。このため、実施の形態２と同様に、リカバリ動作時の寄生ＮＰＮトランジスタの動作を抑制し、ＮＰＮトランジスタが破壊されるのを防ぐことができる。
実施の形態４．
図１２は、実施の形態４に係る高耐圧ダイオードを示す平面図である。図１３は、図１２のＡ−Ａ´に沿った断面図である。図１４は、図１２のＢ−Ｂ´に沿った断面図である。Ｐ−型半導体基板１２の表面において、アノード電極２６からカソード電極２４に向かう方向とは垂直の方向に沿って、Ｐ＋型コンタクト領域２０とＮ＋型コンタクト領域２２が交互に配置されている。複数のＰ＋型コンタクト領域２０と複数のＮ＋型コンタクト領域２２よりもカソード電極２４から離れた位置にＰ＋型コンタクト領域５４が設けられている。
図１５は、実施の形態４に係る高耐圧ダイオードのリカバリ動作を説明するための平面図である。リカバリ動作時には、Ｎ型カソード領域１４からＰ型アノード領域１６にホールが流入する。この際にホールは、寄生抵抗の大きなＮ＋型コンタクト領域２２の下のＰ型アノード領域１６には流れず、Ｎ＋型コンタクト領域２２の両隣に配置されたＰ＋型コンタクト領域２０に流れる。このため、実施の形態２と同様に、リカバリ動作時の寄生ＮＰＮトランジスタの動作を抑制し、ＮＰＮトランジスタが破壊されるのを防ぐことができる。
実施の形態５．
図１６は、実施の形態５に係る高耐圧ダイオードを示す平面図である。図１７は、図１６のＡ−Ａ´に沿った断面図である。図１８は、図１６のＢ−Ｂ´に沿った断面図である。実施の形態４の構成に加えて、複数のＰ＋型コンタクト領域２０と複数のＮ＋型コンタクト領域２２よりもカソード電極２４から離れた位置にＮ＋型コンタクト領域５６が設けられている。Ｐ＋型コンタクト領域５４は、Ｎ＋型コンタクト領域５６よりもカソード電極２４から離れている。
充電動作時には、Ｐ＋型コンタクト領域５４からＰ型アノード領域１６を通ってＮ型カソード領域１４にホールが注入され、寄生ＮＰＮトランジスタが動作する。従って、寄生ＮＰＮトランジスタによる充電電流への寄与を実施の形態４よりも向上させることができる。
リカバリ動作時には、Ｎ型カソード領域１４からＰ型アノード領域１６にホールが流入する。この際にホールは、寄生抵抗の大きなＮ＋型コンタクト領域２２の下のＰ型アノード領域１６には流れず、Ｎ＋型コンタクト領域２２の両隣に配置されたＰ＋型コンタクト領域２０に流れる。このため、実施の形態４と同様に、リカバリ動作時の寄生ＮＰＮトランジスタの動作を抑制し、ＮＰＮトランジスタが破壊されるのを防ぐことができる。
実施の形態６．
図１９は、実施の形態６に係る高耐圧ダイオードを示す断面図である。実施の形態３の構成に加えて、Ｎ型カソード領域１４内に設けられ、Ｐ型アノード領域１６に接続され、フィールド酸化膜２８の下まで延びるＰ−型電圧保持領域５８が設けられている。カソード電極２４に高電位が印加されると、Ｐ−型電圧保持領域５８においてカソード側からアノード側に空乏層が形成され、高電圧が保持される。同様に、Ｎ型カソード領域１４においてアノード側からカソード側に空乏層が形成され、高電圧が保持される。
リカバリ動作時にはＰ型アノード領域１６またはＰ−型電圧保持領域５８からＮ型カソード領域１４に注入されたホールが、空乏層形成に伴いＰ−型電圧保持領域５８及びＰ＋型コンタクト領域２０を経てアノード電極２６に達する。このため、リカバリ動作時の寄生ＮＰＮトランジスタの動作を抑制し、ＮＰＮトランジスタが破壊されるのを防ぐことができる。
実施の形態７．
図２０は、実施の形態７に係る高耐圧ダイオードを示す平面図である。図２１は、図２０のＡ−Ａ´に沿った断面図である。図２２は、図２０のＢ−Ｂ´に沿った断面図である。Ｐ−型電圧保持領域５８は、複数のストライプ状の領域を有する。この複数のストライプ状の領域は、Ｐ−型半導体基板１２の表面において、アノード電極２６からカソード電極２４に向かう方向とは垂直の方向に沿って、等間隔で隔離して、互いに平行に並んでいる。
これにより、Ｐ−型電圧保持領域５８が保持できる耐圧とＰ−型電圧保持領域５８の抵抗値のトレードオフが改善され、ホールが効果的に吸収されるため、リカバリ動作時の寄生ＮＰＮの動作を効果的に抑制することができる。
実施の形態８．
図２３は、実施の形態８に係る高耐圧ダイオードを示す平面図である。図２４は、図２３のＡ−Ａ´に沿った断面図である。図２５は、図２３のＢ−Ｂ´に沿った断面図である。実施の形態４の構成に加えて、実施の形態７の複数のストライプ状のＰ−型電圧保持領域５８が設けられている。これにより、実施の形態４及び実施の形態７の効果を得ることができる。
実施の形態９．
図２６は、実施の形態９に係る高耐圧ダイオードを示す平面図である。図２７は、図２６のＡ−Ａ´に沿った断面図である。図２８は、図２６のＢ−Ｂ´に沿った断面図である。実施の形態５の構成に加えて、実施の形態７の複数のストライプ状のＰ−型電圧保持領域５８が設けられている。これにより、実施の形態５及び実施の形態７の効果を得ることができる。
ＣＢ コンデンサ
ＤＢ 高耐圧ダイオード（ダイオード）
Ｔｒ１ ハイサイドスイッチング素子
Ｔｒ２ ローサイドスイッチング素子
１０ａ ハイサイド駆動回路
１０ｂ ローサイド駆動回路
１２ Ｐ−型半導体基板（Ｐ型半導体基板）
１４ Ｎ型カソード領域
１６ Ｐ型アノード領域
２０ Ｐ＋型コンタクト領域（Ｐ型コンタクト領域、第１のＰ型領域）
２２ Ｎ＋型コンタクト領域（Ｎ型コンタクト領域、第１のＮ型領域）
２４ カソード電極
２６ アノード電極
２８ フィールド酸化膜
５４ Ｐ＋型コンタクト領域（Ｐ型コンタクト領域、第２のＰ型領域）
５６ Ｎ＋型コンタクト領域（Ｎ型コンタクト領域、第２のＮ型領域）
５８ Ｐ−型電圧保持領域（Ｐ型電圧保持領域）

Claims (5)

  1. 高圧側電位と低圧側電位との間に高圧側から順にトーテムポール接続されたハイサイドスイッチング素子及びローサイドスイッチング素子と、
    前記ハイサイドスイッチング素子を駆動するハイサイド駆動回路と、
    前記ローサイドスイッチング素子を駆動するローサイド駆動回路と、
    一端が前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子の接続点に接続され、他端が前記ハイサイド駆動回路の電源端子に接続され、前記ハイサイド駆動回路に駆動電圧を供給するコンデンサと、
    アノードが電源に接続され、カソードが前記コンデンサの前記他端に接続され、前記電源からの電流を前記コンデンサの前記他端に供給するダイオードとを備え、
    前記ダイオードは、
    Ｐ型半導体基板と、
    前記Ｐ型半導体基板の表面に設けられたＮ型カソード領域と、
    前記Ｎ型カソード領域内に設けられたＰ型アノード領域と、
    前記Ｐ型アノード領域内に設けられたＰ型コンタクト領域及びＮ型コンタクト領域と、
    前記Ｎ型カソード領域に接続されたカソード電極と、
    前記Ｐ型コンタクト領域及び前記Ｎ型コンタクト領域に接続されたアノード電極と、
    前記アノード電極と前記カソード電極の間において前記Ｐ型半導体基板上に設けられたフィールド酸化膜と、
    前記Ｎ型カソード領域内に設けられ、前記Ｐ型アノード領域に接続され、前記フィールド酸化膜の下まで延びるＰ型電圧保持領域とを有し、
    前記Ｐ型電圧保持領域は、複数のストライプ状の領域を有し、
    前記Ｐ型半導体基板の前記表面において、前記アノード電極から前記カソード電極に向かう方向とは垂直の方向に沿って、前記複数のストライプ状の領域が互いに平行に並んでいることを特徴とする電力用半導体装置。
  2. 前記Ｐ型コンタクト領域は、前記Ｎ型コンタクト領域よりも前記カソード電極に近い第１のＰ型領域を有することを特徴とする請求項１に記載の電力用半導体装置。
  3. 前記Ｐ型コンタクト領域は、前記Ｎ型コンタクト領域よりも前記カソード電極から離れている第２のＰ型領域を更に有することを特徴とする請求項２に記載の電力用半導体装置。
  4. 前記Ｐ型コンタクト領域は複数の第１のＰ型領域を有し、
    前記Ｎ型コンタクト領域は複数の第１のＮ型領域を有し、
    前記Ｐ型半導体基板の前記表面において、前記アノード電極から前記カソード電極に向かう方向とは垂直の方向に沿って、前記複数の第１のＰ型領域と前記複数の第１のＮ型領域が交互に配置されていることを特徴とする請求項１に記載の電力用半導体装置。
  5. 前記Ｎ型コンタクト領域は、前記複数の第１のＰ型領域及び前記複数の第１のＮ型領域よりも前記カソード電極から離れている第２のＮ型領域を更に有し、
    前記Ｐ型コンタクト領域は、前記第２のＮ型領域よりも前記カソード電極から離れている第２のＰ型領域を更に有することを特徴とする請求項４に記載の電力用半導体装置。
JP2010145346A 2010-06-25 2010-06-25 電力用半導体装置 Active JP5488256B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010145346A JP5488256B2 (ja) 2010-06-25 2010-06-25 電力用半導体装置
US13/018,823 US8362830B2 (en) 2010-06-25 2011-02-01 Power semiconductor device
DE102011075367.2A DE102011075367B4 (de) 2010-06-25 2011-05-05 Leistungshalbleitervorrichtung
CN201110140111.9A CN102299168B (zh) 2010-06-25 2011-05-16 功率用半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010145346A JP5488256B2 (ja) 2010-06-25 2010-06-25 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2012009694A JP2012009694A (ja) 2012-01-12
JP5488256B2 true JP5488256B2 (ja) 2014-05-14

Family

ID=45115903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010145346A Active JP5488256B2 (ja) 2010-06-25 2010-06-25 電力用半導体装置

Country Status (4)

Country Link
US (1) US8362830B2 (ja)
JP (1) JP5488256B2 (ja)
CN (1) CN102299168B (ja)
DE (1) DE102011075367B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11824085B2 (en) 2019-12-25 2023-11-21 Mitsubishi Electric Corporation Semiconductor device comprising a MOSFET having a RESURF region and higher peak impurity concentration diffusion region in the RESURF region

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941188B2 (en) * 2012-03-26 2015-01-27 Infineon Technologies Austria Ag Semiconductor arrangement with a superjunction transistor and a further device integrated in a common semiconductor body
US9040384B2 (en) * 2012-10-19 2015-05-26 Freescale Semiconductor, Inc. High voltage diode
EP3010042B1 (en) * 2013-06-14 2020-04-15 Fuji Electric Co., Ltd. Semiconductor device
JP6244177B2 (ja) * 2013-11-12 2017-12-06 日立オートモティブシステムズ株式会社 半導体装置
US9621058B2 (en) * 2015-01-20 2017-04-11 Infineon Technologies Austria Ag Reducing switching losses associated with a synchronous rectification MOSFET
TWI629785B (zh) * 2016-12-29 2018-07-11 新唐科技股份有限公司 高電壓積體電路的高電壓終端結構
JP6950380B2 (ja) * 2017-09-05 2021-10-13 富士電機株式会社 半導体集積回路
CN110854081B (zh) * 2019-10-08 2022-01-04 深圳市稳先微电子有限公司 片上系统
CN113421922B (zh) * 2021-06-25 2022-05-13 电子科技大学 一种具备栅极自钳位功能的三维igbt及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666280A (en) * 1993-05-07 1997-09-09 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a jet to emulate a bootstrap diode
US5502632A (en) * 1993-05-07 1996-03-26 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
US5373435A (en) * 1993-05-07 1994-12-13 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
JP3519226B2 (ja) * 1996-12-16 2004-04-12 富士電機デバイステクノロジー株式会社 半導体装置
JPH11205112A (ja) * 1998-01-20 1999-07-30 Toshiba Microelectronics Corp 高耐圧パワー集積回路
JP3904725B2 (ja) * 1998-06-02 2007-04-11 松下電器産業株式会社 半導体装置及びその製造方法
JP4610786B2 (ja) * 2001-02-20 2011-01-12 三菱電機株式会社 半導体装置
JP4397602B2 (ja) * 2002-05-24 2010-01-13 三菱電機株式会社 半導体装置
JP2007509592A (ja) * 2003-09-30 2007-04-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積ｖｒｍパワー電界効果トランジスタ用の集積インタフェース回路構造
JP4610941B2 (ja) * 2004-06-18 2011-01-12 三菱電機株式会社 半導体装置
JP4935037B2 (ja) * 2005-02-28 2012-05-23 富士電機株式会社 半導体装置
JP4938307B2 (ja) 2005-12-28 2012-05-23 パナソニック株式会社 スイッチ回路、ダイオード
US7688052B2 (en) * 2006-12-05 2010-03-30 Semiconductor Components Industries, Llc Charge pump circuit and method therefor
US7863877B2 (en) * 2006-12-11 2011-01-04 International Rectifier Corporation Monolithically integrated III-nitride power converter
JP5047653B2 (ja) 2007-03-13 2012-10-10 三菱電機株式会社 半導体装置
US7671638B2 (en) * 2007-06-28 2010-03-02 International Rectifier Corporation Negative N-epi biasing sensing and high side gate driver output spurious turn-on prevention due to N-epi P-sub diode conduction during N-epi negative transient voltage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11824085B2 (en) 2019-12-25 2023-11-21 Mitsubishi Electric Corporation Semiconductor device comprising a MOSFET having a RESURF region and higher peak impurity concentration diffusion region in the RESURF region

Also Published As

Publication number Publication date
US20110316115A1 (en) 2011-12-29
CN102299168A (zh) 2011-12-28
US8362830B2 (en) 2013-01-29
CN102299168B (zh) 2014-01-29
DE102011075367A1 (de) 2011-12-29
DE102011075367B4 (de) 2019-01-24
JP2012009694A (ja) 2012-01-12

Similar Documents

Publication Publication Date Title
JP5488256B2 (ja) 電力用半導体装置
CN108475675B (zh) 半导体装置
US8310007B2 (en) Integrated power supplies and combined high-side plus low-side switches
US7777279B2 (en) Semiconductor device capable of avoiding latchup breakdown resulting from negative variation of floating offset voltage
JP5047653B2 (ja) 半導体装置
US9412732B2 (en) Semiconductor device
JP5229288B2 (ja) 半導体装置およびその制御方法
US8704328B2 (en) High-voltage integrated circuit device
US20150021711A1 (en) Semiconductor device
JP4995873B2 (ja) 半導体装置及び電源回路
CN103038876A (zh) 高压集成电路设备
US20150287715A1 (en) Switching element and a diode being connected to a power source and an inductive load
JP6226101B2 (ja) 半導体集積回路
US9608072B2 (en) Semiconductor device
US7071516B2 (en) Semiconductor device and driving circuit for semiconductor device
US20170133401A1 (en) Semiconductor integrated circuit
JP2011049424A (ja) 半導体デバイス
JP5191514B2 (ja) 半導体装置
JP5138748B2 (ja) 半導体装置
JP5191516B2 (ja) 半導体装置
JP5191515B2 (ja) 半導体装置
JP5550681B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140210

R150 Certificate of patent or registration of utility model

Ref document number: 5488256

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250