CN110854081B - 片上系统 - Google Patents

片上系统 Download PDF

Info

Publication number
CN110854081B
CN110854081B CN201910951179.1A CN201910951179A CN110854081B CN 110854081 B CN110854081 B CN 110854081B CN 201910951179 A CN201910951179 A CN 201910951179A CN 110854081 B CN110854081 B CN 110854081B
Authority
CN
China
Prior art keywords
type
chip
power supply
electrode
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910951179.1A
Other languages
English (en)
Other versions
CN110854081A (zh
Inventor
宋利军
宋朋亮
徐丹蓉
廖伟宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN WINSEMI MICROELECTRONICS CO Ltd
Original Assignee
SHENZHEN WINSEMI MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN WINSEMI MICROELECTRONICS CO Ltd filed Critical SHENZHEN WINSEMI MICROELECTRONICS CO Ltd
Priority to CN201910951179.1A priority Critical patent/CN110854081B/zh
Publication of CN110854081A publication Critical patent/CN110854081A/zh
Application granted granted Critical
Publication of CN110854081B publication Critical patent/CN110854081B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0034Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using reverse polarity correcting or protecting circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开一种片上系统,其中包括电源引脚、接地引脚、防反接单元和储能电容,其中,储能电容通过防反接单元而连接在电源引脚和接地引脚之间,片上系统的电源引脚和接地引脚连接外部电源;其中,当外部电源反接在片上系统的电源引脚与接地引脚之间时,防反接单元截止以避免外部电源的正负极直连;当外部电源的电压低于片上系统的工作电压时,储能电容为片上系统供电。本申请的片上系统设置有防反接单元和储能电容,可以在电源反接时截止电流,以及当外部电源电压过低时为片上系统供电,保证了片上系统的正常工作。

Description

片上系统
技术领域
本申请涉及电子器件技术领域,特别是涉及一种片上系统。
背景技术
片上系统(System on Chip,SOC)是集成电路领域常用的一种技术,目的是将多个具有特定功能的集成电路组合在一个芯片上形成系统或产品,其中包含完成的硬件系统及其承载的嵌入式软件。片上系统在性能、成本、功耗、可靠性,以及生命周期与使用范围等各个方面都有明显的优势。
但是,片上系统也会存在安全性的问题,例如遇到外部电源反接时,片上系统内部可能会形成没有限流器件的回路,过大的电流会烧毁片上系统和外部电源。或者,由于外部电源的内阻导致外部电源的电压无法满足片上系统的工作电压,导致片上系统无法正常工作。
发明内容
本申请提供一种片上系统,以解决现有技术中片上系统存在容易烧毁或无法正常工作的问题。
为解决上述技术问题,本申请提出一种片上系统,包括电源引脚、接地引脚、防反接单元和储能电容,其中,储能电容通过防反接单元而连接在电源引脚和接地引脚之间,片上系统的电源引脚和接地引脚连接外部电源;其中,当外部电源反接在片上系统的电源引脚与接地引脚之间时,防反接单元截止以避免外部电源的正负极直连;当外部电源的电压低于片上系统的工作电压时,储能电容为片上系统供电。
可选的,防反接单元包括:第一二极管,其包括正极和负极,其中,第一二极管的正极作为防反接单元的输入端而连接电源引脚,第一二极管的负极作为防反接单元的输出端而连接储能电容;其中,当外部电源反接在片上系统的电源引脚与接地引脚之间时,第一二极管反向截止以避免外部电源的正负极直连。
可选的,片上系统进一步包括:衬底;N型阱区,形成在衬底内;P型正极区域,形成在N型阱区内;N型负极区域,形成在N型阱区内;第一绝缘层,设置在衬底上;其中,正极设置在P型正极区域之上,负极设置在N型负极区域之上,正极作为防反接单元的输入端,连接电源引脚,负极作为防反接单元的输出端,连接储能电容。
可选的,片上系统进一步包括:电容上极板、电容下极板和第二绝缘层,其中,电容下极板设置在第一绝缘层上,第二绝缘层设置在电容下极板上,电容上极板设置在第二绝缘层上;其中,电容上极板作为储能电容的输入端连接第一二极管的负极,电容下极板作为储能电容的输出端连接接地引脚。
可选的,防反接单元包括:第一三极管,其包括基极、集电极和发射极,其中,第一三极管的集电极作为防反接单元的输入端而连接电源引脚,第一三极管的发射极作为防反接单元的输出端而连接储能电容,第一三极管的基极连接电源引脚以在片上系统正常工作时使第一三极管导通;其中,第一三极管利用第一三极管的基极和发射极之间形成的发射结,以在外部电源反接在片上系统的电源引脚与接地引脚之间时,第一三极管的发射结反向截止以避免外部电源的正负极直连。
可选的,片上系统进一步包括:衬底;N型阱区,形成在衬底内;P型基区域,形成在N型阱区内;N型发射区域,形成在P型基区域内;N型掺杂区域,形成在N型阱区内;第一绝缘层,设置在衬底上;发射极设置在N型发射区域之上,基极设置在P型基区域之上,集电极设置在N型掺杂区域之上;集电极作为防反接单元的输入端,连接电源引脚,基极连接电源引脚,而发射极作为防反接单元的输出端,连接储能电容。
可选的,片上系统进一步包括:电容上极板、电容下极板和第二绝缘层,其中,电容下极板设置在第一绝缘层上,第二绝缘层设置在电容下极板上,电容上极板设置在第二绝缘层上;其中,电容上极板作为储能电容的输入端连接第一三极管的发射极,电容下极板作为储能电容的输出端连接接地引脚。
可选的,片上系统还包括:防静电单元,防静电单元通过防反接单元而连接在电源引脚和接地引脚之间,其中,当片上系统正常工作时,防静电单元藉由导通的防静电单元而对电源引脚执行静电保护。
可选的,防静电单元包括:第一N型场效应晶体管,包括栅极、第一源漏极、第二源漏极、基底极,其中,第一N型场效应晶体管的栅极与第二源漏极连接在接地引脚,第二源漏极与基底极连接在一起,第一源漏极连接至防静电单元的输出端,第一N型场效应晶体管藉由PN结而在第一源漏极与基底极之间形成反置的第二二极管;其中,当片上系统的电源引脚接收到静电电压,静电电压藉由导通的防静电单元而击穿第一N型场效应晶体管的反置的第二二极管,以对电源引脚进行静电保护。
可选的,片上系统进一步包括:P型衬底;P型阱区,形成在P型衬底内;第一N型源漏区域,形成在P型阱区内;第二N型源漏区域,形成在P型阱区内;P型重掺杂区,形成在P型阱区内;第一绝缘层,设置在衬底上;其中,第一N型场效应晶体管的第一源漏极设置在第一N型源漏区域上,以作为防静电单元的输入端以连接防反接单元的输出端,第一N型场效应晶体管的第二源漏极设置在第二N型源漏区域上;第一N型场效应晶体管的栅极设置在第一绝缘层上且位于第一N型源漏区域与第二N型源漏区域之间,而第一N型场效应晶体管的基底极设置在P型重掺杂区上;其中,第一N型场效应晶体管的栅极、第二源漏极和基底极分别连接接地引脚。
本申请公开一种片上系统,其中包括电源引脚、接地引脚、防反接单元和储能电容,其中,储能电容通过防反接单元而连接在电源引脚和接地引脚之间,片上系统的电源引脚和接地引脚连接外部电源;其中,当外部电源反接在片上系统的电源引脚与接地引脚之间时,防反接单元截止以避免外部电源的正负极直连;当外部电源的电压低于片上系统的工作电压时,储能电容为片上系统供电。本申请的片上系统设置有防反接单元和储能电容,可以在电源反接时截止电流,以及当外部电源电压过低时为偏上系统供电,保证了片上系统的正常工作。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请片上系统一实施例的电路示意图;
图2是本申请片上系统另一实施例的电路示意图;
图3是图2中片上系统电路图对应的结构示意图;
图4是本申请片上系统另一实施例的电路示意图;
图5是图4中片上系统电路图对应的结构示意图;
图6是本申请片上系统另一实施例的电路示意图;
图7是图6中片上系统电路图对应的结构示意图。
具体实施方式
为使本领域的技术人员更好地理解本申请的技术方案,下面结合附图和具体实施方式对发明所提供的一种片上系统进一步详细描述。
本申请提供了一种片上系统,请参阅图1,图1是本申请片上系统一实施例的电路示意图。片上系统100包括电源引脚VDD、接地引脚GND、防反接单元11和储能电容C1和其他电路。
片上系统100中的其他电路可以包括其他功能性的电路,例如控制电路、通讯电路、显示电路等。具有功能性电路的片上系统100可以执行对应的功能。本申请不对片上系统100中的功能性的电路进行限定。本领域的技术人员可以根据需要在片上系统中设置其他电路。
储能电容C1可以通过防反接单元11而连接在电源引脚VDD和接地引脚GND之间,片上系统100的电源引脚VDD和接地引脚GND可以连接外部电源200,即片上系统100的电源引脚VDD连接外部电源200的正极,片上系统100的接地引脚GND连接外部电源200的负极。
具体的,防反接单元11的输入端连接电源引脚VDD,防反接单元11的输出端连接储能电容C1的一端和其他电路,储能电容C1的另一端连接接地引脚GND。
当外部电源200反接在片上系统100的电源引脚VDD和接地引脚GND时,即外部电源200的正极连接片上系统100的接地引脚GND,外部电源200的负极连接片上系统100的电源引脚200时,防反接单元11可以截止片上系统100的电流,以避免反接的外部电源200藉由其他电路导通而使外部电源200的正负极直连,产生大电流从而烧毁片上系统100和外部电源200。
在本实施例中,外部电源200可以为各种电池,例如蓄电池、干性电池、锂电池等。
由于电池存在内阻,电池内阻可能会导致电池电压瞬间过低,导致外部电源200的输出电压无法满足片上系统100的最低工作电压,因此本实施例的片上芯片100中还设置有储能电容C1,保护片上系统100的正常工作。
例如,当外部电源200电压高于或等于片上系统100的工作电压,外部电源200可以为片上系统100供电,此时储能电容C1进入充电模式;而当外部电源200电压低于片上系统100的工作电压,储能电容C1进入放电模式,储能电容C1可以为片上系统100供电,从而保证了片上系统100的正常工作。
此外,防反接单元11和储能电容C1还可以起到滤波的作用,进一步保证片上系统100的正常工作。
本申请公开一种片上系统,其中包括电源引脚、接地引脚、防反接单元和储能电容,其中,储能电容通过防反接单元而连接在电源引脚和接地引脚之间,片上系统的电源引脚和接地引脚连接外部电源;其中,当外部电源反接在片上系统的电源引脚与接地引脚之间时,防反接单元截止以避免外部电源的正负极直连;当外部电源的电压低于片上系统的工作电压时,储能电容为片上系统供电。本申请的片上系统设置有防反接单元和储能电容,可以在电源反接时截止电流,以及当外部电源电压过低时为偏上系统供电,保证了片上系统的正常工作。
请参阅图2,图2是本申请片上系统另一实施例的电路示意图。在本实施例中,防反接单元11包括第一二极管D1。第一二极管D1包括正极和负极,第一二极管D1的正极作为防反接单元11的输入端而连接电源引脚VDD,第一二极管D1的负极作为防反接单元11的输出端而连接储能电容C1和其他电路。
当外部电源200反接在片上系统100的电源引脚VDD和接地引脚GND时,即外部电源200的正极连接片上系统100的接地引脚GND,外部电源200的负极连接片上系统100的电源引脚200时,第一二极管D1反向截止,片上系统100和外部电源200无法形成电流回路,从而避免外部电源200的正负极直连产生大电流,烧毁片上系统100和外部电源200。
参阅图2和图3,图3是图2中片上系统电路图对应的结构示意图。片上系统100进一步包括衬底12、N型阱区131、P型正极区域141、N型负极区域151和第一绝缘层17。
衬底12可以为P型衬底也可以为N型衬底,在本实施例中选择P型衬底。N型阱区131可以形成在P型衬底12内。P型正极区域141和N型负极区域151可以形成在N型阱区131内,P型正极区域141和N型负极区域151可以相接触并且在两者的交界处形成一个PN结。
第一绝缘层17可以设置在P型衬底12上,第一绝缘层17可以对应P型正极区域141和N型负极区域151设置有开孔,第一二极管D1的正极可以设置在P型正极区域141之上并与P型正极区域141连接,第一二极管D1的负极可以设置在N型负极区域151之上并与N型负极区域151连接。
第一二极管D1的正极可以作为防反接单元11的输入端,连接电源引脚VDD,第一二极管D1的负极可以作为防反接单元11的输出端,连接储能电容C1和其他电路。
此外,片上系统100进一步包括电容上极板181、电容下极板182和第二绝缘层19。电容下极板182可以设置在第一绝缘层17上,第二绝缘层19可以设置在电容下极板182上,电容上极板181可以设置在第二绝缘层19上。
电容上极板181可以作为储能电容C1的输入端连接第一二极管D1的负极,电容下极板182可以作为储能电容C1的输出端连接接地引脚GND。当外部电源200满足片上系统100的最低工作电压时,外部电源200可以给片上系统100供电,储能电容C1进入充电模式;当外部电源200不能满足片上系统100的最低工作电压时,储能电容C1可以给片上系统100供电,此时储能电容C1进入放电模式。
请参阅图4,图4是本申请片上系统另一实施例的电路示意图。本实施例中防反接单元11包括第一三极管V1,第一三极管V1包括基极b、集电极c和发射极e。
第一三极管V1的集电极c可以作为防反接单元11的输入端而连接电源引脚VDD,第一三极管V1的发射极e可以作为防反接单元11的输出端而连接储能电容C1,第一三极管V1的基极b可以连接电源引脚VDD,以在片上系统100正常工作时使第一三极管V1导通。
第一三极管V1可以利用第一三极管V1的基极b和发射极e之间形成的发射结,以在外部电源200反接在片上系统100的电源引脚VDD和接地引脚GND之间时,第一三极管V1的发射结反向截止,可以避免外部电源200的正负极直连产生大电流导致片上系统100和外部电源200烧毁。
参阅图4和图5,图5是图4中片上系统电路图对应的结构示意图。片上系统进一步包括衬底12、N型阱区131、P型基区域142、N型发射区域152、N型掺杂区域16和第一绝缘层17。
衬底12可以为P型衬底或者N型衬底,在本实施例中可以选择P型衬底。N型阱区131可以形成在P型衬底12内,P型基区域142可以形成在N型阱区131内,N型发射区域152可以形成在P型基区域142内,N型掺杂区域16可以形成在N型阱区131内。
第一绝缘层17可以设置在P型衬底12上,并且第一绝缘层17对应P型基区域142、N型发射区域152和N型掺杂区域16设置有开孔,第一三极管V1的发射极e可以设置在N型发射区域152之上并与N型发射区域152连接,第一三极管V1的基极b可以设置在P型基区域142之上并与P型基区域142连接,第一三极管V1的集电极c可以设置在N型掺杂区域16之上并与N型掺杂区域16连接。
第一三极管V1的集电极c可以作为防反接单元11的输入端,连接电源引脚VDD;第一三极管V1的基极b可以连接电源引脚VDD;第一三极管V1的发射极e可以作为防反接单元11的输出端,连接储能电容C1。
进一步的,片上系统100可以进一步包括电容上极板181、电容下极板182和第二绝缘层19。电容下极板182可以设置在第一绝缘层17上,第二绝缘层19可以设置在电容下极板182上,电容上极板181可以设置在第二绝缘层19上。
其中,电容上极板181可以作为储能电容C1的输入端连接第一三极管V1的发射极e,电容下极板182可以作为储能电容C1的输出端连接接地引脚GND。当外部电源200满足片上系统100的最低工作电压时,外部电源200可以给片上系统100供电,储能电容C1进入充电模式;当外部电源200不能满足片上系统100的最低工作电压时,储能电容C1可以给片上系统100供电,此时储能电容C1进入放电模式。
请参阅图6,图6是本申请片上系统另一实施例的电路示意图。片上系统100还可以包括防静电单元20,防静电单元20可以通过防反接单元11而连接在电源引脚VDD和接地引脚GND之间。当片上系统100正常工作时,防静电单元20可以藉由导通的防静电单元20而对电源引脚VDD执行静电保护。
本实施例可以与上述实施例的防反接单元11相结合,防反接单元11可以为第一二极管D1或者第一三极管V1,在本实施例中的防反接单元11为第一三极管V1。
本实施例中的防静电单元20可以为第一N型场效应晶体管Q1。第一N型场效应晶体管Q1可以包括栅极g、第一源漏极d、第二源漏极s和基底极b。第一N型场效应晶体管Q1的栅极g可以与第二源漏极s连接在接地引脚GND,第一N型场效应晶体管Q1的第二源漏极s可以与基底极b连接在一起,第一N型场效应晶体管Q1的第一源漏极d可以连接至防反接单元11的输出端,第一N型场效应晶体管Q1可以藉由PN结而在第一源漏极d与基底极b之间形成反置的第二二极管D2。
当片上系统100的电源引脚VDD接收到静电电压时,静电电压可以藉由导通的防静电单元20而击穿第一N型场效应晶体管Q1的反置的第二二极管D2,将静电电压释放至地面,以对电源引脚VDD进行静电保护。
结合图6和图7,图7是图6中片上系统电路图对应的结构示意图。片上系统100可以包括P型衬底12、P型阱区132、第一N型源漏极区域143、第二N型源漏极区域153、P型重掺杂区161和第一绝缘层17。
P型阱区132可以形成在P型衬底12内。第一N型源漏区域143可以形成在P型阱区132内,第二N型源漏区域153可以形成在P型阱区132内。P型重掺杂区161可以形成在P型阱区132内。第一绝缘层17可以为氧化物层,设置在P型衬底12上。
第一绝缘层17对应第一N型源漏极区域143、第二N型源漏极区域153和P型重掺杂区161设置有开孔,以使第一N型场效应晶体管Q1的第一源漏极d设置在第一N型源漏区域143之上并与第一N型源漏区域143直接接触;第一N型场效应晶体管Q1的第二源漏极s设置在第二N型源漏区域153之上并与第二N型源漏区域153直接接触;第一N型场效应晶体管Q1的基底极b设置在P型重掺杂区161上并与P型重掺杂区161连接。第一N型场效应晶体管Q1的栅极g可以设置在第一绝缘层17上,且位于第一N型源漏区域143与第二N型源漏区域153之间。
第一N型场效应晶体管Q1的第一源漏极d可以作为防静电单元20的输入端连接防反接单元11的输出端,第一N型场效应晶体管Q1的栅极g、第二源漏极s和基底极b可以分别连接接地引脚GND。
可以理解的是,此处所描述的具体实施例仅用于解释本申请,而非对本申请的限定。另外为了便于描述,附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (6)

1.一种片上系统,其特征在于,包括电源引脚、接地引脚、防反接单元和储能电容,其中,所述储能电容通过所述防反接单元而连接在所述电源引脚和所述接地引脚之间,所述片上系统的所述电源引脚和所述接地引脚连接外部电源;
所述防反接单元包括:
第一二极管,其包括正极和负极,其中,所述第一二极管的所述正极作为所述防反接单元的输入端而连接所述电源引脚,所述第一二极管的所述负极作为所述防反接单元的输出端而连接所述储能电容;
其中,当所述外部电源反接在所述片上系统的所述电源引脚与所述接地引脚之间时,所述第一二极管反向截止以避免所述外部电源的正负极直连;当所述外部电源的电压低于所述片上系统的工作电压时,所述储能电容为所述片上系统供电;
所述片上系统进一步包括:
衬底;
N型阱区,形成在所述衬底内;
P型正极区域,形成在所述N型阱区内;
N型负极区域,形成在所述N型阱区内;
第一绝缘层,设置在所述衬底上;
其中,所述正极设置在所述P型正极区域之上,所述负极设置在所述N型负极区域之上,所述正极作为所述防反接单元的输入端,连接所述电源引脚,所述负极作为所述防反接单元的输出端,连接所述储能电容;
所述片上系统进一步包括:
电容上极板、电容下极板和第二绝缘层,其中,所述电容下极板设置在所述第一绝缘层上,所述第二绝缘层设置在所述电容下极板上,所述电容上极板设置在所述第二绝缘层上;
其中,所述电容上极板作为所述储能电容的输入端连接所述第一二极管的所述负极,所述电容下极板作为所述储能电容的输出端连接所述接地引脚;
所述片上系统还包括:
防静电单元,所述防静电单元通过所述防反接单元而连接在所述电源引脚和所述接地引脚之间,其中,当所述片上系统正常工作时,所述防静电单元藉由导通的所述防静电单元而对所述电源引脚执行静电保护。
2.根据权利要求1所述的片上系统,其特征在于,所述防静电单元包括:
第一N型场效应晶体管,包括栅极、第一源漏极、第二源漏极、基底极,其中,所述第一N型场效应晶体管的所述栅极与所述第二源漏极连接在所述接地引脚,所述第二源漏极与所述基底极连接在一起,所述第一源漏极连接至所述防反接单元的输出端,所述第一N型场效应晶体管藉由PN结而在所述第一源漏极与所述基底极之间形成反置的第二二极管;
其中,当所述片上系统的所述电源引脚接收到静电电压,所述静电电压藉由导通的所述防静电单元而击穿所述第一N型场效应晶体管的反置的所述第二二极管,以对所述电源引脚进行静电保护。
3.根据权利要求2所述的片上系统,其特征在于,所述片上系统进一步包括:
P型衬底;
P型阱区,形成在所述P型衬底内;
第一N型源漏区域,形成在所述P型阱区内;
第二N型源漏区域,形成在所述P型阱区内;
P型重掺杂区,形成在所述P型阱区内;
第一绝缘层,设置在所述衬底上;
其中,所述第一N型场效应晶体管的第一源漏极设置在所述第一N型源漏区域上,以作为所述防静电单元的输入端以连接所述防反接单元的输出端,所述第一N型场效应晶体管的所述第二源漏极设置在所述第二N型源漏区域上;所述第一N型场效应晶体管的所述栅极设置在所述第一绝缘层上且位于所述第一N型源漏区域与所述第二N型源漏区域之间,而所述第一N型场效应晶体管的所述基底极设置在所述P型重掺杂区上;
其中,第一N型场效应晶体管的所述栅极、所述第二源漏极和所述基底极分别连接所述接地引脚。
4.一种片上系统,其特征在于,包括电源引脚、接地引脚、防反接单元和储能电容,其中,所述储能电容通过所述防反接单元而连接在所述电源引脚和所述接地引脚之间,所述片上系统的所述电源引脚和所述接地引脚连接外部电源;
其中,当所述外部电源反接在所述片上系统的所述电源引脚与所述接地引脚之间时,所述防反接单元截止以避免所述外部电源的正负极直连;当所述外部电源的电压低于所述片上系统的工作电压时,所述储能电容为所述片上系统供电;
所述防反接单元包括:
第一三极管,其包括基极、集电极和发射极,其中,所述第一三极管的所述集电极作为所述防反接单元的输入端而连接所述电源引脚,所述第一三极管的所述发射极作为所述防反接单元的输出端而连接所述储能电容,所述第一三极管的所述基极连接所述电源引脚以在所述片上系统正常工作时使所述第一三极管导通;
其中,所述第一三极管利用所述第一三极管的所述基极和所述发射极之间形成的发射结,以在所述外部电源反接在所述片上系统的所述电源引脚与所述接地引脚之间时,所述第一三极管的所述发射结反向截止以避免所述外部电源的正负极直连;
所述片上系统进一步包括:
衬底;
N型阱区,形成在所述衬底内;
P型基区域,形成在所述N型阱区内;
N型发射区域,形成在所述P型基区域内;
N型掺杂区域,形成在所述N型阱区内;
第一绝缘层,设置在所述衬底上;
所述发射极设置在所述N型发射区域之上,所述基极设置在所述P型基区域之上,所述集电极设置在所述N型掺杂区域之上;
所述集电极作为所述防反接单元的输入端,连接所述电源引脚,所述基极连接所述电源引脚,而所述发射极作为所述防反接单元的输出端,连接所述储能电容;
所述片上系统进一步包括:
电容上极板、电容下极板和第二绝缘层,其中,所述电容下极板设置在所述第一绝缘层上,所述第二绝缘层设置在所述电容下极板上,所述电容上极板设置在所述第二绝缘层上;
其中,所述电容上极板作为所述储能电容的输入端连接所述第一三极管的所述发射极,所述电容下极板作为所述储能电容的输出端连接所述接地引脚;
所述片上系统还包括:
防静电单元,所述防静电单元通过所述防反接单元而连接在所述电源引脚和所述接地引脚之间,其中,当所述片上系统正常工作时,所述防静电单元藉由导通的所述防静电单元而对所述电源引脚执行静电保护。
5.根据权利要求4所述的片上系统,其特征在于,所述防静电单元包括:
第一N型场效应晶体管,包括栅极、第一源漏极、第二源漏极、基底极,其中,所述第一N型场效应晶体管的所述栅极与所述第二源漏极连接在所述接地引脚,所述第二源漏极与所述基底极连接在一起,所述第一源漏极连接至所述防反接单元的输出端,所述第一N型场效应晶体管藉由PN结而在所述第一源漏极与所述基底极之间形成反置的第二二极管;
其中,当所述片上系统的所述电源引脚接收到静电电压,所述静电电压藉由导通的所述防静电单元而击穿所述第一N型场效应晶体管的反置的所述第二二极管,以对所述电源引脚进行静电保护。
6.根据权利要求5所述的片上系统,其特征在于,所述片上系统进一步包括:
P型衬底;
P型阱区,形成在所述P型衬底内;
第一N型源漏区域,形成在所述P型阱区内;
第二N型源漏区域,形成在所述P型阱区内;
P型重掺杂区,形成在所述P型阱区内;
第一绝缘层,设置在所述衬底上;
其中,所述第一N型场效应晶体管的第一源漏极设置在所述第一N型源漏区域上,以作为所述防静电单元的输入端以连接所述防反接单元的输出端,所述第一N型场效应晶体管的所述第二源漏极设置在所述第二N型源漏区域上;所述第一N型场效应晶体管的所述栅极设置在所述第一绝缘层上且位于所述第一N型源漏区域与所述第二N型源漏区域之间,而所述第一N型场效应晶体管的所述基底极设置在所述P型重掺杂区上;
其中,第一N型场效应晶体管的所述栅极、所述第二源漏极和所述基底极分别连接所述接地引脚。
CN201910951179.1A 2019-10-08 2019-10-08 片上系统 Active CN110854081B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910951179.1A CN110854081B (zh) 2019-10-08 2019-10-08 片上系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910951179.1A CN110854081B (zh) 2019-10-08 2019-10-08 片上系统

Publications (2)

Publication Number Publication Date
CN110854081A CN110854081A (zh) 2020-02-28
CN110854081B true CN110854081B (zh) 2022-01-04

Family

ID=69596360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910951179.1A Active CN110854081B (zh) 2019-10-08 2019-10-08 片上系统

Country Status (1)

Country Link
CN (1) CN110854081B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299168A (zh) * 2010-06-25 2011-12-28 三菱电机株式会社 功率用半导体装置
CN203289317U (zh) * 2013-04-27 2013-11-13 上海采埃孚转向系统有限公司 一种用于电动助力转向系统的网关电源电路
CN103824855A (zh) * 2014-03-20 2014-05-28 绍兴光大芯业微电子有限公司 具有电源反接保护功能的cmos调整集成电路结构
CN104362148A (zh) * 2014-09-18 2015-02-18 成都星芯微电子科技有限公司 基于三极管充电的半导体启动器件及制造工艺

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299168A (zh) * 2010-06-25 2011-12-28 三菱电机株式会社 功率用半导体装置
CN203289317U (zh) * 2013-04-27 2013-11-13 上海采埃孚转向系统有限公司 一种用于电动助力转向系统的网关电源电路
CN103824855A (zh) * 2014-03-20 2014-05-28 绍兴光大芯业微电子有限公司 具有电源反接保护功能的cmos调整集成电路结构
CN104362148A (zh) * 2014-09-18 2015-02-18 成都星芯微电子科技有限公司 基于三极管充电的半导体启动器件及制造工艺

Also Published As

Publication number Publication date
CN110854081A (zh) 2020-02-28

Similar Documents

Publication Publication Date Title
US6236087B1 (en) SCR cell for electrical overstress protection of electronic circuits
US6919603B2 (en) Efficient protection structure for reverse pin-to-pin electrostatic discharge
US7615826B2 (en) Electrostatic discharge protection semiconductor structure
TWI283921B (en) ESD protection unit having low voltage triggered BJT
US6404261B1 (en) Switch circuit and semiconductor switch, for battery-powered equipment
US5932916A (en) Electrostatic discharge protection circuit
US8703547B2 (en) Thyristor comprising a special doped region characterized by an LDD region and a halo implant
CN108520875A (zh) 一种高维持电压npnpn型双向可控硅静电防护器件
CN103427408A (zh) 用于高电压应用的静电放电保护
CN113540070B (zh) 静电保护电路
JP2002118258A (ja) Mosfetおよびそれを用いた保護回路装置
CN110867482B (zh) 一种用于ic芯片的esd保护器件及电子装置
CN113658945B (zh) 静电保护电路
CN110854081B (zh) 片上系统
CN109768041B (zh) 一种基于scr的高维持电压esd器件
CN208189589U (zh) 一种高维持电压npnpn型双向可控硅静电防护器件
CN105975041A (zh) 一种开机按键检测电路
CN112885816A (zh) 静电保护装置
TWI689102B (zh) 半導體裝置及其充電系統
CN110825692A (zh) 片上系统
CN210640240U (zh) 静电保护装置
CN110888517A (zh) 一种片上系统
CN101202280A (zh) 一种scr静电保护器件及其制造方法
CN210926016U (zh) 一种高压静电防护器件和电路
CN110729242B (zh) 一种半导体开关器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant