CN110888517A - 一种片上系统 - Google Patents

Abstract

本申请提供一种片上系统，包括：电源引脚、接地引脚、防静电支路和滤波支路，其中，电源引脚和接地引脚用于连接外部电源，防静电支路和滤波支路分别连接在电源引脚和接地引脚之间；其中，防静电支路包括防静电元件和防反接元件，防静电元件连接接地引脚，且通过防反接元件而连接至电源引脚；当片上系统正常工作时，防静电元件藉由导通的防反接元件而对电源引脚执行静电保护；而当外部电源反接在片上系统的电源引脚与接地引脚之间时，防反接元件截止以避免反接的外部电源藉由防静电元件而使外部电源的正负极直连。本申请在外部电源反接时，防反接元件截止以避免反接的外部电源藉由防静电元件而使外部电源的正负极直连。

Description

一种片上系统

技术领域

本申请涉及电子器件技术领域，特别是涉及一种片上系统。

背景技术

片上系统(System on Chip，SOC)是集成电路领域常用的一种技术，目的是将多个具有特定功能的集成电路组合在一个芯片上形成系统或产品，其中包含完成的硬件系统及其承载的嵌入式软件。片上系统在性能、成本、功耗、可靠性，以及生命周期与使用范围等各个方面都有明显的优势。

但是，片上系统也会存在安全性的问题，例如在遇到电路静电或者外部电源反接。电路中的静电以极高的强度迅速产生，可达几千伏，在很短的时间内可以产生足够的热量熔化片上系统的内部电路，引起不可逆转的损坏。而当外部电源错误反接时，片上系统内部可能会形成没有限流器件的回路，过大的静电能量会烧毁片上系统和外部电源。

发明内容

本申请提供一种片上系统，以解决现有技术中片上系统容易烧毁的问题。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种片上系统，包括：电源引脚、接地引脚、防静电支路和滤波支路，其中，电源引脚和接地引脚用于连接外部电源，防静电支路和滤波支路分别连接在电源引脚和接地引脚之间；其中，防静电支路包括防静电元件和防反接元件，防静电元件连接接地引脚，且通过防反接元件而连接至电源引脚；当片上系统正常工作时，防静电元件藉由导通的防反接元件而对电源引脚执行静电保护；而当外部电源反接在片上系统的电源引脚与接地引脚之间时，防反接元件截止以避免反接的外部电源藉由防静电元件而使外部电源的正负极直连。

可选的，防反接元件包括二极体，而防静电元件包括场效应晶体管，其中，二极体的正极连接电源引脚，二极体的负极连接场效应晶体管的第一源漏极，场效应晶体管的第二源漏极连接接地引脚。

可选的，片上系统进一步包括：P型衬底；第一阱区，形成在P型衬底内；第一P型重掺杂区，形成在第一阱区内；第一N型重掺杂区，形成在第一阱区内；其中，第一P型重掺杂区、第一阱区和第一N型重掺杂区构成二极体，且二极体的正极设置在第一P型重掺杂区之上，而二极体的负极设置在第一N型重掺杂区之上。

可选的，第一阱区为N型阱区，且作为第一阱区的N型阱区形成在P型衬底内。

可选的，第一阱区为P型阱区，且片上系统进一步包括N型阱隔离区，其中，N型阱隔离区形成在P型衬底内，而作为第一阱区的P型阱区形成在N型阱隔离区内。

可选的，场效应晶体管为N型晶体管，而场效应晶体管的栅极连接接地引脚。

可选的，片上系统进一步包括：第二阱区，形成在P型衬底内，第二阱区为P型阱区；第一源漏区，形成在第二阱区内；第二源漏区，形成在第二阱区内；第二P型重掺杂区，形成在第二阱区内；绝缘层，设置在P型衬底上；其中，场效应晶体管的栅极设置在绝缘层上且位于第一源漏区和第二源漏区之间，以构成N型晶体管；场效应晶体管的第一源漏极连接且位于第一源漏区上，场效应晶体管的第二源漏极连接且位于第二源漏区上，而场效应晶体管的基底极连接且位于第二P型重掺杂区上。

可选的，场效应晶体管的第二源漏极与基底极连接在一起。

可选的，滤波支路包括串联在电源引脚与接地引脚的电阻和电容。

可选的，防反接元件包括第一二极体，而防静电元件包括第二二极体，其中，第一二极体的正极连接电源引脚，第一二极体的负极连接第二二极体的负极，而第二二极体的正极连接接地引脚。

本申请的有益效果是：区别于现有技术的情况，本申请提供一种片上系统，该片上系统包括：电源引脚、接地引脚、防静电支路和滤波支路，其中，电源引脚和接地引脚用于连接外部电源，防静电支路和滤波支路分别连接在电源引脚和接地引脚之间；其中，防静电支路包括防静电元件和防反接元件，防静电元件连接接地引脚，且通过防反接元件而连接至电源引脚；当片上系统正常工作时，防静电元件藉由导通的防反接元件而对电源引脚执行静电保护；而当外部电源反接在片上系统的电源引脚与接地引脚之间时，防反接元件截止以避免反接的外部电源藉由防静电元件而使外部电源的正负极直连。本申请的片上系统设置有防静电支路和滤波支路，其中，防静电支路包括防静电元件和防反接元件，外部电源反接在片上系统的电源引脚与接地引脚之间时，防反接元件截止以避免反接的外部电源藉由防静电元件而使外部电源的正负极直连，保护了片上系统和电源不被烧毁。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：

图1是本申请片上系统一实施例的电路示意图；

图2是本申请片上系统另一实施例的电路示意图；

图3是图2中片上系统电路图对应的第一结构示意图；

图4是图2中片上系统电路图对应的第二结构示意图；

图5是图2中片上系统电路图对应的第三结构示意图；

图6是图2中片上系统电路图对应的第四结构示意图；

图7是图2中片上系统电路图对应的第五结构示意图；

图8是本申请片上系统又一实施例的电路示意图；

图9是图8中片上系统电路图对应的结构示意图；

图10是本申请片上系统再一实施例的电路示意图；

图11是图10中片上系统电路图对应的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请提出了一种片上系统100(System on Chip，SoC)，请参阅图1，图1是本申请片上系统一实施例的电路示意图。

该片上系统100包括：电源引脚VDD、接地引脚GND、防静电支路110和滤波支路120。

防静电元件111和防反接元件112构成防静电支路110，防静电支路110可以实现对片上系统100的保护，防止过大的静电能量烧毁片上系统100。片上系统100中的其他电路可以包括其他功能性的电路，例如控制电路、通讯电路、显示电路等。具有功能性电路的片上系统100可以执行对应的功能。本申请不对片上系统100中的功能性的电路进行限定。本领域的技术人员可以根据需要在片上系统100中设置其他电路。

其中，片上系统100的电源引脚VDD和接地引脚GND用于连接外部电源200，防静电支路110和滤波支路120分别连接在电源引脚VDD和接地引脚GND之间。其中，防静电支路110包括防静电元件111和防反接元件112，防静电元件111连接接地引脚GND，且通过防反接元件112而连接至电源引脚VDD。

当片上系统100正常工作时，防静电元件111可以藉由导通的防反接元件112而对电源引脚VDD执行静电保护。而当外部电源200反接在片上系统100的电源引脚VDD与接地引脚GND之间时，即当外部电源200的正极连接片上系统100的接地引脚GND，外部电源200的负极连接片上系统100的电源引脚VDD时，防反接元件112截止以避免反接的外部电源200藉由防静电元件111而使外部电源200的正负极直连，进而避免产生过大的静电能量从而烧毁片上系统100和外部电源200。

在本实施例中，外部电源200可以为各类电池，例如蓄电池、干性电池、锂电池等。

区别于现有技术的情况，本申请提供一种片上系统，该片上系统包括：电源引脚、接地引脚GND、防静电支路和滤波支路，其中，电源引脚和接地引脚GND用于连接外部电源，防静电支路和滤波支路分别连接在电源引脚和接地引脚GND之间。其中，防静电支路包括防静电元件和防反接元件，防静电元件连接接地引脚GND，且通过防反接元件而连接至电源引脚。当片上系统正常工作时，防静电元件藉由导通的防反接元件而对电源引脚执行静电保护。而当外部电源反接在片上系统的电源引脚与接地引脚GND之间时，防反接元件截止以避免反接的外部电源藉由防静电元件而使外部电源的正负极直连。本申请的片上系统设置有防静电支路和滤波支路，其中，防静电支路包括防静电元件和防反接元件，外部电源反接在片上系统的电源引脚与接地引脚GND之间时，防反接元件截止以避免反接的外部电源藉由防静电元件而使外部电源的正负极直连，保护了片上系统和电源不被烧毁。

请参阅图2-3，图2是本申请片上系统另一实施例的电路示意图，图3是图2中片上系统电路图对应的第一结构示意图。防反接元件112可以包括二极体D，而防静电元件111可以包括场效应晶体管Q。

场效应晶体管Q可以包括：第一源漏极d和第二源漏极s。其中，二极体D正极可以连接电源引脚VDD，场效应晶体管Q的第一源漏极d作为防静电元件111的输入端而连接二极体D负极，场效应晶体管Q的第二源漏极s作为防静电元件111的输出端而连接接地引脚GND。

在片上系统100正常工作时，防静电元件111藉由导通的防反接元件112而对电源引脚VDD执行静电保护。而当外部电源200反接在片上系统100的电源引脚VDD与接地引脚GND之间时，反接的外部电源200虽然可以导通场效应晶体管Q，但是却被二极体D截止，从而避免反接的外部电源200藉由防静电元件111而使外部电源200的正负极直连。

继续参阅图2和图3，片上系统100进一步包括：P型衬底130、第一阱区141、第一P型重掺杂区151以及第一N型重掺杂区160。

第一阱区141可以形成在P型衬底130内，第一P型重掺杂区151可以形成在第一阱区141内，第一N型重掺杂区160可以形成在第一阱区141内。

其中，第一P型重掺杂区151、第一阱区141和第一N型重掺杂区160构成二极体D。二极体D正极设置在第一P型重掺杂区151之上并连接电源引脚VDD；而二极体D负极设置在第一N型重掺杂区160之上。

具体地，第一P型重掺杂区151、第一阱区141和第一N型重掺杂区160构成二极体D，当外部电源200反接在片上系统100的电源引脚VDD与接地引脚GND之间时，反接的外部电源200虽然可以导通场效应晶体管Q，但是却被二极体D截止，从而避免反接的外部电源200藉由防静电元件111而使外部电源200的正负极直连。

参阅图4，图4是图2中片上系统电路图对应的第二结构示意图。在一实施例中，上述实施例中的第一阱区141可以为N型阱区，且作为第一阱区141的N型阱区(即N-well)形成在P型衬底130内。

参阅图5，图5是图2中片上系统电路图对应的第三结构示意图。在另一实施例中，上述实施例中的第一阱区141可以为P型阱区(即P-well)，且片上系统100进一步包括N型阱隔离区143(即HvN-well)，其中，N型阱隔离区143形成在P型衬底130内，而作为第一阱区141的P型阱区形成在N型阱隔离区143内。

参阅图6和图7，图6是图2中片上系统电路图对应的第四结构示意图，图7是图2中片上系统电路图对应的第五结构示意图。场效应晶体管Q可以为N型晶体管Q，而N型晶体管Q的栅极g连接接地引脚GND。

具体地，N型晶体管Q可以包括栅极g、第一源漏极d、第二源漏极s。其中，N型晶体管Q的第一源漏极d可以作为防静电元件111的输入端，进而连接设置在第一N型重掺杂区160上的二极体D负极。N型晶体管Q的第二源漏极s可以作为防静电元件111的输出端，进而连接接地引脚GND。N型晶体管Q的栅极g可以连接接地引脚GND，进而设置在第一P型重掺杂区151上的二极体D正极连接电源引脚VDD，以在片上系统100正常工作时，防静电元件111可以藉由导通的防反接元件112而对电源引脚VDD执行静电保护。

当外部电源200反接在片上系统100的电源引脚VDD与接地引脚GND之间时，反接的外部电源200虽可导通N型晶体管Q，但是被二极体D截止，从而避免反接的外部电源200藉由防静电元件111而使外部电源200的正负极直连，进而避免产生过大的静电能量从而烧毁片上系统100和外部电源200。

继续参阅图6和图7，片上系统100进一步包括：第二阱区142、第一源漏区161、第二源漏区162、第二P型重掺杂区152以及绝缘层171。

第二阱区142，可以形成在P型衬底130内，第二阱区142为P型阱区(即P-well)。第一源漏区161，可以形成在第二阱区142内。第二源漏区162，可以形成在第二阱区142内。第二P型重掺杂区152，可以形成在第二阱区142内。绝缘层171可以为氧化物层，设置在P型衬底130上。

其中，场效应晶体管Q的栅极g设置在绝缘层171上且位于第一源漏区161和第二源漏区162之间，以构成N型晶体管Q。

绝缘层171对应第一源漏区161、第二源漏区162、第二P型重掺杂区152可以设置有开孔，以使N型晶体管Q的第一源漏极d设置在第一源漏区161上并与第一源漏区161连接，N型晶体管Q的第二源漏极s设置在第二源漏区162上并与第二源漏区162连接，而场效应晶体管Q的基底极b设置在第二P型重掺杂区152上并与第二P型重掺杂区152连接。N型晶体管Q的栅极g可以设置在绝缘层171上，且位于第一源漏区161与第二源漏区162之间。N型晶体管Q的基底极b可以浮接。

其中，N型晶体管Q的第一源漏极d可以作为防静电元件111的输入端而连接二极体D负极，N型晶体管Q的第二源漏极s可以作为防静电元件111的输出端而连接接地引脚GND，N型晶体管Q的栅极g可以连接接地引脚GND，而二极体D正极连接电源引脚VDD，以在片上系统100正常工作时，防静电元件111可以藉由导通的防反接元件112而对电源引脚VDD执行静电保护。当外部电源200反接在片上系统100的电源引脚VDD与接地引脚GND之间时，反接的外部电源200虽然可以导通N型晶体管Q，但是却被二极体D截止，从而避免反接的外部电源200藉由防静电元件111而使外部电源200的正负极直连，进而避免产生过大的静电能量从而烧毁片上系统100和外部电源200。

其中，场效应晶体管Q的第二源漏极s与基底极b连接在一起。

具体的，场效应晶体管Q的第一源漏极d可以作为防静电元件111的输入端而连接二极体D负极，场效应晶体管Q的第二源漏极s可以作为防静电元件111的输出端而连接接地引脚GND，场效应晶体管Q的栅极g连接在接地引脚GND，第二源漏极s与基底极b连接在一起，场效应晶体管Q藉由PN结而在第一源漏极d与基底极b之间形成反置的二极体。

当片上系统100的电源引脚VDD接收到静电电压，静电电压藉由导通的防反接元件112而击穿场效应晶体管Q的反置的二极体，将静电电压释放至地面，以对电源引脚VDD进行静电保护。

请参阅图8，图8是本申请片上系统又一实施例的电路示意图。防反接元件112可以包括第一二极体D1，而防静电元件111可以包括第二二极体D2。

其中，第一二极体D1的正极可以连接电源引脚VDD，第二二极体D2的负极可以作为防静电元件111的输入端而连接第一二极体D1的负极，第二二极体D2的正极可以作为防静电元件111的输出端而连接接地引脚GND。

当片上系统100的电源引脚VDD接收到静电电压，静电电压藉由导通的防反接元件112而击穿第二二极体D2，将静电电压释放至地面，以对电源引脚VDD进行静电保护。

请参阅图9，图9是图8中片上系统电路图对应的结构示意图。片上系统100进一步包括：P型衬底130、N型阱隔离区143(即HvN-well)，、第一P型阱区144(即P-well)、第一P型重掺杂区151、第一N型重掺杂区160、第二P型阱区145(即P-well)、第二P型重掺杂区152以及第二N型重掺杂区161。

N型阱隔离区143形成在P型衬底130内，第一P型阱区144形成在N型阱隔离区143内。第一P型重掺杂区151、第一N型重掺杂区160形成在第一P型阱区144内。第一P型重掺杂区151、第一P型阱区144和第一N型重掺杂区160构成第一二极体D1。第一二极体D1正极设置在第一P型重掺杂区151之上并连接电源引脚VDD，而第一二极体D1负极设置在第一N型重掺杂区160之上。

第二P型阱区145形成在P型衬底130内，第二P型重掺杂区152、第二N型重掺杂区161形成在第二P型阱区145内。第二P型重掺杂区152、第二P型阱区145和第二N型重掺杂区161构成第二二极体D2。而第二二极体D2负极设置在第二N型重掺杂区161之上并连接设置在第一N型重掺杂区160上的第一二极体D1负极，第二二极体D2正极设置在第二P型重掺杂区152之上并连接接地引脚GND。

请参阅图10，图10是本申请片上系统再一实施例的电路示意图。滤波支路120包括串联在电源引脚VDD与接地引脚GND的电阻121和电容122。

电阻121的一端连接电源引脚VDD，电阻121的另一端连接电容122的一端，电容122的另一端连接接地引脚GND。电阻121和电容122可以稳定电路电压，保证片上系统100的正常工作。例如在电池内阻导致电池电压瞬间过低，低于片上系统100的工作电压时，电阻121和电容122可以为片上系统100提供电压以维持片上系统100的正常工作。

请参阅图11，图11是图10中片上系统电路图对应的结构示意图。片上系统100进一步包括：P型衬底130、第一绝缘层172、第一金属图案191、第二绝缘层173、第二金属图案192以及多晶硅图案193。

第一绝缘层172可以设置在P型衬底130上。第一金属图案191可以设置在第一绝缘层172上。第二绝缘层173可以设置在第一绝缘层172和第一金属图案191上。多晶硅图案193可以设置在第二绝缘层173上。第二金属图案192可以设置在第二绝缘层173上。

其中，多晶硅图案193形成电阻121，其一端连接电源引脚VDD。而第一金属图案191与第二金属图案192相对以形成电容122，且第二金属图案192连接多晶硅图案193的另一端，而第一金属图案191连接接地引脚GND。

以上实施例在不冲突的情况下可以自由组合，本领域的技术人员可以按照不同的片上系统100要求进行设计，在此不再赘述。

本申请提供一种片上系统，该片上系统包括：电源引脚、接地引脚GND、防静电支路和滤波支路，其中，电源引脚和接地引脚GND用于连接外部电源，防静电支路和滤波支路分别连接在电源引脚和接地引脚GND之间。其中，防静电支路包括防静电元件和防反接元件，防静电元件连接接地引脚GND，且通过防反接元件而连接至电源引脚。当片上系统正常工作时，防静电元件藉由导通的防反接元件而对电源引脚执行静电保护。而当外部电源反接在片上系统的电源引脚与接地引脚GND之间时，防反接元件截止以避免反接的外部电源藉由防静电元件而使外部电源的正负极直连。本申请的片上系统设置有防静电支路和滤波支路，其中，防静电支路包括防静电元件和防反接元件，外部电源反接在片上系统的电源引脚与接地引脚GND之间时，防反接元件截止以避免反接的外部电源藉由防静电元件而使外部电源的正负极直连，保护了片上系统和电源不被烧毁。

可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

以上仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种片上系统，其特征在于，包括：电源引脚、接地引脚、防静电支路和滤波支路，其中，所述电源引脚和所述接地引脚用于连接外部电源，所述防静电支路和所述滤波支路分别连接在所述电源引脚和所述接地引脚之间；

其中，所述防静电支路包括防静电元件和防反接元件，所述防静电元件连接所述接地引脚，且通过所述防反接元件而连接至所述电源引脚；

当所述片上系统正常工作时，所述防静电元件藉由导通的所述防反接元件而对所述电源引脚执行静电保护；而当所述外部电源反接在所述片上系统的所述电源引脚与所述接地引脚之间时，所述防反接元件截止以避免反接的所述外部电源藉由所述防静电元件而使所述外部电源的正负极直连。

2.根据权利要求1所述的片上系统，其特征在于，所述防反接元件包括二极体，而所述防静电元件包括场效应晶体管，其中，所述二极体的正极连接所述电源引脚，所述二极体的负极连接所述场效应晶体管的第一源漏极，所述场效应晶体管的第二源漏极连接所述接地引脚。

3.根据权利要求2所述的片上系统，其特征在于，所述片上系统进一步包括：

P型衬底；

第一阱区，形成在所述P型衬底内；

第一P型重掺杂区，形成在所述第一阱区内；

第一N型重掺杂区，形成在所述第一阱区内；

其中，所述第一P型重掺杂区、所述第一阱区和所述第一N型重掺杂区构成所述二极体，且所述二极体的正极设置在所述第一P型重掺杂区之上，而所述二极体的负极设置在所述第一N型重掺杂区之上。

4.根据权利要求3所述的片上系统，其特征在于，所述第一阱区为N型阱区，且作为所述第一阱区的所述N型阱区形成在所述P型衬底内。

5.根据权利要求3所述的片上系统，其特征在于，所述第一阱区为P型阱区，且所述片上系统进一步包括N型阱隔离区，其中，所述N型阱隔离区形成在所述P型衬底内，而作为所述第一阱区的所述P型阱区形成在所述N型阱隔离区内。

6.根据权利要求3所述的片上系统，其特征在于，所述场效应晶体管为N型晶体管，而所述场效应晶体管的栅极连接所述接地引脚。

7.根据权利要求6所述的片上系统，其特征在于，所述片上系统进一步包括：

第二阱区，形成在所述P型衬底内，所述第二阱区为P型阱区；

第一源漏区，形成在所述第二阱区内；

第二源漏区，形成在所述第二阱区内；

第二P型重掺杂区，形成在所述第二阱区内；

绝缘层，设置在所述P型衬底上；

其中，所述场效应晶体管的栅极设置在所述绝缘层上且位于所述第一源漏区和所述第二源漏区之间，以构成所述N型晶体管；所述场效应晶体管的第一源漏极连接且位于所述第一源漏区上，所述场效应晶体管的第二源漏极连接且位于所述第二源漏区上，而所述场效应晶体管的基底极连接且位于所述第二P型重掺杂区上。

8.根据权利要求7所述的片上系统，其特征在于，所述场效应晶体管的第二源漏极与基底极连接在一起。

9.根据权利要求1所述的片上系统，其特征在于，所述滤波支路包括串联在所述电源引脚与所述接地引脚的电阻和电容。

10.根据权利要求1所述的片上系统，其特征在于，所述防反接元件包括第一二极体，而所述防静电元件包括第二二极体，其中，所述第一二极体的正极连接所述电源引脚，所述第一二极体的负极连接所述第二二极体的负极，而所述第二二极体的正极连接所述接地引脚。

Images