CN213212165U - 静电放电保护结构 - Google Patents

Abstract

本实用新型提供了一种静电放电保护结构，包括由多个MOS晶体管组成的放电区域，其中，放电区域包括中心区域以及周边区域，MOS晶体管包括栅极以及漏极，该栅极到该漏极之间的长度为MOS晶体管的轻掺杂漏极长度，MOS晶体管包括位于中心区域的中心MOS晶体管以及位于周边区域的周边MOS晶体管，中心MOS晶体管的轻掺杂漏极长度大于周边MOS晶体管的轻掺杂漏极长度，本实用新型提供的静电放电保护结构通过将位于其放电区域不同位置的MOS晶体管的轻掺杂漏极长度设置成不同，使得每个MOS晶体管的触发电压基本相等，从而可以使该静电放电保护结构在工作时，其MOS晶体管可以全部导通放电，防止该静电放电保护结构被烧毁而失效。

Description

静电放电保护结构

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种静电放电保护结构。

背景技术

在日常的生产、组装、测试、存放、搬运等过程中可能会使得静电累积在人体、仪器或设备中，甚至元器件本身也会累积静电，当人们在不知情的情况下使这些带电的物体接触就会形成放电路径，瞬间使得电子元件或系统遭到静电放电的损坏。静电放电(ESD:Electrostatic Discharge)会造成电子元器件或集成电路系统过度电应力破坏，而这种损伤是毁灭性和永久性的。

目前，高压器件的输入输出焊盘(IO PAD)通常由包含高压MOS晶体管的ESD器件进行保护，ESD器件通过高压MOS晶体管释放ESD电流来保护集成电路。通常情况下，ESD器件面积通常都非常大，现在普遍采用多指交叉并联结构(multi-finger)，随着插指数量(通常与NMOS管的数量对应)增多，会使得中心插指距离外面的衬底接触非常远，其他插指距离外面的衬底接触比较近，从而导致中心插指具有最大的衬底电阻，而其他插指的衬底电阻较小，尤其是靠近衬底接触的插指的衬底电阻非常小，由于由高压MOS晶体管组成的ESD器件，其高压MOS晶体管的衬底电阻越大，越容易导通放电，这将会造成只有位于中心的插指导通放电，而其他插指很难导通放电，最终中心插指被烧毁，导致ESD器件失效。

实用新型内容

本实用新型提供了一种静电放电保护结构，有效地解决了因静电放电保护结构中的MOS晶体管的衬底电阻阻值不均匀，使得MOS晶体管无法全部导通放电，导致静电放电保护结构被烧毁而失效的问题。

为了解决上述问题，本实用新型提供了一种静电放电保护结构，所述静电放电保护结构包括由多个MOS晶体管组成的放电区域，其中：

所述放电区域包括中心区域以及周边区域；

所述MOS晶体管包括栅极以及漏极，所述栅极到所述漏极之间的长度为所述MOS晶体管的轻掺杂漏极长度，所述MOS晶体管包括位于所述中心区域的中心MOS晶体管以及位于所述周边区域的周边MOS晶体管，所述中心MOS晶体管的所述轻掺杂漏极长度大于所述周边MOS晶体管的所述轻掺杂漏极长度。

进一步优选的，所述中心区域具有一放电中心，所述MOS晶体管的轻掺杂漏极长度与所述MOS晶体管距离所述放电中心的距离成反比。

进一步优选的，所述静电放电保护结构还包括衬底以及衬底接触部，所述衬底与所述衬底接触部电连接，所述衬底为P型衬底或具有P阱的N型衬底二者其中之一，所述衬底接触部环绕所述放电区域的四周设置。

进一步优选的，所述静电放电保护结构还包括保护环，所述保护环环绕所述衬底的四周设置。

进一步优选的，所述保护环为N型保护环。

进一步优选的，多个所述MOS晶体管通过多指交叉并联的方式组成所述放电区域，其中，多个所述MOS晶体管的源极相连并呈插指状，且多个所述MOS晶体管的漏极相连并呈所述插指状，所述源极形成的插指与所述漏极形成的插指相互隔离交叉设置。

进一步优选的，所述MOS晶体管为NMOS晶体管。

进一步优选的，所述MOS晶体管包括栅极接地MOS晶体管以及栅极耦合MOS晶体管其中至少之一。

进一步优选的，至少有两个所述MOS晶体管共用源极。

进一步优选的，至少有两个所述MOS晶体管共用漏极。

本实用新型的有益效果为：本实用新型提供了一种静电放电保护结构，包括由多个MOS晶体管组成的放电区域，其中，放电区域包括中心区域以及周边区域，MOS晶体管包括栅极以及漏极，该栅极到该漏极之间的长度为MOS晶体管的轻掺杂漏极长度，MOS晶体管包括位于中心区域的中心MOS晶体管以及位于周边区域的周边MOS晶体管，中心MOS晶体管的轻掺杂漏极长度大于周边MOS晶体管的轻掺杂漏极长度，本实用新型提供的静电放电保护结构通过将位于其放电区域不同位置的MOS晶体管的轻掺杂漏极长度设置成不同，使得每个MOS晶体管的触发电压基本相等，从而可以使该静电放电保护结构在工作时，其MOS晶体管可以全部导通放电，防止该静电放电保护结构被烧毁而失效。

附图说明

为了更清楚地说明本实用新型的技术方案，下面将对根据本实用新型而成的各实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本实用新型而成的实施例所提供的静电放电保护结构的结构示意图。

图2是根据本实用新型而成的实施例所提供的静电放电保护结构的细部结构示意图。

图3是根据本实用新型而成的实施例所提供的MOS晶体管的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本实用新型。此外，本实用新型可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本实用新型提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

本实用新型针对现有的静电放电保护结构，因其内部的MOS晶体管的衬底电阻阻值不均匀，使得MOS晶体管无法全部导通放电，导致静电放电保护结构被烧毁而失效的问题，本实用新型实施例用以解决该问题。

请参阅图1以及图3，图1是根据本实用新型而成的实施例所提供的静电放电保护结构的结构示意图，图3是根据本实用新型而成的实施例所提供的MOS晶体管的结构示意图，从图中可以很直观的看到根据本实用新型而成的实施例的各组成部分，以及各组成部分的相对位置关系。

如图1所示，该静电放电保护结构100包括由多个MOS晶体管组成的放电区域110，其中：

放电区域110包括中心区域111以及周边区域112；

MOS晶体管包括栅极以及漏极，该栅极到该漏极之间的长度为MOS晶体管的轻掺杂漏极长度，MOS晶体管包括位于中心区域111的中心MOS晶体管120以及位于周边区域112的周边MOS晶体管130，中心MOS晶体管120的轻掺杂漏极长度大于周边MOS晶体管130的轻掺杂漏极长度。

需要说明的是，如图3所示，每个MOS晶体管均具有栅极1、源极2、漏极3以及位于栅极1与漏极3之间的轻掺杂漏极4，在MOS晶体管被施加电压后，该轻掺杂漏极4可以承受部分电压，从而可以减弱MOS晶体管的漏区电场，达到防止MOS晶体管因发生热载流子退化效应而加速其老化的目的。

进一步地，在静电放电保护结构100中，中心MOS晶体管120的衬底电阻会较周边MOS晶体管130的衬底电阻大，根据V＝I*R(V为该MOS晶体管的电压，I为通过该MOS晶体管的电流，R为该MOS晶体管的衬底电阻)可知，当静电放电保护结构100中有电流通过时，衬底电阻越大的MOS晶体管，其两端的电压也就越大。而MOS晶体管的轻掺杂漏极4的长度L会影响其导通电压的大小，具体地，MOS晶体管的轻掺杂漏极4的长度L越长，则该MOS晶体管的导通电压越大，反之，MOS晶体管的轻掺杂漏极4的长度L越短，则该MOS晶体管的导通电压越小。所以，需要将中心MOS晶体管120的导通电压设置成大于周边MOS晶体管130的导通电压，具体地，将静电放电保护结构100中的中心MOS晶体管120的轻掺杂漏极长度L设置成大于周边MOS晶体管130的轻掺杂漏极长度L。那么当静电放电保护结构100中有电流通过、且电流逐渐增大时，静电放电保护结构100中的MOS晶体管可以在同一时间被导通，从而防止了静电放电保护结构100在工作时，只有中心MOS晶体管120被导通放电，周边MOS晶体管130难以导通放电，而使中心MOS晶体管120被烧毁，静电放电保护结构100失效的问题出现。

进一步地，中心区域111具有一放电中心(图中未示出)，MOS晶体管的轻掺杂漏极长度L与该MOS晶体管距离放电中心的距离成反比。

进一步地，多个MOS晶体管通过多指交叉并联的方式组成放电区域110，其中，多个MOS晶体管的源极2相连并呈插指状，且多个MOS晶体管的漏极3相连并呈插指状，源极2形成的插指与漏极3形成的插指相互隔离交叉设置，多个MOS晶体管的栅极1位于源极2和漏极3分别形成的插指之间。

进一步地，该静电放电保护结构100可用于对高压器件的输入输出焊盘(IO PAD)进行保护，MOS晶体管包括栅极接地MOS晶体管(GGNMOS)以及栅极耦合MOS晶体管(GCNMOS)其中至少之一。其中，对于栅极接地MOS晶体管，其漏极3接至焊盘(PAD)，栅极1接至电源地，包含该栅极接地MOS晶体管的静电放电保护结构100会利用其寄生的NPN三极管，形成一个低阻抗的放电通路，以此来保护集成电路的内部电路。而对于包含栅极耦合MOS晶体管的静电放电保护结构100，则是利用电容和小电阻将静电荷快速耦合到MOS晶体管的栅极1，迅速开启MOS晶体管进行电荷泻放，从而达到静电放电保护的目的。

具体地，MOS晶体管可以为NMOS晶体管，且至少有两个MOS晶体管共用源极2，及/或至少有两个MOS晶体管共用漏极3。

进一步地，该静电放电保护结构100还包括衬底以及衬底接触部，该衬底与该衬底接触部电连接，衬底可以为P型衬底或具有P阱的N型衬底二者其中之一，衬底接触部环绕放电区域110的四周设置。

具体地，请参阅图2，图2是根据本实用新型而成的实施例所提供的静电放电保护结构的细部结构示意图，如图2所示，该静电放电保护结构100包括具有P阱的N型衬底(图中未示出)以及衬底接触部140，且衬底接触部140环绕放电区域110的四周设置。

进一步地，该静电放电保护结构100还包括保护环150，保护环150环绕衬底的四周设置，其中，保护环150为N型保护环。

区别于现有技术，本实用新型提供了一种静电放电保护结构100，包括由多个MOS晶体管组成的放电区域110，其中，放电区域110包括中心区域111以及周边区域112，MOS晶体管包括栅极以及漏极，该栅极到该漏极之间的长度为MOS晶体管的轻掺杂漏极长度，MOS晶体管包括位于中心区域111的中心MOS晶体管120以及位于周边区域112的周边MOS晶体管130，中心MOS晶体管120的轻掺杂漏极长度大于周边MOS晶体管130的轻掺杂漏极长度，本实用新型提供的静电放电保护结构100通过将位于其放电区域110不同位置的MOS晶体管的轻掺杂漏极长度设置成不同，使得每个MOS晶体管的触发电压基本相等，从而可以使该静电放电保护结构100在工作时，其MOS晶体管可以全部导通放电，防止该静电放电保护结构100被烧毁而失效。

除上述实施例外，本实用新型还可以有其他实施方式。凡采用等同替换或等效替换形成的技术方案，均落在本实用新型要求的保护范围。

综上所述，虽然本实用新型已将优选实施例揭露如上，但上述优选实施例并非用以限制本实用新型，本领域的普通技术人员，在不脱离本实用新型的精神和范围内，均可作各种更动与润饰，因此本实用新型的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种静电放电保护结构，其特征在于，所述静电放电保护结构包括由多个MOS晶体管组成的放电区域，其中：

所述放电区域包括中心区域以及周边区域；

所述MOS晶体管包括栅极以及漏极，所述栅极到所述漏极之间的长度为所述MOS晶体管的轻掺杂漏极长度，所述MOS晶体管包括位于所述中心区域的中心MOS晶体管以及位于所述周边区域的周边MOS晶体管，所述中心MOS晶体管的所述轻掺杂漏极长度大于所述周边MOS晶体管的所述轻掺杂漏极长度。

2.根据权利要求1所述的静电放电保护结构，其特征在于，所述中心区域具有一放电中心，所述MOS晶体管的轻掺杂漏极长度与所述MOS晶体管距离所述放电中心的距离成反比。

3.根据权利要求1所述的静电放电保护结构，其特征在于，所述静电放电保护结构还包括衬底以及衬底接触部，所述衬底与所述衬底接触部电连接，所述衬底为P型衬底或具有P阱的N型衬底二者其中之一，所述衬底接触部环绕所述放电区域的四周设置。

4.根据权利要求3所述的静电放电保护结构，其特征在于，所述静电放电保护结构还包括保护环，所述保护环环绕所述衬底的四周设置。

5.根据权利要求4所述的静电放电保护结构，其特征在于，所述保护环为N型保护环。

6.根据权利要求1所述的静电放电保护结构，其特征在于，多个所述MOS晶体管通过多指交叉并联的方式组成所述放电区域，其中，多个所述MOS晶体管的源极相连并呈插指状，且多个所述MOS晶体管的漏极相连并呈所述插指状，所述源极形成的插指与所述漏极形成的插指相互隔离交叉设置。

7.根据权利要求1所述的静电放电保护结构，其特征在于，所述MOS晶体管为NMOS晶体管。

8.根据权利要求1所述的静电放电保护结构，其特征在于，所述MOS晶体管包括栅极接地MOS晶体管以及栅极耦合MOS晶体管其中至少之一。

9.根据权利要求1所述的静电放电保护结构，其特征在于，至少有两个所述MOS晶体管共用源极。

10.根据权利要求1所述的静电放电保护结构，其特征在于，至少有两个所述MOS晶体管共用漏极。

Images