CN101202279A - 静电放电防护电路及集成电路 - Google Patents

静电放电防护电路及集成电路 Download PDF

Info

Publication number
CN101202279A
CN101202279A CNA2007101368909A CN200710136890A CN101202279A CN 101202279 A CN101202279 A CN 101202279A CN A2007101368909 A CNA2007101368909 A CN A2007101368909A CN 200710136890 A CN200710136890 A CN 200710136890A CN 101202279 A CN101202279 A CN 101202279A
Authority
CN
China
Prior art keywords
type
oxide semiconductor
doped region
protection circuit
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101368909A
Other languages
English (en)
Other versions
CN100563007C (zh
Inventor
游国丰
李建兴
施教仁
杨富智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101202279A publication Critical patent/CN101202279A/zh
Application granted granted Critical
Publication of CN100563007C publication Critical patent/CN100563007C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种静电放电防护电路，该静电放电防护电路包括硅控整流器(silicon controlled rectifier；SCR)以及金属氧化物半导体触发元件，该硅控整流器有连接至第一固定电位的阴极以及阳极，该金属氧化物半导体触发元件有栅极、连接至该第一固定电位的源极以及连接至该阳极的漏极，此外，该金属氧化物半导体触发元件实体上不位于该硅控整流器之内。根据本发明的静电放电防护电路，在硅控整流器导通后只有微小电流通过，该金属氧化物半导体触发元件因此可免于静电放电脉冲的破坏，也形成较为耐用的静电放电防护作用。

Description

静电放电防护电路及集成电路
技术领域
本发明涉及静电放电防护，特别涉及包括硅控整流器(silicon controlledrectifier；SCR)以及金属氧化物半导体触发元件的静电放电防护电路。
背景技术
一般而言，为了保护半导体芯片于制造过程中免于静电放电的破坏，会在半导体芯片的输入焊垫与输入级之间设置静电放电防护电路，在正常操作模式下，静电放电防护电路是断路状态，以使得半导体芯片的输入级与内部电路可以正常地运作，当静电放电发生于静电放电防护电路的输入端时，静电放电防护电路会进入短路的状态，以将静电放电电荷疏散，进而保护半导体芯片的内部电路。
图1A显示传统静电放电防护电路100的布局，该传统静电放电防护电路100包括硅控整流器(silicon controlled rectifier；SCR)元件110以及N型金属氧化物半导体触发元件120，图1B为图1A所示的静电放电防护电路100的截面图，如图1A与图1B所示，该硅控整流器元件110包括P型的浓掺杂区111、环绕该P型的浓掺杂区111的N型阱区112、环绕该N型阱区112的P型基板113以及位于该P型基板113内的N型的掺杂区114，N型金属氧化物半导体触发元件120位于N型阱区112与P+的保护环(guard ring)113内，N型金属氧化物半导体触发元件120的寄生双载子接面晶体管(bipolarjunction transistor；BJT)npn’形成于硅控整流器元件110的寄生双载子接面晶体管npn之上，N型金属氧化物半导体触发元件120的源极114和栅极122以及P+保护环113连接至固定电位Vss，漏极123、P型基板113以及P型的浓掺杂区111连接至输入焊垫PAD，此外该静电放电防护电路100还包括环绕该P+保护环113的N+保护环130，该N+保护环130连接至固定电位Vcc。
图2A至图2D为显示图1A所示的静电放电防护电路100的应用电路图，在图2A中，静电放电防护电路100有一端连接至一焊垫PAD与一输入级210以及连接至固定电位Vss的另一端，图2B与图2A的差异在于10Ω的电阻连接于该静电放电防护电路与输入级210的输入节点211之间，图2C与图2A的差异在于第二静电放电防护元件连接于输入级210的输入节点211与该固定电位Vss之间，图2D与图2A的差异在于10Ω的电阻连接于该静电放电防护电路与输入级210的输入节点211之间，且第二静电放电防护元件连接于输入级210的输入节点211与该固定电位Vss之间，静电放电测试结果显示图2B与2C的结构较图2A所示的结构更为耐用，而图2D的结构又比图2A至2C所示的结构更为耐用，换句话说，静电放电防护电路需要额外的电阻或第二静电放电防护元件来达到静电放电防护的效果。
发明内容
依据本发明的一个实施例的一种静电放电防护电路，该静电放电防护电路包括硅控整流器(silicon controlled rectifier；SCR)以及金属氧化物半导体触发元件，该硅控整流器有连接至第一固定电位的阴极以及阳极，该金属氧化物半导体触发元件有栅极、连接至该第一固定电位的源极以及连接至该阳极的漏极，此外，该金属氧化物半导体触发元件实体上不位于该硅控整流器之内。
依据本发明的一个实施例的静电放电防护电路，其中，该硅控整流器元件包括P型的浓掺杂区以作为该阳极、环绕该P型的浓掺杂区的N型阱区、环绕该N型阱区的N型浓掺杂区以作为该阴极以及环绕该N型浓掺杂区的P+保护环。
依据本发明的一个实施例的静电放电防护电路，其中，该金属氧化物半导体触发元件为位于N型浓掺杂区外的N型金属氧化物半导体元件。
依据本发明的一个实施例的静电放电防护电路，还包括环绕P+保护环的N+保护环，且其连接至第二固定电位。
依据本发明的一个实施例的一种集成电路，包括：输入焊垫；具有连接至该输入焊垫的输入节点的输入级；以及静电放电防护电路，包括：硅控整流器元件，有连接至第一固定电位的阴极与阳极；以及金属氧化物半导体触发元件，有栅极、连接至该第一固定电位的源极以及连接至该阳极的漏极；其中，该金属氧化物半导体触发元件实体上不位于该硅控整流器之内。
依据本发明的一个实施例的集成电路，其中，该硅控整流器元件包括P型的浓掺杂区以作为该阳极、环绕该P型的浓掺杂区的N型阱区、环绕该N型阱区的N型浓掺杂区以作为该阴极以及环绕该N型浓掺杂区的P+保护环。
依据本发明的一个实施例的集成电路，其中，该金属氧化物半导体触发元件为一位于N型浓掺杂区外的N型金属氧化物半导体元件。
依据本发明的一个实施例的一种集成电路，包括：静电放电防护电路，包括：硅控整流器元件，有连接至第一固定电位的阴极与阳极；以及金属氧化物半导体触发元件，有栅极、连接至该第一固定电位的源极以及连接至该阳极的漏极；以及核心电路，为该静电放电防护电路所保护；其中，该金属氧化物半导体触发元件实体上不位于该硅控整流器之内。
依据本发明的一个实施例的集成电路，其中，该硅控整流器元件包括P型的浓掺杂区以作为该阳极、环绕该P型的浓掺杂区的N型阱区、环绕该N型阱区的N型浓掺杂区以作为该阴极以及环绕该N型浓掺杂区的P+保护环。
依据本发明的一个实施例的集成电路，其中，该金属氧化物半导体触发元件为位于N型浓掺杂区外的N型金属氧化物半导体元件。
依据本发明的一个实施例的集成电路，还包括输入焊垫以及输入级，其中，该硅控整流器元件的该阳极连接至该输入焊垫，且该核心电路连接至该输入级。
依据本发明的一个实施例的一种集成电路包括前述的静电放电防护电路、输入焊垫以及输入级，该硅控整流器的阳极连接至该输入焊垫以及该输入级。
依据本发明的一个实施例的一种集成电路包括前述的静电放电防护电路以及核心电路，该核心电路受到该静电放电防护电路的保护。
本发明提出一种静电放电防护电路，其包括硅控整流器以及金属氧化物半导体触发元件，该金属氧化物半导体触发元件实体上不位于该硅控整流器之内，且在静电放电发生时，于硅控整流器导通后不主导电流放电，因此在硅控整流器导通后只有微小电流通过，该金属氧化物半导体触发元件因此可免于静电放电脉冲的破坏，也形成较为耐用的静电放电防护作用。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下：
附图说明
图1A显示传统静电放电防护电路100的布局。
图1B为图1A所示的静电放电防护电路100的截面图。
图2A至图2D为显示图1A所示的静电放电防护电路100的应用电路图。
图3A所示为使用依据本发明一个实施例的静电放电防护电路300的布局图。
图3B为图3A所示的静电放电防护电路的截面图。
图4为图3A的静电放电防护电路的应用电路图。
其中，附图标记说明如下：
100、300～静电放电防护电路；
110、310～硅控整流器元件；
111、311～P型的浓掺杂区；
112、312～N型阱区；
113、313～P+保护环；
114、314～N型的浓掺杂区；
120、320～金属氧化物半导体触发元件；
321～源极；
122、322～栅极；
123、323～漏极；
130、330～N+保护环；
PAD～输入焊垫；
P-sub～P型基板；
Vcc、Vss～固定电位；
AND～阳极；
CTD～阴极。
具体实施方式
图3A所示为使用依据本发明一个实施例的静电放电防护电路300的布局图，该静电放电防护电路300包括硅控整流器(SCR)310以及金属氧化物半导体触发元件320，图3B为图3A所示的静电放电防护电路的截面图，如图3A与3B所示，该硅控整流器310有连接至第一固定电位的阴极CTD以及阳极AND，该金属氧化物半导体触发元件320有栅极322、连接至该第一固定电位的源极321以及连接至该阳极AND的漏极323，更明确地说，该第一固定电位为固定电位Vss，此外，该金属氧化物半导体触发元件320大致上不为该硅控整流器所环绕或包围。
在图3A与3B中，该硅控整流器元件310包括P型的浓掺杂区311以作为该阳极AND、环绕该P型的浓掺杂区311的N型阱区312、环绕该N型阱区312的N型浓掺杂区314以作为该阴极CTD以及环绕该N型浓掺杂区314的P+保护环313，该P型的浓掺杂区311位于N型阱区312，而N型阱区312位于通过P+保护环313连接至该固定电位Vss的P型基板P-sub内，为了减少静电放电防护电路300的电容，P型的浓掺杂区311的布局为正方形，使得P+与N型阱区的接面电容的周长在相同布局面积下是最短的，金属氧化物半导体触发元件320为位于N型浓掺杂区314外的N型金属氧化物半导体元件，漏极323、P型基板P-sub以及P型的浓掺杂区311连接至输入焊垫PAD，静电放电防护电路300可以还包括环绕P+保护环313的N+保护环330，N+保护环330连接至第二固定电位，更明确地说，该第二固定电位为固定电位Vcc。
在依据本发明实施例的静电放电防护电路300中，该金属氧化物半导体触发元件320不在硅控整流器元件310的横向电流路径上，在硅控整流器元件310被该金属氧化物半导体触发元件320触发且导通之后，大部分的静电放电电流不再流经该金属氧化物半导体触发元件320，于是，该金属氧化物半导体触发元件320不会被静电放电脉冲破坏且静电放电防护也较为强韧。
图4为图3A的静电放电防护电路的应用电路图，依据本发明一个实施例的集成电路400包括前面公开的静电放电防护电路300、输入焊垫PAD、具有与该输入焊垫PAD连接的输入节点的输入级410以及连接至该输入级410的核心电路420，硅控整流器元件310的阳极AND连接至该输入焊垫PAD以及该输入级410，在图4中，输入级为包括串接于固定电位Vcc与Vss之间的P型金属氧化物半导体晶体管与N型金属氧化物半导体晶体管的反相器，然而，输入级410的范畴不限于此。
表I与表II传统的静电放电防护电路与依据本发明实施例的静电放电防护电路的应用的静电放电测试的实验结果，表I显示图2A至2D图的结构在人体模式(human body mode；HBM)与机器模式(machine mode；MM)下的静电放电测试的实验结果，表II显示图4所示的结构搭配布图尺寸的静电放电防护电路SCR-1N、SCR-2N与SCR-3N在人体模式与机器模式下的静电放电测试的实验结果，一般而言，通过人体模式与机器模式静电放电测试的静电放电脉冲的电压条件分别为2KV与200V，图4与图2A所示结构的差异仅在于静电放电防护电路，图4A所示的结构搭配静电放电防护电路SCR-3N的静电放电测试的表现比图2A所示的结构进步，此外，图4所示的结构搭配静电放电防护电路SCR-3N几乎可通过每一人体模式与机器模式下的静电放电测试，且其电容值仅有109.88fF，因为P型浓掺杂区的方形布局所产生的低电容值对于输入级与内部电路在高速的正常操作几乎没有影响，由有甚者，不需要额外的输入电阻或第二静电放电防护元件即可改善静电放电防护。
表I
  图2A   图2B   图2C   图2D
  HBM(+/Vss)   +1.5KV   +2.5KV   +0.25K   +5.5KV
  HBM(-/Vss)   -6.0KV   -6.0KV   -6.5KV   -6.0KV
  HBM(+/Vcc   +1.5KV   +2.5KV   +0.25K   +5.0KV
  HBM(-/Vcc)   -1.5KV   -1.5KV   -2.0KV   -3.0KV
  MM(+/Vss)   +50V   +100V   ＜25V   +400V
  MM(-/Vss)   -400V   -400V   -425V   -400V
  MM(+/Vcc)   +75V   +100V   +25V   +375V
  MM(-/Vcc)   -100V   -75V   -125V   -400V
表II
  SCR-1N   SCR-2N   SCR-3N
  电容值   79.74fF   99.14fF   109.88fF
  +HBM/Vss   1KV   2.0KV   3.0KV
  -HBM/Vss   -1.5KV   -2.0KV   -3.0KV
  +MM/Vss   +50V   +75V   +175V
  -MM/Vss   -75V   -175V   -200V
本发明提出一种静电放电防护电路，其包括硅控整流器以及金属氧化物半导体触发元件，该金属氧化物半导体触发元件实体上不位于该硅控整流器之内，且在静电放电发生时，在硅控整流器导通后不主导电流放电，因此在硅控整流器导通后只有微小电流通过，该金属氧化物半导体触发元件因此可免于静电放电脉冲的破坏，也形成较为耐用的静电放电防护作用。

Claims (11)

1.一种静电放电防护电路，包括：
硅控整流器元件，有连接至第一固定电位的阴极与阳极；以及
金属氧化物半导体触发元件，有栅极、连接至该第一固定电位的源极以及连接至该阳极的漏极；
其中，该金属氧化物半导体触发元件实体上不位于该硅控整流器之内。
2.如权利要求1所述的静电放电防护电路，其中，该硅控整流器元件包括P型的浓掺杂区以作为该阳极、环绕该P型的浓掺杂区的N型阱区、环绕该N型阱区的N型浓掺杂区以作为该阴极以及环绕该N型浓掺杂区的P+保护环。
3.如权利要求2所述的静电放电防护电路，其中，该金属氧化物半导体触发元件为位于N型浓掺杂区外的N型金属氧化物半导体元件。
4.如权利要求3所述的静电放电防护电路，还包括环绕P+保护环的N+保护环，且其连接至第二固定电位。
5.一种集成电路，包括：
输入焊垫；
具有连接至该输入焊垫的输入节点的输入级；以及
静电放电防护电路，包括：
硅控整流器元件，有连接至第一固定电位的阴极与阳极；以及
金属氧化物半导体触发元件，有栅极、连接至该第一固定电位的源极以及连接至该阳极的漏极；
其中，该金属氧化物半导体触发元件实体上不位于该硅控整流器之内。
6.如权利要求5所述的集成电路，其中，该硅控整流器元件包括P型的浓掺杂区以作为该阳极、环绕该P型的浓掺杂区的N型阱区、环绕该N型阱区的N型浓掺杂区以作为该阴极以及环绕该N型浓掺杂区的P+保护环。
7.如权利要求6所述的集成电路，其中，该金属氧化物半导体触发元件为一位于N型浓掺杂区外的N型金属氧化物半导体元件。
8.一种集成电路，包括：
静电放电防护电路，包括：
硅控整流器元件，有连接至第一固定电位的阴极与阳极；以及
金属氧化物半导体触发元件，有栅极、连接至该第一固定电位的源极以及连接至该阳极的漏极；以及
核心电路，为该静电放电防护电路所保护；
其中，该金属氧化物半导体触发元件实体上不位于该硅控整流器之内。
9.如权利要求8项所述的集成电路，其中，该硅控整流器元件包括P型的浓掺杂区以作为该阳极、环绕该P型的浓掺杂区的N型阱区、环绕该N型阱区的N型浓掺杂区以作为该阴极以及环绕该N型浓掺杂区的P+保护环。
10.如权利要求9项所述的集成电路，其中，该金属氧化物半导体触发元件为位于N型浓掺杂区外的N型金属氧化物半导体元件。
11.如权利要求8项所述的集成电路，还包括输入焊垫以及输入级，其中，该硅控整流器元件的该阳极连接至该输入焊垫，且该核心电路连接至该输入级。
CNB2007101368909A 2006-12-12 2007-07-23 静电放电防护电路及集成电路 Active CN100563007C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/637,108 US20080137244A1 (en) 2006-12-12 2006-12-12 Electrostatic discharge protection circuit
US11/637,108 2006-12-12

Publications (2)

Publication Number Publication Date
CN101202279A true CN101202279A (zh) 2008-06-18
CN100563007C CN100563007C (zh) 2009-11-25

Family

ID=39497706

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101368909A Active CN100563007C (zh) 2006-12-12 2007-07-23 静电放电防护电路及集成电路

Country Status (2)

Country Link
US (1) US20080137244A1 (zh)
CN (1) CN100563007C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730461A (zh) * 2014-01-16 2014-04-16 湘潭大学 一种具有高维持电压的scr结构及其制作方法
CN107369682A (zh) * 2017-08-23 2017-11-21 上海华力微电子有限公司 一种新型硅控整流器型esd保护结构及其实现方法
CN107564906A (zh) * 2017-08-23 2018-01-09 上海华力微电子有限公司 一种新型硅控整流器型esd保护结构及其实现方法
CN110277384A (zh) * 2018-03-13 2019-09-24 无锡华润上华科技有限公司 防静电金属氧化物半导体场效应管结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324845B2 (en) 2012-12-11 2016-04-26 Infineon Technologies Ag ESD protection structure, integrated circuit and semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365924B1 (en) * 1998-06-19 2002-04-02 National Semiconductor Corporation Dual direction over-voltage and over-current IC protection device and its cell structure
TW451451B (en) * 1999-10-02 2001-08-21 Winbond Electronics Corp Circular silicon controlled rectifier device
US6764892B2 (en) * 2001-09-05 2004-07-20 Texas Instruments Incorporated Device and method of low voltage SCR protection for high voltage failsafe ESD applications
US7154724B2 (en) * 2004-03-29 2006-12-26 Taiwan Semiconductor Manufacturing Co., Ltd Output buffer ESD protection using parasitic SCR protection circuit for CMOS VLSI integrated circuits
JP4312696B2 (ja) * 2004-10-18 2009-08-12 Ｎｅｃエレクトロニクス株式会社 半導体集積装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730461A (zh) * 2014-01-16 2014-04-16 湘潭大学 一种具有高维持电压的scr结构及其制作方法
CN107369682A (zh) * 2017-08-23 2017-11-21 上海华力微电子有限公司 一种新型硅控整流器型esd保护结构及其实现方法
CN107564906A (zh) * 2017-08-23 2018-01-09 上海华力微电子有限公司 一种新型硅控整流器型esd保护结构及其实现方法
CN107369682B (zh) * 2017-08-23 2019-10-25 上海华力微电子有限公司 一种新型硅控整流器型esd保护结构及其实现方法
CN110277384A (zh) * 2018-03-13 2019-09-24 无锡华润上华科技有限公司 防静电金属氧化物半导体场效应管结构
CN110277384B (zh) * 2018-03-13 2020-10-23 无锡华润上华科技有限公司 防静电金属氧化物半导体场效应管结构
US11222888B2 (en) 2018-03-13 2022-01-11 Csmc Technologies Fab2 Co., Ltd. Anti-static metal oxide semiconductor field effect transistor structure

Also Published As

Publication number Publication date
US20080137244A1 (en) 2008-06-12
CN100563007C (zh) 2009-11-25

Similar Documents

Publication Publication Date Title
US7518843B2 (en) ESD protection circuit with low parasitic capacitance
CN102214655B (zh) 用于减小堆叠式静电放电保护电路的触发电压的集成电路和方法
US7196887B2 (en) PMOS electrostatic discharge (ESD) protection device
US20050254189A1 (en) ESD protection circuit with low parasitic capacitance
US7542253B2 (en) Silicon controlled rectifier for the electrostatic discharge protection
US20030058592A1 (en) CMOS whole chip low capacitance ESD protection circuit
US20110133247A1 (en) Zener-Triggered SCR-Based Electrostatic Discharge Protection Devices For CDM And HBM Stress Conditions
CN102263102B (zh) 一种用于静电防护的反向二极管触发可控硅
US5986307A (en) Silicon-controlled rectifier integral with output buffer
CN100563007C (zh) 静电放电防护电路及集成电路
KR101043737B1 (ko) 정전기 방전 보호 소자
KR100971431B1 (ko) 정전기 보호 장치
JP2002083931A (ja) 半導体集積回路装置
CN103165600A (zh) 一种esd保护电路
US7068482B2 (en) BiCMOS electrostatic discharge power clamp
CN104538392B (zh) 一种低触发耐负压的scr器件、工艺方法及应用电路
CN107466426B (zh) 一种基于mos场效应晶体管的滤波电路及芯片
CN109300895B (zh) Ldmos-scr结构的esd保护器件
CN108987393B (zh) 用于功率集成电路输出ldmos器件保护的双向esd结构
CN107482004A (zh) 一种外延工艺下多电源电压集成电路esd保护网络
US7238969B2 (en) Semiconductor layout structure for ESD protection circuits
Ker et al. ESD protection design for I/O cells with embedded SCR structure as power-rail ESD clamp device in nanoscale CMOS technology
JP2005123533A (ja) 静電放電保護回路
CN208923129U (zh) 一种双向触发的ldmos结构的esd保护器件
CN213212165U (zh) 静电放电保护结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant