CN109300895B - Ldmos-scr结构的esd保护器件 - Google Patents
Ldmos-scr结构的esd保护器件 Download PDFInfo
- Publication number
- CN109300895B CN109300895B CN201811162798.4A CN201811162798A CN109300895B CN 109300895 B CN109300895 B CN 109300895B CN 201811162798 A CN201811162798 A CN 201811162798A CN 109300895 B CN109300895 B CN 109300895B
- Authority
- CN
- China
- Prior art keywords
- region
- field oxide
- well
- gate
- esd protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002347 injection Methods 0.000 claims abstract description 41
- 239000007924 injection Substances 0.000 claims abstract description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229920005591 polysilicon Polymers 0.000 claims abstract description 39
- 238000002955 isolation Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims description 60
- 238000002513 implantation Methods 0.000 claims description 31
- 239000007943 implant Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种LDMOS‑SCR结构的ESD保护器件，主要由衬底P‑SUB、第一NWD、第二NWD和P阱、第一N+注入区、第一P+注入区、第二P+注入区、第二N+注入区、第三P+注入区、第一栅氧、第一多晶硅栅、第一场氧、第二栅氧、第二多晶硅栅、第二场氧、第一场氧隔离区、第二场氧隔离区、第三场氧隔离区、第四场氧隔离区和第五场氧隔离区构成，P阱和第二P+注入区为环形。本发明通过形成一条泄放电流的路径来削弱LDMOS‑SCR结构的正反馈，以此来抬高静电防护应用中的LDMOS‑SCR结构的维持电压。
Description
技术领域
本发明涉及集成电路静电防护技术领域，特别是涉及一种LDMOS-SCR结构的ESD保护器件。
背景技术
在集成电路的各个环节中，都有可能积累电荷，在适当的条件下，电荷会发生转移，瞬间通过的大电流有可能超过器件的临界值，导致芯片烧毁。统计数据表明，静电放电(Electro Static Discharge,ESD)是集成电路失效的最主要原因。特别是对于功率集成电路而言，ESD成为设计者最需关注的问题。
功率集成电路中的高压器件通常为LDMOS结构，它利用较长的漂移区来提高击穿电压，但是带来了静电泄放能力弱的问题。最常用的改善LDMOS静电保护能力的方法是在阳极区域增加一个P+注入区，相当于在LDMOS中嵌入了SCR结构，来增强高压器件的泄放电流能力。
但是，SCR器件的触发依赖于N阱和P阱的雪崩击穿，其触发电压主要取决于触发点附近的PN结掺杂浓度。由于N阱和P阱的掺杂浓度较低，导致SCR器件的触发电压较高。当触发电压高于器件内部的击穿电压，无法起到静电保护的作用。而，当满足SCR的开启条件时，由NPN和PNP寄生晶体管所构成的正反馈，会在阳极和阴极之间形成一条低阻的泄放通路，当维持电压低于芯片内部的电源电压时，则超出ESD器件的安全工作范围，容易发生闩锁的现象。
发明内容
鉴于上述状况，有必要针对现有技术中的LDMOS-SCR结构无法提供较高的维持电压的问题，提供一种LDMOS-SCR结构的ESD保护器件。
一种LDMOS-SCR结构的ESD保护器件，包括：P衬底和设于所述P衬底上的第一NWD、P阱及第二NWD，其中，
所述第一NWD上从左至右依序设有第一场氧隔离区、第一N+注入区、第二场氧隔离区和第一P+注入区；
所述P阱与所述第一NWD相邻，所述P阱上设有第二P+注入区和第五场氧隔离区，所述P阱和所述第二P+注入区为环形，所述第一P+注入区和所述第二P+注入区之间依序连接有第一栅氧和第一场氧，所述第一栅氧上覆盖有第一多晶硅栅；
所述第二NWD位于所述P阱的环形区域内，所述第二NWD上从左至右依序设有第二N+注入区、第四场氧隔离区和第三P+注入区；所述第二P+注入区的另一侧与所述第三P+注入区之间依序连接有所述第二栅氧和第二场氧，所述第二栅氧上覆盖有第二多晶硅栅；
所述第一N+注入区、第一P+注入区和第一多晶硅栅分别与第一金属层的三个第一金属部相连，所述第一金属层的三个第一金属部分别与第二金属层的第一金属部相连，并从所述第二金属层的第一金属部引出一电极，作为所述ESD保护器件的阳极；
所述第二N+注入区、第三P+注入区和多晶硅栅分别与所述第一金属层的三个第二金属部相连接，所述第一金属层的三个第二金属部分别与所述第二金属层的第二金属部相连，并从所述第二金属层的第二金属部引出一电极，作为所述ESD保护器件的阴极；
所述第二P+注入区与第一金属层的第三金属部相连接，所述第一金属层的三金属部为环形。
进一步的，上述ESD保护器件，其中，所述第一栅氧和所述第一多晶硅栅的左端均位于所述第一NWD的表面区域，所述第一栅氧和所述第一多晶硅栅的右端均位于所述P阱的表面区域，所述第一场氧位于所述P阱的表面区域。
进一步的，上述ESD保护器件，其中，所述第一栅氧和所述第一多晶硅栅的右侧延伸至所述第一场氧上，并覆盖部分所述第一场氧。
进一步的，上述ESD保护器件，其中，所述第二栅氧和第二多晶硅栅的左端均位于所述第二NWD的表面区域，所述第二栅氧和第二多晶硅栅的右端均位于所述P阱的表面区域，所述第二场氧位于所述P阱的表面区域。
进一步的，上述ESD保护器件，其中，所述第二栅氧和所述第二多晶硅栅的右侧延伸至所述第二场氧上，并覆盖部分所述第二场氧。
进一步的，上述ESD保护器件，其中，所述第二P+注入区与所述第二N+注入区之间连接有第三场氧隔离区，所述第三场氧隔离区的两端分别位于所述P阱和所述第二NWD的表面区域。
进一步的，上述ESD保护器件，其中，所述第二P+注入区与所述第二N+注入区、第三P+注入区、第二栅氧、第二场氧和多晶硅栅构成一条泄放电流的低阻通路。
进一步的，上述ESD保护器件，其中，所述第一场氧隔离区的两侧分别与所述P衬底的左侧以及所述第一N+注入区的左侧相连。
进一步的，上述ESD保护器件，其中，所述五场氧隔离区的两侧分别与所述第二P+注入区的外侧和所述P衬底的右侧相连。
本发明发明实施例通过在第一NWD和P阱中制作第一LDPMOS结构，其源极、栅极和衬底接高电位；在第二NWD和P阱中制作栅极接地的第二LDPMOS结构，即GGLDPMOS结构。第一LDPMOS结构和第二LDPMOS结构漏极相连接，形成了一条电流的泄放路径，这条泄放路径削弱了LDMOS-SCR结构的正反馈，以此来抬高静电防护应用中的LDMOS-SCR结构的维持电压。本发明过程简单，操作方便，制作出LDMOS-SCR结构既不需要打破版图设计规则也不会用到标准CMOS工艺以外的层次，就使得LDMOS-SCR能够运用在全芯片ESD防护设计中，远离闩锁风险。
附图说明
图1为本发明实施例中LDMOS-SCR结构的ESD保护器件的结构示意图；
图2为本发明实施例中LDMOS-SCR结构的ESD保护器件的俯视结构示意图；
图3为本发明实施例中LDMOS-SCR结构的ESD保护器件的三维结构及寄生结构示意图；
图4为本发明实施例中LDMOS-SCR结构的ESD保护器件的等效电路原理图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供该实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参阅图1和图2，为本发明一实施例中的LDMOS-SCR结构的ESD保护器件，用于集成电路等器件的静电防护。该ESD保护器件包括：p衬底101和设于P衬底101上的第一NWD102(深N阱)、P阱103及第二NWD 104。该P衬底采用P型硅衬底，该第一NWD 102与P阱103相邻，P阱103采用环形结构，第二NWD 104位于P阱103的环形区域内。
第一NWD 102上从左至右依序设有第一场氧隔离区201、第一N+注入区105、第二场氧隔离区202和第一P+注入区106。第一场氧隔离区201的左侧与P衬底101的左侧相连，第一场氧隔离区201的右侧与第一N+注入区105的左侧相连。第二场氧隔离区202的两侧分别与第一N+注入区105和第一P+注入区106相连。
P阱103上设有第二P+注入区107和第五场氧隔离区205。第二P+注入区107在水平面上呈环形结构，第二NWD 104位于第二P+注入区107的环形区域内。第五场氧隔离区205的两侧分别与第二P+注入区107的外侧和P衬底101的右侧相连。
第一P+注入区106和第二P+注入区107之间依序连接有第一栅氧110和第一场氧112，第一栅氧110上覆盖有第一多晶硅栅111，该第一栅氧110和第一多晶硅栅111的长度相同。并且，第一栅氧110和第一多晶硅栅111的右侧延伸至第一场氧112上，并覆盖部分第一场氧112。
第一栅氧110的左端和第一多晶硅栅111的左端均位于第一NWD 102的表面区域，第一栅氧110的右端以及第一多晶硅栅111的右端位于P阱103的表面区域。第一场氧112位于P阱103的表面区域。可以理解的，第一栅氧110和第一多晶硅栅111占据第一NWD 102的表面区域的长度可根据不同ESD设计窗口的需求灵活调节，调整不同维持电压的值，以满足多种场合的高压ESD保护需求。
第二NWD 104的表面设有从左至右依序连接的第二N+注入区108、第四场氧隔离区204和第三P+注入区109。第二P+注入区107的一侧与第二N+注入区108之间连接有第三场氧隔离区203。第三场氧隔离区203的两端分别位于P阱103和第二NWD104的表面区域。
第二P+注入区107的另一侧与第三P+注入区109之间依序连接有第二栅氧113和第二场氧115。第二栅氧113上覆盖有第二多晶硅栅114，第二栅氧113上和第二多晶硅栅114的长度相等。并且，第二栅氧113和第二多晶硅栅114的右侧延伸至第二场氧115上，并覆盖部分第二场氧115。
第二栅氧113的左端和第二多晶硅栅114的左端均位于第二NWD104的表面区域，第二栅氧113的右端和第二多晶硅栅114的右端均位于P阱103的表面区域。第二场氧115位于P阱103的表面区域。
第一N+注入区105、第一P+注入区106和第一多晶硅栅111分别与第一金属层的三个第一金属部206、207、208相连，且该第一金属层的三个第一金属部206、207、208分别与第二金属层的第一金属部301相连，并从第二金属层的第一金属部301引出一电极302，作为ESD保护器件的阳极。
第二N+注入区108、第三P+注入区109和多晶硅栅114分别与第一金属层的三个第二金属部210、211、212相连接，且第一金属层的三个第二金属部210、211、212分别与第二金属层的第二金属部303相连，并从第二金属层的第二金属部303引出一电极304，作为ESD保护器件的阴极。
第二P+注入区107与第一金属层的第三金属部209相连接，该第一金属层的第三金属部209在水平面上为环形结构。
如图3和图4所示，当高压ESD脉冲降临到器件，且阳极、阴极接地电位时，第一N+注入区105、第一P+注入区106、第一NWD 102、第一栅氧110、第一多晶硅栅111、第一场氧112、第二P+注入区107、P阱103、第二NWD 104、第二N+注入区108和第三P+注入区109构成了一个LDMOS-SCR结构。其中，第一P+注入区106、第一NWD 102和P阱103将构成一纵向PNP结构，同时第一NWD 102、P阱103和第二NWD104又将构成一个横向的NPN结构，纵向PNP结构的基极与横向的NPN结构的集电极通过第一NWD 102的寄生电阻Rnw相连，而横向的NPN结构的基极与纵向PNP结构的集电极通过P阱103的寄生电阻Rpw相连，即纵向PNP结构和横向的NPN结构形成了背对背的两个BJT晶体管结构，也就是晶闸管SCR结构。
在上述结构中，第二P+注入区107、P阱103、第二N+注入区108、第三P+注入区109、第二NWD104第二栅氧113、第二多晶硅栅114和第二场氧115构成了栅极接地的LDPMOS结构，即GGLDPMOS结构；该GGLDPMOS结构以及由第一P+注入区(106)、第一NWD 102和P阱103构成的纵向PNP结构形成了一条泄放电流的低阻通路，该通路削弱了LDMOS-SCR结构的正反馈，直接影响器件的维持电压。
并且，通过设计环形的P阱103与环形的第二P+注入区107提高了寄生NPN BJT晶体管的基极有效面积，从基级运输效率的计算公式角度出发，通过晶体管电流放大系数的影响，将提高LDMOS-SCR结构的维持电压。
在具体实施时，可通过调节环形P阱103与环形第二P+注入区107的宽度，来调节寄生NPN BJT晶体管的基极有效面积，从而调整LDMOS-SCR结构的维持电压。
本发明实施例通过在第一NWD和P阱中制作第一LDPMOS结构，其源极、栅极和衬底接高电位；在第二NWD和P阱中制作第二LDPMOS结构，即GGLDPMOS结构，其源极、栅极和衬底接地。第一LDPMOS结构和第二LDPMOS结构漏极相连接，形成了一条电流的泄放路径，这条泄放路径削弱了LDMOS-SCR结构的正反馈，以此来抬高静电防护应用中的LDMOS-SCR结构的维持电压。本发明过程简单，操作方便，制作出LDMOS-SCR结构既不需要打破版图设计规则也不会用到标准CMOS工艺以外的层次，就使得LDMOS-SCR能够运用在全芯片ESD防护设计中，远离闩锁风险。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种LDMOS-SCR结构的ESD保护器件，其特征在于，包括：P衬底和设于所述P衬底上的第一NWD、P阱及第二NWD，其中，
所述第一NWD上从左至右依序设有第一场氧隔离区、第一N+注入区、第二场氧隔离区和第一P+注入区；
所述P阱与所述第一NWD相邻，所述P阱上设有第二P+注入区和第五场氧隔离区，所述P阱和所述第二P+注入区为环形，所述第一P+注入区和所述第二P+注入区之间依序连接有第一栅氧和第一场氧，所述第一栅氧上覆盖有第一多晶硅栅；
所述第二NWD位于所述P阱的环形区域内，所述第二NWD上从左至右依序设有第二N+注入区、第四场氧隔离区和第三P+注入区；所述第二P+注入区的另一侧与所述第三P+注入区之间依序连接有第二栅氧和第二场氧，所述第二栅氧上覆盖有第二多晶硅栅；
所述第一N+注入区、第一P+注入区和第一多晶硅栅分别与第一金属层的三个第一金属部相连，所述第一金属层的三个第一金属部分别与第二金属层的第一金属部相连，并从所述第二金属层的第一金属部引出一电极，作为所述ESD保护器件的阳极；
所述第二N+注入区、第三P+注入区和多晶硅栅分别与所述第一金属层的三个第二金属部相连接，所述第一金属层的三个第二金属部分别与所述第二金属层的第二金属部相连，并从所述第二金属层的第二金属部引出一电极，作为所述ESD保护器件的阴极；
所述第二P+注入区与第一金属层的第三金属部相连接，所述第一金属层的三金属部为环形，所述第一栅氧和所述第一多晶硅栅的左端均位于所述第一NWD的表面区域，所述第一栅氧和所述第一多晶硅栅的右端均位于所述P阱的表面区域，所述第一场氧位于所述P阱的表面区域。
2.如权利要求1所述的ESD保护器件，其特征在于，所述第一栅氧和所述第一多晶硅栅的右侧延伸至所述第一场氧上，并覆盖部分所述第一场氧。
3.如权利要求1所述的ESD保护器件，其特征在于，所述第二栅氧和第二多晶硅栅的左端均位于所述第二NWD的表面区域，所述第二栅氧和第二多晶硅栅的右端均位于所述P阱的表面区域，所述第二场氧位于所述P阱的表面区域。
4.如权利要求1所述的ESD保护器件，其特征在于，所述第二栅氧和所述第二多晶硅栅的右侧延伸至所述第二场氧上，并覆盖部分所述第二场氧。
5.如权利要求1所述的ESD保护器件，其特征在于，所述第二P+注入区与所述第二N+注入区之间连接有第三场氧隔离区，所述第三场氧隔离区的两端分别位于所述P阱和所述第二NWD的表面区域。
6.如权利要求1所述的ESD保护器件，其特征在于，所述第二P+注入区与所述第二N+注入区、第三P+注入区、第二栅氧、第二场氧和多晶硅栅构成一条泄放电流的低阻通路。
7.如权利要求1所述的ESD保护器件，其特征在于，所述第一场氧隔离区的两侧分别与所述P衬底的左侧以及所述第一N+注入区的左侧相连。
8.如权利要求1所述的ESD保护器件，其特征在于，所述五场氧隔离区的两侧分别与所述第二P+注入区的外侧和所述P衬底的右侧相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811162798.4A CN109300895B (zh) | 2018-09-30 | 2018-09-30 | Ldmos-scr结构的esd保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811162798.4A CN109300895B (zh) | 2018-09-30 | 2018-09-30 | Ldmos-scr结构的esd保护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109300895A CN109300895A (zh) | 2019-02-01 |
| CN109300895B true CN109300895B (zh) | 2020-10-20 |
Family
ID=65161590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811162798.4A Active CN109300895B (zh) | 2018-09-30 | 2018-09-30 | Ldmos-scr结构的esd保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109300895B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111370402B (zh) * | 2020-03-12 | 2023-06-02 | 湖南博科瑞新材料有限责任公司 | 一种应用于烧结炉温控系统的静电保护器件 |
| CN111524884B (zh) * | 2020-04-15 | 2022-10-11 | 电子科技大学 | 一种用于高压esd保护的改进型ldmos-scr器件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI231035B (en) * | 2004-02-13 | 2005-04-11 | Vanguard Int Semiconduct Corp | High voltage ESD protection device having gap structure |
| CN102157519B (zh) * | 2011-01-28 | 2015-05-20 | 上海华虹宏力半导体制造有限公司 | 硅控整流器 |
| CN102903713B (zh) * | 2011-07-29 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | 防闩锁效应的保护环结构和验证方法 |
| CN105489603B (zh) * | 2016-01-06 | 2018-05-08 | 江南大学 | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 |
-
2018
- 2018-09-30 CN CN201811162798.4A patent/CN109300895B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109300895A (zh) | 2019-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102398686B1 (ko) | Esd 보호용 소자 | |
| US8178948B2 (en) | Electrostatic discharge protection circuit | |
| KR101975608B1 (ko) | 고전압용 esd 트랜지스터 및 그 정전기 보호 회로 | |
| US9343458B2 (en) | Isolation structure for ESD device | |
| US8525300B2 (en) | Tunable ESD protection device | |
| US20120091503A1 (en) | High-voltage esd protection device | |
| US10930641B2 (en) | Series connected ESD protection circuit | |
| US9117673B2 (en) | Electrostatic discharge protection circuit including a plurality of doped regions and a gate connected to a capacitor and a resistor | |
| CN104716132B (zh) | 一种低触发电压和高维持电压的硅控整流器及其电路 | |
| US10439024B2 (en) | Integrated circuit with triple guard wall pocket isolation | |
| CN104704636B (zh) | 具有用于负电压操作的隔离式scr的esd保护电路 | |
| US7838941B2 (en) | Electrostatic discharge protection device having a dual triggered transistor | |
| CN109712971B (zh) | 半导体静电放电保护元件 | |
| US11469222B2 (en) | ESD-protection device and MOS-transistor having at least one integrated ESD-protection device | |
| US20120018775A1 (en) | Electrostatic discharge protection device and method for fabricating the same | |
| CN109300895B (zh) | Ldmos-scr结构的esd保护器件 | |
| US10978870B2 (en) | Electrostatic discharge protection device | |
| CN109994466B (zh) | 一种低触发高维持可控硅静电防护器件 | |
| US9633992B1 (en) | Electrostatic discharge protection device | |
| JP5203850B2 (ja) | 静電気保護素子 | |
| CN109742070B (zh) | 一种fdsoi可控硅静电保护器件 | |
| KR20150028723A (ko) | 정전기 방전 보호 개선 장치 | |
| US20140231962A1 (en) | Bipolar junction transistor and method of manufacturing the same | |
| CN108766964B (zh) | Ldmos静电保护器件 | |
| US9281304B2 (en) | Transistor assisted ESD diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |