CN102903713B - 防闩锁效应的保护环结构和验证方法 - Google Patents
防闩锁效应的保护环结构和验证方法 Download PDFInfo
- Publication number
- CN102903713B CN102903713B CN201110214893.6A CN201110214893A CN102903713B CN 102903713 B CN102903713 B CN 102903713B CN 201110214893 A CN201110214893 A CN 201110214893A CN 102903713 B CN102903713 B CN 102903713B
- Authority
- CN
- China
- Prior art keywords
- guard ring
- latch
- ring structure
- trap
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种防闩锁效应的保护环结构，在所述P阱的形成有P+保护环，所述P+保护环环绕在所述NMOS周围；在所述N阱中不形成保护环。本发明保护环结构具有良好的闩锁抑制能力，能够缩减器件面积，并降低成本。本发明还提供一种防闩锁效应的保护环结构的验证方法，能够良好的验证保护环结构的抑制闩锁效应的能力，并能得到发生闩锁效应的位置分布，方便保护环结构的不断改善。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种防闩锁效应的保护环结构。本发明还涉及一种防闩锁效应的保护环结构的验证方法。
背景技术
闩锁效应(Latch-up Effect)是一种由脉冲电流或电压波动使互补性MOS场效应管(CMOS)的寄生晶闸管(SCR)开启导致雪崩电流放大效应的一种自毁性现象。通过在Vdd和Vss输电线间建立低阻通道，可以使高电流在寄生电路之间流通，从而导致电路停止正常工作甚至自毁。
在现有技术中，可以利用倒掺杂井(Retrograde Well)，沟槽隔离(Trench Isolation)，在重掺衬底上增加外延层(Epitaxial layer onheavily doped substrate)等工艺手段以期降低Well区阻值，从而达到抑制寄生效应的作用。
而对于工艺窗口较小的器件，采用设计优化的方法同样能够达到抑制闩锁的作用。比如保护环结构(Guard-Ring Structure)就是一种用来防止器件发生闩锁效应的一种设计结构。通过在N阱(N-well)中加入N+环即N+保护环，或在P阱(P-well)中加入P+环即P+保护环可以达到抑制闩锁电流的作用。现有技术中通常是采用对称型双保护环(Double Guard-Ring)或对称型双-多重保护环结构(Multi-Double Guard-Ring)以确保抑制效果。
如图1所示，为现有对称型双保护环的示意图，在硅衬底上形成有P阱(P-Well)4和N阱(N-Well)1，在所述P阱4中形成有NMOS，所述NMOS形成于所述N+区6中；在所述N阱1中形成有PMOS，所述PMOS形成于所述P+区3中。现有对称型双保护环包括了两个保护环，分别为：在所述P阱4的形成有P+保护环5，所述P+保护环5环绕在所述NMOS即所述N+区6周围；在所述N阱1的形成有N+保护环2，所述N+保护环2环绕在所述PMOS即所述P+区3周围。所述P+保护环5和所述N+保护环2都为只围绕一个NMOS或PMOS的单重结构。特征宽度W为所述PMOS的P+源漏区即所述P+区3和所述NMOS的N+源漏区即所述N+区6之间的最小宽度。
如图2所示，为现有对称型双-多重保护环的示意图，和图1不同之处为：所述P+保护环5A为由多个相互连接的小环组成多重结构，每一个所述小环围绕于一个所述NMOS的周围；所述N+保护环2A为由多个相互连接的小环组成多重结构，每一个所述小环围绕于一个所述PMOS的周围。
如图1和图2所示的现有对称型双保护环和双-多重保护环，虽然能够确保抑制效果，但是由于在P阱和N阱中都需要设计保护环，随着器件尺寸的不断缩小，称型双保护环结构相对设计面积就会较大，为进一步缩减面积和成本降低带来很大的挑战。
发明内容
本发明所要解决的技术问题是提供一种防闩锁效应的保护环结构，具有良好的闩锁抑制能力，能够缩减器件面积，并降低成本。本发明还提供一种防闩锁效应的保护环结构的验证方法，能够良好的验证保护环结构的抑制闩锁效应的能力，并能得到发生闩锁效应的位置分布，方便保护环结构的不断改善。
为解决上述技术问题，本发明提供一种防闩锁效应的保护环结构，在硅衬底上形成有P阱和N阱，在所述P阱中形成有NMOS，在所述N阱中形成有PMOS，保护环结构为一种非对称型结构，在所述P阱的形成有P+保护环，所述P+保护环环绕在所述NMOS周围；在所述N阱中不形成保护环。
进一步的改进是，所述P+保护环为围绕于一个所述NMOS的周围的单重结构。
进一步的改进是，所述P+保护环为由多个相互连接的小环组成多重结构，每一个所述小环围绕于一个所述NMOS的周围。
为解决上述技术问题，本发明提供一种防闩锁效应的保护环结构的验证方法，包括如下步骤：
步骤一、准备具有不同特征宽度的防闩锁效应的保护环结构；所述保护环结构为一种非对称型结构，各不同特征宽度的防闩锁效应的保护环结构的形成方法为：在硅衬底上形成P阱和N阱，在所述P阱中形成NMOS，在所述N阱中形成PMOS，在所述P阱的形成P+保护环，所述P+保护环环绕在所述NMOS周围；在所述N阱中不形成保护环；所述特征宽度为所述PMOS的P+源漏区和所述NMOS的N+源漏区之间的最小宽度。
步骤二、在不同的温度下对各不同特征宽度的所述保护环结构进行电性测试，得到各不同特征宽度的所述保护环结构在不同温度下是否存在闩锁效应、以及存在闩锁效应时对应的开启电压。
步骤三、对具有闩锁效应的所述保护环结构进行定位分析，方法为：将所述保护环结构驱动到对应的不同宽度和不同温度下的开启电压从而使所述保护环结构驱动进入到发生闩锁效应的状态；采用晶背光发射显微成像系统对所述硅衬底进行观察，通过观察到的光斑的位置、大小和亮度得到发生闩锁效应的位置分布特征和所述防闩锁效应的保护环结构的对闩锁电流的吸收能力。
步骤四、根据测试结果，对所述防闩锁效应的保护环结构进行优化，将对闩锁电流的吸收能力强的结构应用到器件结构中。
进一步的改进是，步骤一中所述保护环结构还包括无保护环结构、非对称型N+保护环结构、对称型双保护环结构。所述无保护环结构在所述P阱和所述N阱中都不形成保护环。所述非对称型N+保护环结构在所述P阱的形成不形成保护环，在所述N阱中形成N+保护环，所述N+保护环环绕在所述PMOS周围。所述对称型双保护环结构在所述P阱的形成P+保护环，所述P+保护环环绕在所述NMOS周围；在所述N阱中形成N+保护环，所述N+保护环环绕在所述PMOS周围。
进一步的改进是，步骤二中采用I-V特征测试仪器进行电性测试，I-V特征测试仪器由两台源测量单元和一台个人电脑以及IEEE-488传输线组成，测试步骤为：先由第一台源测量单元对所述保护环结构施加大于50V的电压，使所述保护环结构进入雪崩击穿状态。接着将所述第一台源测量单元所施加的电压从高电压扫至低电压，并记录不同施加电压下对应的电流值。利用第二台源测量单元同步记录不同施加电压下的电压值。根据所述电流值和所述电压值绘制出I-V曲线，根据所述I-V曲线确定各不同特征宽度的所述保护环结构在不同温度下是否存在闩锁效应、以及存在闩锁效应时对应的开启电压。
进一步的改进是，两台所述源测量单元都为Keithley-236型源测量单元。
进一步的改进是，所述晶背光发射显微成像系统由一台光学显微镜、一台冷却CCD照相机、一台图像处理设备、一台开启点测试仪和一组滤镜组成。
本发明防闩锁效应的保护环结构具有良好的闩锁抑制能力，能够缩减器件面积，并降低成本。本发明防闩锁效应的保护环结构的验证方法能够良好的验证保护环结构的抑制闩锁效应的能力，并能得到发生闩锁效应的位置分布，方便保护环结构的不断改善。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有对称型双保护环的示意图；
图2是现有对称型双-多重保护环的示意图；
图3是本发明实施例一防闩锁效应的保护环结构的示意图；
图4是本发明实施例二防闩锁效应的保护环结构的示意图；
图5是本发明实施例方法的I-V特征测试仪器的示意图；
图6是本发明实施例方法的晶背光发射显微成像系统的示意图；
图7A-图7D是本发明实施例方法的各种保护环结构的示意图；
图8是本发明实施例方法测得的一种现有对称型双保护环的闩锁电流光斑；
图9是现有对称型双保护环的发生闩锁效应时的电子空穴流动的示意图。
具体实施方式
图3是本发明实施例一防闩锁效应的保护环结构的示意图；在硅衬底上形成有P阱4和N阱1，在所述P阱4中形成有NMOS，所述NMOS形成于所述N+区6中；在所述N阱1中形成有PMOS，所述PMOS形成于所述P+区3中。在所述P阱4的形成有P+保护环5，所述P+保护环5环绕在所述NMOS即所述N+区6周围；在所述N阱1没有形成保护环。所述P+保护环5都为只围绕一个NMOS的单重结构。所述N阱1中的所述N+区6为所述N阱1的引出区域，特征宽度W为所述PMOS的P+源漏区即位于所述N阱1中的所述P+区3和所述NMOS的N+源漏区即位于所述P阱4中的所述N+区6之间的最小宽度。
如图4所示，是本发明实施例二防闩锁效应的保护环结构的示意图；和图3所示的本发明实施例一的不同之处为：所述P+保护环5A为由多个相互连接的小环组成多重结构，每一个所述小环围绕于一个所述NMOS的周围。
本发明实施例防闩锁效应的保护环结构的验证方法包括如下步骤：
步骤一、如图7A至图7D所示，准备具有不同特征宽度的防闩锁效应的保护环结构。
如图7A所示，为一种无保护环结构的测试结构一，N+区6和P+区3的宽度都为7μm、长度都为30μm，在N阱1和P阱4中的N+区6和P+区3之间的距离都为1.2μm；所述N阱1中的所述N+区6为所述N阱1的引出区域，特征宽度W为所述PMOS的P+源漏区即位于所述N阱1中的所述P+区3和所述NMOS的N+源漏区即位于所述P阱4中的所述N+区6之间的最小宽度。特征宽度W的值为5μm、或10μm、或20μm，也可以选用其它的值。
如图7B所示，为一种非对称N+保护环结构的测试结构二，在N阱1的形成有N+保护环2，所述N+保护环2环绕在所述PMOS即所述P+区3周围；在所述P阱4没有形成保护环。其中N+区6和P+区3的尺寸设置和所述测试结构一的相同，所述N+保护环2为单重结构，所述N+保护环2的宽度为2.4μm、其内侧边缘和其内侧的所述P+区3边缘的间距为1.2μm。特征宽度W的值为5μm、或10μm、或20μm，也可以选用其它的值。
如图7C所示，为采用本发明实施例一防闩锁效应的保护环结构的测试结构三。其中N+区6和P+区3的尺寸设置和所述测试结构一的相同，所述P+保护环5的宽度为2.4μm、其内侧边缘和其内侧的所述N+区6边缘的间距为1.2μm。特征宽度W的值为5μm、或10μm、或20μm，也可以选用其它的值。
如图7D所示，为采用现有对称型双保护环的测试结构四。N+区6和P+区3的宽度都为90μm、长度都为100μm。所述P+保护环5的宽度为1μm、其内侧边缘和其内侧的所述N+区6边缘的间距为2μm。所述N+保护环2的宽度为1μm、其内侧边缘和其内侧的所述P+区3边缘的间距为2μm。特征宽度W的值为5μm、或10μm、或20μm，也可以选用其它的值。
上述各种防闩锁效应的保护环结构也即各种测试结构N阱是在P型衬底中进行磷注入形成的、所述P阱是在P型衬底只能够进行硼注入形成的，隔离技术采用浅沟槽隔离。
步骤二、在不同的温度下对各不同特征宽度的所述保护环结构进行电性测试，得到各不同特征宽度的所述保护环结构在不同温度下是否存在闩锁效应、以及存在闩锁效应时对应的开启电压。
本步骤中采用I-V特征测试仪器进行电性测试，如图5所示，是本发明实施例方法的I-V特征测试仪器的示意图；I-V特征测试仪器由两台源测量单元和一台个人电脑以及IEEE-488传输线组成，所述两台源测量单元都为Keithley-236型源测量单元；所述两台源测量单元和个人电脑的之间通过IEEE-488传输线连接，图5中所示的测试结构为本发明实施例一防闩锁效应的保护环结构，位于P阱中的所述N+区6和所述P+保护环5连接于各所述源测量单元的第一端并用于接电压Vss、位于N阱中的所述N+区6和所述P+区3连接于各所述源测量单元的第二端并用于接电压Vdd，测试步骤为：
先由第一台源测量单元对所述保护环结构施加大于50V的电压，即在第一台源测量单元的第二端施加一大于50V的电压Vdd，使所述保护环结构进入雪崩击穿状态。
接着将所述第一台源测量单元所施加的电压从高电压扫至低电压即将电压Vdd从高电压扫至低电压，并记录不同施加电压下对应的电流值。
利用第二台源测量单元同步记录不同施加电压下的电压值。
根据所述电流值和所述电压值绘制出I-V曲线，根据所述I-V曲线确定各不同特征宽度的所述保护环结构在不同温度下是否存在闩锁效应、以及存在闩锁效应时对应的开启电压。当所述I-V曲线在低电压下(<10V)即监测到I-V曲线突变点，则器件已被驱动至闩锁状态。该突变点即为开启点(Hold point)。
测试结构一至四的不同特征宽度W和测试温度的测试结果中的开启电压即开启点的电压分别如表一至表四所示。测试结构一至三的测试温度选择了25℃和125℃两种，测试结构四的测试温度选择了25℃、125℃、175℃和200℃四种。
表一
| Non-guard-ring | W＝5um | W＝10um | W＝20um |
| 25℃ HV(V) | 1.35 | 1.56 | 1.82 |
| 125℃ HV(V) | 1.1 | 1.25 | 1.44 |
表二
| N+guard-ring | W＝5um | W＝10um | W＝20um |
| 25℃ HV(V) | 2.6 | 3.1 | 4.2 |
| 125℃ HV(V) | 2.08 | 2.49 | 3.05 |
表三
| P+guard-ring | W＝5um | W＝10um | W＝20um |
| 25℃ HV(V) | No Latch | No Latch | No Latch |
| 125℃ HV(V) | 2.8 | No Latch | No Latch |
表四
| Non-guard-ring | W＝7um | W＝10um | W＝15um |
| 25℃ HV(V) | No Latch | No Latch | No Latch |
| 125℃ HV(V) | 1.86 | 2.1 | No Latch |
| 175℃ HV(V) | 1.76 | 1.87 | No Latch |
| 200℃ HV(V) | 1.65 | 1.81 | 2.27 |
比较表一、表二和表三可知，测试结构三即本发明实施例一的防闩锁效应的保护环结构只有在温度较高、特征宽度较小时才会出现闩锁效应，所以相对于非对称N+保护环结构和无保护环结构，本发明实施例的防闩锁效应的能力更强。而比较表一和表二可知，其中的非对称N+保护环结构比无保护环结构的防闩锁效应的能力稍强。
比较表三和表四可知，本发明实施例一的防闩锁效应的保护环结构与双保护环结构的抑制闩锁效应能力在相同的温度下大致相同；对于相同的特征宽度，本发明实施例一的防闩锁效应的保护环结构的闩锁效应抑制能力略优于双保护环结构。
步骤三、对具有闩锁效应的所述保护环结构进行定位分析，方法为：将所述保护环结构驱动到对应的不同宽度和不同温度下的开启电压从而使所述保护环结构驱动进入到发生闩锁效应的状态；采用晶背光发射显微成像系统对所述硅衬底进行观察，通过观察到的光斑的位置、大小和亮度得到发生闩锁效应的位置分布特征和所述防闩锁效应的保护环结构的对闩锁电流的吸收能力。
如图6所示，是本发明实施例方法的晶背光发射显微成像系统的示意图；所述晶背光发射显微成像系统由一台光学显微镜(OpticalMicroscope)、一台冷却CCD照相机(Cooled CCD Camera)、一台图像处理设备(Image Processer)、一台开启点测试仪(Hold-point test apparatus)和一组滤镜(Filter)组成，所述图像处理设备由一台个人电脑实现。被测试结构即所述保护环结构通过开启点测试仪驱动进入到发生闩锁效应的状态，通过光学显微镜、滤镜和冷却CCD照相机进行照相并在图像处理设备进行处理。
如图8所示，是本发明实施例方法测得的一种现有对称型双保护环的闩锁电流光斑；在N+保护环和P+保护环的边界位置处出现了两个相邻的发射光斑，且发射光斑基本为圆形；在单一发射光斑中，光强分布情况呈从圆心至外圆环渐弱的趋势。N阱区域的圆形光斑大小远大于P阱区域的光斑大小，N阱发射光斑光强远大于P阱区域的光斑光强。
图9是现有对称型双保护环的发生闩锁效应时的电子空穴流动的示意图。可知P+保护环的对空穴的吸收能力强，P阱端的电子空穴对复合便少，更多的自由电子使P阱区域产生低阻通道，从而抑制了闩锁的产生。而相对应，N阱中的N+保护环的对电子的吸收能力要弱，N阱端的电子空穴对复合多，所以N阱中的发光光斑大、光强强，N阱中的产生的电阻也相对要大，从而使N+保护环的抑制闩锁效应的能力也差些。
步骤四、根据测试结果，对所述防闩锁效应的保护环结构进行优化，将对闩锁电流的吸收能力强的结构应用到器件结构中。由步骤二的测试结果可知，本发明实施例一防闩锁效应的保护环结构的防闩锁效应的能力比非对称N+保护环结构和无保护环结构都要强；本发明实施例一防闩锁效应的保护环结构的防闩锁效应的能力略强于现有的双保护环结构，但是本发明实施例结构具有能减少面积的巨大优势。步骤三的测试结果可知，N+保护环的防闩锁效应的能力要比P+保护环差很多。所以，将本发明防闩锁效应的保护环结构应用到器件结构中，不仅具有较强的防闩锁效应的能力，还能大大减少器件的面积、并降低成本。另外采用本发明方法，可以很方便对保护环结构进行优化设计。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (5)
1.一种防闩锁效应的保护环结构的验证方法，其特征在于，包括如下步骤：
步骤一、准备具有不同特征宽度的防闩锁效应的保护环结构；所述保护环结构为一种非对称型结构，各不同特征宽度的防闩锁效应的保护环结构的形成方法为：在硅衬底上形成P阱和N阱，在所述P阱中形成NMOS，在所述N阱中形成PMOS，在所述P阱的形成P+保护环，所述P+保护环环绕在所述NMOS周围；在所述N阱中不形成保护环；所述特征宽度为所述PMOS的P+源漏区和所述NMOS的N+源漏区之间的最小宽度；
步骤二、在不同的温度下对各不同特征宽度的所述保护环结构进行电性测试，得到各不同特征宽度的所述保护环结构在不同温度下是否存在闩锁效应、以及存在闩锁效应时对应的开启电压；
步骤三、对具有闩锁效应的所述保护环结构进行定位分析，方法为：将所述保护环结构驱动到对应的不同宽度和不同温度下的开启电压从而使所述保护环结构驱动进入到发生闩锁效应的状态；采用晶背光发射显微成像系统对所述硅衬底进行观察，通过观察到的光斑的位置、大小和亮度得到发生闩锁效应的位置分布特征和所述防闩锁效应的保护环结构的对闩锁电流的吸收能力；
步骤四、根据测试结果，对所述防闩锁效应的保护环结构进行优化，将对闩锁电流的吸收能力强的结构应用到器件结构中。
2.如权利要求1所述的防闩锁效应的保护环结构的验证方法，其特征在于：步骤一中所述保护环结构还包括无保护环结构、非对称型N+保护环结构、对称型双保护环结构；
所述无保护环结构在所述P阱和所述N阱中都不形成保护环；
所述非对称型N+保护环结构在所述P阱的形成不形成保护环，在所述N阱中形成N+保护环，所述N+保护环环绕在所述PMOS周围；
所述对称型双保护环结构在所述P阱的形成P+保护环，所述P+保护环环绕在所述NMOS周围；在所述N阱中形成N+保护环，所述N+保护环环绕在所述PMOS周围。
3.如权利要求1所述的防闩锁效应的保护环结构的验证方法，其特征在于：步骤二中采用I-V特征测试仪器进行电性测试，I-V特征测试仪器由两台源测量单元和一台个人电脑以及IEEE-488传输线组成，测试步骤为：
先由第一台源测量单元对所述保护环结构施加大于50V的电压，使所述保护环结构进入雪崩击穿状态；
接着将所述第一台源测量单元所施加的电压从高电压扫至低电压，并记录不同施加电压下对应的电流值；
利用第二台源测量单元同步记录不同施加电压下的电压值；
根据所述电流值和所述电压值绘制出I-V曲线，根据所述I-V曲线确定各不同特征宽度的所述保护环结构在不同温度下是否存在闩锁效应、以及存在闩锁效应时对应的开启电压。
4.如权利要求3所述的防闩锁效应的保护环结构的验证方法，其特征在于：两台所述源测量单元都为Keithley-236型源测量单元。
5.如权利要求1所述的防闩锁效应的保护环结构的验证方法，其特征在于：所述晶背光发射显微成像系统由一台光学显微镜、一台冷却CCD照相机、一台图像处理设备、一台开启点测试仪和一组滤镜组成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110214893.6A CN102903713B (zh) | 2011-07-29 | 2011-07-29 | 防闩锁效应的保护环结构和验证方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110214893.6A CN102903713B (zh) | 2011-07-29 | 2011-07-29 | 防闩锁效应的保护环结构和验证方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102903713A CN102903713A (zh) | 2013-01-30 |
| CN102903713B true CN102903713B (zh) | 2015-04-08 |
Family
ID=47575882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110214893.6A Active CN102903713B (zh) | 2011-07-29 | 2011-07-29 | 防闩锁效应的保护环结构和验证方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102903713B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103730461A (zh) * | 2014-01-16 | 2014-04-16 | 湘潭大学 | 一种具有高维持电压的scr结构及其制作方法 |
| CN105552073A (zh) * | 2015-12-14 | 2016-05-04 | 武汉芯昌科技有限公司 | 一种防止闩锁效应及噪声干扰的芯片版图结构及方法 |
| CN109300895B (zh) * | 2018-09-30 | 2020-10-20 | 湖南大学 | Ldmos-scr结构的esd保护器件 |
| CN116525615B (zh) * | 2023-07-03 | 2023-08-25 | 微传智能科技（常州）有限公司 | 一种防止闩锁效应的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2631037Y (zh) * | 2003-04-16 | 2004-08-04 | 上海复旦微电子股份有限公司 | 一种基于cmos工艺的承载大电流的二极管版图结构 |
| KR20050123033A (ko) * | 2004-06-25 | 2005-12-29 | 노바텍 마이크로일렉트로닉스 코포레이션 | 고내압 소자 및 정전기 방전 보호회로용 고내압 소자 |
| CN1959988A (zh) * | 2005-11-28 | 2007-05-09 | 威盛电子股份有限公司 | 可避免栓锁的半导体电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8134813B2 (en) * | 2009-01-29 | 2012-03-13 | Xilinx, Inc. | Method and apparatus to reduce footprint of ESD protection within an integrated circuit |
-
2011
- 2011-07-29 CN CN201110214893.6A patent/CN102903713B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2631037Y (zh) * | 2003-04-16 | 2004-08-04 | 上海复旦微电子股份有限公司 | 一种基于cmos工艺的承载大电流的二极管版图结构 |
| KR20050123033A (ko) * | 2004-06-25 | 2005-12-29 | 노바텍 마이크로일렉트로닉스 코포레이션 | 고내압 소자 및 정전기 방전 보호회로용 고내압 소자 |
| CN1959988A (zh) * | 2005-11-28 | 2007-05-09 | 威盛电子股份有限公司 | 可避免栓锁的半导体电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102903713A (zh) | 2013-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102903713B (zh) | 防闩锁效应的保护环结构和验证方法 | |
| US8809961B2 (en) | Electrostatic discharge (ESD) guard ring protective structure | |
| CN102024792B (zh) | 静电保护用半导体装置 | |
| Ker et al. | The impact of low-holding-voltage issue in high-voltage CMOS technology and the design of latchup-free power-rail ESD clamp circuit for LCD driver ICs | |
| CN106328644A (zh) | 一种半导体器件和电子装置 | |
| CN108122904A (zh) | 一种esd保护结构 | |
| Lin et al. | Design of ESD Protection Device for $ K\!/\! Ka $-Band Applications in Nanoscale CMOS Process | |
| Farbiz et al. | Overshoot-induced failures in forward-biased diodes: A new challenge to high-speed ESD design | |
| Gaillardin et al. | Radiation effects in CMOS isolation oxides: Differences and similarities with thermal oxides | |
| Chen et al. | An ESD robust high holding voltage dual-direction SCR with symmetrical IV curve by inserting a floating P+ in PWell | |
| Wang et al. | Dual direction SCR with deep well structure for high voltage ESD in communication bus | |
| CN103730458B (zh) | 硅控整流器 | |
| Ker et al. | ESD protection design for CMOS RF integrated circuits | |
| Hériveaux et al. | Electrical modeling of the effect of photoelectric laser fault injection on bulk cmos design | |
| CN102544068B (zh) | 一种基于pnp型三极管辅助触发的双向可控硅器件 | |
| Dai et al. | Study on latchup path between HV-LDMOS and LV-CMOS in a 0.16-μm 30-V/1.8-V BCD technology | |
| CN103839942A (zh) | 高压esd保护结构 | |
| CN108878402A (zh) | 半导体测试结构及晶体管漏电的测试方法 | |
| CN111710673B (zh) | 一种具有闩锁免疫特性的ep-lvtscr器件 | |
| CN104143549A (zh) | 一种静电释放保护电路版图及集成电路 | |
| Salman et al. | Solutions to mitigate parasitic NPN bipolar action in high voltage analog technologies | |
| CN109411467A (zh) | 一种降低esd保护器件触发电压的方法 | |
| US8958185B2 (en) | ESD block isolation by RF choke | |
| CN102544066B (zh) | 一种基于npn型三极管辅助触发的双向可控硅器件 | |
| Chen et al. | NBL causing low latch-up immunity between HV-PMOS and LV-P/NMOS in a 0.15-µm BCD process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140109 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140109 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |