CN102157519B - 硅控整流器 - Google Patents

Abstract

一种硅控整流器，其包括半导体衬底；形成在所述半导体衬底上方的N阱和P阱；形成在所述N阱中的第一P型注入区和第一N型注入区；形成在所述P阱中的第二P型注入区和第二N型注入区；形成在所述N阱与所述P阱相接合之位置的第三注入区；以及形成在所述第三N型注入区侧方的由轻掺杂区和HALO注入区形成的结。本发明的硅控整流器中，由轻掺杂区和HALO注入区形成的结与高浓度注入区相结合以在阳极和阴极电路之间形成等效三极管(NPN型和PNP型)，由此，击穿点就位于高浓度注入区与轻掺杂区之间。由于轻掺杂区位于HALO注入区的上方，因此所述等效三极管的击穿点更靠近器件表面。由此，本发明硅控整流器的触发电压得以减小。

Description

硅控整流器

技术领域

本发明涉及半导体器件，尤其涉及低触发电压的硅控整流器。

背景技术

在集成电路(IC)的制造与使用中，静电放电(ESD)是一个需要考量的问题。随着对高速运算和宽带无线通信产品IC的需求日益增加，加之目前的IC工艺正快速地进入80纳米甚至65纳米以下，IC的内部元件都非常微小，所以很容易受到瞬间静电放电的破坏。因此，ESD对IC的质量有极大的影响，且随着IC制造工艺的不断进步，ESD问题的重要性也与日俱增。

目前商用IC在ESD防护能力的国际标准基本规格包括以下几个项目，分别规范IC要能够承受来自人体、机器设备、充电元件的静电放电能力。来自人体的ESD测试要达到2000伏以上；机器设备；MM)的ESD测试要达到200伏以上；充电元件的ESD测试要达到1000伏以上。通常，ESD发生于一瞬间，约介于10纳秒到100纳秒之间，因此亟需一种直接构造于芯片上的片上(on-chip)ESD防护装置或电路，以防止ESD对芯片造成损坏。

近来，硅控整流器(SCR)已成为一种重要的ESD防护装置。业界一般使用双极形硅控整流器，其通常使用标准的MOS工艺制造。当ESD事件产生时，硅控整流器立即将其阻抗降低，且从关闭状态启动为开启状态，并分担大部分的电流，因而可对芯片提供一种可靠的片上保护。图1示出了一种现有的硅控整流器。

然而，随着半导体制造工艺的演进，IC元件的击穿电压也随之越来越低，硅控整流器的触发电压要比栅极氧化物的击穿电压高得多，因此较弱的静电放电效应也能对由一般的硅控整流器所防护的IC器件造成损坏。可见，大触发电压的传统硅控整流器在深亚微米集成电路中不能对低压器件形成有效的保护。

为了有效防护IC元件避免遭受ESD的损坏，于是具有低触发电压的硅控整流器(LVTSCR)被开发出来，以降低NMOS器件的回扫(snapback)击穿电压，如图2所示。这种改进型硅控整流器降低了触发电压，通过N+/P阱二极管的反向击穿来触发。

然而，这种LVTSCR并不适用于高电压耐受的IO应用。举例来说，在5V耐受的IO设计中，使用3.3V的IO器件需要接受5V的输入信号。当使用这种LVTSCR时，3.3VNMOS的栅极氧化物应高电压而过载，并且可能造成可靠性的问题。

此外，Shan等人提出了在硅控整流器中使用与P+区域结合在一起的PLDD/NHALO掺杂来降低触发电压的设计(PLDD/NHALO-assisted low-trigger SCR for high-voltage tolerantESD protection in foundry CMOS process without extra mask，Electronics Letters，Vol.45，No.1，p40-42，2009)，如图3所示。在这一设计中，使用由P形轻掺杂漏极(PLDD)和N形HALO注入(NHALO)构成的节来降低触发电压。在相同的偏置电压下，这一PLDD/NHALO结的耗尽深度比P+/N阱结的耗尽深度浅的多，因此PLDD/NHALO结的击穿电压小于P+/N阱结的击穿电压。

与现有的LVTSCR相比，这种硅控整流器的触发电压低至7伏，并且更适用于高电压耐受的应用而不会带来栅极氧化物。此外，在现今的半导体制造中，PLDD/NHALO这一组合一般用于克服热载流子稳定性问题和短沟道效应，因此不需再添加新的掩膜。

然而，随着半导体工艺的演进，需要进一步降低硅控整流器的触发电压。因此，需要提出一种改进的低触发电压硅控整流器。

发明内容

有鉴于现有技术中低硅控整流器的触发电压较大这一缺陷，本发明所要解决的技术问题是提供一种改进的低触发电压硅控整流器。

本发明提供了一种硅控整流器，其包括半导体衬底；形成在所述半导体衬底上方的N阱和P阱；形成在所述N阱中的第一P型注入区和第一N型注入区；形成在所述P阱中的第二P型注入区和第二N型注入区；形成在所述N阱与所述P阱相接合之位置的第三注入区；以及形成在所述第三注入区侧方的由轻掺杂漏区LDD和晕环注入区HALO形成的结。

一些实施例中，所述第三注入区为高浓度注入区。

一些实施例中，所述第三注入区为第三N型注入区，并且所述结由P型轻掺杂漏区PLDD和N型晕环注入区NHALO形成，即PLDD/NHALO结。

一些实施例中，所述PLDD/NHALO结中，所述P型轻掺杂漏区PLDD在所述N型晕环注入区NHALO的上方。

一些实施例中，所述第三注入区为第三P型注入区，并且所述结由N型轻掺杂漏区NLDD和P型晕环注入区PHALO形成，即NLDD/PHALO结。

一些实施例中，所述NLDD/PHALO结中，所述N型轻掺杂漏区NLDD在所述P型晕环注入区PHALO的上方。

一些实施例中，所述轻掺杂漏区的深度和浓度小于所述P型注入区或所述N型注入区的深度和浓度。

一些实施例中，所述的第一P型注入区、第一N型注入区、第二P型注入区、第二N型注入区和第三注入区之间由浅沟槽隔离区进行隔离。

本发明的硅控整流器中，由轻掺杂区和晕环注入区形成的结与高浓度注入区相结合以在阳极和阴极电路之间形成等效三极管(NPN型和PNP型)，由此，击穿点就位于高浓度注入区与轻掺杂区之间。由于轻掺杂区位于晕环注入区的上方，因此所述等效三极管的击穿点更靠近器件表面。由此，本发明硅控整流器的触发电压得以减小。

本发明的硅控整流器中，由高浓度的注入区与低浓度的轻掺杂区形成PN结，从而该PN结之间的浓度差较大。由此，本发明硅控整流器的触发电压得以减小。

附图说明

结合附图，通过下文的述详细说明，可更清楚地理解本发明的上述及其他特征和优点，其中：

图1示出了现有技术中的硅控整流器；

图2示出了现有的低触发电压的硅控整流器；

图3示出了现有的带有PLDD/NHALO结的低触发电压硅控整流器；

图4示出了本发明的硅控整流器；

图5为图4所示硅控整流器的局部示意图；

图6示出了本发明的另一硅控整流器；

图7为图6所示硅控整流器的局部示意图。

具体实施方式

参见示出本发明实施例的附图，下文将更详细地描述本发明。然而，本发明可以以许多不同形式实现，并且不应解释为受在此提出之实施例的限制。相反，提出这些实施例是为了达成充分及完整公开，并且使本技术领域的技术人员完全了解本发明的范围。这些附图中，为清楚起见，可能放大了层及区域的尺寸及相对尺寸。

应理解，当将元件或层称为在另一元件或层“上”或“连接至”另一元件或层之时，其可为直接在另一元件或层上或直接连接至其它元件或层，或者存在居于其间的元件或层。与此相反，当将元件称为“直接在另一元件或层上”、或“直接连接至”或另一元件或层之时，并不存在居于其间的元件或层。整份说明书中相同标号是指相同的元件。如本文中所使用的，用语“及/或”包括一或多个相关的所列项目的任何或所有组合。

除非另行详细说明，本文所使用的所有术语(包括科技术语)的意思与本技术领域的技术人员所通常理解的一致。还应理解，诸如一般字典中所定义的术语应解释为与相关技术领域中的意思一致，并且不应解释为理想化的或过度刻板的含义，除非在文中另有明确定义。

对于SCR的基本结构的工作原理，其触发条件在于连接阳极的N阱与连接阴极的P阱之间形成反向击穿导通，提供足够大的电流触发寄生的NPN和PNP的基极与发射极正向导通，进入正向电流放大状态，共同泻放静电电流。在进行静电荷放电结构设计中，需考虑所使用的结构要满足合适的触发电压。触发电压一般需高于正常工作电压，且须低于内部电路所能承受的最高电压。

图4为示出根据本发明第一实施例的低触发电压硅控整流器的示意图。

如图4所示，本发明的硅控整流器包括P形硅衬底，其上并列分布有P阱注入区和N阱注入区。

P阱注入区内靠近衬底表面分布有P型注入区和N型注入区。所述P型注入区和N型注入区分别连至阴极。P阱注入区内的P型注入区和N型注入区之间及其两端分别有浅沟槽隔离区STI进行隔离。

N阱注入区内靠近衬底表面也分布有P型注入区和N型注入区。所述P型注入区和N型注入区分别连至阳极。N阱注入区内的P型注入区和N型注入区间及其两端也分别有浅沟槽隔离区STI进行隔离。

所述P型注入区和N型注入区在图中标识为P+和N+，以标识其为高浓度掺杂区域。

由此，本发明的硅控整流器的等效电路就为，在阳极和阴极电路之间包括两个等效三极管(NPN型和PNP型)和两个等效电阻(P阱电阻Rpwell和N阱电阻Rnwell)。

再参考图4，在P阱注入区的N型注入区和N阱注入区的P型注入区的相接合处还设有第三N型注入区，其通过浅沟槽隔离区STI以分别与P阱注入区中的N型注入区与N阱注入区的P型注入区隔离。如图4所示，所述第三N型注入区的侧方形成有PLDD/NHALO结，即P型轻掺杂漏区PLDD和N型晕环注入区NHALO形成的结，从而形成一NPN结。所述PLDD/NHALO结中，所述P型轻掺杂漏区PLDD位于所述N型晕环注入区NHALO的上方。此外，所述PLDD的深度和浓度都小于所述P型注入区P+或所述N型注入区N+的深度和浓度。

图6示出根据本发明第二实施例的低触发电压硅控整流器的示意图。

本实施例中的低触发电压硅控整流器与第一实施例中的低触发电压硅控整流器类似，其不同之处在于，在P阱注入区的N型注入区和N阱注入区的P型注入区的相接合处还设有第三P型注入区，其通过浅沟槽隔离区STI以分别与P阱注入区中的N型注入区与N阱注入区的P型注入区隔离。在第三P型注入区中的侧方形成NLDD/PHALO结，即N型轻掺杂漏区NLDD和P型晕环注入区PHALO形成的结，从而形成一PNP结，来代替第一实施例中的NPN结。

现参考图3和图4说明本发明硅控整流器的触发电压得以进一步下降的原理。

一般地，触发电压的大小与击穿点(PN结之间的锐角掺杂分布)离器件表面的位置以及N型注入区与P型注入区之间的浓度差有关。具体地，击穿点离器件表面越近，触发电压越小。N型注入区与P型注入区之间的浓度差越大，击穿电压越小。下文就这两点进行分析。

如图3所示，PLDD/NHALO结与P型注入区相结合，由此实际形成的结为P型注入区与NHALO之间的PN结，因此击穿点就位于P型注入区与NHALO。然而，如图5所示，在本发明的硅控整流器中，PLDD/NHALO结与N型注入区相结合以形成NPN结，由此，击穿点就位于N型注入区与PLDD之间。由于PLDD位于NHALO的上方，因此所述NPN结的击穿点更靠近器件表面。由此，本发明硅控整流器的触发电压得以减小。或者，如图7所示，在本发明的硅控整流器中，NLDD/PHALO结与P型注入区相结合以形成PNP结，由此，击穿点就位于P型注入区与NLDD之间。由于NLDD位于PHALO的上方，因此所述PNP结的击穿点更靠近器件表面。

此外，如图3所示，现有硅控整流器中，P型注入区为高浓度区域，而NHALO注入区的浓度也为高。然而，如图5所示，本发明的硅控整流器中，由高浓度的N型注入区与低浓度的PLDD注入区形成PN结，从而该PN结之间的浓度差较大。由此，本发明硅控整流器的触发电压得以减小。

类似地，本发明的第二实施例也能说明上述问题。

本发明具有如下的优点：

(1)在本发明的硅控整流器中，由轻掺杂区和HALO注入区形成的结与高浓度注入区相结合以在阳极和阴极电路之间形成等效三极管(NPN型和PNP型)，由此，击穿点就位于高浓度注入区与轻掺杂区之间。由于轻掺杂区位于HALO注入区的上方，因此所述等效三极管的击穿点更靠近器件表面。由此，本发明硅控整流器的触发电压得以减小。

(2)本发明的硅控整流器中，由高浓度的注入区与低浓度的轻掺杂区形成PN结，从而该PN结之间的浓度差较大。由此，本发明硅控整流器的触发电压得以减小。

(3)在现有的半导体制造中，在ESD器件中添加P型注入区与PLDD/NHALO的结，不需再添加新的掩膜，从而降低了生产成本。

因本技术领域的技术人员应理解，本发明可以以许多其他具体形式实现而不脱离本发明的精神或范围。尽管业已描述了本发明的实施例，应理解本发明不应限制为这些实施例，本技术领域的技术人员可如所附权利要求书界定的本发明精神和范围之内作出变化和修改。

Claims (4)

1.一种硅控整流器，其特征在于，包括：

半导体衬底；

形成在所述半导体衬底上方的N阱和P阱；

形成在所述N阱中的第一P型注入区和第一N型注入区；

形成在所述P阱中的第二P型注入区和第二N型注入区；

形成在所述N阱与所述P阱相接合之位置的第三注入区；以及

形成在所述第三注入区侧方的由轻掺杂漏区LDD和晕环注入区HALO形成的结；

其中，所述第三注入区为第三N型注入区，且所述结由P型轻掺杂漏区PLDD和N型晕环注入区NHALO形成，所述P型轻掺杂漏区PLDD在所述N型晕环注入区NHALO的上方；或

所述第三注入区为第三P型注入区，且所述结由N型轻掺杂漏区NLDD和P型晕环注入区PHALO形成，所述N型轻掺杂漏区NLDD在所述P型晕环注入区PHALO的上方。

2.如权利要求1所述的硅控整流器，其特征在于，所述第三注入区为高浓度注入区。

3.如权利要求1所述的硅控整流器，其特征在于，所述轻掺杂漏区的深度和浓度小于所述P型注入区或所述N型注入区的深度和浓度。

4.如前述权利要求中任一项所述的硅控整流器，其特征在于，所述的第一P型注入区、第一N型注入区、第二P型注入区、第二N型注入区和第三注入区之间由浅沟槽隔离区进行隔离。