CN104835818B - 一种双触发lvtscr结构及其电路 - Google Patents
一种双触发lvtscr结构及其电路 Download PDFInfo
- Publication number
- CN104835818B CN104835818B CN201510222390.1A CN201510222390A CN104835818B CN 104835818 B CN104835818 B CN 104835818B CN 201510222390 A CN201510222390 A CN 201510222390A CN 104835818 B CN104835818 B CN 104835818B
- Authority
- CN
- China
- Prior art keywords
- lvtscr
- transistor
- dual trigger
- circuit
- trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000009977 dual effect Effects 0.000 title claims abstract description 132
- 150000002500 ions Chemical class 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Abstract
本发明涉及电子电路技术领域，尤其涉及一种双触发LVTSCR结构及其电路，通过构建一包括MOS晶体管、若干二极管、电阻和三级晶体管的双触发LVTSCR电路，所述二极管串联连接于三极晶体管的发射极与集电极之间，电阻串联与双触发LVTSCR的阳极与PMOS管的栅极之间或者连接于双触发LVTSCR的阴极与NMOS管的栅极之间；通过采用本技术方案，使SCR器件具备更低的触发电压，有效提高ESD保护能力，提高了产品的良率。
Description
技术领域
本发明涉及电子电路技术领域，尤其涉及一种双触发LVTSCR结构及其电路。
背景技术
目前晶闸管的输入、输出电路中都需要有静电释放(Electro static discharge，简称ESD)电路，图1所示结构为传统的SCR结构，SCR导通的触发电压取决于N-well/P-well的反向击穿电压。这个反向击穿电压一般会非常高，因此，过高的触发电压可能会导致在被保护器件被ESD破坏之前SCR还没有导通放电。
为了降低SCR的触发电压，产生了低电压触发SCR(LVTSCR)，本领域技术人员研究出图2所示的LVTSCR，触发电压取决于N+/P-well的反向击穿电压，相比图2中的传统结构，添加一个NMOS晶体管，构成阳极-电阻Rnwell-MOS晶体管-Rpwell-阴极的同时，使得SCR的触发电压有效降低。
为了进一步降低SCR的触发电压，本领域技术人员研究设计出如图3所示的电路结构，添加一电容与一电阻串联于LVSTCR的阳极与阴极之间，产生了RC耦合触发的LVTSCR，ESD脉冲来的时候，RC耦合使得NMOS的栅极电压抬升，NMOS沟道开启放电，沟道电流会产生更大的衬底漏电流，使得SCR彻底开启放电。
因此，如何设计出更好的SCR电路结构，使其具备更低的触发电压成为本领域技术人员面临的一大难题。
发明内容
针对上述问题，本发明提出一种应用于具有静电保护功能的晶闸管中的双触发LVTSCR结构及其电路，通过构建一主要包括半导体衬底，阱区层，掺杂离子层，MOS器件区，隔离结构，若干串联的二极管及一电阻的的双触发LVTSCR结构，并通过双触发LVTSCR结构中器件的有效连接，最终有效降低了SCR器件的触发电压，该技术方案具体为：
一种双触发LVTSCR结构，其中，应用于静电保护的晶闸管中，所述结构包括：
半导体衬底；
阱区层，位于所述半导体衬底之上，且该阱区层中相邻设置有第一阱区和第二阱区；
掺杂离子层，位于所述阱区层之上，且该掺杂离子层中设置有第一掺杂区、第二掺杂区、第三掺杂区和第四掺杂区；
MOS器件区，包括沟道区和位于沟道区两侧的有源区，且该MOS器件区设置于所述掺杂离子层之中，一所述有源区位于所述第一阱区与所述第二阱区交界处之上；
隔离结构，设置于相邻的掺杂区之间，以及掺杂区与所述MOS器件区之间；所述第一掺杂区和所述第二掺杂区均位于所述MOS器件区的一侧，且所述第二掺杂区临近所述MOS器件设置，而所述第三掺杂区和所述第四掺杂区均位于所述MOS器件区的另一侧，且所述第三掺杂区临近所述MOS器件区设置；
其中，所述第一阱区和所述第一掺杂区中的离子掺杂类型相同，所述第二阱区和所述第四掺杂区中的离子掺杂类型相同，所述第二掺杂区和所述第三掺杂区中的离子掺杂类型与所述MOS器件区的沟道区中的离子掺杂类型相同。
上述的双触发LVTSCR结构，其中，该双触发LVTSCR结构还包括若干串联的二极管。
上述的双触发LVTSCR结构，其中，该双触发LVTSCR结构还包括一电阻。
上述的双触发LVTSCR结构，其中，晶闸管包括第一电压输入端和第二电压输入端，所述晶闸管包括若干双触发LVTSCR结构，所双触发LVTSCR结构串联连接于所述第一电压输入端和所述第二电压输入端之间。
上述的双触发LVTSCR结构，其中，所述第一阱区的掺杂离子为N型离子。
上述的双触发LVTSCR结构，其中，所述第二阱区的掺杂离子为P型离子。
上述的双触发LVTSCR结构，其中，所述第一阱区和所述第二阱区中设置有一NPN三极晶体管和一PNP三极晶体管。
一种双触发LVTSCR电路，其中，所述双触发LVTSCR电路基于上述LVTSCR双触发结构，并应用于静电保护的晶闸管中，所述双触发LVTSCR电路包括：
三级晶体管，连接于所述双触发LVTSCR电路的阳极与阴极之间；
电阻，连接于MOS晶体管的栅极与所述双触发LVTSCR电路的阳极或阴极之间；
若干二极管，所述二极管串联连接于一三极晶体管的发射机与集电极之间，其中至少有一个二极管连接于MOS晶体管的栅极与所述双触发LVTSCR电路的阳极或阴极之间；
MOS晶体管，其中：
当MOS晶体管为PMOS晶体管时，所述PMOS晶体管的栅极通过所述电阻与所述双触发LVTSCR电路的阳极连接；
当所述MOS晶体管为NMOS晶体管时，所述NMOS晶体管的栅极通过所述电阻与所述双触发LVTSCR电路的阴极连接。
上述的双触发LVTSCR电路，其中，所述三级晶体管包括PNP三极晶体管和NPN三极晶体管。
上述的双触发LVTSCR电路，其中，所述PNP三极晶体管的发射极与所述双触发LVTSCR电路的阳极连接，所述PNP三极晶体管的集电极与所述双触发LVTSCR电路的阴极连接。
上述的双触发LVTSCR电路，其中，所述PNP三极晶体管的基极与所述NPN三极晶体管的集电极连接。
上述的双触发LVTSCR电路，其中，所述PNP三极晶体管与所述双触发LVTSCR电路的阴极之间连接有一电阻。
上述的双触发LVTSCR电路，其中，所述NPN三极晶体管的集电极与所述双触发LVTSCR电路的阳极连接，所述NPN三极晶体管的发射极与所述双触发LVTSCR电路的阴极连接。
上述的双触发LVTSCR电路，其中，所述NPN三极晶体管的基极与所述PNP三极晶体管的集电极连接。
上述的双触发LVTSCR电路，其中，所述NPN三极晶体管的集电极与所述双触发LVTSCR电路的阳极之间连接有一电阻。
上述的双触发LVTSCR电路应用于静电保护的晶闸管中，所述晶闸管包括：
第一电压输入端、第二电压输入端以及连接于所述第一电压输入端、第二电压输入端之间的内部电路，所述内部电路上连接有输入端口以及输出端口，所述第一电压输入端与所述第二电压输入端之间串联有若干双触发LVTSCR电路，其中，所述若干串联的双触发LVTSCR电路的阳极连接于所述第一电压输入端，所述若干串联的双触发LVTSCR电路的阴极连接于所述第二电压输入端。本发明具有的优点以及能达到的有益效果：
通过采用本发明的技术方案，使SCR器件具备更低的触发电压，有效提高ESD保护能力，提高了产品的良率。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1-3是现有技术中SCR电路结构图；
图4是本发明一优选实施例的SCR电路结构图；
图5是本发明另一优选实施例的SCR电路结构图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
本发明公开了一种双触发LVTSCR结构，参见图1所示，该双触发LVTSCR结构应用于静电保护的晶闸管中，该双触发LVTSCR结构包括：
半导体衬底、阱区层、掺杂离子层、MOS器件区以及隔离层。
半导体衬底位于底层，阱区层位于半导体衬底之上，且该阱区层中相邻设置有第一阱区N-well和第二阱区P-well；在该阱区层中设置有一个NPN三极晶体管T2和一PNP三极晶体管T1。
掺杂离子层，位于阱区层之上，且该掺杂离子层中设置有第一掺杂区1、第二掺杂区2、第三掺杂区3和第四掺杂区4。
优选的，第一阱区N-well和第一掺杂区中1的离子掺杂类型相同，均为N型离子；第二阱区和第四掺杂区4中的离子掺杂类型相同，均为P型离子，第三掺杂区3和第四掺杂区4中的离子掺杂类型与MOS器件区的沟道区中的离子掺杂类型相同，即若MOS晶体管为PMOS晶体管，则第二掺杂区2和第三掺杂区3的掺杂离子为N型离子，如为NMOS晶体管，则第二掺杂区2和第三掺杂区3均为P型离子。
而MOS器件区包括沟道区和位于沟道区两侧的有源区，且该MOS器件区设置于掺杂离子层之中，一有源区位于第一阱区与第二阱区交界处之上。
隔离结构设置于相邻的掺杂区之间，以及掺杂区与MOS器件区之间；第一掺杂区1和第二掺杂区2均位于MOS器件区的左侧，且第二掺杂区临近MOS器件设置，而第三掺杂区3和第四掺杂区4均位于MOS器件区的另一侧，且第三掺杂区3临近MOS器件区设置。
该双触发LVTSCR结构还包括若干串联的二极管，同时该双触发LVTSCR结构还包括一电阻，该电阻串联于MOS晶体管的栅极与该双触发LVTSCR结构的阴极或者阳极之间，即当MOS晶体管为PMOS晶体管时，该电阻串联于PMOS晶体管的栅极与双触发LVTSCR结构的阳极之间，当MOS晶体管为NMOS晶体管时，该电阻串联于PMOS晶体管的栅极与双触发LVTSCR结构的阴极之间。
上述的双触发LVTSCR结构，其中，晶闸管包括第一电压输入端VDD和第二电压输入端VSS，晶闸管包括若干双触发LVTSCR结构，双触发LVTSCR结构串联连接于第一电压输入端VDD和第二电压输入端VSS之间。
本发明同时公开一种用于静电保护的晶闸管的双触发LVTSCR电路，该晶闸管可包括：
三级晶体管，连接于所述双触发LVTSCR电路的阳极与阴极之间，其中包括一个NPN三极晶体管T2和一个PNP三极晶体管T1。
电阻，连接于MOS晶体管的栅极与所述双触发LVTSCR电路的阳极或阴极之间，若MOS晶体管为PMOS晶体管时，电阻连接于双触发LVTSCR电路的阳极与PMOS晶体管的栅极之间；若MOS晶体管为NMOS晶体管时，电阻连接于双触发LVTSCR电路的阴极与NMOS晶体管的栅极之间。
若干二极管，二极管串联连接于一三极晶体管的发射极与集电极之间，其中至少有一个二极管连接于MOS晶体管的栅极与双触发LVTSCR电路的阳极或阴极之间；
MOS晶体管，其中：
当MOS晶体管为PMOS晶体管时，所述PMOS晶体管通过所述电阻与所述双触发LVTSCR电路的阳极连接；
当所述MOS晶体管为NMOS晶体管时，所述NMOS晶体管的栅极与所述双触发LVTSCR电路的阴极通过所述电阻连接。
优选的，在该阱区层中设置有一NPN三极晶体管T2和一PNP三极晶体管T1，其中NPN三极晶体管T2的发射极连接于第二阱区上方的掺杂离子层中的掺杂有的N型离子的MOS晶体管的源区，并通过该源区连接于双触发LVTSCR的阴极；该而NPN三极晶体管T2的集电极连接于第一阱区上方的掺杂离子层中掺杂有N型离子的第一掺杂区，并通过带第一掺杂区连接于双触发LVTSCR的阳极；PNP三极晶体管T1的发射极连接于第一阱区上方的掺杂离子层中掺杂有P型离子的第二掺杂区，并通过该第二掺杂区连接于双触发LVTSCR的阳极；PNP三极晶体管T1的集电极连接于第二阱区上方的掺杂离子层中掺杂有P型离子的第四掺杂区，并通过该第四掺杂区连接于双触发LVTSCR的阴极；同时，NPN三极晶体管的基极连接于PNP三极晶体管的集电极，PNP三极晶体管的基极连接于NPN三极晶体管的集电极。
在此基础上，更进一步的，所述NPN三极晶体管的集电极与所述双触发LVTSCR电路的阳极之间连接有一电阻。
上述的双触发LVTSCR电路应用于静电保护的晶闸管中，晶闸管还包括：
第一电压输入端、第二电压输入端以及连接于所述第一电压输入端、第二电压输入端之间的内部电路，所述内部电路上连接有输入端口以及输出端口，所述第一电压输入端与所述第二电压输入端之间串联有若干双触发LVTSCR电路，其中，所述若干串联的双触发LVTSCR电路的阳极连接于所述第一电压输入端，所述若干串联的双触发LVTSCR电路的阴极连接于所述第二电压输入端。
实施例一：
参见图4所示结构，为本发明一个优选实施例中晶闸管内双触发LVTSCR电路的结构示意图，该双触发LVTSCR结构包括半导体衬底，位于半导体衬底之上的阱区层，在该阱区层中设置有一个NPN三极晶体管T1和一PNP三极晶体管T2；该双触发LVTSCR结构还包括位于阱区层之上的掺杂区层，位于掺杂区中从左往右依次有掺杂有N型离子的第一掺杂区1、掺杂有P型离子的第二掺杂区2、掺杂有P型离子的第三掺杂区3、掺杂有P型离子的第四掺杂区4，相邻掺杂区之间以绝缘层隔离开，该双触发LVTSCR结构还包括一MOS器件区，该MOS器件区有沟道去以及源区，该双触发LVTSCR结构还包括若干串联的二极管以及一电阻。基于该双触发LVTSCR结构的双触发LVTSCR电路主要包括一PNP三极晶体管T1和一个NPN三极晶体管T2，一NMOS晶体管，若干串联的二极管连接于PNP三极晶体管T1的发射极和集电极之间，并且使从PNP三极晶体管T1的发射极向集电极方向导通，反之不导通，一电阻连接于NMOS晶体管的栅极和该双触发LVTSCR电路的阴极之间，串联的二极管同时与双触发LVTSCR电路的的阳极连接于一点，双触发LVTSCR电路的的阳极给串联的二极管提供导通电压，串联的二极管中与NMOS晶体管通过电阻连接于双触发LVTSCR电路的阴极并与MOS晶体管到第三掺杂区的连线相交于另一点，并至少保证串联的二极管中有一个二级管在NMOS晶体管的栅极与第三掺杂区的连线之间。
其中，PNP三极晶体管T1的发射极与双触发LVTSCR电路的阳极通过第二掺杂区连接，PNP三极晶体管T1的集电极通过位于P-well中的电阻Rpwell与双触发LVTSCR电路的阴极通过第三掺杂区3连接。NPN三极晶体管T2的发射极通过MOS的一源区连接于双触发LVTSCR电路的阴极，同时与串联的二极管连接；NPN三极晶体管T2的集电极通过一位于N-well中的Rnwell并通过第一掺杂区1连接于双触发LVTSCR电路的阳极，同时NPN三极晶体管T2的基极与PNP三极晶体管T1的集电极连接，PNP三极晶体管T1的基极与NPN三极晶体管T2的集电极连接，而PNP三极晶体管T2的发射极连接于双触发LVTSCR电路的阴极。
当双触发LVTSCR电路的阳极有正的ESD脉冲时，从正极到负极形成了阳极-串联二极管-电阻-阴极的通路，NMOS的栅极被拉高，沟通迅速导通泄放部分ESD电流；同时，还形成了阳极-串联二极管-Rpwell-负极的电流通路，触发电流流过该通路使得寄生NPN三极晶体管T2的基极-发射极正偏，NPN三极晶体管T2迅速导通，其集电极电流反馈到T1的基极，使得T1发射极-基极正偏，T1导通，此时形成了PNPN的SCR通路，大部分ESD电流迅速从SCR泄放掉。双触发指的就是，第一触发是MOS沟通开启，第二触发是通过向基极注入触发电流触发SCR。为了确保不影响正常工作状态，必须合理选择串联二极管数目，确保在正常工作时，这两条通路不导通。
实施例二：
参见图5所示结构，为本发明另一实施例中当MOS晶体管为PMOS晶体管时的电路连接结构示意图，该双触发LVTSCR结构与当MOS晶体管为NMOS晶体管是的构成大致相同，不同的是MOS晶体管器件区的构成，以及相应的与该MOS晶体管的器件区相邻的第二掺杂区和第三掺杂区掺杂离子的类型不同，即第二掺杂区的掺杂离子为P型离子，第三掺杂区的掺杂离子为N型离子。在本实施例中，将实施例一中的NMOS晶体管换成一PMOS晶体管，PMOS晶体管的栅极通过一电阻连接于双触发LVTSCR电路的阳极，串联的二极管连接于NPN三极晶体管T2的发射极与集电极之间，PNP三极晶体管T1的基极连接于NPN三极晶体管T2的集电极并通过一电阻Rnwell连接于双触发LVTSCR的阳极，PNP三极晶体管T1的集电极连接于NPN三极晶体管T2的基极并通过一电阻Rpwell连接于双触发LVTSCR的阴极，PNP三极晶体管T1的发射极连接于双触发LVTSCR电路的阳极，PNP三极晶体管T2的发射极连接于双触发LVTSCR电路的阴极。其中，串联的晶体管中有一个晶体管落在PNP三极晶体管T1的发射极与PMOS晶体管栅极连接的线路上。
当双触发LVTSCR电路的阳极有正的ESD脉冲时，从阳极到阴极形成了电阻-串联二极管的通路，PMOS的栅极被拉低，迅速导通泄放部分ESD电流。同时，还形成了阳极-PMOS晶体管的N+触发节点-串联二极管-阴极的电流，触发电流流过该通路使得寄生PNP三极晶体管T1的发射极-基极正偏，T1迅速导通，其集电极电流反馈到T2的基极，使得T2基极-发射极正偏，T2导通，此时形成了PNPN的SCR通路，大部分ESD电流迅速从SCR泄放掉。双触发指的就是，第一触发是MOS沟通开启，第二触发是通过向基极注入触发电流触发SCR。为了确保不影响正常工作状态，必须合理选择串联二极管数目，确保在正常工作时，上述两条通路不导通。
综上所述，本发明通过添加串联的二极管并使其位于两个不同的支路，当双触发LVTSCR电路的阳极有正的ESD脉冲时形成两条通路使大部分ESD电流迅速从SCR泄放掉，从而使SCR器件具备更低的触发电压，有效提高ESD保护能力，提高了产品的良率。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
Claims (12)
1.一种双触发LVTSCR结构，其特征在于，应用于静电保护的晶闸管中，所述结构包括：
半导体衬底；
阱区层，位于所述半导体衬底之上，且该阱区层中相邻设置有第一阱区和第二阱区；
掺杂离子层，位于所述阱区层之上，且该掺杂离子层中设置有第一掺杂区、第二掺杂区、第三掺杂区和第四掺杂区；
MOS器件区，包括沟道区和位于沟道区两侧的有源区，且该MOS器件区设置于所述掺杂离子层之中，一所述有源区位于所述第一阱区与所述第二阱区交界处之上；
隔离结构，设置于相邻的掺杂区之间，以及掺杂区与所述MOS器件区之间；所述第一掺杂区和所述第二掺杂区均位于所述MOS器件区的一侧，且所述第二掺杂区临近所述MOS器件区设置，而所述第三掺杂区和所述第四掺杂区均位于所述MOS器件区的另一侧，且所述第三掺杂区临近所述MOS器件区设置；
其中，所述第一阱区和所述第一掺杂区中的离子掺杂类型相同，所述第二阱区和所述第四掺杂区中的离子掺杂类型相同，所述第二掺杂区和所述第三掺杂区中的离子掺杂类型与所述MOS器件区的沟道区中的离子掺杂类型相同；该双触发LVTSCR结构还包括若干串联的二极管以及一电阻；晶闸管包括第一电压输入端和第二电压输入端，所述晶闸管包括若干双触发LVTSCR结构，所述双触发LVTSCR结构串联连接于所述第一电压输入端和所述第二电压输入端之间；
所述双触发LVTSCR结构中：
至少一个二极管连接在MOS晶体管的栅极与所述第三掺杂区之间，所述电阻连接在MOS晶体管的栅极与所述双触发LVTSCR结构的阴极之间；
或者
至少一个二极管连接在MOS晶体管的栅极与所述第二掺杂区之间，所述电阻连接在MOS晶体管的栅极与所述双触发LVTSCR结构的阳极之间。
2.如权利要求1所述的双触发LVTSCR结构，其特征在于，所述第一阱区的掺杂离子为N型离子。
3.如权利要求1所述的双触发LVTSCR结构，其特征在于，所述第二阱区的掺杂离子为P型离子。
4.如权利要求1所述的双触发LVTSCR结构，其特征在于，所述第一阱区和所述第二阱区中设置有一NPN三极晶体管和一PNP三极晶体管。
5.一种双触发LVTSCR电路，其特征在于，基于如权利要求1-4中任意一项所述的双触发LVTSCR结构，所述双触发LVTSCR电路应用于静电保护的晶闸管中，所述双触发LVTSCR电路包括：
三级晶体管，连接于所述双触发LVTSCR电路的阳极与阴极之间；
电阻，连接于MOS晶体管的栅极与所述双触发LVTSCR电路的阳极或阴极之间；
若干二极管，所述二极管串联连接于一三极晶体管的发射极与集电极之间，其中至少有一个二极管连接于MOS晶体管的栅极与所述双触发LVTSCR电路的阳极或阴极之间；
MOS晶体管，其中：
当MOS晶体管为PMOS晶体管时，所述PMOS晶体管的栅极通过所述电阻与所述双触发LVTSCR电路的阳极连接，至少一个二极管连接在所述PMOS晶体管的栅极与所述第二掺杂区之间；
当所述MOS晶体管为NMOS晶体管时，所述NMOS晶体管的栅极通过所述电阻与所述双触发LVTSCR电路的阴极连接，至少一个二极管连接在所述NMOS晶体管的栅极与所述第三掺杂区之间；
所述电路应用于静电保护的晶闸管中，所述晶闸管包括：
第一电压输入端、第二电压输入端以及连接于所述第一电压输入端、第二电压输入端之间的内部电路，所述内部电路上连接有输入端口以及输出端口，所述第一电压输入端与所述第二电压输入端之间串联有若干双触发LVTSCR电路，其中，所述若干串联的双触发LVTSCR电路的阳极连接于所述第一电压输入端，所述若干串联的双触发LVTSCR电路的阴极连接于所述第二电压输入端。
6.如权利要求5所述的双触发LVTSCR电路，其特征在于，所述三级晶体管包括PNP三极晶体管和NPN三极晶体管。
7.如权利要求6所述的双触发LVTSCR电路，其特征在于，所述PNP三极晶体管的发射极与所述双触发LVTSCR电路的阳极连接，所述PNP三极晶体管的集电极与所述双触发LVTSCR电路的阴极连接。
8.如权利要求6所述的双触发LVTSCR电路，其特征在于，所述PNP三极晶体管的基极与所述NPN三极晶体管的集电极连接。
9.如权利要求8所述的双触发LVTSCR电路，其特征在于，所述PNP三极晶体管与所述双触发LVTSCR电路的阴极之间连接有一电阻。
10.如权利要求6所述的双触发LVTSCR电路，其特征在于，所述NPN三极晶体管的集电极与所述双触发LVTSCR电路的阳极连接，所述NPN三极晶体管的发射极与所述双触发LVTSCR电路的阴极连接。
11.如权利要求10所述的双触发LVTSCR电路，其特征在于，所述NPN三极晶体管的基极与所述PNP三极晶体管的集电极连接。
12.如权利要求11所述的双触发LVTSCR电路，其特征在于，所述NPN三极晶体管的集电极与所述双触发LVTSCR电路的阳极之间连接有一电阻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510222390.1A CN104835818B (zh) | 2015-05-04 | 2015-05-04 | 一种双触发lvtscr结构及其电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510222390.1A CN104835818B (zh) | 2015-05-04 | 2015-05-04 | 一种双触发lvtscr结构及其电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104835818A CN104835818A (zh) | 2015-08-12 |
| CN104835818B true CN104835818B (zh) | 2019-09-27 |
Family
ID=53813593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510222390.1A Active CN104835818B (zh) | 2015-05-04 | 2015-05-04 | 一种双触发lvtscr结构及其电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104835818B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110323207B (zh) * | 2019-06-26 | 2021-02-05 | 电子科技大学 | 一种用于低压防护的scr器件 |
| CN111739887B (zh) * | 2020-07-09 | 2023-08-01 | 中国科学院上海微系统与信息技术研究所 | 基于晶闸管的静电保护单元及其并联结构 |
| CN115528019A (zh) * | 2021-06-24 | 2022-12-27 | 无锡华润上华科技有限公司 | Esd保护器件、保护电路及制备方法 |
| US20230019523A1 (en) * | 2021-07-16 | 2023-01-19 | Changxin Memory Technologies, Inc. | Electrostatic discharge protection device |
| CN114512477B (zh) * | 2022-02-17 | 2023-09-08 | 无锡市晶源微电子股份有限公司 | 击穿电压可调节的scr型esd保护结构 |
| CN117673072A (zh) * | 2022-08-24 | 2024-03-08 | 无锡华润上华科技有限公司 | 晶闸管及esd保护器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0700089A1 (en) * | 1994-08-19 | 1996-03-06 | STMicroelectronics S.r.l. | A device for protection against electrostatic discharges on the I/O terminals of a MOS integrated circuit |
| CN102315212A (zh) * | 2010-06-29 | 2012-01-11 | 上海宏力半导体制造有限公司 | 栅驱动晶闸管电路以及静电保护电路 |
| CN102315215A (zh) * | 2010-06-29 | 2012-01-11 | 上海宏力半导体制造有限公司 | 栅驱动晶闸管电路以及静电保护电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9451669B2 (en) * | 2011-11-03 | 2016-09-20 | Nxp B.V. | CMOS adjustable over voltage ESD and surge protection for LED application |
| US8773826B2 (en) * | 2012-08-29 | 2014-07-08 | Amazing Microelectronic Corp. | Power-rail electro-static discharge (ESD) clamp circuit |
-
2015
- 2015-05-04 CN CN201510222390.1A patent/CN104835818B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0700089A1 (en) * | 1994-08-19 | 1996-03-06 | STMicroelectronics S.r.l. | A device for protection against electrostatic discharges on the I/O terminals of a MOS integrated circuit |
| CN102315212A (zh) * | 2010-06-29 | 2012-01-11 | 上海宏力半导体制造有限公司 | 栅驱动晶闸管电路以及静电保护电路 |
| CN102315215A (zh) * | 2010-06-29 | 2012-01-11 | 上海宏力半导体制造有限公司 | 栅驱动晶闸管电路以及静电保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104835818A (zh) | 2015-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104835818B (zh) | 一种双触发lvtscr结构及其电路 | |
| CN103811484B (zh) | 包括半导体鳍的esd器件 | |
| CN103633087B (zh) | 一种具有esd保护功能的强抗闩锁可控ligbt器件 | |
| CN104078459B (zh) | 静电保护结构及静电保护电路 | |
| CN104752417A (zh) | 可控硅静电保护器件及其形成方法 | |
| CN102157519B (zh) | 硅控整流器 | |
| TW201618272A (zh) | 靜電放電保護電路、結構及其製造方法 | |
| CN104716132B (zh) | 一种低触发电压和高维持电压的硅控整流器及其电路 | |
| CN104916632A (zh) | 一种静电放电保护电路 | |
| CN105957833B (zh) | 低触发耐正负压的scr esd防护器件及其工艺方法 | |
| CN110047921A (zh) | 双向可控硅结构 | |
| CN107680965B (zh) | 一种基于scr结构的双mos辅助触发的esd保护器件 | |
| CN104409454A (zh) | 一种nldmos防静电保护管 | |
| CN102244105B (zh) | 具有高维持电压低触发电压esd特性的晶闸管 | |
| CN105977253B (zh) | 多触发耐正负压的scr esd防护器件及其工艺方法 | |
| CN111668209A (zh) | 一种低漏电的用于低压esd防护的可控硅整流器 | |
| CN105393358A (zh) | 在沟槽下方具有沉块扩散区的双极晶体管 | |
| CN102244076B (zh) | 一种用于射频集成电路的静电放电防护器件 | |
| CN102270658B (zh) | 一种低触发电压低寄生电容的可控硅结构 | |
| CN102544068A (zh) | 一种基于pnp型三极管辅助触发的双向可控硅器件 | |
| CN106158744A (zh) | 静电保护结构及其制作方法、芯片及其制作方法 | |
| US9099306B2 (en) | Integrated circuit device and a method for providing ESD protection | |
| CN101859767A (zh) | 一种用于完全硅金属化工艺的高压静电保护器件及其相应的生产方法 | |
| CN204792791U (zh) | 一种紧凑灵活型齐纳二极管触发scr的esd保护器件 | |
| CN103633086A (zh) | 一种用于esd保护的低触发电压抗闩锁scr |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |