CN103811484B - 包括半导体鳍的esd器件 - Google Patents

包括半导体鳍的esd器件 Download PDF

Info

Publication number
CN103811484B
CN103811484B CN201310042256.4A CN201310042256A CN103811484B CN 103811484 B CN103811484 B CN 103811484B CN 201310042256 A CN201310042256 A CN 201310042256A CN 103811484 B CN103811484 B CN 103811484B
Authority
CN
China
Prior art keywords
fin
semiconductor
node
semiconductor fin
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310042256.4A
Other languages
English (en)
Other versions
CN103811484A (zh
Inventor
蔡宗哲
张伊锋
李介文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103811484A publication Critical patent/CN103811484A/zh
Application granted granted Critical
Publication of CN103811484B publication Critical patent/CN103811484B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种包括半导体鳍的ESD器件包括半导体衬底以及从半导体衬底的顶面延伸到半导体衬底中的绝缘区。该器件进一步包括：第一节点和第二节点以及连接在第一节点和第二节点之间的静电放电(ESD)器件。ESD器件包括邻近绝缘区的顶面并且在绝缘区的顶面之上的半导体鳍。ESD器件被配置成响应于第一节点上的ESD瞬态，将电流从第一节点传导至第二节点。

Description

包括半导体鳍的ESD器件
技术领域
本发明涉及半导体领域，更具体地，本发明涉及一种包括半导体鳍的ESD器件
背景技术
众所周知，可能在集成电路附近产生由于静电荷的累积导致极高电压。高电势可以被生成到集成电路的输入或输出缓冲器，其可能由人触摸电连接至输入或输出缓冲器的封装引脚导致。当静电荷放电时，在集成电路的输入和输出节点处生成高电流。由于静电放电(ESD)具有破坏整个集成电路的可能性，因此静电放电(ESD)对于半导体器件是严重的问题。
ESD瞬态的持续时间非常短，通常为毫微秒级，并且传统断路器不能足够迅速地反应以提供充分保护。为此，在集成电路中结合ESD器件已变为已知实践。当ESD瞬态发生时，ESD器件被接通，以将ESD电流传导至地电位，并且因此保护了连接至ESD器件的集成电路。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种器件，包括：半导体衬底；绝缘区，从所述半导体衬底的顶面延伸到所述半导体衬底中；第一节点和第二节点；以及静电放电(ESD)器件，连接在所述第一节点和所述第二节点之间，所述ESD器件包括邻近所述绝缘区的顶面并且位于所述绝缘区的顶面上方的半导体鳍，并且所述ESD器件被配置成响应于所述第一节点上的ESD瞬态而将电流从所述第一节点传导至所述第二节点。
在所述器件中，所述ESD器件包括鳍式场效应晶体管(FinFET)，所述鳍式场效应晶体管包括：栅极电介质，位于所述半导体鳍的侧壁和顶面上；栅电极，位于所述栅极电介质上方；以及源极区和漏极区，位于所述栅电极的相对侧。
在所述器件中，进一步包括：电阻器，包括连接至所述第一节点的第一端；电容器，连接在所述第二节点和所述电阻器的第二端之间；以及反相器，包括连接至所述电阻器的所述第二端的输入端和连接至所述FinFET的所述栅电极的输出端，所述源极区和所述漏极区中的一个连接至所述第一节点，并且所述源极区和所述漏极区中的另一个连接至所述第二节点。
在所述器件中，所述栅电极进一步连接至所述第一节点和所述第二节点中的一个。
在所述器件中，所述ESD器件包括二极管，包括：栅极电介质，位于所述半导体鳍的侧壁和顶面上；栅电极，位于所述栅极电介质上方；以及第一掺杂半导体区和第二掺杂半导体区，位于所述半导体鳍的相对侧并且连接至所述半导体鳍，所述第一掺杂半导体区和所述第二掺杂半导体区的导电类型相反。
在所述器件中，所述ESD器件包括双极型晶体管，包括：附加半导体鳍，位于所述绝缘区的顶面上方，所述半导体鳍和所述附加半导体鳍位于所述绝缘区的相对侧；第一导电类型的阱区，位于所述半导体衬底中；第一重掺杂区，位于所述阱区上方和所述半导体鳍中，所述第一重掺杂区为所述第一导电类型；以及第二重掺杂区，位于所述阱区上方和所述附加半导体鳍中，所述附加半导体鳍具有与所述第一导电类型相反的第二导电类型；以及第三重掺杂区，具有所述第一导电类型并且形成所述阱区的拾取区。
在所述器件中，所述ESD器件包括：硅控整流器，包括：附加半导体鳍，位于所述绝缘区的顶面上方，所述半导体鳍和所述附加半导体鳍位于所述绝缘区的相对侧；第一重掺杂区，位于所述半导体鳍中，所述第一重掺杂区具有第一导电类型；以及第二重掺杂区，位于所述附加半导体鳍中，所述第二重掺杂区具有与所述第一导电类型相反的第二导电类型；所述第一导电类型的第一阱区，位于所述第一重掺杂区下方并与所述第一重掺杂区接触，所述第一阱区具有所述第二导电类型；以及所述第二导电类型的第二阱区，位于所述第二重掺杂区下方并与所述第二重掺杂区接触，所述第二阱区具有所述第一导电类型；
根据本发明的另一方面，提供了一种器件，包括：半导体衬底；绝缘区，从所述半导体衬底的顶面延伸到所述半导体衬底中；第一节点和第二节点；以及鳍式场效应晶体管(FinFET)，包括：半导体鳍，位于所述绝缘区的顶面上方；栅极电介质，位于所述半导体鳍的侧壁和顶面上；栅电极，位于所述栅极电介质上方；和源极区和漏极区，位于所述栅电极的相对侧，所述源极区和所述漏极区中的一个连接至所述第一节点，所述源极区和所述漏极区中的另一个连接至所述第二节点，并且所述FinFET被配置成响应于所述第一节点上的ESD瞬态而将电流从所述第一节点传导至所述第二节点。
在所述器件中，所述FinFET包括位于所述绝缘区的顶面上方的多个半导体鳍，并且所述栅极电介质和所述栅电极在所述多个半导体鳍中的每一个的相对侧壁和顶面上延伸。
在所述器件中，进一步包括：电阻器，包括连接至所述第一节点的第一端；电容器，连接在所述电阻器的第二端和所述第二节点之间；以及反相器，包括连接至所述电阻器的所述第二端的输入端和连接至所述FinFET的所述栅电极的输出端。
在所述器件中，所述栅电极进一步连接至所述第一节点和所述第二节点中的一个。
在所述器件中，进一步包括：附加绝缘区，从所述半导体衬底的顶面延伸到所述半导体衬底中；以及半导体带状件，位于所述绝缘区和所述附加绝缘区之间并与所述绝缘区和所述附加绝缘区接触，所述半导体带状件与所述半导体鳍对准。
在所述器件中，所述FinFET包括平行于所述半导体鳍的多个半导体鳍，所述栅极电介质和所述栅电极在所述多个半导体鳍上方延伸。
根据本发明的又一方面，提供了一种方法，包括：响应于电路的第一节点上的静电放电(ESD)瞬态而导通基于鳍的ESD器件，以将ESD电流从所述第一节点传导至第二节点，所述基于鳍的ESD器件包括半导体鳍；以及响应于没有ESD瞬态发生在所述电路的所述第一节点上，关断所述基于鳍的ESD器件。
在所述方法中，所述基于鳍的ESD器件包括：鳍式场效应晶体管(FinFET)，所述半导体鳍形成所述FinFET的沟道区，并且所述ESD电流通过所述FinFET传导。
在所述方法中，所述基于鳍的ESD器件包括双极型晶体管，所述半导体鳍形成所述双极型晶体管的集电极和发射极中的一个，并且所述ESD电流通过所述双极型晶体管传导。
在所述方法中，所述基于鳍的ESD器件包括二极管，所述半导体鳍形成所述二极管的阳极和阴极中的一个，并且所述ESD电流通过所述二极管传导。
在所述方法中，所述基于鳍的ESD器件包括硅控整流器，并且所述ESD电流通过所述硅控整流器传导。
在所述方法中，将所述ESD电流从所述第一节点传导至所述第二节点包括：将所述ESD电流从第一电源节点传导至第二电源节点。
在所述方法中，将所述ESD电流从所述第一节点传导至所述第二节点包括：将所述ESD电流从输入/输出节点传导至地电位。
附图说明
为了更完整地理解实施例以及其优点，现在结合附图对以下说明作出参考，其中：
图1A和图1B分别示出根据一些典型实施例的鳍式场效应晶体管(FinFET)的立体图和横截面图；
图2示出静电放电(ESD)保护电路，其中，在图1A和图1B中的FinFET被用作用于使ESD电流放电的ESD电源箝位器(power clamp)；
图3示出ESD保护电路，其中，图1A和图1B中的FinFET用于使IO焊盘上的ESD电流放电；
图4示出其中包括多个半导体鳍的FinFET的俯视图；
图5示出基于半导体鳍形成的双极型晶体管的横截面图；
图6示出双极型晶体管用于将ESD电流放电的电路；
图7示出其中包括半导体鳍的硅控整流器的横截面图；
图8示出其中包括半导体鳍的二极管的横截面图；以及
图9示出多个鳍基二极管用于将ESD电流放电的电路。
具体实施方式
以下详细地论述本发明的实施例的作出和使用。然而，应该想到，实施例提供可以在广泛多种特定上下文中具体化的多个可应用发明思想。所论述的特定实施例仅是示意性的，并且不限制本发明的范围。
根据典型实施例提供基于半导体鳍的静电放电(ESD)器件。论述ESD器件的结构。还论述ESD器件的变化和操作。贯穿多个视图和说明性实施例，相似参考数字用于指定相似元件。
图1A和图1B分别示出根据典型实施例的鳍式场效应晶体管(FinFET)10的立体图和横截面图。FinFET10包括漏极区12、栅电极14、源极区16、栅极电介质17，以及在漏极区12和源极区16之间的鳍15。漏极区12和源极区16可以是或可以不是鳍15的一部分。绝缘区18形成在半导体带状件19的相对侧上，鳍15位于半导体带状件19之上。鳍15可以与半导体带状件19对准，并且可以由与半导体带状件19相同的材料形成。绝缘区18可以为浅沟槽绝缘(STI)区，然而可以使用场氧化物区。栅极电介质17和栅电极14包括鳍15的侧壁和顶面上的部分。因此，漏极区12和源极区16之间的沟道包括半导体鳍15的侧壁部分和顶面部分。
在一些实施例中，漏极区12和源极区16还是半导体鳍15的一部分，并且通过注入鳍15的相对端部形成。在可选实施例中，漏极区12和源极区16通过蚀刻半导体鳍15的相对端部形成形成凹部，并且然后通过外延从凹部生长半导体材料形成。漏极12和源极区16可以为n-型区域，并且因此所得到的FinFET10为n-型FinFET。可选地，漏极12和源极区16为p-型区域，并且因此所得到的FinFET10为p-型FinFET。
图1B示出图1A中的结构的横截面图，其中，图1B中的横截面图从图1A中的平面剖切线1B-1B获得。在图1B中，绝缘区18和栅极电介质17和栅电极14的一些部分用虚线示出，以指出这些特征部分不在所示平面中。
由于鳍15的侧壁和顶面可以同时传导电流，FinFET10具有高驱动电流。根据实施例，FinFET10用作ESD器件以使ESD电流放电。通过高驱动电流，FinFET10可以迅速地传导ESD电流，并且对由FinFET10保护的电路损害的可能性减小。
ESD瞬态可能发生在电源节点处，或可能发生在电路的输入和输出(IO)节点处。图2示出FinFET10被用作ESD电源箝位器的电路。在图2中，电阻器20、电容器22和反相器24形成用于ESD器件10的触发器电路，其中，触发器电路还被称为ESD检测电路。漏极区12和源极区16可以分别连接至正电源节点VDD和电压节点VSS。电压节点VSS还可以为地电位。由正电源节点VDD和电压节点VSS承载的电源电压还分别被称为电压VDD和VSS。反相器24的输入端被连接至电阻器20和电容器22的连接节点。反相器24的输出端被连接至ESD器件10的栅极14。
当ESD瞬态发生在正电源节点VDD处时，节点26上的电压低至例如0V。栅极14上的栅极电压从而变为足够高以接通ESD器件10的逻辑高电压。因此，ESD电流流过ESD器件10并且瞬态ESD电压被降低。然而，当没有ESD瞬态发生时，节点26上的电压等于VDD，并且栅电极14上的电压低。因此，ESD器件10被关断。
通过使用图2中的触发器电路，对栅极电介质17(图1A)的厚度的要求降低，并且栅极电介质17可以使用与逻辑FinFET器件的栅极电介质一样薄的薄电介质，而不是与IO器件的栅极电介质一样厚的厚电介质。因此，ESD器件10可以与FinFET逻辑器件同时形成，其中，FinFET逻辑器件在于与ESD器件10相同的衬底11上的逻辑电路中。根据一些典型实施例，FinFET逻辑器件具有与ESD器件10相似的结构，如图1A和1B所示出。
图3示出根据可选实施例的ESD器件10的使用。在这些实施例中，栅极14和源极区16连接至电压节点VSS，并且漏极区12连接至可以为IO焊盘或电压节点的节点28。当ESD瞬态发生在节点28时，ESD器件10中的反向偏压二极管击穿以传导ESD电流。
在一些典型实施例中，如图2和图3所示，ESD器件10包括n-型FinFET。在可选实施例中，p-型FinFET还可以被用作ESD器件。p-型FinFET的连接可以由本领域的技术人员实现。
ESD器件的ESD传导能力与各个ESD器件的总沟道宽度相关。根据实施例，总沟道宽度可以通过增加FinFET10的鳍数量增加。例如，图4示出包括多个半导体鳍15的FinFET10的俯视图，其中，栅极电介质17和栅电极14横跨半导体鳍15的中心部分。漏极区12和源极区16中的每个都可以包括从半导体鳍15的源极/漏极部分外延生长的外延区29。通过使用FinFET作为ESD器件，ESD器件10的ESD传导能力可以通过选择半导体鳍15的适合数量被容易地调整。
图5示出鳍基ESD器件，其包括基于半导体鳍形成的NPN双极型晶体管100。半导体鳍15形成在STI区18的顶面之上。P-阱区114形成在半导体衬底11中，并且可以延伸到半导体带状件19中，并且可能到鳍15中。重掺杂n-型区域(N+)区域110和112形成在半导体鳍15中，并且通过STI区18之一彼此分离。重掺杂p-型(P+)区域116形成在另一个半导体鳍15中，并且用作p-阱区114的拾取区。P-阱区114形成NPN双极型晶体管100的基极，并且N+区域110和112形成NPN双极型晶体管100的集电极和发射极。PNP鳍基双极型晶体管还可以具有与图5中的结构相似的结构，将区域110、112、114和116的导电类型反相。
图6示出使用NPN双极型晶体管100作为ESD器件，其被用于保护电路免受电压节点VDD或IO节点28上的ESD瞬态，其节点贯穿说明书被称为VDD/28。集电极110连接至节点VDD/28，以及发射极112连接至电压节点VSS。基极114/116还连接至电压节点VSS。当ESD瞬态发生在节点VDD/28上时，包括基极114/116和集电极110的反向偏压二极管击穿以传导ESD电流。应该认识到，当鳍基PNP双极型晶体管100被用作ESD器件时，PNP双极型晶体管100的基极可以连接至节点VDD/28。
图7示出根据典型实施例的用作ESD器件的鳍基硅控整流器(SCR)200。在这些实施例中，SCR200包括n-阱区214和p-阱区218。P+区域210形成在半导体鳍15之一中，并且形成在n-阱区214之上并且与n-阱区214接触。N-阱区214可以延伸到半导体带状件19中，并且可能到鳍15中。N+区域212和P+区域216还可以形成在半导体鳍15中，并且形成在p-阱区218之上并且与p-阱区218接触。根据一些实施例，P-阱区218还可以延伸到半导体带状件19中，并且可能延伸到鳍15中。因此，P+区域210、n-阱区214和p-阱区218形成PNP晶体管。N-阱区214、p-阱区218和N+区域212形成NPN晶体管。根据一些典型实施例，当用作ESD器件时，P+区域210可以连接至节点VDD/28(电压节点VDD或IO节点28)，并且N+区域212和P+区域216可以连接至电压节点VSS。因此，在这些实施例中，SCR200用作ESD电源箝位器或IO ESD保护器件。
图8示出鳍基二极管300的横截面图，其包括栅极电介质17和形成在鳍15的侧壁和顶面上的栅电极14。鳍15的相对端被掺杂以形成p-型(其可以为P+)区域和n-型(其可以为N+)区域。在栅电极14下面的鳍15的中心部分为p-型或n-型的。在所示实施例中，假设鳍15的中心部分为p-型(但是其还可以为n-型)。因此，鳍15的中心部分和P+区域形成二极管300的阳极，并且N+区域形成二极管300的阴极。
图9示出作为ESD器件的鳍基二极管300的典型用途，其中，二极管300被级联。二极管300在电压节点VDD(或IO节点28)和电压VSS之间串联连接。根据导致二极管300击穿的期望击穿电压，选择二极管300的数量。
在实施例中，包括FinFETs、双极型晶体管、SCR、二极管等的鳍基器件被使用以形成ESD器件。结果，ESD器件的电流传导能力被改进超过平面ESD器件。此外，鳍基ESD器件的制造处理与逻辑FinFET ESD器件的形成兼容，并且因此不涉及额外制造费用。
根据实施例，一种器件包括：半导体衬底、以及从半导体衬底的顶面延伸到半导体衬底中的绝缘区。该器件进一步包括：第一节点和第二节点、以及连接在第一节点和第二节点之间的ESD器件。ESD器件包括邻近绝缘区的顶面并且在绝缘区的顶面之上的半导体鳍。ESD器件被配置成响应于第一节点上的ESD瞬态，将电流从第一节点传导至第二节点。
根据其他实施例，一种器件包括：半导体衬底、以及从半导体衬底的顶面延伸到半导体衬底中的绝缘区。该器件进一步包括：第一节点和第二节点、以及FinFET。FinFET包括：在绝缘区的顶面之上的半导体鳍、在半导体鳍的侧壁和顶面上的栅极电介质、在栅极电介质之上的栅电极、以及在栅电极的相对侧上的源极区和漏极区。源极区和漏极区中的第一个被连接至第一节点，并且源极区和漏极区中的第二个被连接至第二节点。FinFET被配置成响应于第一节点上的ESD瞬态，将电流从第一节点传导至第二节点。
根据还有的其他实施例，一种方法包括：响应于电路的第一节点上的ESD瞬态，接通鳍基ESD器件以将电流从第一节点传导至第二节点，其中，鳍基ESD器件包括半导体鳍。该方法进一步包括：响应于没有ESD瞬态发生在电路的第一节点处，断开鳍基ESD器件。鳍基ESD器件包括在绝缘区的顶面之上的半导体鳍，其从衬底的顶面延伸到半导体衬底中。
虽然详细描述了实施例及其优点，但是应该理解，在不脱离由所附权利要求限定的实施例的精神和范围的情况下，可以在此作出多种改变、替换和更改。此外，本申请的范围不旨在限于处理、机器、制造以及在说明书中描述的事物、手段、方法和步骤的组合的特定实施例。本领域普通技术人员从所披露的实施例可以容易地想到，根据本发明可以利用执行与在此描述的相应实施例基本相同的功能或者实现与其基本相同的结果的当前存在或随后开发的处理、机器、制造、事物、手段、方法或步骤的组合。从而，所附权利要求旨在包括在这样的处理、机器、制造、事物、手段、方法或步骤的组合的范围内。另外，每个权利要求都构成单独实施例，并且多个权利要求和实施例的结合在本发明的范围内。

Claims (20)

1.一种半导体器件，包括：
半导体衬底；
绝缘区，从所述半导体衬底的顶面延伸到所述半导体衬底中；
第一节点和第二节点；以及
静电放电(ESD)器件，连接在所述第一节点和所述第二节点之间，所述静电放电器件包括第一鳍式场效应晶体管，包括：
邻近所述绝缘区的顶面并且位于所述绝缘区的顶面上方的第一半导体鳍；
位于所述第一半导体鳍的侧壁和顶面上的第一栅极电介质，其中所述静电放电器件被配置成响应于所述第一节点上的静电放电瞬态而将电流从所述第一节点传导至所述第二节点；以及
作为逻辑器件的第二鳍式场效应晶体管，包括：
位于所述半导体衬底上方的第二半导体鳍；
位于所述第二半导体鳍的侧壁和顶面上的第二栅极电介质，其中，所述第一栅极电介质和所述第二栅极电介质具有相同的厚度。
2.根据权利要求1所述的半导体器件，其中，所述第一鳍式场效应晶体管包括：
栅电极，位于所述栅极电介质上方；以及
源极区和漏极区，位于所述栅电极的相对侧。
3.根据权利要求2所述的半导体器件，进一步包括：
电阻器，包括连接至所述第一节点的第一端；
电容器，连接在所述第二节点和所述电阻器的第二端之间；以及
反相器，包括连接至所述电阻器的所述第二端的输入端和连接至所述FinFET的所述栅电极的输出端，所述源极区和所述漏极区中的一个连接至所述第一节点，并且所述源极区和所述漏极区中的另一个连接至所述第二节点。
4.根据权利要求2所述的半导体器件，其中，所述栅电极进一步连接至所述第一节点和所述第二节点中的一个。
5.根据权利要求1所述的半导体器件，其中，所述静电放电器件包括二极管，包括：
栅极电介质，位于所述半导体鳍的侧壁和顶面上；
栅电极，位于所述栅极电介质上方；以及
第一掺杂半导体区和第二掺杂半导体区，位于所述半导体鳍的相对侧并且连接至所述半导体鳍，所述第一掺杂半导体区和所述第二掺杂半导体区的导电类型相反。
6.根据权利要求1所述的半导体器件，其中，所述静电放电器件包括双极型晶体管，包括：
附加半导体鳍，位于所述绝缘区的顶面上方，所述半导体鳍和所述附加半导体鳍位于所述绝缘区的相对侧；
第一导电类型的阱区，位于所述半导体衬底中；
第一重掺杂区，位于所述阱区上方和所述半导体鳍中，所述第一重掺杂区为所述第一导电类型；以及
第二重掺杂区，位于所述阱区上方和所述附加半导体鳍中，所述附加半导体鳍具有与所述第一导电类型相反的第二导电类型；以及
第三重掺杂区，具有所述第一导电类型并且形成所述阱区的拾取区。
7.根据权利要求1所述的半导体器件，其中，所述静电放电器件包括：硅控整流器，包括：
附加半导体鳍，位于所述绝缘区的顶面上方，所述半导体鳍和所述附加半导体鳍位于所述绝缘区的相对侧；
第一重掺杂区，位于所述半导体鳍中，所述第一重掺杂区具有第一导电类型；以及
第二重掺杂区，位于所述附加半导体鳍中，所述第二重掺杂区具有与所述第一导电类型相反的第二导电类型；
所述第一导电类型的第一阱区，位于所述第一重掺杂区下方并与所述第一重掺杂区接触，所述第一阱区具有所述第二导电类型；以及
所述第二导电类型的第二阱区，位于所述第二重掺杂区下方并与所述第二重掺杂区接触，所述第二阱区具有所述第一导电类型。
8.一种半导体器件，包括：
半导体衬底；
绝缘区，从所述半导体衬底的顶面延伸到所述半导体衬底中；
第一节点和第二节点；以及
鳍式场效应晶体管(FinFET)，包括：
半导体鳍，位于所述绝缘区的顶面上方；
栅极电介质，位于所述半导体鳍的侧壁和顶面上；
栅电极，位于所述栅极电介质上方；和
源极区和漏极区，位于所述栅电极的相对侧，所述源极区和所述漏极区中的一个连接至所述第一节点，所述源极区和所述漏极区中的另一个连接至所述第二节点，并且所述鳍式场效应晶体管被配置成响应于所述第一节点上的静电放电瞬态而将电流从所述第一节点传导至所述第二节点；以及
逻辑场效应晶体管，包括
附加半导体鳍；以及
附加栅极电介质，位于所述附加半导体鳍的侧壁和顶面上，其中，所述栅极电介质和所附加栅极电介质具有相同的厚度。
9.根据权利要求8所述的半导体器件，其中，所述鳍式场效应晶体管包括位于所述绝缘区的顶面上方的多个半导体鳍，并且所述栅极电介质和所述栅电极在所述多个半导体鳍中的每一个的相对侧壁和顶面上延伸。
10.根据权利要求8所述的半导体器件，进一步包括：
电阻器，包括连接至所述第一节点的第一端；
电容器，连接在所述电阻器的第二端和所述第二节点之间；以及
反相器，包括连接至所述电阻器的所述第二端的输入端和连接至所述鳍式场效应晶体管的所述栅电极的输出端。
11.根据权利要求8所述的半导体器件，其中，所述栅电极进一步连接至所述第一节点和所述第二节点中的一个。
12.根据权利要求8所述的半导体器件，进一步包括：
附加绝缘区，从所述半导体衬底的顶面延伸到所述半导体衬底中；以及
半导体带状件，位于所述绝缘区和所述附加绝缘区之间并与所述绝缘区和所述附加绝缘区接触，所述半导体带状件与所述半导体鳍对准。
13.根据权利要求8所述的半导体器件，其中，所述鳍式场效应晶体管包括平行于所述半导体鳍的多个半导体鳍，所述栅极电介质和所述栅电极在所述多个半导体鳍上方延伸。
14.一种制造半导体器件的方法，包括：
响应于电路的第一节点上的静电放电(ESD)瞬态而导通基于鳍的静电放电器件，以将静电放电电流从所述第一节点传导至第二节点，所述基于鳍的静电放电器件包括鳍式场效应晶体管，包括
半导体鳍；以及
栅极电介质，位于所述半导体鳍的顶面和侧壁上，所述栅极电介的厚度与形成在相同半导体衬底上的逻辑场效应晶体管中的栅极电介质的厚度相同；以及
响应于没有静电放电瞬态发生在所述电路的所述第一节点上，关断所述基于鳍的静电放电器件。
15.根据权利要求14所述的制造半导体器件的方法，其中，所述半导体鳍形成所述鳍式场效应晶体管的沟道区，并且所述静电放电电流通过所述鳍式场效应晶体管传导。
16.根据权利要求14所述的制造半导体器件的方法，其中，所述基于鳍的静电放电器件包括双极型晶体管，所述半导体鳍形成所述双极型晶体管的集电极和发射极中的一个，并且所述静电放电电流通过所述双极型晶体管传导。
17.根据权利要求14所述的制造半导体器件的方法，其中，所述基于鳍的静电放电器件包括二极管，所述半导体鳍形成所述二极管的阳极和阴极中的一个，并且所述静电放电电流通过所述二极管传导。
18.根据权利要求14所述的制造半导体器件的方法，其中，所述基于鳍的静电放电器件包括硅控整流器，并且所述静电放电电流通过所述硅控整流器传导。
19.根据权利要求14所述的制造半导体器件的方法，其中，将所述静电放电电流从所述第一节点传导至所述第二节点包括：将所述静电放电电流从第一电源节点传导至第二电源节点。
20.根据权利要求14所述的制造半导体器件的方法，其中，将所述静电放电电流从所述第一节点传导至所述第二节点包括：将所述静电放电电流从输入/输出节点传导至地电位。
CN201310042256.4A 2012-11-15 2013-02-01 包括半导体鳍的esd器件 Active CN103811484B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/678,347 2012-11-15
US13/678,347 US9209265B2 (en) 2012-11-15 2012-11-15 ESD devices comprising semiconductor fins

Publications (2)

Publication Number Publication Date
CN103811484A CN103811484A (zh) 2014-05-21
CN103811484B true CN103811484B (zh) 2016-09-07

Family

ID=50555934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310042256.4A Active CN103811484B (zh) 2012-11-15 2013-02-01 包括半导体鳍的esd器件

Country Status (5)

Country Link
US (1) US9209265B2 (zh)
KR (1) KR101454537B1 (zh)
CN (1) CN103811484B (zh)
DE (1) DE102013101705B4 (zh)
TW (1) TWI536535B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318621B2 (en) * 2013-03-08 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Rotated STI diode on FinFET technology
EP2889906B1 (en) * 2013-12-30 2019-02-20 IMEC vzw Improvements in or relating to electrostatic discharge protection
US9177951B2 (en) * 2014-01-06 2015-11-03 Globalfoundries Inc. Three-dimensional electrostatic discharge semiconductor device
CN104022032B (zh) * 2014-05-22 2017-04-05 武汉新芯集成电路制造有限公司 FinFET制程中形成垂直双极型晶体管的方法
CN105140221A (zh) * 2014-05-28 2015-12-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法、静电放电保护方法
US9601480B2 (en) 2014-08-21 2017-03-21 Apple Inc. Single junction bi-directional electrostatic discharge (ESD) protection circuit
US9627508B2 (en) * 2015-04-14 2017-04-18 Globalfoundries Inc. Replacement channel TFET
US9368484B1 (en) * 2015-05-28 2016-06-14 United Microelectronics Corp. Fin type electrostatic discharge protection device
TWI576981B (zh) * 2015-06-25 2017-04-01 聯華電子股份有限公司 適合應用於靜電放電保護的半導體結構
CN106486473B (zh) * 2015-08-28 2020-03-10 中芯国际集成电路制造(上海)有限公司 静电放电保护结构及其形成方法
CN106920788B (zh) * 2015-12-25 2019-12-03 中芯国际集成电路制造(上海)有限公司 静电放电保护结构及其形成方法
US20170221879A1 (en) * 2016-01-29 2017-08-03 Mediatek Inc. Electrostatic discharge protection circuit with leakage current reduction and associated electrostatic discharge protection method
CN107240584B (zh) * 2016-03-29 2019-09-20 中芯国际集成电路制造(上海)有限公司 静电放电esd保护器件和半导体装置
CN107731808B (zh) * 2016-08-12 2020-02-07 中芯国际集成电路制造(上海)有限公司 静电放电保护结构及其形成方法
US9748219B1 (en) 2016-08-19 2017-08-29 Amazing Microelectronic Corp. Self-balanced silicon-controlled rectification device
US9786653B1 (en) 2016-08-19 2017-10-10 Amazing Microelectronic Corp. Self-balanced diode device
US9679888B1 (en) * 2016-08-30 2017-06-13 Globalfoundries Inc. ESD device for a semiconductor structure
US10340370B2 (en) * 2016-12-07 2019-07-02 Qualcomm Incorporated Asymmetric gated fin field effect transistor (FET) (finFET) diodes
US9728530B1 (en) * 2016-12-20 2017-08-08 Amazing Microelectronic Corp. Bipolar transistor device
US10319662B2 (en) 2017-02-01 2019-06-11 Indian Institute Of Science Non-planar electrostatic discharge (ESD) protection devices with nano heat sinks
US10964687B2 (en) * 2017-02-08 2021-03-30 Globalfoundries U.S. Inc. FinFET ESD device with Schottky diode
US10483258B2 (en) 2017-02-25 2019-11-19 Indian Institute Of Science Semiconductor devices and methods to enhance electrostatic discharge (ESD) robustness, latch-up, and hot carrier immunity
US11637099B2 (en) * 2020-06-15 2023-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Forming ESD devices using multi-gate compatible processes
US11289471B2 (en) 2020-08-24 2022-03-29 Globalfoundries U.S. Inc. Electrostatic discharge device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1695245A (zh) * 2002-12-03 2005-11-09 国际商业机器公司 横向lubistor结构和方法
CN101558497A (zh) * 2006-12-15 2009-10-14 Nxp股份有限公司 晶体管器件和制造这一晶体管器件的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4675585B2 (ja) 2004-06-22 2011-04-27 シャープ株式会社 電界効果トランジスタ
DE102005039365B4 (de) * 2005-08-19 2022-02-10 Infineon Technologies Ag Gate-gesteuertes Fin-Widerstandselement, welches als pinch - resistor arbeitet, zur Verwendung als ESD-Schutzelement in einem elektrischen Schaltkreis und Einrichtung zum Schutz vor elektrostatischen Entladungen in einem elektrischen Schaltkreis
JP2007258485A (ja) * 2006-03-23 2007-10-04 Toshiba Corp 半導体装置及びその製造方法
DE102006022105B4 (de) 2006-05-11 2012-03-08 Infineon Technologies Ag ESD-Schutz-Element und ESD-Schutz-Einrichtung zur Verwendung in einem elektrischen Schaltkreis
US7646046B2 (en) * 2006-11-14 2010-01-12 Infineon Technologies Ag Field effect transistor with a fin structure
US7560784B2 (en) 2007-02-01 2009-07-14 International Business Machines Corporation Fin PIN diode
US8883597B2 (en) * 2007-07-31 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element
JP5086797B2 (ja) 2007-12-26 2012-11-28 株式会社東芝 半導体装置
EP2117045A1 (en) 2008-05-09 2009-11-11 Imec Design Methodology for MuGFET ESD Protection Devices
US7816226B2 (en) * 2008-05-15 2010-10-19 United Microelectronics Corp. Method for forming self-alignment insulation structure
US7700449B2 (en) * 2008-06-20 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Forming ESD diodes and BJTs using FinFET compatible processes
JP5632584B2 (ja) * 2009-02-05 2014-11-26 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US8531805B2 (en) * 2009-03-13 2013-09-10 Qualcomm Incorporated Gated diode having at least one lightly-doped drain (LDD) implant blocked and circuits and methods employing same
JP2011138055A (ja) * 2009-12-28 2011-07-14 Shimadzu Corp 光学装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1695245A (zh) * 2002-12-03 2005-11-09 国际商业机器公司 横向lubistor结构和方法
CN101558497A (zh) * 2006-12-15 2009-10-14 Nxp股份有限公司 晶体管器件和制造这一晶体管器件的方法

Also Published As

Publication number Publication date
TWI536535B (zh) 2016-06-01
TW201419490A (zh) 2014-05-16
US20140131765A1 (en) 2014-05-15
DE102013101705A1 (de) 2014-05-15
CN103811484A (zh) 2014-05-21
KR20140063370A (ko) 2014-05-27
KR101454537B1 (ko) 2014-10-23
US9209265B2 (en) 2015-12-08
DE102013101705B4 (de) 2023-03-30

Similar Documents

Publication Publication Date Title
CN103811484B (zh) 包括半导体鳍的esd器件
US8039899B2 (en) Electrostatic discharge protection device
US8637899B2 (en) Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
US20180287378A1 (en) Electrostatic discharge (esd) protection circuits using tunneling field effect transistor (tfet) and impact ionization mosfet (imos) devices
TWI580001B (zh) 靜電放電保護電路、結構及其製造方法
TWI455285B (zh) 埋藏式非對稱接合面靜電保護裝置
US20100327342A1 (en) Transient over-voltage clamp
KR101464885B1 (ko) 정전기 방전 보호를 위한 장치
JP5801609B2 (ja) 保護回路素子
CN104716132B (zh) 一种低触发电压和高维持电压的硅控整流器及其电路
CN108336085B (zh) 一种栅极嵌入小岛式可控硅静电防护器件
US9679888B1 (en) ESD device for a semiconductor structure
US8963202B2 (en) Electrostatic discharge protection apparatus
CN109314131A (zh) 具有双浮接阱的低电容静电放电(esd)保护结构
US8859361B1 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch
CN108305873B (zh) 静电放电钳位器件以及静电放电钳位电路
CN109273532B (zh) 应用于高压电路防静电保护的无回滞效应硅控整流器
CN109244068B (zh) 一种ligbt型高压esd保护器件
TWI716994B (zh) 低觸發電壓靜電放電防護元件
CN110349948B (zh) 静电放电保护装置及其应用
CN109979929B (zh) 一种高压静电放电钳位保护元件及集成电路芯片
TW202025437A (zh) 用於側向電晶體裝置之靜電放電處理
Zhan et al. Development of high-voltage ESD protection devices on smart power technologies for automotive applications
CN112466940B (zh) 一种可控硅器件
US9991173B2 (en) Bidirectional semiconductor device for protection against electrostatic discharges

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant