CN210296371U - 半导体结构及其esd器件 - Google Patents

Abstract

本实用新型涉及一种ESD器件，包括：第一类型的衬底第二类型的阱区、至少一组第一类型MOS器件、至少一组第二类型MOS器件、位于阱区且围绕一个或多个第一类型MOS器件的第二类型的第一扩散区、位于衬底且围绕一个或多个第一类型MOS器件的第一类型的第二扩散区、位于衬底且依次围绕一个或多个第二类型MOS器件的第一类型的第三扩散区和位于衬底且围绕一个或多个第二类型MOS器件的第二类型的第四扩散区。其中，第一至第四扩散区在第一类型MOS器件和第二类型MOS器件之间的部分沿第一方向延伸，且第一栅极和第二栅极的延伸方向平行于第一方向，第一类型与第二类型相反。

Description

半导体结构及其ESD器件

技术领域

本实用新型涉及一种半导体结构，尤其涉及该半导体结构包括的一种ESD器件。

背景技术

随着芯片的集成度越来越高，在相同的面积上形成更多的电子元器件，可靠性对于芯片正常工作变得越来越重要。对于芯片可靠性有关键影响的是静电放电(Electrostatic Discharge，ESD)。静电放电会瞬时产生大电流，从而损坏芯片中的某些电子元器件。为了防止静电放电造成的损害，需要为芯片设计ESD结构，用于在产生大电流时泄放电流，从而避免损害电子元器件。

ESD结构可以通过电阻、电容、二极管保护器件可以为电阻、电容、二极管、三极管、场效应管、可控硅等来实现。使用电容、二极管、三极管、场效应管、可控硅等方式实现ESD电阻时，芯片在正常工作时，ESD结构不工作，只有在静电放电的情况下，可以通过击穿或导通来释放电荷，从而起到将电流泄放到电源的作用。

现有技术中，由于MOS管具有防静电、防浪涌、保护电路不受侵害的优点，被广泛使用于实现ESD结构中。图1为一种现有的半导体结构的示意图。如图1所示，半导体结构100包括主功能模块110和ESD器件120、130、140和150。主功能模块110具有四个侧边，ESD器件120-150分别布置在主功能模块110在图中的上边、左边、下边和右边。ESD器件120-150的结构可以类似，此处以ESD器件120的结构来进行说明。ESD器件120包括衬底121、阱区123、P型MOS器件和N型MOS器件。阱区123位于衬底121上且相互隔离。ESD器件120包括一组P型MOS器件和一组N型MOS器件，分别是多个P型MOS器件组成的一组123a和多个N型MOS器件组成的另一组121a。一组P型MOS器件123a位于阱区123内，一组P型MOS器件123a位于图1中衬底121中的下方。该ESD器件120还包括一PAD信号端122，外部信号通过PAD信号端122接入主功能模块110。

在现有技术中，ESD器件120中的一组P型MOS器件123a和一组N型MOS器件121a相对于ESD器件120所处的主功能模块110的上边，均放置在垂直于该上边的方向上。这样的放置方式造成了该种ESD结构的高度较高，尺寸大的情况下放置的MOS器件较少，因此该种ESD结构的静电防护能力差，结构尺寸大。

实用新型内容

本实用新型所要解决的问题是降低ESD结构的高度，减小ESD结构的尺寸，使占同等体积的ESD结构能够放置更多的MOS器件，提高ESD结构的静电防护能力。

本实用新型为解决上述技术问题而采用的技术方案是提出一种ESD器件，包括第一类型的衬底、第二类型的阱区、至少一组第一类型MOS器件、至少一组第二类型MOS器件、位于阱区且围绕一个或多个第一类型MOS器件的第二类型的第一扩散区、位于衬底且围绕一个或多个第一类型MOS器件的第一类型的第二扩散区、位于衬底且依次围绕一个或多个第二类型MOS器件的第一类型的第三扩散区和位于衬底且围绕一个或多个第二类型MOS器件的第二类型的第四扩散区。第二类型的阱区位于所述衬底上且相互隔离。至少一组第一类型MOS器件位于所述阱区内，每组第一类型MOS器件包括一个或多个第一类型MOS器件，每个第一类型MOS器件包括第一源极区、第一漏极区以及位于所述第一源极区和第一漏极区之间的第一栅极。至少一组第二类型MOS器件位于所述衬底内，每组第二类型MOS器件包括一个或多个第二类型MOS器件，每个第二类型MOS器件包括第二源极区、第二漏极区以及位于所述第二源极区和第二漏极区之间的第二栅极。第二类型的第一扩散区位于所述阱区且围绕所述一个或多个第一类型MOS器件。第一类型的第二扩散区位于所述衬底且围绕所述一个或多个第一类型MOS器件。第一类型的第三扩散区位于所述衬底且依次围绕所述一个或多个第二类型MOS器件。第二类型的第四扩散区位于所述衬底且围绕所述一个或多个第二类型MOS器件。其中，所述第一至第四扩散区在所述第一类型MOS器件和所述第二类型MOS器件之间的部分沿第一方向延伸，且所述第一栅极和第二栅极的延伸方向平行于所述第一方向，所述第一类型与第二类型相反。

在本实用新型的一实施例中，该ESD器件包括多组第一类型MOS器件，所述第一扩散区和第二扩散区在各组第一类型MOS器件之间的部分沿第二方向延伸，所述第二方向垂直于所述第一方向。

在本实用新型的一实施例中，该ESD器件包括多组第二类型MOS器件，所述第三扩散区和第四扩散区在各组第二类型MOS器件之间的部分沿第二方向延伸，所述第二方向垂直于所述第一方向。

在本实用新型的一实施例中，ESD器件还包括：第二类型的深阱区，位于所述衬底，所述第四扩散区位于所述深阱区内。

在本实用新型的一实施例中，所述第一扩散区和第四扩散区适于连接正电源电压，所述第二扩散区和第三扩散区适于连接负电源电压。

在本实用新型的一实施例中，各组第一类型MOS器件之间串联，和/或各组第二类型MOS器件之间串联。

在本实用新型的一实施例中，每组第一类型MOS器件包括多个第一类型MOS器件，各个第一类型MOS器件之间串联。

在本实用新型的一实施例中，每组第二类型MOS器件包括多个第二类型MOS器件，各个第二类型MOS器件之间串联。

在本实用新型的一实施例中，所述至少一组第一类型MOS器件和所述至少一组第二类型MOS器件串联。

在本实用新型还提出了一种半导体结构，包括主功能模块和一个或多个上述任一实施例中的ESD器件，所述主功能模块具有多个侧边，各个ESD器件布置在所述主功能模块的其中一个侧边，其特征在于，所述ESD器件是上述任一实施例所述的ESD器件，所述ESD器件的所述第一方向平行于所述ESD器件所对应的侧边的延伸方向。

本实用新型由于采用以上技术方案，通过改变ESD器件中MOS器件的放置方向，有效降低了ESD器件的高度，并且使用了深井工艺，使之与现有技术相比，具有节约芯片面积、增强ESD器件的防护能力、加强了不同类型MOS器件之间的隔离效果、节省了不同类型MOS器件之间的距离等优点。

附图说明

为让本实用新型的上述目的、特征和优点能更明显易懂，以下结合附图对本实用新型的具体实施方式作详细说明，其中：

图1为一种现有的半导体结构的示意图。

图2为本实用新型一实施例的一种ESD器件的俯视图。

图3A为本实用新型一实施例的ESD器件的左侧部分。

图3B为图3A在A-A方向上的剖视图。

图4A为图3左侧的MOS管的电连接示意图。

图4B为图3右侧的MOS管的电连接示意图。

图4C为本实用新型一实施例的ESD器件的电原理图。

图5为本实用新型一实施例的一种半导体结构的示意图。

具体实施方式

图2为本实用新型一实施例的一种ESD器件的俯视图。图3A为本实用新型一实施例的ESD器件的左侧部分。如图2和图3A所示，ESD器件200包括衬底210、阱区230、第一类型MOS器件、第二类型MOS器件、第一扩散区241、第二扩散区242、第三扩散区243和第四扩散区244。

衬底210可为第一类型的阱区。第二类型的第二阱区230位于衬底210上且相互隔离。在本实施例中，第一类型的衬底210为P阱，阱区230为N阱。在一些其它实施例中，第一类型的衬底和第二类型的阱区可以为其它类型的阱区。

ESD结构200包括至少一组第一类型MOS器件和一组第二类型MOS器件。在本实施例中，第一类型MOS器件为P型MOS管，第二类型MOS器件为N型MOS管。ESD结构200包括两组第一类型MOS器件，分别是多个MOS器件231组成的一组和多个MOS器件232组成的另一组。ESD结构200包括两组第二类型MOS器件，分别是多个MOS器件221组成的一组和多个MOS器件222组成的另一组。两组第一类型MOS器件231和232位于第二阱区230内，其中一组第一类型MOS器件231位于图中第二阱区230的左侧，另一组第一类型MOS器件232位于图中第二阱区230的右侧。两组第二类型MOS器件221和222位于衬底210内，其中一组第一类型MOS器件221位于衬底210的左侧，另一组第一类型MOS器件222位于图中衬底210的右侧。在本实用新型的实施例中，ESD结构200所包含的第一类型器件和第二类型器件的组数并不限于两组，而是可以有更多。

每个第一类型MOS器件包括第一源极区、第一漏极区以及位于第一源极区和第一漏极区之间的第一栅极。每个第二类型MOS器件包括第二源极区、第二漏极区以及位于第二源极区和第二漏极区之间的第二栅极。此处以第一类型MOS器件231和第二类型MOS器件232为例，第一类型MOS器件231包括第一源极区2311、第一漏极区2312以及位于第一源极区2311和第一漏极区2312之间的第一栅极2313。第二类型MOS器件221包括第一源极区2211、第一漏极区2212以及位于第一源极区2211和第一漏极区2212之间的第一栅极2213。以第二类型MOS器件221和第二类型MOS器件222为例，第一类型MOS器件232包括第一源极区2321、第一漏极区2322以及位于第一源极区2321和第一漏极区2322之间的第一栅极2323。第二类型MOS器件222包括第一源极区2221、第一漏极区2222以及位于第一源极区2221和第一漏极区2222之间的第一栅极2223。

在一些其它实施例中，第一类型MOS器件和第二类型MOS器件可以为其它类型的MOS管，每组第一类型MOS器件可以包括一个或多个第一类型MOS器件，每组第二类型MOS器件包括一个或多个第二类型MOS器件。

下面结合图3、图4来说明ESD结构200包括的第一扩散区241、第二扩散区242、第三扩散区243和第四扩散区244。

图3B为图3A在A-B方向上的剖视图。结合参考图3A和图3B所示，两个第一扩散区241位于阱区230且分别围绕多个第一类型MOS器件231及多个第一类型MOS器件232。第一扩散区241为第二类型的半导体。可以理解，第一扩散区241的数量与第一类型MOS器件的组数有关，而不限于图中所示的2个。第一扩散区241中可具有第一有源区241a，第一有源区241a可参见图4A中所示。该有源区为硅片上做有源器件的区域，针对MOS器件而言，不同的掺杂可以形成N型或者P型的有源区，该有源区也指有后续杂质注入的区域。

两个第二扩散区242位于衬底210且分别围绕多个第一类型MOS器件231及多个第一类型MOS器件232，第二扩散区242为第一类型的半导体。在图2的示例中，每个第二扩散区242分别在每个第一扩散区241的外圈。第二扩散区242中可具有第二有源区242a，第二有源区242a可参见图4A中所示。

类似地，两个第三扩散区243位于衬底210且分别围绕第二类型MOS器件221及多个第二类型MOS器件222。第三扩散区243为第一类型的半导体。可以理解，第三扩散区243的数量与第二类型MOS器件的组数有关，而不限于图中所示的2个。第三扩散区243中可具有第三有源区243a，第三有源区243a可参见图4B中所示。

两个第四扩散区244位于衬底210且分别围绕多个第二类型MOS器件221及多个第二类型MOS器件222。在图2的示例中，每个第四扩散区244分别在每个第三扩散区243的外圈。第四扩散区244为第二类型的半导体。第四扩散区244中可具有第四有源区244a，第四有源区244a可参见图4B中所示。

第一至第四扩散区241-244在所述第一类型MOS器件和所述第二类型MOS器件之间的部分沿第一方向延伸，第一方向为图2中的x方向，且第一栅极和第二栅极的延伸方向平行于第一方向。

上述的第一类型与第二类型相反。在本实用新型的实施例中，第一类型可为P型，第二类型可为N型。

ESD结构200还包括第二类型的深阱区245，深阱区245位于衬底210上。深阱区245可为环形，第四扩散区244位于深阱区245内。深阱区245使用了深阱工艺，该工艺能够有效加强第一类型MOS器件和第二类型MOS器件之间的隔离效果，吸收电荷，节省第一类型MOS器件和第二类型MOS器件之间的距离。

图4A为图3A上方的MOS管的电连接示意图。图4B为图3A下方的MOS管的电连接示意图。图4A示出了图2的ESD器件200包括的位于阱区230左侧的一组第一类型MOS器件231。4个第一类型MOS器件231之间并联连接，等效于一个大的MOS管。各个MOS器件的源极、漏极和栅极通过条形的有源区2314和接触区向外与引线电连接。第一扩散区241和第四扩散区244适于连接正电源电压VDD，第二扩散区242和第三扩散区243适于连接负电源电压VSS。在4个第一类型MOS器件231周围，第一扩散区241通过第一有源区241a和第一接触区241b连接正电源电压VDD，第二扩散区242通过第二有源区242a和第二接触区243b连接负电源电压VSS。图4B示出了ESD器件200包括的位于第二阱区230由侧的一组第一类型MOS器件221。4个第二类型MOS器件221之间并联连接，等效于一个大的MOS管。各个MOS器件的源极、漏极和栅极通过条形的有源区2214和接触区向外与引线电连接。在4个第二类型MOS器件221周围，第三扩散区243通过第三有源区243a和第三接触区243b连接正电源电压VDD，第四扩散区244通过第四有源区244a和第四接触区244b连接负电源电压VSS。

回到图2所示，上侧的两组第一类型MOS器件231和232之间并联连接，下侧的两组第二类型MOS器件221和222之间并联连接。结合图2和图3A所示，左侧的一组第一类型MOS器件231和一组第二类型MOS器件221之间串联连接。图4C为本实用新型一实施例的ESD器件的电原理图。参考图4C所示，一组或多组第一类型MOS器件构成MOS管41，另一组或多组第二类型MOS器件构成MOS管42。MOS管41和42之间通过漏极连接。MOS管41的源极接正电源电压，MOS管42的源极接负电源电压。

在一些其它实施例中，每组第一类型MOS器件可以包括其他数量的第一类型MOS器件，每组第二类型MOS器件可以包括其他数量的第二类型MOS器件。

图5为本实用新型一实施例的一种半导体结构的示意图。如图5所示，半导体结构500可以包括上述任一实施例中的ESD器件，半导体结构500包括主功能模块510和4个ESD器件520、530、540和550。每个ESD器件还包括一PAD信号端，此处以ESD器件520为例，其它ESD器件的结构和功能可以与ESD器件520类似。ESD器件520包括一PAD信号端521，外部信号通过PAD信号端521接入主功能模块510。在其它实施例中，半导体结构500可以包括多个ESD器件。主功能模块510具有四个侧边，ESD器件520布置在主功能模块510在图中的上边，ESD器件530布置在主功能模块510在图中的左边、ESD器件540布置在主功能模块510在图中的下边、ESD器件550布置在主功能模块510在图中的右边。各个ESD器件520-550中的上述第一方向平行于该ESD器件所对应的侧边的延伸方向。此处以ESD器件520为例，第一方向为ESD器件520上标识的z方向，该第一方向平行于该ESD器件520所对应的侧边，即主功能模块510的上边的延伸方向。通过图1和图5的对比，以主可以看出在主功能模块110和510、各ESD器件包括的PAD信号端、MOS器件的尺寸相同的情况下，可以节约芯片的面积，降低ESD器件的高度，增强了ESD器件的防护能力。

本实用新型的上述实施例通过改变ESD器件中MOS器件的放置方向，有效降低了ESD器件的高度，并且使用了深阱工艺，使之与现有技术相比，具有节约芯片面积、增强ESD器件的防护能力、加强了不同类型MOS器件之间的隔离效果、节省了不同类型MOS器件之间的距离等优点。

虽然本实用新型已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本实用新型，在没有脱离本实用新型精神的情况下还可作出各种等效的变化或替换，因此，只要在本实用新型的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (10)

1.一种ESD器件，其特征在于包括：

第一类型的衬底；

第二类型的阱区，位于所述衬底上且相互隔离；

至少一组第一类型MOS器件，位于所述阱区内，每组第一类型MOS器件包括一个或多个第一类型MOS器件，每个第一类型MOS器件包括第一源极区、第一漏极区以及位于所述第一源极区和第一漏极区之间的第一栅极；

至少一组第二类型MOS器件，位于所述衬底内，每组第二类型MOS器件包括一个或多个第二类型MOS器件，每个第二类型MOS器件包括第二源极区、第二漏极区以及位于所述第二源极区和第二漏极区之间的第二栅极；

位于所述阱区且围绕所述一个或多个第一类型MOS器件的第二类型的第一扩散区；

位于所述衬底且围绕所述一个或多个第一类型MOS器件的第一类型的第二扩散区；

位于所述衬底且依次围绕所述一个或多个第二类型MOS器件的第一类型的第三扩散区；

位于所述衬底且围绕所述一个或多个第二类型MOS器件的第二类型的第四扩散区；

其中，所述第一至第四扩散区在所述第一类型MOS器件和所述第二类型MOS器件之间的部分沿第一方向延伸，且所述第一栅极和第二栅极的延伸方向平行于所述第一方向，

其中所述第一类型与第二类型相反。

2.如权利要求1所述的ESD器件，其特征在于，包括多组第一类型MOS器件，所述第一扩散区和第二扩散区在各组第一类型MOS器件之间的部分沿第二方向延伸，所述第二方向垂直于所述第一方向。

3.如权利要求1所述的ESD器件，其特征在于，包括多组第二类型MOS器件，所述第三扩散区和第四扩散区在各组第二类型MOS器件之间的部分沿第二方向延伸，所述第二方向垂直于所述第一方向。

4.如权利要求1所述的ESD器件，其特征在于，还包括：

第二类型的深阱区，位于所述衬底，所述第四扩散区位于所述深阱区内。

5.如权利要求1所述的ESD器件，其特征在于，所述第一扩散区和第四扩散区适于连接正电源电压，所述第二扩散区和第三扩散区适于连接负电源电压。

6.如权利要求2所述的ESD器件，其特征在于，各组第一类型MOS器件之间并联，和/或各组第二类型MOS器件之间并联。

7.如权利要求1或2所述的ESD器件，其特征在于，每组第一类型MOS器件包括多个第一类型MOS器件，各个第一类型MOS器件之间并联。

8.如权利要求1或3所述的ESD器件，其特征在于，每组第二类型MOS器件包括多个第二类型MOS器件，各个第二类型MOS器件之间并联。

9.如权利要求1所述的ESD器件，其特征在于，所述至少一组第一类型MOS器件和所述至少一组第二类型MOS器件串联。

10.一种半导体结构，包括主功能模块和一个或多个ESD器件，所述主功能模块具有多个侧边，各个ESD器件布置在所述主功能模块的其中一个侧边，其特征在于，所述ESD器件是如权利要求1-9任一项所述的ESD器件，所述ESD器件的所述第一方向平行于所述ESD器件所对应的侧边的延伸方向。

Images