-
Die vorliegende Erfindung bezieht sich auf eine Leistungshalbleitervorrichtung, die eine Treiberspannung einer hochspannungsseitigen Treiberschaltung gewinnt durch Laden eines Kondensators unter Verwendung einer Diode, und insbesondere auf eine Leistungshalbleitervorrichtung, die es möglich macht, einen Leistungsverbrauch zu senken.
-
Bei einer Halbbrückenschaltung erfordert eine hochspannungsseitige Treiberschaltung, die ein hochspannungsseitiges Schaltelement treibt, eine höhere Treiberspannung als eine Hauptleistungsversorgung. Dementsprechend ist es eine bekannte Praxis, dass diese Treiberschaltung durch Laden eines Kondensators unter Verwendung einer Diode gewonnen wird, s. z.B. K. Watabe u.a.: „A Half Bridge Driver IC with Newly Designed High Voltage Diode", Proc. of ISPSD 2001, S. 279-282).
-
Die in der Treiberschaltung enthaltene Diode enthält ein p-Halbleitersubstrat, einen n-Kathodenbereich, der auf der Substratoberfläche bereitgestellt ist, und einen p-Anodenbereich, der in dem n-Kathodenbereich angeordnet ist. Die zwei Halbleiterbereiche und das Halbleitersubstrat bilden einen parasitären pnp-Transistor. Wenn der Kondensator geladen wird, fließt ein Vorwärtsstrom in die Diode. Dieser Vorwärtsstrom wird auch zu einem Basisstrom des parasitären pnp-Transistors, und daher fließt ein Kollektorstrom des parasitären pnp-Transistors von dem p-Anodenbereich in das p-Halbleitersubstrat. Der Kollektorstrom fließt nur zu Masse (GND) und wird nur zu einem Verlust, ohne zu dem IC-Betrieb beizutragen. Bisherige Techniken weisen ein Problem auf, dass sie einen hohen Verlust haben, was zu einem hohen Leistungsverbrauch führt.
-
Halbleitervorrichtungen wie die oben beschriebene mit in Totem-Pole-Schaltung angeordneten Schaltelementen und einer Bootstrap-Schaltung zum Laden eines Kondensators über eine Diode zum Gewinnen einer höheren Treiberspannung als eine Hauptleistungsversorgung sind auch in der Druckschrift
DE 103 22 742 B4 sowie in K. Watabe et al.: „A Half Bridge Driver IC with newly designed High Voltage Diode.“ In: Proceedings of the 2001 International Symposium on Power Semiconductor Devices & ICs, Osaka 2001, S. 279-282, offenbart. Beide Druckschriften geben auch interne Aufbauten einer Bootstrap-Diode an.
-
Angesichts der oben beschriebenen Probleme besteht die Aufgabe der vorliegenden Erfindung darin, eine Leistungshalbleitervorrichtung bereitzustellen, die es ermöglicht, den Leistungsverbrauch zu verringern.
-
Die Aufgabe wird gelöst durch eine Leistungshalbleitervorrichtung gemäß Anspruch 1. Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen angegeben.
-
Die vorliegende Erfindung ermöglicht es, den Leistungsverbrauch zu verringern.
-
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
- 1 ist ein Schaltbild einer Leistungshalbleitervorrichtung gemäß einer ersten Ausführungsform.
- 2 ist eine Schnittansicht der hochspannungsfesten Diode der ersten Ausführungsform.
- 3 ist eine Schnittansicht, die einen Ladevorgang der hochspannungsfesten Diode der ersten Ausführungsform veranschaulicht.
- 4 ist eine Schnittansicht, die einen Erholungsvorgang der hochspannungsfesten Diode der ersten Ausführungsform veranschaulicht.
- 5 ist eine Schnittansicht einer hochspannungsfesten Diode gemäß einem Vergleichsbeispiel.
- 6 ist eine Schnittansicht, die einen Ladevorgang der hochspannungsfesten Diode des Vergleichsbeispiels veranschaulicht.
- 7 ist eine Schnittansicht einer hochspannungsfesten Diode gemäß einer zweiten Ausführungsform.
- 8 ist eine Schnittansicht, die einen Erholungsvorgang der hochspannungsfesten Diode der zweiten Ausführungsform veranschaulicht.
- 9 ist eine Schnittansicht einer hochspannungsfesten Diode gemäß einer dritten Ausführungsform.
- 10 ist eine Schnittansicht, die einen Ladevorgang der hochspannungsfesten Diode der dritten Ausführungsform veranschaulicht.
- 11 ist eine Schnittansicht, die einen Erholungsvorgang der hochspannungsfesten Diode der dritten Ausführungsform veranschaulicht.
- 12 ist eine Draufsicht auf eine hochspannungsfeste Diode gemäß einer vierten Ausführungsform.
- 13 ist eine Schnittansicht entlang A-A' in 12.
- 14 ist eine Schnittansicht entlang B-B' in 12.
- 15 ist eine Draufsicht, die einen Erholungsvorgang der hochspannungsfesten Diode der vierten Ausführungsform veranschaulicht.
- 16 ist eine Draufsicht auf eine hochspannungsfeste Diode gemäß einer fünften Ausführungsform.
- 17 ist eine Schnittansicht entlang A-A' in 16.
- 18 ist eine Schnittansicht entlang B-B' in 16.
- 19 ist eine Schnittansicht einer hochspannungsfesten Diode gemäß einer sechsten Ausführungsform.
- 20 ist eine Draufsicht auf eine hochspannungsfeste Diode gemäß einer siebten Ausführungsform.
- 21 ist eine Schnittansicht entlang A-A' in 20.
- 22 ist eine Schnittansicht entlang B-B' in 20.
- 23 ist eine Draufsicht auf eine hochspannungsfeste Diode gemäß einer achten Ausführungsform.
- 24 ist eine Schnittansicht entlang A-A' in 23.
- 25 ist eine Schnittansicht entlang B-B' in 23.
- 26 ist eine Draufsicht auf eine hochspannungsfeste Diode gemäß einer neunten Ausführungsform.
- 27 ist eine Schnittansicht entlang A-A' in 26.
- 28 ist eine Schnittansicht entlang B-B' in 26.
-
Mit Bezug auf die Zeichnungen werden Leistungshalbleitervorrichtungen gemäß den Ausführungsformen der vorliegenden Erfindung beschrieben. Gleiche Komponenten sind durch gleiche Bezugszeichen bezeichnet, und ihre wiederholte Beschreibung unterbleibt.
-
1 ist ein Schaltbild einer Leistungshalbleitervorrichtung gemäß einer ersten Ausführungsform. Diese Leistungshalbleitervorrichtung ist eine Halbbrückenschaltung, die einen HVIC (High Voltage Integrated Circuit, integrierte Hochspannungsschaltung) verwendet.
-
Zwischen einem hochspannungsseitigen Potential und einem niederspannungsseitigen Potential einer Hauptleistungsversorgung HV sind ein hochspannungsseitiges Schaltelement Tr1 und ein niederspannungsseitiges Schaltelement Tr2 in dieser Reihenfolge von der Hochspannungsseite aus als Totem-Pole geschaltet. Das hochspannungsseitige Schaltelement Tr1 und das niederspannungsseitige Schaltelement Tr2 sind n-Halbleiterschaltelemente. Freilaufdioden D1 und D2 sind jeweils antiparallel zu dem hochspannungsseitigen Schaltelement Tr1 und dem niederspannungsseitigen Schaltelement Tr2 geschaltet.
-
Die Treiberschaltung 10 enthält eine hochspannungsseitige Treiberschaltung 10a, die das hochspannungsseitige Schaltelement Tr1 treibt, und eine niederspannungsseitige Treiberschaltung 10b, die das niederspannungsseitige Schaltelement Tr2 treibt. Ein VB-Anschluss der Treiberschaltung 10 ist ein Leistungsversorgungsanschluss der hochspannungsseitigen Treiberschaltung 10a. Ein VCC-Anschluss ist ein Leistungsversorgungsanschluss der niederspannungsseitigen Treiberschaltung 10b, und er ist mit einer niederspannungsseitigen Treiberleistungsversorgung LV verbunden. Ein COM-Anschluss (Masseanschluss) ist mit Masse (GND) verbunden. Über einen HO-Anschluss wird ein EIN/AUS-Befehl von der hochspannungsseitigen Treiberschaltung 10a an das hochspannungsseitige Schaltelement Tr1 ausgegeben, und über einen LO-Anschluss wird ein EIN/AUS-Befehl von der niederspannungsseitigen Treiberschaltung 10b zu dem niederspannungsseitigen Schaltelement Tr2 ausgegeben. Ein VS-Anschluss ist mit einem Verbindungspunkt zwischen dem hochspannungsseitigem Schaltelement Tr1 und dem niederspannungsseitigen Schaltelement Tr2 verbunden.
-
Dabei ändert sich das Potential (VS-Potential) an dem Emitter (VS-Anschluss) des hochspannungsseitigen Schaltelements Tr1 zwischen einem Massepotential und dem hochspannungsseitigen Potential der Hauptleistungsversorgung HV abhängig von einem EIN/AUSZustand des niederspannungsseitigen Schaltelements Tr2 sowie der Zirkulation des Stroms, der in die Last oder dergleichen fließt. Aus diesem Grund arbeitet die hochspannungsseitige Treiberschaltung 10a unter Verwendung des VS-Potentials als Referenz und hat einen im Potential schwebenden Aufbau isoliert von Masse.
-
Weiter muss zum Treiben des hochspannungsseitigen Schaltelements Tr1 ein höheres Potential an dessen Gate angelegt sein als das Potential des Emitters. Wenn das hochspannungsseitige Schaltelement Tr1 eingeschaltet ist, wird das Emitterpotential (VS-Potential) im Wesentlichen gleich dem hochspannungsseitigen Potential der Hauptleistungsversorgung HV. Um das hochspannungsseitige Schaltelement Tr1 in einem eingeschalteten Zustand zu halten, muss daher eine Summe aus einem hochspannungsseitigen Potential und einer Gatetreiberspannung an das Gate angelegt werden. Aus diesem Grund muss die Betriebsspannung der hochspannungsseitigen Treiberschaltung 10a höher eingestellt sein als das Potential der Hauptleistungsversorgung HV.
-
Daher sind ein Kondensator Cb und eine hochspannungsfeste Diode DB bereitgestellt. Ein Ende des Kondensators Cb ist mit dem VS-Anschluss verbunden, und das andere Ende ist mit dem VB-Anschluss verbunden. Der Kondensator CB liefert der hochspannungsseitigen Treiberschaltung 10a über den VB-Anschluss eine Treiberspannung. Die Anode der Diode DB ist mit der niederspannungsseitigen Treiberleistungsversorgung LV verbunden, und die Kathode ist mit dem andern Ende des Kondensators CB verbunden. Die hochspannungsfeste Diode DB liefert einen Strom von der niederspannungsseitigen Treiberleistungsversorgung LV zu dem anderen Ende des Kondensators CB und lädt den Kondensator CB. Durch Addieren dieser Ladespannung zu dem Emitterpotential (VS-Potential) des hochspannungsseitigen Schaltelements Tr1 ist es möglich, eine Betriebsspannung für die hochspannungsseitige Treiberschaltung 10a zu gewinnen.
-
Als nächstes wird der Betrieb der oben beschriebenen Leistungshalbleitervorrichtung beschrieben. Wenn die hochspannungsseitige Treiberschaltung
10a bewirkt, dass das hochspannungsseitige Schaltelement
Tr1 ausgeschaltet wird, und die niederspannungsseitige Treiberschaltung
10b bewirkt, dass das niederspannungsseitige Schaltelement
Tr2 eingeschaltet wird, sinkt das VS-Potential bis in die Nähe des GND-Potentials. In diesem Fall ist die hochspannungsfeste Diode DB vorwärts vorgespannt, und daher fließt ein Ladestrom über die hochspannungsfeste Diode DB in den Kondensator CB. Die Spannungsbeziehung in diesem Fall wird durch die folgenden Gleichungen ausgedrückt:
-
Dabei bezeichnet VCC ein Potential des VCC-Anschlusses, VB bezeichnet ein Potential des VB-Anschlusses, VF bezeichnet eine Vorwärtsspannung der hochspannungsfesten Diode DB, Q bezeichnet eine Gesamtmenge der Ladung, die in dem Kondensator CB gespeichert ist, CB bezeichnet einen Kapazitätswert des Kondensators CB, VS bezeichnet ein Potential des VS-Anschlusses und Von bezeichnet eine EIN-Spannung des niederspannungsseitigen Schaltelements Tr2.
-
Mit dem oben beschriebenen Beziehungsausdruck wird die Spannung an dem Kondensator CB, d.h. die Spannung zwischen dem VB-Anschluss und dem VS-Anschluss, wie folgt ausgedrückt:
-
Daher wird dem Kondensator CB über die hochspannungsfeste Diode DB während des Ladens ein Ladestrom zugeführt, der der Menge der Ladung Q entspricht.
-
Wenn dagegen die hochspannungsseitige Treiberschaltung 10a bewirkt, dass das hochspannungsseitige Element Tr1 eingeschaltet wird, und die niederspannungsseitige Treiberschaltung 10b bewirkt, dass das niederspannungsseitige Schaltelement Tr2 ausgeschaltet wird, steigt das VS-Potential auf das HV-Potential. Da in diesem Fall die hochspannungsfeste Diode DB rückwärts vorgespannt ist, fließt kein Ladestrom durch die hochspannungsfeste Diode DB. Die hochspannungsseitige Treiberschaltung 10b arbeitet unter Verwendung des Kondensators CB als Leistungsversorgung und unter Verwendung des VS-Potentials als Referenzpotential.
-
2 ist eine Schnittansicht der hochspannungsfesten Diode gemäß der ersten Ausführungsform. Die hochspannungsseitige Treiberschaltung 10a ist auf der Kathodenseite der hochspannungsfesten Diode DB gebildet. Ein n-Kathodenbereich 14 ist an der Oberfläche eines p-Halbleitersubstrats 12 bereitgestellt. Dieser n-Kathodenbereich 14 ist der Kathodenbereich der hochspannungsfesten Diode DB und gleichzeitig auch ein Abschnitt der hochspannungsseitigen Treiberschaltung 10a. In der hochspannungsseitigen Treiberschaltung 10a kann auch ein eingebetteter n-Diffusionsbereich gebildet sein.
-
Ein p-Anodenbereich 16 und eine n+-Kontaktschicht 18 sind in dem n-Kathodenbereich 14 in der hochspannungsfesten Diode DB angeordnet. Ein p+-Kontaktbereich 20 und ein n+-Kontaktbereich 22 sind in dem p-Anodenbereich 16 angeordnet. Eine Kathodenelektrode 24 ist über die n+-Kontaktschicht 18 mit dem n-Kathodenbereich 14 verbunden, und eine Anodenelektrode 26 ist mit dem p+-Kontaktbereich 20 und dem n+-Kontaktbereich 22 verbunden. Zwischen der Anodenelektrode 26 und der Kathodenelektrode 24 sind eine Feldoxidschicht 28 und eine Feldplatte 30 auf dem p-Halbleitersubstrat 12 angeordnet. Auch wenn die Querschnittsstruktur der hochspannungsfesten Diode DB ähnlich derjenigen eines DMOS (Double Diffused MOSFET, doppelt-diffundierter MOSFET) ist, ist die Feldplatte auf der Niederpotentialseite, die der Gateelektrode entspricht, mit der Anodenelektrode 26 verbunden, so dass sie keinen MOS-Betrieb durchführt.
-
In der hochspannungsseitigen Treiberschaltung 10a sind ein p+-Sourcebereich 32 und ein p+-Drainbereich 34 in dem n-Kathodenbereich 14 als PMOS (p-Kanal-MOSFET) angeordnet, und eine Gateelektrode 36 ist zwischen beiden Bereichen angeordnet. Eine p-Diffusionsschicht 38 ist in dem n-Kathodenbereich 14 angeordnet. Ein n+-Drainbereich 40 und ein n+-Sourcebereich 42 sind in der p-Diffusionsschicht 33 als NMOS (n-Kanal-MOSFET) angeordnet, und eine Gateelektrode 44 ist zwischen beiden Bereichen angeordnet. Die p-Diffusionsschicht 38 dient als Backgate des NMOS.
-
Die Kathodenelektrode 24 ist mit dem p+-Sourcebereich 32 verbunden, eine Elektrode 46 ist mit dem p+-Drainbereich 34 und dem n+-Drainbereich 40 verbunden, und eine Elektrode 48 ist mit dem n+-Sourcebereich 42 verbunden. Die Kathodenelektrode 24 ist mit dem VB-Anschluss verbunden, und die Elektrode 48 ist mit dem VS-Anschluss verbunden. Der Kondensator CB ist zwischen beide Anschlüsse geschaltet.
-
Die Feldplatte 30 und die Gateelektroden 36 und 44 sind von einer Zwischenlagenoxidschicht 50 bedeckt. Die Kathodenelektrode 24, die Anodenelektrode 26 und die Elektroden 46 und 48 sind von einer Passivierschicht 52 bedeckt. Die Feldplatte 30 und die Gateelektrode 36 und 44 sind Polysiliziumschichten. Die Kathodenelektrode 24, die Anodenelektrode 26 und die Elektroden 46 und 48 sind Aluminiumelektroden.
-
3 ist eine Schnittansicht, die einen Ladevorgang der hochspannungsfesten Diode der ersten Ausführungsform veranschaulichen. Wenn das VS-Potential bis in die Nähe des GND-Potentials abnimmt, wird die hochspannungsfeste Diode DB vorwärts vorgespannt, und die hochspannungsfeste Diode DB führt an dem Kondensator CB einen Ladevorgang aus.
-
Ein Vorwärtsstrom Ib, der in der hochspannungsfesten Diode DB fließt, wird in diesem Fall auch zu einem Basisstrom eines parasitären pnp-Transistors, der aus dem p
--Halbleitersubstrat
12, dem n-Kathodenbereich
14 und dem p-Anodenbereich
16 gebildet ist. Somit fließt ein Kollektorstrom Ic des parasitären pnp-Transistors von dem p-Anodenbereich
16 in das p
--Halbleitersubstrat
12. Der Kollektorstrom Ic fließt nur zur Masse und wird ein einfacher Verlust, der keinen Beitrag zu dem IC-Betrieb liefert. Der Verlust Pw wird durch die folgende Gleichung ausgedrückt:
-
Dabei bezeichnet hFE eine Stromverstärkung des parasitären pnp-Transistors. VCC ist konstant, und normalerweise ist hFE > 1.
-
Weiter wird der Strom Ib auch ein Basisstrom eines parasitären npn-Transistors, der aus dem n-Kathodenbereich
14, dem p-Anodenbereich
16 und dem n
+-Kontaktbereich
22 gebildet ist. Aus diesem Grund fließt ein Kollektorstrom Icnpn des parasitären npn-Transistors.
-
Dabei bezeichnet hFEn eine Stromverstärkung des parasitären npn-Transistors.
-
Ein Ladestrom Ich, der dem Kondensator CB zugeführt wird, wird durch die folgende Gleichung ausgedrückt:
-
Weiter ist eine Leistung Pb, die dem Kondensator CB zugeführt wird, durch die folgende Gleichung ausgedrückt:
-
4 ist eine Schnittansicht, die einen Erholungsvorgang der hochspannungsfesten Diode der ersten Ausführungsform veranschaulicht. Wenn das VS-Potential durch einen Wechselrichterbetrieb ein hohes Potential wird, ist die hochspannungsfeste Diode DB rückwärts vorgespannt, und der Ladevorgang der hochspannungsfesten Diode DB wird beendet. Löcher, die in den n-Kathodenbereich 14 injiziert werden, fließen in das p--Halbleitersubstrat 12 und den p-Anodenbereich 16 auf GND-Potential, wobei sie die Bildung einer Verarmungsschicht begleiten, und ein Erholungsstrom Ir wird erzeugt. In diesem Fall fließt ein Strom in den p-Anodenbereich 16, der unterhalb des n+-Kontaktbereichs 22 liegt, und durch dessen parasitäre Widerstandskomponente wird ein Potentialunterschied erzeugt, und daher fließt ein Vorwärtsstrom von dem p-Anodenbereich 16 zu dem n+-Kontaktbereich 22. Der Vorwärtsstrom wird ein Basisstrom des parasitären npn-Transistors. Aus diesem Grund fließt ein Kollektorstrom des parasitären npn-Transistors von dem n-Kathodenbereich 14 in den n+-Kontaktbereich 22.
-
Als nächstes werden die Wirkungen der ersten Ausführungsform im Vergleich mit einem Vergleichsbeispiel beschrieben. 5 ist eine Schnittansicht einer hochspannungsfesten Diode gemäß einem Vergleichsbeispiel. 6 ist eine Schnittansicht, die einen Ladevorgang der hochspannungsfesten Diode des Vergleichsbeispiels veranschaulicht. Das Vergleichsbeispiel enthält keinen n+-Kontaktbereich 22. Daher existiert kein parasitärer npn-Transistor, und aus diesem Grund ist der Ladestrom Ich = Ib. Daher ergibt sich aus Gleichung 5 und Gleichung 8 Pw > Pb, und ein Verlust Pw, der gleich oder größer als die dem Kondensator CB zugeführte Leistung Pb ist, wird erzeugt.
-
Da bei der ersten Ausführungsform der n+-Kontaktbereich 22 in dem p-Anodenbereich 16 bereitgestellt ist, bilden andererseits der n-Kathodenbereich 14, der p-Anodenbereich 16 und der n+-Kontaktbereich 22 einen parasitären npn-Transistor. Der Kollektorstrom Icnpn des parasitären npn-Transistors wird Teil des Ladestroms Ich und wird kein Basisstrom des parasitären pnp-Transistors. Daher kann im Vergleich zu dem Vergleichsbeispiel der Verlust Pw, wenn derselbe Ladestrom Ich erzielt wird, verringert sein. Um genauer zu sein, kann der Strom Ib verglichen mit dem Vergleichsbeispiel, da in Gleichung 7 normalerweise hFEn>1 ist, auf 1/2 oder weniger verringert werden, wenn derselbe Ladestrom Ich gewonnen wird. Daher kann der Verlust Pw in Gleichung 5 ebenfalls auf 1/2 oder weniger verringert werden. Somit kann die erste Ausführungsform den Leistungsverbrauch verringern.
-
7 ist eine Schnittansicht einer hochspannungsfesten Diode gemäß einer zweiten Ausführungsform. Verglichen mit der ersten Ausführungsform sind die Positionen des p+-Kontaktbereichs 20 und des n+-Kontaktbereichs 22 vertauscht. Daher befindet sich der p+-Kontaktbereich 20 näher an der Kathodenelektrode 24 als der n+-Kontaktbereich 22.
-
8 ist eine Schnittansicht, die einen Erholungsvorgang der hochspannungsfesten Diode der zweiten Ausführungsform veranschaulicht. Während des Erholungsvorgangs fließen Löcher von dem n-Kathodenbereich 14 in den p-Anodenbereich 16. Die Löcher, die in den p-Anodenbereich 16 geflossen sind, erreichen die Anodenelektrode 26 über den p+-Kontaktbereich 20. Aus diesem Grund fließt anders als bei der ersten Ausführungsform im Wesentlichen kein Strom in den p-Anodenbereich 16, der unter dem n+-Kontaktbereich 22 angeordnet ist, und somit kann der Betrieb des parasitären npn-Transistors während des Erholungsvorgangs unterdrückt werden. Auch wenn das VB-Potential ein hohes Potential wird, ist es möglich, zu verhindern, dass der npn-Transistor durch ein sekundäres Durchbruchsphänomen zerstreut wird.
-
9 ist eine Schnittansicht einer hochspannungsfesten Diode gemäß einer dritten Ausführungsform. Zusätzlich zu dem Aufbau der zweiten Ausführungsform ist ein p+-Kontaktbereich 54 weiter entfernt von der Kathodenelektrode 24 angeordnet als der n+-Kontaktbereich 22.
-
10 ist eine Schnittansicht, die einen Ladevorgang der hochspannungsfesten Diode der dritten Ausführungsform veranschaulicht. Während des Ladevorgangs werden Löcher von dem p+-Kontaktbereich 54 über den p-Anodenbereich 16 in den n-Kathodenbereich 14 injiziert, und der parasitäre npn-Transistor arbeitet. Daher kann der Beitrag zu dem Ladestrom des parasitären npn-Transistors mehr verbessert werden als mit der zweiten Ausführungsform.
-
11 ist eine Schnittansicht, die einen Erholungsvorgang der hochspannungsfesten Diode gemäß der dritten Ausführungsform veranschaulicht. Während des Erholungsvorgangs erreichen Löcher, die in den p-Anodenbereich 16 geflossen sind, über den p+-Kontaktbereich 20 die Anodenelektrode 26. Somit ist es möglich, ebenso wie in der zweiten Ausführungsform den Betrieb des parasitären npn-Transistors zu unterdrücken und zu verhindern, dass der npn-Transistor während des Erholungsvorgangs zerstört wird.
-
12 ist eine Draufsicht auf eine hochspannungsfeste Diode gemäß einer vierten Ausführungsform. 13 ist eine Schnittansicht entlang A-A' in 12. 14 ist eine Schnittansicht entlang B-B' in 12.
-
Die p+-Kontaktbereiche 20 und die n+-Kontaktbereiche 22 sind in einer Richtung senkrecht zu der Richtung von der Anodenelektrode 26 zu der Kathodenelektrode 24 an der Oberfläche des p-Halbleitersubstrats 12 abwechselnd angeordnet. Ein p+-Kontaktbereich 54 ist an einer Position weiter weg von der Kathodenelektrode 24 als die Mehrzahl von p+-Kontaktbereichen 20 und die Mehrzahl von n+-Kontaktbereichen 22 angeordnet. 15 ist eine Draufsicht, die einen Erholungsvorgang der hochspannungsfesten Diode der vierten Ausführungsform veranschaulicht. Während des Erholungsvorgangs fließen Löcher von dem n-Kathodenbereich 14 in den p-Anodenbereich 16. In diesem Fall fließen keine Löcher in den p-Anodenbereich 16 unterhalb des n+-Kontaktbereichs 22, der einen höheren parasitären Widerstand hat, sondern sie fließen in den p+-Kontaktbereich 20, der auf beiden Seiten des n+-Kontaktbereichs 22 angeordnet ist. Somit ist es ebenso wie in der zweiten Ausführungsform möglich, den Betrieb des parasitären npn-Transistors während des Erholungsvorgangs zu unterdrücken und zu verhindern, dass der npn-Transistor zerstört wird.
-
16 ist eine Draufsicht auf eine hochspannungsfeste Diode gemäß einer fünften Ausführungsform. 17 ist eine Schnittansicht entlang A-A' in 16. 18 ist eine Schnittansicht entlang B-B' in 16.
-
Zusätzlich zu dem Aufbau der vierten Ausführungsform ist ein n+-Kontaktbereich 56 an einer Position weiter entfernt von der Kathodenelektrode 24 als die Mehrzahl von p+-Kontaktbereichen 20 und die Mehrzahl von n+-Kontaktbereichen 22 angeordnet. Der p+-Kontaktbereich 24 ist weiter entfernt von der Kathodenelektrode 24 angeordnet als der n+-Kontaktbereich 56.
-
Während eines Ladevorgangs werden Löcher von dem p+-Kontaktbereich 54 über den p-Anodenbereich 16 in den n-Kathodenbereich 14 injiziert, und der parasitäre npn-Transistor arbeitet. Daher kann der Beitrag des parasitären npn-Transistors zu dem Ladestrom verglichen mit der vierten Ausführungsform verbessert sein.
-
Während eines Erholungsvorgangs fließen Löcher von dem n-Kathodenbereich 14 in den p-Anodenbereich 16. In diesem Fall fließen keine Löcher in den p-Anodenbereich 16 unterhalb des n+-Kontaktbereichs 22, der einen hohen parasitären Widerstand hat, sondern sie fließen in den p+-Kontaktbereich 20, der auf beiden Seiten des n+-Kontaktbereichs 22 angeordnet ist. Somit ist es möglich, ebenso wie in der vierten Ausführungsform den Betrieb des parasitären npn-Transistors zu unterdrücken und zu verhindern, dass der npn-Transistor zerstört wird.
-
19 ist eine Schnittansicht einer hochspannungsfesten Diode gemäß einer sechsten Ausführungsform. Zusätzlich zu dem Aufbau der dritten Ausführungsform ist ein p--Spannungshaltebereich 58 in dem n-Kathodenbereich 14 angeordnet, der mit dem p-Anodenbereich 16 verbunden ist und sich unterhalb der Feldoxidschicht 28 erstreckt. Wenn ein hohes Potential an die Kathodenelektrode 24 angelegt wird, wird in dem p--Spannungshaltebereich 58 eine Verarmungsschicht von der Kathodenseite aus zu der Anodenseite hin gebildet, und eine hohe Spannung wird gehalten. Ebenso wird von der Anodenseite aus zu der Kathodenseite hin eine Verarmungsschicht in dem n-Kathodenbereich 14 gebildet, und eine hohe Spannung wird gehalten.
-
Während eines Erholungsvorgangs erreichen Löcher, die von dem p-Anodenbereich 16 oder dem p--Spannungshaltebereich 58 in den n-Kathodenbereich 14 injiziert wurden, die Anodenelektrode 26 über den p--Spannungshaltebereich 58 und den p+-Kontaktbereich 20, was die Bildung einer Verarmungsschicht begleitet. Aus diesem Grund ist es möglich, während des Erholungsvorgangs den Betrieb des parasitären npn-Transistors zu unterdrücken und zu verhindern, dass der npn-Transistor zerstört wird.
-
20 ist eine Draufsicht auf eine hochspannungsfeste Diode gemäß einer siebten Ausführungsform. 21 ist eine Schnittansicht entlang A-A' in 20. 22 ist eine Schnittansicht entlang B-B' in 20.
-
Der p--Spannungshaltebereich 58 weist eine Mehrzahl streifenförmiger Bereiche auf. Die Mehrzahl streifenförmiger Bereiche sind parallel zueinander in gleichen Abständen entlang einer Richtung senkrecht zu der Richtung von der Anodenelektrode 26 zu der Katodenelektrode 24 an der Oberfläche des p--Halbleitersubstrats 12 angeordnet.
-
Das verbessert das Abwägen zwischen einer Spannungsfestigkeit, die durch den p--Spannungshaltebereich 58 erzielt werden kann, und einem Widerstandswert des p--Spannungshaltebereich 58, bewirkt, dass Löcher effektiv absorbiert werden, und kann dadurch wirkungsvoll den Betrieb des parasitären npn-Transistors während eines Erholungsvorgangs unterdrücken.
-
23 ist eine Draufsicht auf eine hochspannungsfeste Diode gemäß einer achten Ausführungsform. 24 ist eine Schnittansicht entlang A-A' in 23. 25 ist eine Schnittansicht entlang B-B' in 23.
-
Zusätzlich zu dem Aufbau der vierten Ausführungsform sind die Mehrzahl von streifenförmigen p--Spannungshaltebereichen 58 der siebten Ausführungsform bereitgestellt. Das ermöglicht es, die Wirkungen der vierten Ausführungsform und der siebten Ausführungsform zu erzielen.
-
26 ist eine Draufsicht auf eine hochspannungsfeste Diode gemäß einer neunten Ausführungsform. 27 ist eine Schnittansicht entlang A-A' in 26. 28 ist eine Schnittansicht entlang B-B' in 26.
-
Zusätzlich zu dem Aufbau der fünften Ausführungsform ist die Mehrzahl von streifenförmigen p--Spannungshaltebereichen 58 der siebten Ausführungsform bereitgestellt. Das ermöglicht es, die Wirkungen der fünften Ausführungsform und der siebten Ausführungsform zu erzielen.