DE102005011348B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102005011348B4
DE102005011348B4 DE102005011348A DE102005011348A DE102005011348B4 DE 102005011348 B4 DE102005011348 B4 DE 102005011348B4 DE 102005011348 A DE102005011348 A DE 102005011348A DE 102005011348 A DE102005011348 A DE 102005011348A DE 102005011348 B4 DE102005011348 B4 DE 102005011348B4
Authority
DE
Germany
Prior art keywords
impurity region
buried
impurity
semiconductor device
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005011348A
Other languages
English (en)
Other versions
DE102005011348A1 (de
Inventor
Tomohide Terashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102005011348A1 publication Critical patent/DE102005011348A1/de
Application granted granted Critical
Publication of DE102005011348B4 publication Critical patent/DE102005011348B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Abstract

Halbleitervorrichtung mit: einem p-dotierten Halbleitersubstrat (1); einer auf dem Halbleitersubstrat vorgesehenen n-dotierten Halbleiterschicht (2); einem n-dotierten ersten vergrabenen Störstellenbereich (3), der an der Grenzfläche zwischen dem Halbleitersubstrat und der Halbleiterschicht vorgesehen ist; einem p-dotierten zweiten vergrabenen Störstellenbereich (4), der an der Grenzfläche zwischen der Halbleiterschicht und dem ersten vergrabenen Störstellenbereich (3) vorgesehen ist; einem n-dotierten ersten Störstellenbereich (6), der in einer oberen Oberfläche der Halbleiterschicht über dem zweiten vergrabenen Störstellenbereich (4) vorgesehen ist; und einem p-dotierten zweiten Störstellenbereich (5), der getrennt von dem ersten Störstellenbereich (6) in der oberen Oberfläche der Halbleiterschicht über dem ersten vergrabenen Störstellenbereich (3) so vorgesehen ist, dass er in der Draufsicht den ersten Störstellenbereich (6) umgibt; wobei der zweite Störstellenbereich (5) und der zweite vergrabene Störstellenbereich (4) nach Anlegen eines höheren Potentials an den ersten Störstellenbereich (6) als an den zweiten Störstellenbereich (5) durch eine Verarmungsschicht elektrisch voneinander...

Description

  • Diese Erfindung bezieht sich auf eine Technik zum Erhöhen der Durchbruchspannung einer Halbleitervorrichtung.
  • US 2003/0173624 A1 beschreibt einen lateralen DMOS-Transistor, bei dem für eine erhöhte Spannungsfestigkeit gesorgt werden soll. Hierzu wird unter den Source-/Drainbereich eine vergrabene Dotierungsschicht eingefügt, mittels derer die elektrischen Feldlinien bei Anlegen einer Spannung zwischen Source und Drain sich in einem weiteren Bereich verteilen sollen, wodurch die Spannungsfestigkeit des Bauelementes erhöht wird.
  • Der Artikel „Newly Designed Isolated RESURF LDMOS Transistor for 60 V BCD Process provides 20 V Vertical NPN Transistor” von T. H. Kwon et al. beschreibt RESURF LDMOS-Transistoren, deren Source-Drain-Durchbruchspannung unabhängig von der Dicke der Epischicht ist. Dabei ist eine p-Wanne im Sourcebereich von einer darunterliegenden p-Basislage durch eine n-Epischicht getrennt, während sich unter dem Gatebereich und dem Drainbereich eine n-Wanne ausdehnt, die in die n-Epischicht übergeht.
  • Viele Arten von Techniken zum Erhöhen der Durchbruchspannung einer Halbleitervorrichtung sind im Stand der Technik vorgeschlagen worden. Z. B. wird eine Technik zum Erhöhen der Durchbruchspannung eines Diodenelements in einer Veröffentlichung mit dem Titel ”Improved device ruggedness by floating buffer ring”, The 12th International Symposium an Power Semiconductor Devices & ICs, 2000, S. 153–156, A. W. Ludikhuize et al. (im folgenden als ”Ludikhuize-Druckschrift” bezeichnet) vorgeschlagen. Außerdem sind Techniken zum Erhöhen der Durchbruchspannung einer Halbleitervorrichtung in den japanischen Offenlegungsschriften JP 2003-092 414 A und 2001-237 437 A offenbart.
  • Bei der in der Ludikhuize-Druckschrift beschriebenen Halbleitervorrichtung war die Durchbruchspannung in einer Dickenrichtung nicht immer ausreichend sichergestellt.
  • Es ist eine Aufgabe dieser Erfindung, Techniken bereitzustellen, die die Durchbruchspannung in einer Dickenrichtung einer Halbleitervorrichtung erhöhen können.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1. Weiterentwicklungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
  • Nach einer Ausführungsform dieser Erfindung beinhaltet eine Halbleitervorrichtung: ein p-dotiertes Halbleitersubstrat; eine n-dotierte Halbleiterschicht; einen ersten vergrabenen n-dotierten Störstellenbereich; einen zweiten p-dotierten vergrabenen Störstellenbereich; einen ersten n-dotierten Störstellenbereich; einen ersten n-dotierten Störstellenbereich; und einen zweiten p-dotierten Störstellenbereich. Die Halbleiterschicht ist auf dem Halbleitersubstrat vorgesehen. Der erste vergrabene Störstellenbereich ist an einer Grenzfläche zwischen dem Halbleitersubstrat und der Halbleiterschicht vorgesehen. Der zweite vergrabene Störstellenbereich ist an einer Grenzfläche zwischen der Halbleiterschicht und dem ersten vergrabenen Störstellenbereich vorgesehen. Der erste Störstellenbereich ist an einer oberen Oberfläche der Halbleiterschicht über dem zweiten vergrabenen Störstellenbereich vorgesehen. Der zweite Störstellenbereich ist abgesehen von dem ersten Störstellenbereich in der oberen Oberfläche der Halbleiterschicht über dem ersten vergrabenen Störstellenbereich vorgesehen. In der oberen Oberfläche der Halbleiterschicht ist auf der Seite gegenüber dem ersten Störstellenbereich mit Bezug auf den zweiten Störstellenbereich ein n-dotierter dritter Störstellenbereich getrennt von dem zweiten Störstellenbereich ausgebildet. Nach Anlegen eines höheren Potentials an den ersten Störstellenbereich als an den zweiten Störstellenbereich sind der zweite Störstellenbereich und der zweite vergrabene Störstellenbereich voneinander durch eine Verarmungsschicht isoliert.
  • Nach Anlegen eines höheren Potentials an den ersten Störstellenbereich als an den zweiten Störstellenbereich sind der zweite Störstellenbereich und der zweite vergrabene Störstellenbereich voneinander elektrisch durch eine Verarmungsschicht isoliert, wodurch das Potential des zweiten vergrabenen Störstellenbereichs schwebend gemacht wird. Dementsprechend wird das Potential des zweiten vergrabenen Störstellenbereichs durch das Potential des ersten Störstellenbereichs beeinflusst werden und höher als das Potential des zweiten Störstellenbereichs erhöht werden. Dies verringert einen Potentialunterschied zwischen dem ersten Störstellenbereich und dem zweiten vergrabenen Störstellenbereich direkt darunter weiter als wenn der zweite vergrabene Störstellenbereich und der zweite Störstellenbereich elektrisch verbunden und auf gleichem Potential sind. Daher ist die Durchbruchspannung in einer Dickenrichtung direkt unter dem ersten Störstellenbereich erhöht.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
  • Von den Figuren zeigen:
  • 1 eine Teilschnittansicht des Aufbaus einer Halbleitervorrichtung nach einer ersten bevorzugten Ausführungsform;
  • 2–5 Simulationsergebnisse hinsichtlich des Betriebs der Halbleitervorrichtung nach der ersten bevorzugten Ausführungsform;
  • 6 eine Teilschnittansicht des Aufbaus einer Vergleichsvorrichtung;
  • 7–10 Simulationsergebnisse hinsichtlich des Betriebs der Vergleichsvorrichtung;
  • 11 eine Teilschnittansicht des Aufbaus einer Halbleitervorrichtung nach einer zweiten bevorzugten Ausführungsform;
  • 12 eine Teilschnittansicht des Aufbaus einer Halbleitervorrichtung nach einer dritten bevorzugten Ausführungsform;
  • 13–16 Simulationsergebnisse hinsichtlich des Betriebs der Halbleitervorrichtung nach der dritten bevorzugten Ausführungsform;
  • 17 eine Teilschnittansicht des Aufbaus einer Halbleitervorrichtung nach einer vierten bevorzugten Ausführungsform;
  • 18 eine Teilschnittansicht des Aufbaus einer Halbleitervorrichtung nach einer fünften bevorzugten Ausführungsform;
  • 19 eine Teilschnittansicht des Aufbaus einer Halbleitervorrichtung nach einer sechsten bevorzugten Ausführungsform;
  • 20 eine Teilschnittansicht des Aufbaus einer Halbleitervorrichtung nach einer siebten bevorzugten Ausführungsform;
  • 21 eine Teilschnittansicht des Aufbaus einer Halbleitervorrichtung nach einer achten bevorzugten Ausführungsform;
  • 22 eine Teilschnittansicht des Aufbaus einer Halbleitervorrichtung nach einer neunten bevorzugten Ausführungsform;
  • 23 eine Teilschnittansicht des Aufbaus einer Halbleitervorrichtung nach einer zehnten bevorzugten Ausführungsform; und
  • 24 eine Teilschnittansicht des Aufbaus einer Halbleitervorrichtung nach einer elften bevorzugten Ausführungsform.
  • Erste bevorzugte Ausführungsform
  • 1 zeigt eine Teilschnittansicht des Aufbaus einer Halbleitervorrichtung nach einer ersten bevorzugten Ausführungsform. Diese Halbleitervorrichtung beinhaltet ein Diodenelement 15 und nützt einen RESURF(REduced SURface Field)-Effekt zum Erreichen einer hohen Durchbruchspannung aus. Wie in 1 gezeigt, beinhaltet diese Halbleitervorrichtung ein p–-dotiertes Halbleitersubstrat 1. Das Halbleitersubstrat 1 ist z. B. ein Siliziumsubstrat und weist eine Halbleiterschicht 2 auf, die eine darauf ausgebildete n–-dotierte epitaktische Schicht ist. Ein n+-dotierter vergrabener Störstellenbereich 3 ist an einer Grenzfläche zwischen dem Halbleitersubstrat 1 und der Halbleiterschicht 2 ausgebildet, und ein p+-dotierter vergrabener Störstellenbereich 4 ist an einer Grenzfläche zwischen dem vergrabenen Störstellenbereich 3 und der Halbleiterschicht 2 ausgebildet.
  • Die vergrabenen Störstellenbereiche 3 und 4 sind in Draufsicht beide im wesentlichen rund, wobei deren Mittelpunkte im wesentlichen zusammenfallen. Der Radius des vergrabenen Störstellenbereichs 3 ist größer als der des vergrabenen Störstellenbereichs 4. Somit erstreckt sich in Querschnittsansicht das Ende des vergrabenen Störstellenbereichs 3 in einer seitlichen Richtung weiter nach außen als das des vergrabenen Störstellenbereichs 4, wie in 1 gezeigt ist.
  • Über den vergrabenen Störstellenbereichen 3 und 4 ist ein n-dotierter Störstellenbereich 6 in einer oberen Oberfläche der Halbleiterschicht 2 ausgebildet, und eine Kathodenelektrode 9 des Diodenelements 15 ist darauf ausgebildet. Der Störstellenbereich 6 ist im wesentlichen über den Mittelpunkten der im wesentlichen runden vergrabenen Störstellenbereiche 3 und 4 vorgesehen und ist in Draufsicht im wesentlichen rund.
  • In der oberen Oberfläche der Halbleiterschicht 2 ist über den vergrabenen Störstellenbereichen 3 und 4 ein p-dotierter Störstellenbereich 5 getrennt von dem Störstellenbereich 6 ausgebildet, und eine Anodenelektrode 8 des Diodenelements 15 ist darauf ausgebildet. Der Störstellenbereich 5 erreicht den vergrabenen Störstellenbereich 4 und ist entlang des äußeren Randes des vergrabenen Störstellenbereichs 4 derart ausgebildet, dass er in Draufsicht den Störstellenbereich 6 in den Mittelpunkt stellt und umgibt. Der Störstellenbereich 5 ist somit in Draufsicht im wesentlichen ringförmig.
  • In der oberen Oberfläche der Halbleiterschicht 2 ist auf der Seite gegenüber dem Störstellenbereich 6 mit Bezug auf den Störstellenbereich 5 ein n-dotierter Störstellenbereich 7 getrennt von dem Störstellenbereich 5 ausgebildet. Der Störstellenbereich 7 ist über dem äußeren Rand des vergrabenen Störstellenbereichs 3 ausgebildet, der nicht in Kontakt mit dem vergrabenen Störstellenbereich 4 ist, bis zu im wesentlichen der gleichen Tiefe wie der Störstellenbereich 5, und erreicht nicht den vergrabenen Störstellenbereich 3. Der Störstellenbereich 7 ist auch entlang des äußeren Randes des vergrabenen Störstellenbereiches 3 derart ausgebildet, dass er zusammen mit dem Störstellenbereich 5 in Draufsicht den Störstellenbereich 6 in den Mittelpunkt stellt und umgibt. Somit ist der Störstellenbereich 7 auch im wesentlichen ringförmig in Draufsicht. Eine Elektrode 10 ist auf dem Störstellenbereich 7 ausgebildet, die von der Umgebung außer dem Störstellenbereich 7 isoliert ist. Dementsprechend ist der Störstellenbereich 7 auf einem schwebenden Potential.
  • Nach Anlegen einer Sperrspannung an das Diodenelement 15 durch Anlegen eines Massepotentials an die Anodenelektrode 8 und eines positiven Potentials von mehreren zehn Volt an die Kathodenelektrode 9 wird bei der Halbleitervorrichtung mit dem oben beschriebenen Aufbau das Potential des Störstellenbereichs 6 höher als das des Störstellenbereichs 5 und das des damit verbundenen vergrabenen Störstellenbereich 4, wodurch bewirkt wird, dass sich eine Verarmungsschicht von dem Störstellenbereich 5 und dem vergrabenen Störstellenbereich 4 erstreckt. Die Verarmungsschicht wird dann durch den RESURF-Effekt in nahezu den gesamten Bereich der Halbleiterschicht 2, der von dem Störstellenbereich 5 und dem vergrabenen Störstellenbereich 4 umgeben ist, gebildet. Folglich wird die elektrische Feldkonzentration nahe der oberen Oberfläche der Halbleiterschicht 2 abgebaut, wodurch eine hohe Durchbruchspannung der Halbleitervorrichtung erreicht wird.
  • Wenn in dieser Halbleitervorrichtung weiter der Störstellenbereich 6 ein höheres Potential annimmt als des Störstellenbereichs 5 nach Anlegen einer Sperrspannung an das Diodenelement 15, sind der Störstellenbereich 5 und der vergrabene Störstellenbereich 4 voneinander durch die Verarmungsschicht elektrisch isoliert.
  • In 1 zeigen gestrichelte Linien 50 die Ränder der Verarmungsschicht nach Anlegen einer Sperrspannung an das Diodenelement 15 nur in charakteristischen Abschnitten an. Dies trifft auch auf die gestrichelten Linien 50 in den 6, 11, 12 und 17 bis 22 zu, die später diskutiert werden. Wie aus der Form der gestrichelten Linien 50 ersichtlich, wird eine Verarmungsschicht von dem unteren Ende des Störstellenbereichs 5 zu dem oberen Ende des vergrabenen Störstellenbereichs 4 in Kontakt damit ausgebildet, wenn der Störstellenbereich 6 ein höheres Potential annimmt als der Störstellenbereich 5, wodurch der gesamte Bereich eines Kontaktabschnitts des Störstellenbereichs 5 und des vergrabenen Störstellenbereichs 4 verarmt. Folglich sind der Störstellenbereich 5 und der vergrabene Störstellenbereich 4 durch die Verarmungsschicht voneinander elektrisch isoliert. Dies würde erzielt werden durch geeignetes Einstellen der Diffusionstiefe und der Störstellenkonzentration des Störstellenbereichs 5 sowie der Störstellenkonzentration des vergrabenen Störstellenbereichs 4.
  • Zusätzlich ist nach Anlegen einer Sperrspannung an das Diodenelement 15 eine Verarmungsschicht auch in nahezu dem gesamten Bereich der Halbleiterschicht 2 ausgebildet, der zwischen den Störstellenbereichen 5 und 7 eingeschlossen ist. Diese Verarmungsschicht, die in dem Kontaktabschnitt des Störstellenbereichs 5 und des vergrabenen Störstellenbereichs 4 ausgebildete Verarmungsschicht und die in der von dem Störstellenbereich 5 und dem vergrabenen Störstellenbereich 4 umgebenen Halbleiterschicht 2 ausgebildete Verarmungsschicht sind miteinander durchgehend ausgebildet.
  • Auf diese Art und Weise sind bei der Halbleitervorrichtung nach der ersten Ausführungsform der Störstellenbereich 5 und der vergrabene Störstellenbereich 4 voneinander durch die Verarmungsschicht elektrisch isoliert, wenn der Störstellenbereich 6 nach Anlegen einer Sperrspannung an das Diodenelement 15 ein höheres Potential annimmt als der Störstellenbereich 5. Folglich schwebt das Potential des vergrabenen Störstellenbereichs 4 genau wie das des Störstellenbereichs 7, selbst wenn an dem Störstellenbereich 5 ein Massepotential oder dergleichen angelegt ist, und wird durch das Potential des Störstellenbereichs 6 beeinflusst und höher angehoben als das Potential des Störstellenbereichs 5. Dies verringert einen Potentialunterschied zwischen dem Störstellenbereich 6 und dem vergrabenen Störstellenbereich 4 direkt darunter weiter als wenn der vergrabene Störstellenbereich 4 und der Störstellenbereich 5 elektrisch verbunden und auf gleichem Potential sind. Daher ist die Durchbruchspannung in einer Dickenrichtung der Halbleitervorrichtung direkt unter dem Störstellenbereich 6 erhöht.
  • Da die Durchbruchspannung in einer seitlichen Richtung der Halbleitervorrichtung, in anderen Worten die Durchbruchspannung in einer Richtung senkrecht zu der Dickenrichtung der Halbleitervorrichtung, ausreichend erhöht werden kann aufgrund des Abbaus der elektrischen Feldkonzentration nahe der oberen Oberfläche der Halbleiterschicht 2 durch den RESURF-Effekt, ist die Durchbruchspannung der Vorrichtung als Ganzes nicht durch die Durchbruchspannung in der seitlichen Richtung festgelegt, sondern durch die Durchbruchspannung in der Dickenrichtung direkt unter dem Störstellenbereich 6. Bei der ersten bevorzugten Ausführungsform, bei der die Durchbruchspannung in der Dickenrichtung direkt unter dem Störstellenbereich 6 wie oben diskutiert erhöht ist, kann die Durchbruchspannung der Vorrichtung als Ganzes erhöht werden.
  • Anschließend werden, um den Effekt dieser Erfindung deutlicher hervorzuheben, Betriebsvorgänge der Halbleitervorrichtung der ersten bevorzugten Ausführungsform und einer in 1 gezeigten Vorrichtung der obigen Ludikhuize-Druckschrift mit leichten Veränderungen (im folgenden als eine ”Vergleichsvorrichtung” bezeichnet) verglichen. Die 2 bis 5 zeigen Vorrichtungssimulationsergebnisse hinsichtlich des Betriebs der Halbleitervorrichtung der ersten bevorzugten Ausführungsform. 6 zeigt eine Teilschnittansicht des Aufbaus der Vergleichsvorrichtung und die 7 bis 10 zeigen Vorrichtungssimulationsergebnisse hinsichtlich des Betriebs der Vergleichsvorrichtung. Die Vergleichsvorrichtung in 6 wird zuerst beschrieben.
  • Wie in 6 gezeigt sind die Elektrode 10 und die Anodenelektrode 8 elektrisch miteinander verbunden, so dass die Störstellenbereiche 5 und 7 in der Vergleichsvorrichtung elektrisch miteinander verbunden sind. Nach Anlegen einer Sperrspannung an das Diodenelement 15 ist nahezu der gesamte Bereich der von dem Störstellenbereich 5 und dem vergrabenen Störstellenbereich 4 umgebenen Halbleiterschicht 2 verarmt. Anders als bei der Halbleitervorrichtung der ersten bevorzugten Ausführungsform ist jedoch kaum eine Verarmungsschicht in dem Kontaktabschnitt des Störstellenbereichs 5 und des vergrabenen Störstellenbereichs 4 in der Vergleichsvorrichtung ausgebildet. Dies ist deshalb so, da das Verarmen des Kontaktabschnitts bewirken würde, dass ein Leckstrom zwischen der Elektrode 10 und der Kathodenelektrode 9 aufgrund der elektrischen Verbindung der Elektrode 10 und der Anodenelektrode 8 fließt. Daher bleiben der Störstellenbereich 5 und der vergrabene Störstellenbereich 4 elektrisch miteinander verbunden, selbst wenn der Störstellenbereich 6 ein höheres Potential annimmt als der Störstellenbereich 5, und sind somit auf gleichem Potential.
  • Auf diese Weise wird ein Potentialunterschied zwischen dem Störstellenbereich 6 und dem vergrabenen Störstellenbereich 4 direkt darunter größer als der in der Halbleitervorrichtung nach der ersten bevorzugten Ausführungsform, da der vergrabene Störstellenbereich 4 auf gleichem Potential wie der Störstellenbereich 5 nach Anlegen einer Sperrspannung an das Diodenelement 15 in der in 6 gezeigten Vergleichsvorrichtung ist. Dementsprechend ist die Durchbruchspannung in der Dickenrichtung direkt unter dem Störstellenbereich 6 verringert.
  • Als nächstes werden die in den 2 bis 5 und 7 bis 10 dargestellten Vorrichtungssimulationsergebnisse beschrieben. Die 2 bis 4 und 7 bis 9 zeigen die Ergebnisse nach Anlegen eines Massepotentials an den Störstellenbereich 5 bzw. 60 V an den Störstellenbereich 6. Die 2 und 7 zeigen alle 1 V Equipotentiallinien in den Vorrichtungen, und die 4 und 7 zeigen Linien gleicher Feldstärke in den Vorrichtungen. Die 3 und 8 zeigen Potentialverteilungen in der Dickenrichtung an den Stellen, an denen die Störstellenbereiche 5 und 6 ausgebildet sind, und die 5 und 10 zeigen die Beziehung zwischen einem Potential V1 der Kathodenelektrode 9 und einem durch das Diodenelement 15 fließenden Sperrstroms I1, wenn der Störstellenbereich 5 auf einem Massepotential ist.
  • Die 2, 4, 7 und 9 zeigen den Abschnitt über dem Halbleitersubstrat 1 der in den 1 und 6 gezeigten Strukturen, und zeigen nicht die Grenze zwischen dem vergrabenen Störstellenbereich 3 und der Halbleiterschicht 2 an. Außerdem wurden die in den 2 bis 5 und 7 bis 10 dargestellten Simulationsergebnisse durch Berechnung mit einem offenbar geringeren Abstand zwischen den Störstellenbereich 5 und 6 als in den 1 und 6 erhalten. Dementsprechend ist offenbar in den 2, 4, 7 und 9 der Abstand zwischen den Störstellenbereichen 5 und 6 geringer als in den 1 und 6.
  • In den 3 und 8 zeigen durch quadratische Markierungen wiedergegebene Daten die Potentialverteilung in der Dickenrichtung an dem Ort an, an dem der Störstellenbereich 6 ausgebildet ist, während durch Kreise wiedergegebene Markierungen die Potentialverteilung in der Dickenrichtung an dem Ort anzeigen, an dem der Störstellenbereich 5 ausgebildet ist. Die Ordinate in jeder der 2, 4, 7 und 9 sowie die Abszisse in jeder der 3 und 8 geben eine Tiefe von der oberen Oberfläche der Halbleiterschicht 2 an, während ein horizontaler Abstand auf der Abszisse in jeder 2, 4, 7 und 9 einen Abstand in der lateralen Richtung von einer vorbestimmten Stelle angibt. Die Ordinate in jeder der 5 und 10 gibt den Exponenten des Werts des Sperrstroms I1 (in der Einheit Ampere) zur Basis 10 unter der Annahme an, dass die Dicke in einer Richtung senkrecht zu der Zeichnungsebene der Vorrichtung 1 μm ist. Z. B. wird ein Wert von 1 μA (10–6 A) des Sperrstroms I1 als ”–6” auf der Ordinate jeder der 5 und 10 angegeben werden.
  • Wie in den 4 und 9 gezeigt tritt die elektrische Feldkonzentration in der seitlichen Richtung nahe der oberen Oberfläche der Halbleiterschicht innerhalb der Störstellenbereiche 5 und 6 sowie in der Dickenrichtung direkt unter dem Störstellenbereich 6 auf. Da die elektrische Feldkonzentration nahe der oberen Oberfläche der Halbleiterschicht 2 durch den RESURF-Effekt abgebaut wird, ist das elektrische Feld direkt unter dem Störstellenbereich 6 stärker als nahe der oberen Oberfläche der Halbleiterschicht 2.
  • Weiter ist angesichts der Tatsache, dass zwei oder mehr Potentiallinien in einem Bereich gebildet werden, in dem eine Verarmungsschicht ausgebildet ist, aus der Verteilung der Equipotentiallinien in 2 ersichtlich, dass eine Verarmungsschicht von dem unteren Ende des Störstellenbereichs 5 zu dem oberen Ende des vergrabenen Störstellenbereichs 4 in Kontakt damit ausgebildet ist, wodurch der gesamte Bereich des Kontaktabschnitts des Störstellenbereichs 5 und des vergrabenen Störstellenbereichs 4 verarmt wird.
  • In der Vergleichsvorrichtung in 6 besitzt der vergrabene Störstellenbereich 4 ein Massepotential wie durch die runden Markierungen in 8 angegeben, da der Störstellenbereich 5 und der vergrabene Störstellenbereich 4 miteinander elektrisch verbunden bleiben, selbst wenn an das Diodenelement 15 eine Sperrspannung angelegt wird. In der Vergleichsvorrichtung wird eine Spannung von 60 V zwischen den Störstellenbereich 6 und den vergrabenen Störstellenbereich 4 angelegt.
  • Andererseits besitzt in der Halbleitervorrichtung nach der ersten bevorzugten Ausführungsform der vergrabene Störstellenbereich 4 ein schwebendes Potential, da der Störstellenbereich 5 und der vergrabene Störstellenbereich 4 durch die Verarmungsschicht elektrisch voneinander isoliert sind. Folglich wird das Potential des vergrabenen Störstellenbereichs 4 zu dem Potential des Störstellenbereichs 6 hochgezogen und höher als ein Massepotential auf etwa 5 V angehoben wie durch die runden Markierungen in 3 angegeben. In dieser Halbleitervorrichtung wird daher eine Spannung von näherungsweise 55 V, die geringer ist als die bei der Vergleichsvorrichtung, zwischen den Störstellenbereich 6 und vergrabenen Störstellenbereich 4 angelegt.
  • Auf diese Art und Weise kann bei der Halbleitervorrichtung nach der ersten bevorzugten Ausführungsform ein Potentialunterschied zwischen dem Störstellenbereich 6 und dem vergrabenen Störstellenbereich 4 verringert werden entsprechend zu dem Potentialanstieg des vergrabenen Störstellenbereichs 4, wodurch die Durchbruchspannung der Halbleitervorrichtung entsprechend dem Potentialanstieg des vergrabenen Störstellenbereichs 4 angehoben wird, wenn das elektrische Feld zwischen dem Störstellenbereich 6 und dem vergrabenen Störstellenbereich 4 das kritische elektrische Feld erreicht. Die Vergleichsvorrichtung, bei der der Sperrstrom I1 stark zunimmt, wenn das Potential V1 der Kathodenelektrode 9, wie in 10 gezeigt, gleich 67,9 V ist, besitzt eine Durchbruchspannung von 67,9 V, wohingegen die Halbleitervorrichtung nach der ersten bevorzugten Ausführungsform, bei der der Sperrstrom I1 stark zunimmt, wenn das Potential V1 der Kathodenelektrode 9, wie in 5 gezeigt, gleich 76,3 V ist, eine Durchbruchspannung von 76,3 V besitzt. Kurz, die Durchbruchspannung der Halbleitervorrichtung nach der ersten bevorzugten Ausführungsform ist um 8,4 V höher als die der Vergleichsvorrichtung.
  • Zweite bevorzugte Ausführungsform
  • Wie oben beschrieben wird nach Anlegen einer Sperrspannung an das Diodenelement 15 bei der Halbleitervorrichtung nach der ersten bevorzugten Ausführungsform das Potential des vergrabenen Störstellenbereichs 4, das durch die Verarmungsschicht von dem Störstellenbereich 5 elektrisch isoliert ist, durch das Potential des Störstellenbereichs 6 beeinflusst und angehoben. Dem folgt eine Potentialanstieg des vergrabenen Störstellenbereichs 3, der einen pn-Übergang mit dem vergrabenen Störstellenbereich 4 bildet, dem wiederum ein Potentialanstieg der Halbleiterschicht 2 außerhalb des Störstellenbereichs 5 folgt, die in Kontakt mit dem vergrabenen Störstellenbereich 3 ist. Dementsprechend tritt somit bei einer solchen Halbleitervorrichtung, bei der der Störstellenbereich 5 derart ausgebildet ist, dass er in Kontakt mit dem äußeren Rand des vergrabenen Störstellenbereichs 4 ist, und bei der eine Verarmungsschicht in der Halbleiterschicht 2 außerhalb des Störstellenbereichs 5 schwach gebildet wird, wodurch die elektrische Feldkonzentration nahe der oberen Oberfläche dieser Halbleiterschicht 2 schlecht abgebaut wird, ein Lawinendurchbruch bei einem relativ geringen Potential in dieser Halbleiterschicht 2 auf. Nach Auftreten des Lawinendurchbruchs steuert der vergrabene Störstellenbereich 3, welcher mit der Halbleiterschicht außerhalb des Störstellenbereichs 5 verbunden ist, das Potential davon dahin, wo der Lawinendurchbruch nicht auftritt, was keinen weiteren Potentialanstieg des vergrabenen Störstellenbereichs 4 erlaubt, welcher den pn-Übergang mit dem vergrabenen Störstellenbereich 3 bildet.
  • Auf diese Weise kann die Halbleitervorrichtung nach der ersten bevorzugten Ausführungsform das Phänomen zeigen, dass ein Lawinendurchbruch bei einem relativ geringen Potential auftritt, da die elektrische Feldkonzentration nahe der oberen Oberfläche der Halbleiterschicht 2 außerhalb des Störstellenbereichs 5 schlecht abgebaut wird, was keinen hohen Potentialanstieg des vergrabenen Störstellenbereichs 4 erlaubt.
  • Im Hinblick auf das Obige wird bei einer zweiten bevorzugten Ausführungsform eine Halbleitervorrichtung bereitgestellt, die das Potential des vergrabenen Störstellenbereichs 4 zuverlässig erhöhen kann.
  • 11 zeigt eine Teilschnittansicht des Aufbaus einer Halbleitervorrichtung nach der zweiten bevorzugten Ausführungsform. Diese Halbleitervorrichtung ist gleich der nach der ersten bevorzugten Ausführungsform außer, dass die Formen der vergrabenen Störstellenbereiche 3 und 4 geändert sind und der Störstellenbereich 7 entsprechend verschoben ist.
  • Bei der Halbleitervorrichtung erstreckt sich, wie in 11 gezeigt, der äußere Rand des vergrabenen Störstellenbereichs 4 weiter nach außen als der des Störstellenbereichs 5, nämlich über den Störstellenbereich 5 hinaus zu der dem Störstellenbereich 6 gegenüberliegenden Seite. Der äußere Rand des vergrabenen Störstellenbereichs 3 erstreckt sich dementsprechend nach außen, und der Störstellenbereich 7 ist genauso nach außen verschoben. Kurz, die Radien der im wesentlichen runden vergrabenen Störstellenbereiche 3 und 4 sind erhöht, während die Stellen der Störstellenbereiche 5 und 6 aufrechterhalten werden und der Störstellenbereich 7 entsprechend derart nach außen verschoben ist, dass er sich in Draufsicht entlang des äußeren Rands des vergrabenen Störstellenbereichs 3 befindet. Die übrigen Teile des Aufbaus sind gleich zu denen bei der Halbleitervorrichtung nach der ersten bevorzugten Ausführungsform und eine Erklärung davon wird deshalb ausgelassen.
  • Auf diese Art und Weise erstreckt sich bei der Halbleitervorrichtung nach der zweiten bevorzugten Ausführungsform der äußere Rand des vergrabenen Störstellenbereichs 4 über den Störstellenbereich 5 hinaus zu der Seite gegenüber dem Störstellenbereich 6. Dementsprechend erstreckt sich nach Anlegen einer Sperrspannung an das Diodenelement 15 eine Verarmungsschicht auch von einem Abschnitt 4a, der ein Teil des vergrabenen Störstellenbereichs 4 ist und sich auf der Seite gegenüber dem Störstellenbereich 6 mit Bezug auf den Störstellenbereich 5 befindet, und die Halbleiterschicht 2 über dem Abschnitt 4a ist leicht bis zu der oberen Oberfläche davon verarmt durch den RESURF-Effekt wie durch die gestrichelten Linien 50 in 11 gezeigt ist. Folglich wird die elektrische Feldkonzentration nahe der oberen Oberfläche der Halbleiterschicht 2 außerhalb des Störstellenbereichs 5 abgebaut, was einen Potentialanstieg da erlaubt, wo ein Lawinendurchbruch in der Halbleiterschicht 2 auftritt. Dies erlaubt eine zuverlässige Potentialerhöhung des vergrabenen Störstellenbereichs 4. Daher kann ein Potentialunterschied zwischen dem Störstellenbereich 6 und dem vergrabenen Störstellenbereich 4 verringert werden, wodurch die Durchbruchspannung in der Dickenrichtung dieser Halbleitervorrichtung weiter angehoben ist.
  • Dritte bevorzugte Ausführungsform
  • 12 zeigt eine Teilschnittansicht des Aufbaus einer Halbleitervorrichtung nach einer dritten bevorzugten Ausführungsform. Diese Halbleitervorrichtung ist gleich der nach der ersten bevorzugten Ausführungsform mit der Ausnahme, dass die Form des Störstellenbereichs 5 geändert ist. Bei dieser Halbleitervorrichtung ist wie in 12 gezeigt der Störstellenbereich 5 derart ausgebildet, dass er flacher ist als bei der ersten bevorzugten Ausführungsform und den vergrabenen Störstellenbereich 4 nicht erreicht. Dementsprechend ist die Halbleiterschicht 2 zwischen dem Störstellenbereich 5 und dem vergrabenen Störstellenbereich 4 vorhanden. Die verbleibenden Teile des Aufbaus sind gleich denjenigen bei der Halbleitervorrichtung nach der ersten bevorzugten Ausführungsform und die Erklärung davon wird daher ausgelassen.
  • Aufgrund des Vorhandenseins der Halbleiterschicht 2 zwischen dem Störstellenbereich 5 und dem vergrabenen Störstellenbereich 4 ist ein pn-Übergang durch den Störstellenbereich 5 und die Halbleiterschicht 2 über dem vergrabenen Störstellenbereich 4 in der Halbleitervorrichtung ausgebildet. Wenn der Störstellenbereich 6 nach Anlegen einer Sperrspannung an das Diodenelement 15 ein höheres Potential annimmt als der Störstellenbereich 5, wird dementsprechend eine Verarmungsschicht auch in dem gesamten Bereich der Halbleiterschicht 2 zwischen dem Störstellenbereich 5 und dem vergrabenen Störstellenbereich 4 gebildet, wobei das elektrische Feld in der Verarmungsschicht stärker ist als das in der Verarmungsschicht, die in dem Kontaktabschnitt des Störstellenbereich 5 und dem vergrabenen Störstellenbereich 4 bei der Halbleitervorrichtung nach der ersten bevorzugten Ausführungsform ausgebildet ist. Das Potential des vergrabenen Störstellenbereichs 4 ist somit erhöht. Infolgedessen ist die Durchbruchspannung in der Dickenrichtung dieser Halbleitervorrichtung erhöht, wodurch die Durchbruchspannung der Vorrichtung als Ganzes erhöht wird.
  • Die 13 bis 16 zeigen Vorrichtungssimulationsergebnisse hinsichtlich des Betriebs der Halbleitervorrichtung nach der dritten bevorzugten Ausführungsform. Die 13 bis 15 zeigen die Ergebnisse nach Anlegen eines Massepotentials an den Störstellenbereich 5 bzw. 60 V an den Störstellenbereich 6. 13 zeigt in der Vorrichtung alle 1 V Equipotentiallinien, und 15 zeigt Linien gleicher Feldstärke in der Vorrichtung. 14 zeigt Potentialverteilungen in der Dickenrichtung an den Stellen, an denen die Störstellenbereiche 5 und 6 ausgebildet sind, wobei durch quadratische Markierungen wiedergegebene Daten den Störstellenbereich 6 betreffen und durch kreisförmige Markierungen wiedergegebene Daten den Störstellenbereich 5 betreffen. 16 zeigt den Zusammenhang zwischen dem Potential V1 der Kathodenelektrode 9 und dem Sperrstrom I1, welcher durch das Diodenelement 15 fließt, wenn der Störstellenbereich 5 ein Massepotential hat.
  • Die 13 und 15 zeigen den Abschnitt über dem Halbleitersubstrat 1 des in 12 gezeigten Aufbaus und zeigen nicht die Grenze zwischen dem vergrabenen Störstellenbereich 3 und der Halbleiterschicht 2 an. Außerdem wurden die in den 13 bis 16 gezeigten Simulationsergebnisse durch Rechnung mit einem offenbar geringeren Abstand zwischen den Störstellenbereichen 5 und 6 als in 12 erhalten. Dementsprechend ist in den 13 und 15 der Abstand zwischen den Störstellenbereichen 5 und 6 offenbar geringer als in 12. Die Ordinate und die Abszisse in den 13 bis 16 zeigen jeweils das Gleiche wie diejenigen in den 2 bis 5.
  • Mit Bezug auf 15 und zurück auf 4 ist ersichtlich, dass das elektrische Feld in der Verarmungsschicht, die von dem unteren Ende des Störstellenbereichs zu dem oberen Ende des vergrabenen Störstellenbereichs 4 in der Halbleitervorrichtung der dritten bevorzugten Ausführungsform ausgebildet ist, stärker ist als das der ersten bevorzugten Ausführungsform. Wie in 14 gezeigt, ist das Potential des vergrabenen Störstellenbereichs 40 nach Anlegen einer Sperrspannung von 60 V an das Diodenelement 15 auf ungefähr 30 V angehoben.
  • Auf diese Art und Weise führt bei der dritten bevorzugten Ausführungsform die Potentialerhöhung des vergrabenen Störstellenbereichs 4 zu einer Anhebung der Durchbruchspannung der Halbleitervorrichtung auf 98,1 V wie in 16 gezeigt, was um 21,8 V gegenüber der Halbleitervorrichtung nach der ersten bevorzugten Ausführungsform erhöht ist.
  • Vierte bevorzugte Ausführungsform
  • 17 zeigt eine Teilschnittansicht des Aufbaus einer Halbleitervorrichtung nach einer vierten bevorzugten Ausführungsform dieser Erfindung. Diese Halbleitervorrichtung ist gleich derjenigen nach der dritten bevorzugten Ausführungsform mit der Ausnahme, dass ein p–-dotierter Störstellenbereich zusätzlich vorgesehen ist. Wie in 17 gezeigt, ist der Störstellenbereich 16 benachbart zu dem Störstellenbereich 5 in der oberen Oberfläche der Halbleiterschicht 2 ausgebildet. Der Störstellenbereich 16 ist derart vorgesehen, dass er in Kontakt mit sowohl der Innenseite als auch mit der Außenseite des kreisförmigen Störstellenbereichs 5 ist und den Störstellenbereich 6 umgibt, während er den Störstellenbereich 5 in Draufsicht einschließt. Die verbleibenden Teile des Aufbaus sind gleich denjenigen bei der Halbleitervorrichtung nach der dritten bevorzugten Ausführungsform, und eine Erklärung davon wird deshalb ausgelassen.
  • Bei der oben beschriebenen Halbleitervorrichtung nach der dritten bevorzugten Ausführungsform ist das flache Ausbilden der Diffusionstiefe des Störstellenbereichs 5 wirksam beim Erhöhen des Potentials des vergrabenen Störstellenbereichs 4. Jedoch würde ein flacher Störstellenbereich 5 wie z. B. der in 17 gezeigte zu einem Anstieg der Eckenkrümmung an den Enden des Störstellenbereichs 5 in einer Richtung senkrecht zu der Tiefenrichtung führen, und die elektrische Feldkonzentration würde leicht an den Enden auftreten. Somit bringt das flache Ausbilden des Störstellenbereichs 5 nicht notwendigerweise einen großen Potentialanstieg des vergrabenen Störstellenbereichs 4.
  • Bei der vierten bevorzugten Ausführungsform ist der eine niedrigere Störstellenkonzentration als der Störstellenbereich 5 aufweisende Störstellenbereich 16 benachbart zu dem Störstellenbereich 5 in der oberen Oberfläche der Halbleiterschicht 2 ausgebildet. Nach Anlegen einer Sperrspannung an das Diodenelement 15 kann der gesamte Bereich des Störstellenbereichs 16 mit einer geringen Konzentration verarmt sein durch Ausnutzen des RESURF-Effekts, was erlaubt, dass die elektrische Feldkonzentration an den Enden des Störstellenbereichs 5 in der Richtung senkrecht zu der Tiefenrichtung abgebaut ist. Folglich kann das Potential des vergrabenen Störstellenbereichs 4 zuverlässig angehoben werden, wodurch die Durchbruchspannung in der Dickenrichtung der Halbleitervorrichtung zuverlässig angehoben wird. Das Verarmen des gesamten Bereichs des Störstellenbereichs 16 würde leicht erreicht werden durch Einstellen der Tiefe und der Konzentration des Störstellenbereichs 16.
  • Fünfte bevorzugte Ausführungsform
  • 18 zeigt eine Teilschnittansicht des Aufbaus einer Halbleitervorrichtung nach einer fünften bevorzugten Ausführungsform. Diese Halbleitervorrichtung ist gleich derjenigen nach der ersten bevorzugten Ausführungsform mit der Ausnahme, dass die Form des vergrabenen Störstellenbereichs 4 geändert ist. Bei der wie in 18 gezeigten Halbleitervorrichtung erstreckt sich der äußere Rand des vergrabenen Störstellenbereichs 4 nicht zu dem Störstellenbereich 5, so dass der vergrabene Störstellenbereich 4 nicht direkt unter dem Störstellenbereich 5 vorhanden ist. Die verbleibenden Teile des Aufbaus sind gleich denjenigen bei der Halbleitervorrichtung der ersten bevorzugten Ausführungsform und eine Erklärung davon wird deshalb ausgelassen.
  • Um die Halbleitervorrichtung nach der ersten bevorzugten Ausführungsform, bei der der vergrabene Störstellenbereich 4 direkt unterhalb dem Störstellenbereich 5 vorhanden ist, in die Halbleitervorrichtung nach der dritten bevorzugten Ausführungsform, bei der der Störstellenbereich 5 nicht mit dem vergrabenen Störstellenbereich 4 in Kontakt ist, umzuwandeln, muss die Tiefe des Störstellenbereichs 5 geändert werden.
  • Bei der Halbleitervorrichtung nach der fünften bevorzugten Ausführungsform ist es aufgrund des Nichtvorhandenseins des vergrabenen Störstellenbereichs 4 direkt unterhalb des Störstellenbereichs 5 möglich, zu verhindern, dass der Störstellenbereich 5 in Kontakt mit dem vergrabenen Störstellenbereich 4 kommt, ohne die Tiefe zu ändern. Daher wird eine hohe Durchbruchspannung leicht erreicht nur durch Ändern von Maskierungsschritten ohne Diffusionsschritte zu ändern.
  • Sechste bevorzugte Ausführungsform
  • Bei der Halbleitervorrichtung nach jeder der oben beschriebenen ersten bis fünften bevorzugten Ausführungsform kann der Schwebezustand, in dem der vergrabene Störstellenbereich 4 unabhängig ist, einen parasitären pnp-Bipolartransistor derart verursachen, dass er zu einer möglichen Fehlfunktion der Halbleitervorrichtung führend arbeitet, wobei der parasitäre Bipolartransistor aus dem Störstellenbereich 5 als eine Basis, der Halbleiterschicht 2 außerhalb des Störstellenbereichs 5, dem Störstellenbereich 7 und dem vergrabenen Störstellenbereich 3 als ein Emitter und dem Halbleitersubstrat 1 als ein Kollektor besteht.
  • Angesichts des obigen wird eine Halbleitervorrichtung, welche den Betrieb des parasitären Bipolartransistors zuverlässig verhindern kann, bei einer sechsten bevorzugten Ausführungsform vorgesehen.
  • 19 zeigt eine Teilschnittansicht des Aufbaus einer Halbleitervorrichtung nach der sechsten bevorzugten Ausführungsform. Diese Halbleitervorrichtung ist gleich derjenigen nach der ersten bevorzugten Ausführungsform mit der Ausnahme, dass die Formen der vergrabenen Störstellenbereiche 3 und 4 geändert sind, der Störstellenbereich 7 entsprechend verschoben ist und ein p–-dotierter Störstellenbereich 25 sowie eine Elektrode 11 zusätzlich vorgesehen sind.
  • Bei dieser Halbleitervorrichtung erstreckt sich, wie in 19 gezeigt, der äußere Rand des vergrabenen Störstellenbereichs 4 weiter nach außen als der Störstellenbereich 5 wie bei der zweiten bevorzugten Ausführungsform. Der äußere Rand des vergrabenen Störstellenbereichs 3 erstreckt sich entsprechend nach außen und der Störstellenbereich 7 ist genauso nach außen verschoben. Zusätzlich ist der Störstellenbereich 25 in der oberen Oberfläche der Halbleiterschicht 2 zwischen aber getrennt von den Störstellenbereichen 5 und 7 ausgebildet. Der Störstellenbereich 25 erreicht den vergrabenen Störstellenbereich 4 und ist entlang des äußeren Rands des vergrabenen Störstellenbereichs 4 derart ausgebildet, dass er in Draufsicht den Störstellenbereich 6 in den Mittelpunkt stellt und umgibt. Weiter ist die Elektrode 11 auf der oberen Oberfläche des Störstellenbereichs 25 vorgesehen, die außer mit dem Störstellenbereich 25 nur mit der Elektrode 10 verbunden ist. Folglich sind die Störstellenbereiche 7 und 25 elektrisch miteinander verbunden und auf einem schwebenden Potential. Die verbleibenden Teile des Aufbaus sind gleich denjenigen bei der Halbleitervorrichtung nach der ersten bevorzugten Ausführungsform und eine Erklärung davon wird daher ausgelassen.
  • Nach Anlegen einer Sperrspannung an das Diodenelement 15 wird bei dieser Halbleitervorrichtung eine Verarmungsschicht von dem unteren Ende des Störstellenbereich 5 zu dem oberen Ende des damit in Kontakt befindlichen vergrabenen Störstellenbereichs 4 wie bei der ersten bevorzugten Ausführungsform gebildet. Folglich sind der Störstellenbereich 5 und der vergrabene Störstellenbereich 4 voneinander durch die Verarmungsschicht elektrisch isoliert.
  • Im Gegensatz dazu ist eine Verarmungsschicht aufgrund der elektrischen Verbindung der Störstellenbereiche 25 und 7 kaum von dem unteren Ende des Störstellenbereichs 25 zu dem oberen Ende des vergrabenen Störstellenbereichs 4 ausgebildet. Folglich verbleiben der Störstellenbereich 25 und der vergrabene Störstellenbereich 4 elektrisch miteinander verbunden.
  • Auf diese Art und Weise sind ein n-dotierter Halbleiterbereich, welcher aus der Halbleiterschicht 2 außerhalb des Störstellenbereichs 25, dem Störstellenbereich 7 und dem vergrabenen Störstellenbereich 3 besteht, sowie ein p-dotierter Halbleiterbereich, welcher aus dem Störstellenbereich 25 und dem vergrabenen Störstellenbereich 4 besteht, elektrisch miteinander verbunden, da der Störstellenbereich 25 und der vergrabene Störstellenbereich 4 bei der Halbleitervorrichtung nach der sechsten bevorzugten Ausführungsform elektrisch miteinander verbunden bleiben aufgrund der elektrischen Verbindung der Störstellenbereiche 25 und 7, selbst wenn an das Diodenelement 15 eine Sperrspannung angelegt ist. Dementsprechend tritt bei einem parasitären pnp-Bipolartransistor, der aus dem p-dotierten Halbleiterbereich als eine Basis, dem n-dotierten Halbleiterbereich als ein Emitter und dem Halbleitersubstrat 1 als ein Kollektor besteht, ein Kurzschluss zwischen der Basis und dem Emitter auf. Daher wird der Betrieb des parasitären Bipolartransistors zuverlässig verhindert.
  • Siebte bevorzugte Ausführungsform
  • 20 zeigt eine Teilschnittansicht des Aufbaus einer Halbleitervorrichtung nach einer siebten bevorzugten Ausführungsform. Diese Halbleitervorrichtung ist gleich derjenigen nach der sechsten bevorzugten Ausführungsform mit der Ausnahme, dass die Form des Störstellenbereichs 5 geändert ist. Bei dieser Halbleitervorrichtung ist der Störstellenbereich 5, wie in 20 gezeigt, derart ausgebildet, dass er flach ist und nicht den vergrabenen Störstellenbereich 4 erreicht wie bei der dritten bevorzugten Ausführungsform. Dementsprechend ist die Halbleiterschicht 2 zwischen dem Störstellenbereich 5 und dem vergrabenen Störstellenbereich 4 vorhanden. Die verbleibenden Teile des Aufbaus sind gleich denjenigen bei der Halbleitervorrichtung nach der sechsten bevorzugten Ausführungsform und eine Erklärung davon wird deshalb ausgelassen.
  • Aufgrund des Vorhandenseins der Halbleiterschicht 2 zwischen dem Störstellenbereich 5 und dem vergrabenen Störstellenbereich 4 ist das Potential des vergrabenen Störstellenbereichs 4 nach Anlegen einer Sperrspannung an das Diodenelement 15 höher angehoben als bei der Halbleitervorrichtung nach der sechsten bevorzugten Ausführungsform aus dem bei der dritten bevorzugten Ausführungsform erklärten Grund. Folglich ist die Durchbruchsspannung in der Dickenrichtung dieser Halbleitervorrichtung erhöht, wodurch die Durchbruchspannung der Vorrichtung als ein Ganzes erhöht ist.
  • Achte bevorzugte Ausführungsform
  • 21 zeigt eine Teilschnittansicht des Aufbaus einer Halbleitervorrichtung nach einer achten bevorzugten Ausführungsform. Diese Halbleitervorrichtung ist gleich derjenigen nach der sechsten bevorzugten Ausführungsform mit der Ausnahme, dass die Form des vergrabenen Störstellenbereichs 4 geändert ist und zusätzlich ein p+-dotierter vergrabener Störstellenbereich 34 vorgesehen ist.
  • Bei dieser Halbleitervorrichtung erstreckt sich, wie in 21 gezeigt, der äußere Rand des vergrabenen Störstellenbereichs 4 nicht zu dem Störstellenbereich 5, so dass der vergrabene Störstellenbereich 4 wie bei der fünften bevorzugten Ausführungsform direkt unter dem Störstellenbereich 5 nicht vorhanden ist. Zusätzlich ist der vergrabene Störstellenbereich 34 an der Grenzfläche zwischen der Halbleiterschicht 2 und dem vergrabenen Störstellenbereich 3 ausgebildet auf der Seite gegenüber dem Störstellenbereich 6 bezüglich des Störstellenbereichs 5, wobei der vergrabene Störstellenbereich 34 derart ringförmig ist, dass er in Draufsicht den Störstellenbereich 6 in den Mittelpunkt stellt und umgibt. Der Störstellenbereich 25 erreicht den vergrabenen Störstellenbereich 34 und ist in Draufsicht entlang des vergrabenen Störstellenbereichs 34 ausgebildet. Die übrigen Teile des Aufbaus sind gleich denjenigen bei der Halbleitervorrichtung nach der sechsten bevorzugten Ausführungsform und eine Erklärung davon wird deshalb ausgelassen.
  • Nach Anlegen einer Sperrspannung an das Diodenelement 15 sind bei dieser Halbleitervorrichtung der Störstellenbereich 5 und der vergrabene Störstellenbereich 4 voneinander durch eine Verarmungsschicht elektrisch isoliert. Im Gegensatz dazu ist von dem unteren Ende des Störstellenbereichs 25 zu dem oberen Ende des vergrabenen Störstellenbereichs 34 aufgrund der elektrischen Verbindung der Störstellenbereiche 25 und 7 kaum eine Verarmungsschicht ausgebildet, so dass der Störstellenbereich 25 und der vergrabene Störstellenbereich 34 miteinander elektrisch verbunden bleiben.
  • Bei der Halbleitervorrichtung nach der achten Ausführungsform ist es aufgrund des Nichtvorhandenseins des vergrabenen Störstellenbereichs 4 direkt unterhalb des Störstellenbereichs 5 möglich, zu verhindern, dass der Störstellenbereich 5 in Kontakt mit dem vergrabenen Störstellenbereich 4 ist, ohne die Tiefe zu ändern. Daher kann eine hohe Durchbruchspannung leicht nur durch Ändern von Maskierungsschritten ohne Änderung von Diffusionsschritten erreicht werden.
  • Da der der Störstellenbereich 25 und der vergrabene Störstellenbereich 34 aufgrund der elektrischen Verbindung des Störstellenbereichs 25 und 7 elektrisch miteinander verbunden bleiben, selbst wenn an das Diodenelement 15 eine Sperrspannung angelegt ist, sind ein n-dotierter Halbleiterbereich, der aus der Halbleiterschicht 2 außerhalb des Störstellenbereichs 25, dem Störstellenbereich 7 und dem vergrabenen Störstellenbereich 3 besteht, und ein p-dotierter Halbleiterbereich, der aus dem Störstellenbereich 25 und dem vergrabenen Störstellenbereich 34 besteht, elektrisch miteinander verbunden. Dementsprechend tritt bei einem parasitären pnp-dotierten Bipolartransistor, der aus dem p-dotierten Halbleiterbereich als eine Basis, dem n-dotierten Halbleiterbereich als ein Emitter und dem Halbleitersubstrat 1 als ein Kollektor besteht, zwischen der Basis und dem Emitter ein Kurzschluss auf. Daher wird der Betrieb des parasitären Bipolarstransistors zuverlässig verhindert.
  • Obwohl sie nicht verbunden sind, können die vergrabenen Störstellenbereiche 4 und 34 alternativ miteinander verbunden sein. Z. B. könnte der Störstellenbereich 5 nicht in vollkommen ringförmiger Form, sondern in der Form des Buchstabens ”C” derart ausgebildet sein, dass ein teilweiser kleiner Freiraum übrig bleibt, in dem Maße, dass der RESURF-Effekt ausreichend ausgeübt wird, und ein anderer vergrabener Störstellenbereich zum Verbinden zwischen den vergrabenen Störstellenbereichen 4 und 34 könnte in diesem Freiraum ausgebildet sein.
  • Obwohl der vergrabene Störstellenbereich 4 durch elektrisches Verbinden der Störstellenbereiche 25 und 7 wie bei der achten bevorzugten Ausführungsform unabhängig in einen schwebenden Zustand eintritt, wenn er nicht mit dem vergrabenen Störstellenbereich 34 verbunden ist, ist es möglich, den Betrieb des parasitären Bipolartransistors bei dieser Halbleitervorrichtung zu verhindern aufgrund der Neigung des Transistors, außerhalb des Störstellenbereichs 5 mit einer relativ geringen Durchbruchspannung zu arbeiten.
  • Neunte bevorzugte Ausführungsform
  • Nach Anlegen einer Vorwärtsspannung an das Diodenelement 15 durch Anlegen eines Massenpotentials an die Anodenelektrode 8 und eines negativen Potentials an die Kathodenelektrode 9 bei der Halbleitervorrichtung nach der oben beschriebenen 6 und 7 bevorzugten Ausführungsform bewirkt ein Anstieg dieser Vorwärtsspannung, dass in der Halbleiterschicht 2 zwischen den Störstellenbereich 5 und 6 Leitfähigkeitsmodulation auftritt und die Konzentration von Löchern als auch von Elektronen zunimmt. Bei der sechsten bevorzugten Ausführungsform gehen die Elektronen in erhöhter Zahl dann durch den Kontaktabschnitt des Störstellenbereichs 5 und des vergrabenen Störstellenbereichs 4 aufgrund einer relativ geringen Störstellenkonzentration in diesem Abschnitt und entweichen nach außen über den Störstellenbereich 5 hinaus. Bei der siebten bevorzugten Ausführungsform gehen die Elektronen erhöhter Zahl dann durch die Halbleiterschicht 2 und entweichen nach außen weiter als der Störstellenbereich 5. Die entwichenen Elektronen gehen dann durch den Kontaktabschnitt des Störstellenbereichs 25 und des vergrabenen Störstellenbereichs 4 aufgrund einer relativ geringen Störstellenkonzentration in diesem Abschnitt und erreichen weiter den Störstellenbereich 7.
  • Die Störstellenbereiche 7 und 25 sind nahe den Oberflächen davon aufgrund eines Kurzschlusses zwischen den Elektroden 10 und 11 auf gleichem Potential. Sobald jedoch die Elektronen injiziert sind, nimmt das Potential des Störstellenbereichs 7 nahe dem unteren Ende davon ab, was bewirkt, dass auch entsprechend das Potential des vergrabenen Störstellenbereichs 3 abnimmt. Als Folge kann der Störstellenbereich 25 und der vergrabene Störstellenbereich 4 ein höheres Potential annehmen als der vergrabene Störstellenbereich 3. Ein Potentialunterschied tritt somit zwischen dem Emitter und der Basis des oben beschriebenen parasitären Bipolartransistors auf, wodurch möglicherweise der Betrieb des Transistors bewirkt wird.
  • Genauso kann bei der oben beschriebenen Halbleitervorrichtung nach der achten bevorzugten Ausführungsform ein Anstieg der an das Diodenelement 15 angelegten Vorwärtsspannung bewirken, dass eine Leitfähigkeitsmodulation in der Halbleiterschicht 2 zwischen den Störstellenbereichen 5 und 6 auftritt und Elektronen nach außen über den Störstellenbereich 5 hinaus entweichen und durch den Kontaktabschnitt des Störstellenbereichs 25 und des vergrabenen Störstellenbereichs 34 derart gehen, dass sie den Störstellenbereich 7 erreichen. Nach Ankommen der Elektronen nimmt das Potential des Störstellenbereichs 7 nahe dem unteren Ende davon ab, was bewirkt, dass auch entsprechend das Potential des vergrabenen Störstellenbereichs 3 abnimmt. Als Folge kann das Potential des Störstellenbereichs 25 und des vergrabenen Störstellenbereich 34 höher werden als das des vergrabenen Störstellenbereichs 3, wodurch möglicherweise der Betrieb des parasitären Bipolartransistors bewirkt wird.
  • Angesichts des obigen wird bei der neunten bevorzugten Ausführungsform eine Halbleitervorrichtung bereitgestellt, die den Betrieb des parasitären Bipolartransistors verhindern kann, wenn das Potential des Störstellenbereichs 6 niedriger als das des Störstellenbereichs 5 wird.
  • 22 zeigt eine Teilschnittansicht des Aufbaus einer Halbleitervorrichtung nach der neunten bevorzugten Ausführungsform. Diese Halbleitervorrichtung ist gleich derjenigen nach der sechsten bevorzugten Ausführungsform mit der Ausnahme, dass ein n-dotierter Störstellenbereich 47 und eine Elektrode 12 zusätzlich vorgesehen sind.
  • Wie in 22 gezeigt, ist der Störstellenbereich 47 in der oberen Oberfläche der Halbleiterschicht 2 zwischen den Störstellenbereichen 5 und 25 getrennt von dem Störstellenbereich 5 ausgebildet. Der Störstellenbereich 47 erreicht den vergrabenen Störstellenbereich 4 und ist in ringförmiger Form derart ausgebildet, dass er in Draufsicht den Störstellenbereich 6 in den Mittelpunkt stellt und umgibt. Auf dem Störstellenbereich 47 ist die Elektrode 12 vorgesehen, die außer mit dem Störstellenbereich 47 nur mit den Elektroden 10 und 11 verbunden ist. Folglich sind die Störstellenbereiche 7, 25 und 47 elektrisch miteinander verbunden und auf schwebendem Potential.
  • Weiter sind die Störstellenbereiche 7 und 25 sowie die Störstellenbereiche 25 und 47 jeweils benachbart zueinander ausgebildet. Die übrigen Teile des Aufbaus sind gleich denjenigen bei der Halbleitervorrichtung nach der sechsten bevorzugten Ausführungsform und eine Erklärung davon wird deshalb ausgelassen.
  • Nach Anlegen einer Sperrspannung an das Diodenelement 15 sind bei dieser Halbleitervorrichtung der Störstellenbereich 5 und der vergrabene Störstellenbereich 4 durch eine Verarmungsschicht elektrisch voneinander isoliert, während der Störstellenbereich 25 und der vergrabene Störstellenbereich 4 elektrisch miteinander verbunden bleiben wie bei der sechsten bevorzugten Ausführungsform.
  • Aufgrund des Vorhandenseins des n-dotierten Störstellenbereichs 47 zwischen den Störstellenbereichen 5 und 25 erreichen die Elektronen zuerst den Störstellenbereich 47, wenn das Potential des Störstellenbereichs 6 geringer wird als das des Störstellenbereichs 5 und Elektronen beginnen nach außen über den Störstellenbereich 5 hinaus zu entweichen, was von der Leitfähigkeitsmodulation in der Halbschicht 2 resultiert. Die Elektronen verbinden sich dann mit Löchern, die von dem p-dotierten Störstellenbereich 25 geliefert sind, der elektrisch mit dem Störstellenbereich 47 verbunden ist, um zu verschwinden. Folglich nimmt die Anzahl der durch den Kontaktabschnitt des Störstellenbereichs 25 und des vergrabenen Störstellenbereichs 4 hindurchgehenden Elektronen ab, womit der Betrieb des parasitären Bipolartransistors verhindert wird.
  • Obwohl der Störstellenbereich 47 derart ausgebildet ist, dass er den vergrabenen Störstellenbereich 4 erreicht, ist es so nicht erforderlich.
  • Zusätzlich wird durch Bilden des mit dem Störstellenbereich 25 elektrisch verbundenen Störstellenbereichs 47 in der oberen Oberfläche der Halbleiterschicht 2 zwischen den Störstellenbereichen 25 und 5 bei der Halbleitervorrichtung nach der achten bevorzugten Ausführungsform auch wie bei der neunten bevorzugten Ausführungsform der Betrieb des parasitären Bipolartransistors verhindert, wenn das Potential des Störstellenbereichs 6 niedriger wird als das des Störstellenbereichs 5. In diesem Fall sollte der Störstellenbereich 47 derart ausgebildet sein, dass er den vergrabenen Störstellenbereich 34 erreicht oder nicht erreicht.
  • Zehnte bevorzugte Ausführungsform
  • Während bei der oben beschriebenen ersten bis neunten bevorzugten Ausführungsform diese Erfindung auf eine Halbleitervorrichtung mit einem Diodenelement angewendet wurde, wird sie bei einer zehnten bevorzugten Ausführungsform auf eine Halbleitervorrichtung mit einem n-MOS-Transistor und bei einer elften bevorzugten Ausführungsform, die später beschrieben werden wird, auf eine Halbleitervorrichtung mit einem npn-Bipolartransistor angewendet.
  • 23 zeigt eine Teilschnittansicht des Aufbaus einer Halbleitervorrichtung nach der zehnten bevorzugten Ausführungsform. Diese Halbleitervorrichtung ist gleich derjenigen nach der ersten bevorzugten Ausführungsform mit der Ausnahme, dass ein n-dotierter Störstellenbereich 53 zusätzlich vorgesehen ist sowie die Anodenelektrode 8 und die Kathodenelektrode 9 des Diodenelements 15 ersetzt sind durch eine Sourceelektrode 58, eine Drainelektrode 59 und eine Gateelektrode 54 eines n-MOS-Transistors 51.
  • Bei dieser Halbleitervorrichtung ist wie in 23 gezeigt, der Störstellenbereich 53 in einer oberen Oberfläche des Störstellenbereichs 5 ausgebildet. Die Gateelektrode 54 ist durch über einem nicht dargestellten Gateisolierfilm auf dem Störstellenbereich 5 zwischen der Halbleiterschicht 2, die zwischen den Störstellenbereichen 5 und 6 liegt, und dem Störstellenbereich 53 ausgebildet. Die Drainelektrode 59 ist auf dem Störstellenbereich 6 und die Sourceelektrode 58 ist auf den Störstellenbereichen 5 und 53 vorgesehen. Die übrigen Teile des Aufbaus sind gleich denjenigen bei der Halbleitervorrichtung nach der ersten bevorzugten Ausführungsform und eine Erklärung davon wird daher ausgelassen.
  • Nach Anlegen eines Massepotentials an die Sourceelektrode 58 und eines positiven Potentials von mehreren zehn Volt an die Drainelektrode 59 bei dieser Halbleitervorrichtung wird das Potential des Störstellenbereichs 6 höher als das des Störstellenbereichs 5, und eine Verarmungsschicht wird durch den RESURF-Effekt in nahezu dem gesamten Bereich der Halbleiterschicht 2 zwischen den Störstellenbereichen 5 und 6 wie bei der ersten bevorzugten Ausführungsform gebildet. Folglich ist die elektrische Feldkonzentration nahe der oberen Oberfläche der Halbleiterschicht 2 abgebaut, wodurch eine hohe Durchbruchspannung der Halbleitervorrichtung erreicht wird.
  • Wenn weiter das Potential des Störstellenbereichs 6 höher wird als das des Störstellenbereichs 5, sind der Störstellenbereich 5 und der vergrabene Störstellenbereich 4 wie bei der ersten bevorzugten Ausführungsform voneinander durch die Verarmungsschicht elektrisch isoliert. Die gestrichelten Linien 50 in 23 zeigen die Ränder der Verarmungsschicht nach Anlegen eines höheren Potentials an die Drainelektrode 59 als an die Sourceelektrode 58 nur in den charakteristischen Abschnitten an. Wie aus der Form gesehen werden kann, die durch die gestrichelten Linien gebildet ist, ist der gesamte Bereich des Kontaktabschnitts des Störstellenbereichs 5 und des vergrabenen Störstellenbereichs 4 verarmt und der Störstellenbereich 5 und der vergrabene Störstellenbereich 4 sind voneinander durch die Verarmungsschicht elektrisch isoliert, wenn das Potential des Störstellenbereichs 6 höher wird als das des Störstellenbereichs 5.
  • Aufgrund der elektrischen Isolation zwischen dem Störstellenbereich 5 und des vergrabenen Störstellenbereichs 4 durch die Verarmungsschicht ist der vergrabene Störstellenbereich 4 auf einem schwebenden Potential. Folglich wird das Potential des vergrabenen Störstellenbereichs 4 beeinflusst durch das Potential des Störstellenbereichs 6 und höher angehoben als das Potential des Störstellenbereichs 5. Dies verringert einen Potentialunterschied zwischen dem Störstellenbereich 6 und dem vergrabenen Störstellenbereich 4 direkt darunter weiter als wenn der vergrabene Störstellenbereich 4 und der Störstellenbereich 5 auf gleichem Potential sind. Daher ist die Durchbruchspannung in der Dickenrichtung direkt unter dem Störstellenbereich 6 angehoben.
  • Bei dieser Halbleitervorrichtung bildend der Störstellenbereich 5 und die dazu benachbarte Halbleiterschicht 2 eine parasitäre Diode mit einem querliegenden Aufbau. Die Durchbruchspannung der parasitären Diode ist einer der Faktoren, die verantwortlich sind für die Festlegung der Durchbruchspannung des n-MOS-Transistors 51.
  • Zusätzlich können durch zusätzliches Bilden des Störstellenbereichs 53 in der oberen Oberfläche des Störstellenbereich 5 und durch Ersetzen der Anodenelektrode 8 sowie der Kathodenelektrode 9 mit der zuvor erwähnten Sourceelektrode 58, der Drainelektrode 59 und der Gateelektrode 54 auch bei der Halbleitervorrichtung nach jeder der zweiten bis achten bevorzugten Ausführungsform wie bei der zehnten bevorzugten Ausführungsform die Erfindungen gemäß den jeweiligen Ausführungsformen auf eine Halbleitervorrichtung mit dem n-MOS-Transistor 51 angewendet werden.
  • Wenn der n-MOS-Transistor 51 das Schalten des Treibens einer Last mit einem Induktivitätselement durchführt, kann darüber hinaus die Sourceelektrode 58 ein höheres Potential annehmen als die Drainelektrode 59, was das Potential des Störstellenbereichs 5 höher macht als das des Störstellenbereichs 6. Dementsprechend kann Leitfähigkeitsmodulation in der Halbleiterschicht 2 zwischen den Störstellenbereichen 5 und 6 auch bei dieser Halbleitervorrichtung auftreten. Angesichts dessen wird durch zusätzliches Bilden des Störstellenbereichs 53 in der oberen Oberfläche des Störstellenbereichs 5 sowie durch Ersetzen der Anodenelektrode und der Kathodenelektrode 9 mit der zuvor erwähnten Sourceelektrode 58, Drainelektrode 59 und Gateelektrode 54 auch bei der Halbleitervorrichtung nach der neunten bevorzugten Ausführungsform wie bei der zehnten bevorzugten Ausführungsform der Betrieb des parasitären Bipolartransistors bei einer Halbleitervorrichtung mit dem n-MOS-Transistor 51 verhindert.
  • Elfte bevorzugte Ausführungsform
  • 24 zeigt eine Teilschnittansicht des Aufbaus einer Halbleitervorrichtung nach einer elften bevorzugten Ausführungsform dieser Erfindung. Diese Halbleitervorrichtung ist gleich derjenigen nach der ersten bevorzugten Ausführungsform mit der Ausnahme, dass ein n-dotierter Störstellenbereich 63 zusätzlich vorgesehen ist, sowie die Anodenelektrode 8 und die Kathodenelektrode 9 des Diodenelements 15 durch eine Basiselektrode 68, eine Kollektorelektrode 69 und eine Emitterelektrode 64 eines npn-Bipolartransistors 61 ersetzt sind.
  • Bei dieser Halbleitervorrichtung ist wie in 24 gezeigt, der Störstellenbereich 63 in der oberen Oberfläche des Störstellenbereichs 5 ausgebildet. Die Basiselektrode 68, die Kollektorelektrode 69 und die Emitterelektrode 64 sind auf dem Störstellenbereich 5, 6 bzw. 63 vorgesehen. Die übrigen Teile des Aufbaus sind gleich denjenigen bei der Halbleitervorrichtung nach der ersten bevorzugten Ausführungsform und eine Erklärung davon wird deshalb ausgelassen.
  • Nach Anlegen eines Massepotentials an die Basiselektrode 68 und eines positiven Potentials von mehreren zehn Volt an die Kollektorelektrode 69 nimmt bei dieser Halbleitervorrichtung der Störstellenbereich 6 ein höheres Potential an als der Störstellenbereich 5 und eine Verarmungsschicht wird durch den RESURF-Effekt in nahezu dem gesamten Bereich der Halbleiterschicht 2 zwischen den Störstellenbereichen 5 und 6 wie bei der ersten bevorzugten Ausführungsform gebildet. Folglich ist die elektrische Feldkonzentration nahe der oberen Oberfläche der Halbleiterschicht abgebaut, wodurch eine hohe Durchbruchspannung der Halbleitervorrichtung erreicht wird.
  • Wenn der Störstellenbereich 6 auf ein höheres Potential kommt als der Störstellenbereich 5 sind weiter der Störstellenbereich 5 und der vergrabene Störstellenbereich 4 durch die Verarmungsschicht wie bei der ersten bevorzugten Ausführungsform elektrisch isoliert. Die gestrichelten Linien 50 in 24 zeigen die Ränder der Verarmungsschicht nach Anlegen eines höheren Potentials an die Kollektorelektrode 69 als an die Basiselektrode 68 nur in den charakteristischen Abschnitten an. Wie aus der durch die gestrichelten Linien gebildeten Form ersichtlich, ist der gesamte Bereich des Kontaktabschnitts des Störstellenbereich 5 und des vergrabenen Störstellenbereich 4 verarmt sowie der Störstellenbereich 5 und der vergrabene Störstellenbereich 4 voneinander durch die Verarmungsschicht elektrisch isoliert, wenn der Störstellenbereich 6 auf ein höheres Potential kommt als der Störstellenbereich 5.
  • Aufgrund der elektrischen Isolation zwischen dem Störstellenbereich 5 und dem vergrabenen Störstellenbereich 4 durch die Verarmungsschicht ist der vergrabene Störstellenbereich 4 auf einem schwebenden Potential. Folglich wird das Potential des vergrabenen Störstellenbereichs 4 durch das Potential des Störstellenbereich 6 beeinflusst und höher angehoben als das Potential des Störstellenbereichs 5. Dies verringert einen Potentialunterschied zwischen dem Störstellenbereich 6 und dem vergrabenen Störstellenbereich 4 direkt darunter. Daher ist die Durchbruchspannung in der Dickenrichtung direkt unter dem Störstellenbereich 6 angehoben.
  • Bei dieser Halbleitervorrichtung bilden der Störstellenbereich 5 und die dazu benachbarte Halbleiterschicht 2 eine parasitäre Diode mit einem querliegenden Aufbau. Die Durchbruchspannung der parasitären Diode entspricht einer Durchbruchspannung BVCBO des npn-Bipolartransistors 61. Die Durchbruchspannung BVCBO, die der Durchbruchspannung des npn-Bipolartransistors 61 entspricht, nimmt von der Durchbruchspannung BVCBO, welche eine obere Grenze ist, in Abhängigkeit von dem Wert eines Stromverstärkungsfaktors hFE ab. Daher ist die Durchbruchspannung der oben beschriebenen parasitären Diode einer der Faktoren, die verantwortlich sind für die Festlegung der Durchbruchspannung des npn-Bipolartransistors 61.
  • Zusätzlich können durch zusätzliches Bilden des Störstellenbereichs 63 in der oberen Oberfläche des Störstellenbereichs 5 sowie durch Ersetzen der Anodenelektrode 8 und der Kathodenelektrode 9 mit der zuvor erwähnten Basiselektrode 68, der Kollektorelektrode 69 und der Emitterelektode 64 auch bei der Halbleitervorrichtung nach jeder der zweiten bis achten bevorzugten Ausführungsform wie bei der elften bevorzugten Ausführungsform die Erfindungen nach den jeweiligen Ausführungsformen auf eine Halbleitervorrichtung mit dem npn-Bipolartransistor 61 angewendet werden.
  • Darüber hinaus kann bei dieser Halbleitervorrichtung, bei der an die Basiselektrode 68 des npn-Bipolartransistors 61 in Abhängigkeit von der Verwendungsbedingung eine Überspannung angelegt ist, die Basiselektrode auf ein höheres Potential kommen als die Elektrode 69, was das Potential des Störstellenbereich 5 höher macht als das des Störstellenbereichs 6. Folglich kann Leitfähigkeitsmodulation in der Halbleiterschicht 2 zwischen den Störstellenbereichen 5 und 6 auch bei dieser Halbleitervorrichtung auftreten. Angesichts dessen wird durch zusätzliches Bilden des Störstellenbereichs 63 in der oberen Oberfläche des Störstellenbereichs 5 sowie durch Ersetzen der Anodenelektrode 8 und der Kathodenelektrode 9 durch die zuvor erwähnte Basiselektrode 68, die Kollektorelektrode 69 und die Emitterelektrode 64 auch bei der Halbleitervorrichtung nach der neunten bevorzugten Ausführungsform wie bei der elften bevorzugten Ausführungsform der Betrieb des parasitären Bipolartransistors bei einer Halbleitervorrichtung mit dem npn-Bipolartransistor 61 verhindert.

Claims (12)

  1. Halbleitervorrichtung mit: einem p-dotierten Halbleitersubstrat (1); einer auf dem Halbleitersubstrat vorgesehenen n-dotierten Halbleiterschicht (2); einem n-dotierten ersten vergrabenen Störstellenbereich (3), der an der Grenzfläche zwischen dem Halbleitersubstrat und der Halbleiterschicht vorgesehen ist; einem p-dotierten zweiten vergrabenen Störstellenbereich (4), der an der Grenzfläche zwischen der Halbleiterschicht und dem ersten vergrabenen Störstellenbereich (3) vorgesehen ist; einem n-dotierten ersten Störstellenbereich (6), der in einer oberen Oberfläche der Halbleiterschicht über dem zweiten vergrabenen Störstellenbereich (4) vorgesehen ist; und einem p-dotierten zweiten Störstellenbereich (5), der getrennt von dem ersten Störstellenbereich (6) in der oberen Oberfläche der Halbleiterschicht über dem ersten vergrabenen Störstellenbereich (3) so vorgesehen ist, dass er in der Draufsicht den ersten Störstellenbereich (6) umgibt; wobei der zweite Störstellenbereich (5) und der zweite vergrabene Störstellenbereich (4) nach Anlegen eines höheren Potentials an den ersten Störstellenbereich (6) als an den zweiten Störstellenbereich (5) durch eine Verarmungsschicht elektrisch voneinander isoliert sind und in der oberen Oberfläche der Halbleiterschicht (2) auf der Seite gegenüber dem ersten Störstellenbereich (6) mit Bezug auf den zweiten Störstellenbereich (5) ein n-dotierter dritter Störstellenbereich (7) getrennt von dem zweiten Störstellenbereich (5) ausgebildet ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei sich das Ende des zweiten vergrabenen Störstellenbereichs (4) über den zweiten Störstellenbereich (5) hinaus zu der Seite gegenüber dem ersten Störstellenbereich (6) erstreckt.
  3. Halbleitervorrichtung nach Anspruch 1, wobei die Halbleiterschicht (2) zwischen dem zweiten Störstellenbereich (5) und dem zweiten vergrabenen Störstellenbereich (4) vorhanden ist.
  4. Halbleitervorrichtung nach Anspruch 3, weiter mit einem p-dotierten dritten Störstellenbereich (16), der benachbart zu dem zweiten Störstellenbereich (5) in der oberen Oberfläche der Halbleiterschicht (2) ausgebildet ist, wobei der dritte Störstellenbereich (16) eine geringere Störstellenkonzentration aufweist als der zweite Störstellenbereich (5).
  5. Halbleitervorrichtung nach Anspruch 1, wobei der zweite vergrabene Störstellenbereich (4) direkt unter dem zweiten Störstellenbereich (5) nicht vorhanden ist.
  6. Halbleitervorrichtung nach Anspruch 1, wobei der zweite Störstellenbereich (5) in der oberen Oberfläche der Halbleiterschicht (2) über dem zweiten vergrabenen Störstellenbereich (4) ausgebildet ist und die Halbleitervorrichtung weiter enthält: einen p-dotierten vierten Störstellenbereich (25), der getrennt von dem zweiten Störstellenbereich (5) in der oberen Oberfläche der Halbleiterschicht (2) zwischen dem zweiten (5) und dem dritten Störstellenbereich (7) vorgesehen ist, wobei der vierte Störstellenbereich (25) den zweiten vergrabenen Störstellenbereich (4) erreicht, wobei der dritte und der vierte Störstellenbereich (7, 25) elektrisch miteinander verbunden und auf schwebendem Potential sind.
  7. Halbleitervorrichtung nach Anspruch 6, wobei die Halbleiterschicht zwischen dem zweiten Störstellenbereich (5) und dem zweiten vergrabenen Störstellenbereich (4) vorhanden ist.
  8. Halbleitervorrichtung nach Anspruch 1, weiter mit: einem p-dotierten dritten vergrabenen Störstellenbereich (34), der an der Grenzfläche zwischen der Halbleiterschicht (2) und dem ersten vergrabenen Störstellenbereich (3) auf der Seite gegenüber dem ersten Störstellenbereich (6) bezüglich des zweiten Störstellenbereichs (5) vorgesehen ist; und einem p-dotierten vierten Störstellenbereich (25), der getrennt von dem zweiten Störstellenbereich (5) in der oberen Oberfläche der Halbleiterschicht (2) zwischen dem zweiten (5) und dritten (7) Störstellenbereich vorgesehen ist, wobei der vierte Störstellenbereich (25) den dritten vergrabenen Störstellenbereich (7) erreicht, wobei der zweite vergrabene Störstellenbereich (4) nicht unmittelbar unter dem zweiten Störstellenbereich (5) vorhanden ist, und der dritte (7) und vierte (25) Störstellenbereich miteinander elektrisch verbunden und auf schwebendem Potential sind.
  9. Halbleitervorrichtung nach einem der Ansprüche 6 bis 8, weiter mit einem n-dotierten fünften Störstellenbereich (47), der getrennt von dem zweiten Störstellenbereich (5) in der oberen Oberfläche der Halbleiterschicht (2) zwischen dem zweiten (5) und vierten (25) Störstellenbereich vorgesehen ist, wobei der dritte bis fünfte Störstellenbereich (7, 25, 47) elektrisch miteinander verbunden und auf schwebendem Potential sind.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei eine Kathodenelektrode (9) und eine Anodenelektrode (8) auf dem ersten Störstellenbereich (5) bzw. dem zweiten Störstellenbereich (6) vorgesehen sind.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, weiter mit: einem n-dotierten zusätzlichen Störstellenbereich (53), der in einer oberen Oberfläche des zweiten Störstellenbereichs (5) vorgesehen ist; einer Gateelektrode (54), die über dem zweiten Störstellenbereich (5) zwischen dem zusätzlichen Störstellenbereich (53) und der Halbleiterschicht (2) vorgesehen ist; einer Drainelektrode (59), die auf dem ersten Störstellenbereich (6) vorgesehen ist; und einer Sourceelektrode (58), die auf dem zweiten Störstellenbereich (5) und dem zusätzlichen Störstellenbereich (53) vorgesehen ist.
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, weiter mit: einem n-dotierten zusätzlichen Störstellenbereich (63), der in einer oberen Oberfläche des zweiten Störstellenbereichs (5) vorgesehen ist; einer Emitterelektrode (64), die auf dem zusätzlichen. Störstellenbereich (63) vorgesehen ist; einer Kollektorelektrode (69), die auf dem ersten Störstellenbereich (6) vorgesehen ist; und einer Basiselektrode (68), die auf dem zweiten Störstellenbereich (5) vorgesehen ist.
DE102005011348A 2004-08-30 2005-03-11 Halbleitervorrichtung Active DE102005011348B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-250116 2004-08-30
JP2004250116A JP2006066788A (ja) 2004-08-30 2004-08-30 半導体装置

Publications (2)

Publication Number Publication Date
DE102005011348A1 DE102005011348A1 (de) 2006-03-09
DE102005011348B4 true DE102005011348B4 (de) 2011-08-18

Family

ID=35852650

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005011348A Active DE102005011348B4 (de) 2004-08-30 2005-03-11 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US7598587B2 (de)
JP (1) JP2006066788A (de)
KR (1) KR100680895B1 (de)
CN (1) CN100521145C (de)
DE (1) DE102005011348B4 (de)
TW (1) TWI257687B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190837A (ja) * 2005-01-06 2006-07-20 Renesas Technology Corp フルアイソレーションダイオード
JP5040135B2 (ja) * 2006-03-24 2012-10-03 株式会社日立製作所 誘電体分離型半導体装置及びその製造方法
JP2010135709A (ja) * 2008-12-03 2010-06-17 Motohiro Oda 新構造半導体集積回路
US9099489B2 (en) * 2012-07-10 2015-08-04 Freescale Semiconductor Inc. Bipolar transistor with high breakdown voltage
EP3024035A4 (de) 2013-07-16 2016-08-31 Panasonic Ip Man Co Ltd Halbleiterbauelement
TWI655746B (zh) * 2015-05-08 2019-04-01 創意電子股份有限公司 二極體與二極體串電路
CN106092151A (zh) * 2015-06-29 2016-11-09 苏州森特克测控技术有限公司 一种耐高压工艺设计方法及耐高压芯片
JP2019207898A (ja) * 2016-09-29 2019-12-05 シャープ株式会社 アバランシェフォトダイオード
JP7077194B2 (ja) * 2018-09-14 2022-05-30 キオクシア株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237437A (ja) * 2000-02-25 2001-08-31 Oki Electric Ind Co Ltd 半導体装置
JP2003092414A (ja) * 2001-09-17 2003-03-28 Toshiba Corp 半導体装置
US20030173624A1 (en) * 2002-02-23 2003-09-18 Fairchild Korea Semiconductor Ltd. High breakdown voltage low on-resistance lateral DMOS transistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58192368A (ja) * 1982-05-07 1983-11-09 Toshiba Corp 高耐圧プレ−ナ型半導体装置
JPS63244667A (ja) * 1987-03-30 1988-10-12 Mitsubishi Electric Corp バイポ−ラ集積回路の製造方法
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
US6882023B2 (en) * 2002-10-31 2005-04-19 Motorola, Inc. Floating resurf LDMOSFET and method of manufacturing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237437A (ja) * 2000-02-25 2001-08-31 Oki Electric Ind Co Ltd 半導体装置
JP2003092414A (ja) * 2001-09-17 2003-03-28 Toshiba Corp 半導体装置
US20030173624A1 (en) * 2002-02-23 2003-09-18 Fairchild Korea Semiconductor Ltd. High breakdown voltage low on-resistance lateral DMOS transistor

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A.W. Ludikhuize et al.: Improved device ruggedness by floating buffer rings. In: ISPSD 2000, S. 153-156 *
Kwon, T.H. et all: Newly Designed Isolated RESURF LDMOS Transistor for 60V BCV Process provides 20V Vertical NPN Transistor. DRC 60th, 2002, S. 67-68 *

Also Published As

Publication number Publication date
KR20060049841A (ko) 2006-05-19
US7598587B2 (en) 2009-10-06
DE102005011348A1 (de) 2006-03-09
CN1744297A (zh) 2006-03-08
US20060043417A1 (en) 2006-03-02
TWI257687B (en) 2006-07-01
KR100680895B1 (ko) 2007-02-09
TW200608512A (en) 2006-03-01
CN100521145C (zh) 2009-07-29
JP2006066788A (ja) 2006-03-09

Similar Documents

Publication Publication Date Title
DE102005011348B4 (de) Halbleitervorrichtung
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE102008040892B4 (de) Halbleitervorrichtung mit einer Diode und einem IGBT
DE112013007363B4 (de) Halbleitervorrichtung
DE4110369C2 (de) MOS-Halbleiterbauelement
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE102016112721B4 (de) n-Kanal-Leistungshalbleitervorrichtung mit p-Schicht im Driftvolumen
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE10358697A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE10207309A1 (de) MOS-Transistoreinrichtung
DE102017221950B4 (de) Halbleitervorrichtung
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE102004059627B4 (de) Halbleitervorrichtung mit einem Hochpotentialinselbereich
DE10127391B4 (de) Halbleiter-Vorrichtung
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102007055290B4 (de) Halbleitervorrichtung
DE19630341B4 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
DE4022022C2 (de) Vertikal-Halbleitervorrichtung mit Zenerdiode als Überspannugsschutz
EP0913000A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102016117264B4 (de) Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE102007034349B4 (de) Halbleitervorrichtung, welche mit einer schwebenden Elektrode versehen ist
DE102015110484B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE10243743B4 (de) Quasivertikales Halbleiterbauelement
EP1284019A2 (de) Halbleiter-leistungsbauelement
DE102011079307B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20111119

R084 Declaration of willingness to licence