JP3904725B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3904725B2 JP3904725B2 JP15278998A JP15278998A JP3904725B2 JP 3904725 B2 JP3904725 B2 JP 3904725B2 JP 15278998 A JP15278998 A JP 15278998A JP 15278998 A JP15278998 A JP 15278998A JP 3904725 B2 JP3904725 B2 JP 3904725B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- concentration
- type impurity
- diode
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体基板上にダイオードを搭載した半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の消費電力の低減という要求に伴い、基板への漏れ電流の少ないダイオードが求められている。
以下、従来のダイオードの製造方法について、図面を参照しながら説明する。まず、図１４に示すように、ｐ型の半導体基板３００の表面上に低濃度のｎ型不純物をドープし、カソード領域３０１を形成する。次に、図１５に示すようにカソード領域３０１の内にｐ型不純物をドープしてアノード領域３０２を形成する。次に、図１６に示すようにアノード領域３０２の内に高濃度のｐ型不純物をドープしてアノードコンタクト領域３０３を形成し、カソード領域３０１の内でアノード領域３０２とは所定の距離だけ離れた位置に、高濃度のｎ型不純物をドープしてカソードコンタクト領域３０４を形成する。
【０００３】
以上で拡散層の形成が終了し、この後、図１７に示すように絶縁膜３０５を形成し、各拡散層の上の絶縁膜の一部を開口し、開口したコンタクト窓に金属電極３０６を形成すれば素子が完成する。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の従来のダイオードを搭載した半導体装置及びその製造方法においては、基板への漏れ電流が大きいという問題点を有していた。
すなわち、アノード領域３０２をエミッタとし、カソード領域３０１をベースとし、ｐ型の半導体基板３００をコレクタとする寄生のサブストレートＰＮＰトランジスタが形成されてしまい、ｐ型の半導体基板３００に接地電位を与え、本来のダイオードに順方向のバイアスを印加したときに、このサブストレートＰＮＰトランジスタが導通し、本来アノードからカソードへ流れるべき電流の一部がｐ型の半導体基板３００に流れるという欠点があった。この漏れ電流は、接地電位を与えているｐ型の半導体基板３００の電位を局所的に不安定にさせ、半導体装置の消費電力を増大させてしまうという問題点を有していた。
【０００５】
したがって、この発明の目的は、上記従来の問題点を解決するもので、半導体基板上にダイオードを搭載した構成において、基板への漏れ電流の少ない優れた半導体装置及びその製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、この発明の請求項１記載の半導体装置は、ダイオードとバイポーラトランジスタとを有する半導体装置であって、半導体基板のダイオード形成領域に形成された第１導電型不純物からなる第１の領域と、この第１の領域の内部に形成された第２導電型不純物からなる第２の領域と、この第２の領域の内部に形成された高濃度の第２導電型不純物からなる第３の領域と、この第３の領域を取り囲むように第２の領域の内部に形成された高濃度の第１導電型不純物からなる第４の領域とを備え、第４の領域は環状になるように形成され、第３の領域と第４の領域は電気的に同電位にし、半導体基板のバイポーラトランジスタ形成領域に形成された第１導電型不純物からなるコレクタ領域と、このコレクタ領域の内部に形成された第２導電型不純物からなるベース領域と、このベース領域の内部に形成された高濃度の第１導電型不純物からなるエミッタ領域とを備え、ベース領域は第２の領域と同一の不純物濃度及び不純物深さを有することを特徴とする。
【０００７】
このように、第３の領域を取り囲むように第２の領域の内部に高濃度の第１導電型不純物からなる第４の領域を形成し、第３の領域と第４の領域は電気的に同電位にしたので、第１の領域をエミッタとし、第２の領域をベースとし、第４の領域をコレクタとするラテラルバイポーラトランジスタが形成される。このトランジスタは、第２の領域と第３の領域が同一の導電型不純物を含む領域であり、第３の領域と第４の領域とが電気的に接続されていることから、ベース・コレクタ間電圧＝０となり、常に飽和領域で動作する。このトランジスタの電流増幅率ｈＦＥが１以上の場合、コレクタ電流が流れる。これはすなわち第１の領域と第４の領域の間で電流が流れることであり、第４の領域は第３の領域と電気的に接続されているから、この電流はダイオードの順バイアス電流に加算される。さらに、第４の領域は第３の領域を取り囲むように環状に形成している。この構造により、ラテラルバイポーラトランジスタの実効的なコレクタ面積が増大し、コレクタ電流も増大する。従って、本構成によれば、ダイオードのアノード・カソード間電流は増加し、相対的に基板への漏れ電流は低減される。また、第４の領域が第３の領域の全周を取り囲んだことでコレクタ面積が最大となり、コレクタ電流も最大となる。
また、ダイオードと共にバイポーラトランジスタを有する半導体装置において、バイポーラトランジスタのベース領域はダイオードの第２の領域と同一の不純物濃度及び不純物深さを有するので、同時に第２導電型不純物をドープすることができる。このため、製造に際して第２の領域を形成するための工程を別途設ける必要はなく、バイポーラトランジスタのベース領域を形成する工程を用いることができる。つまり、ダイオードにおいては上記作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【０００８】
請求項２記載の半導体装置は、請求項１において、第２の領域と第４の領域のオーバーラップ距離は０．３μｍ以上で１．５μｍ以下である。
【０００９】
請求項３記載の半導体装置は、請求項１または２において、第１の領域の内部で第２の領域から所定の距離だけ離れた位置に形成された高濃度の第１導電型不純物からなる第５の領域を備えた。このように、第１の領域の内部で第２の領域から所定の距離だけ離れた位置に高濃度の第１導電型不純物からなる第５の領域を形成したので良好に動作する。
【００１１】
請求項４記載の半導体装置は、請求項３において、エミッタ領域は第４の領域と同一の不純物濃度及び不純物深さを有する。このように、ダイオードと共にバイポーラトランジスタを有する半導体装置において、バイポーラトランジスタのエミッタ領域はダイオードの第４の領域と同一の不純物濃度及び不純物深さを有するので、同時に第１導電型不純物をドープすることができる。このため、製造に際して第４の領域を形成するための工程を別途設ける必要はなく、バイポーラトランジスタのエミッタ領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００１２】
請求項５記載の半導体装置は、請求項３または４において、エミッタ領域は第５の領域と同一の不純物濃度及び不純物深さを有する。このように、ダイオードと共にバイポーラトランジスタを有する半導体装置において、バイポーラトランジスタのエミッタ領域はダイオードの第５の領域と同一の不純物濃度及び不純物深さを有するので、同時に第１導電型不純物をドープすることができる。このため、製造に際して第５の領域を形成するための工程を別途設ける必要はなく、バイポーラトランジスタのエミッタ領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００１３】
請求項６記載の半導体装置は、請求項３，４または５において、ベース領域の内部でエミッタ領域から所定の距離だけ離れた位置に形成された高濃度の第２導電型不純物からなるベースコンタクト領域を備え、ベースコンタクト領域は第３の領域と同一の不純物濃度及び不純物深さを有する。このように、ベース領域の内部でエミッタ領域から所定の距離だけ離れた位置に高濃度の第２導電型不純物からなるベースコンタクト領域を形成したので良好に動作する。また、ダイオードと共にバイポーラトランジスタを有する半導体装置において、バイポーラトランジスタのベースコンタクト領域はダイオードの第３の領域と同一の不純物濃度及び不純物深さを有するので、同時に第２導電型不純物をドープすることができる。このため、製造に際して第３の領域を形成するための工程を別途設ける必要はなく、バイポーラトランジスタのベースコンタクト領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００１４】
請求項７記載の半導体装置は、ダイオードとＤＭＯＳＦＥＴとを有する半導体装置であって、半導体基板のダイオード形成領域に形成された第１導電型不純物からなる第１の領域と、この第１の領域の内部に形成された第２導電型不純物からなる第２の領域と、この第２の領域の内部に形成された高濃度の第２導電型不純物からなる第３の領域と、この第３の領域を取り囲むように第２の領域の内部に形成された高濃度の第１導電型不純物からなる第４の領域とを備え、第４の領域は環状になるように形成され、第３の領域と第４の領域は電気的に同電位にし、半導体基板のＤＭＯＳＦＥＴ形成領域に形成された第１導電型不純物からなるドレイン領域と、このドレイン領域上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、ドレイン領域の内部に形成されゲート電極の下方領域の一部にまで達するしきい値制御レベルの第２導電型不純物からなるボディ領域と、このボディ領域内でゲート電極の一方の下部側方に形成された高濃度の第１導電型不純物からなるソース領域と、ドレイン領域内でゲート電極の他方の下部側方に位置しかつゲート電極とは離れた領域に形成された高濃度の第１導電型不純物からなるドレインコンタクト領域とを備え、ボディ領域は第２の領域と同一の不純物濃度及び不純物深さを有することを特徴とする。
【００１５】
このように、ダイオードと共にＤＭＯＳＦＥＴを有する半導体装置において、ＤＭＯＳＦＥＴのボディ領域はダイオードの第２の領域と同一の不純物濃度及び不純物深さを有するので、同時に第２導電型不純物をドープすることができる。このため、製造に際して第２の領域を形成するための工程を別途設ける必要はなく、ＤＭＯＳＦＥＴのボディ領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００１６】
請求項８記載の半導体装置は、請求項７において、第２の領域と第４の領域のオーバーラップ距離は０．３μｍ以上で１．５μｍ以下である。
【００１７】
請求項９記載の半導体装置は、請求項７または８において、第１の領域の内部で第２の領域から所定の距離だけ離れた位置に形成された高濃度の第１導電型不純物からなる第５の領域を備えた。
【００１８】
請求項１０記載の半導体装置は、請求項９において、ソース及びドレインコンタクト領域は第４の領域と同一の不純物濃度及び不純物深さを有する。このように、ダイオードと共にＤＭＯＳＦＥＴを有する半導体装置において、ソース及びドレインコンタクト領域は第４の領域と同一の不純物濃度及び不純物深さを有するので、同時に第１導電型不純物をドープすることができる。このため、製造に際して第４の領域を形成するための工程を別途設ける必要はなく、ＤＭＯＳＦＥＴのソース、ドレインコンタクト領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００１９】
請求項１１記載の半導体装置は、請求項９または１０において、ソース及びドレインコンタクト領域は第５の領域と同一の不純物濃度及び不純物深さを有する。このように、ダイオードと共にＤＭＯＳＦＥＴを有する半導体装置において、ＤＭＯＳＦＥＴのソース及びドレインコンタクト領域はダイオードの第５の領域と同一の不純物濃度及び不純物深さを有するので、同時に第１導電型不純物をドープすることができる。このため、製造に際して第５の領域を形成するための工程を別途設ける必要はなく、ＤＭＯＳＦＥＴのソース、ドレインコンタクト領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００２１】
請求項１２記載の半導体装置は、請求項８，９または１０において、ボディ領域内でソース領域から所定の距離だけ離れた位置に形成された高濃度の第２導電型不純物からなるボディコンタクト領域を備え、ボディコンタクト領域は第３の領域と同一の不純物濃度及び不純物深さを有する。このように、ボディ領域内でソース領域から所定の距離だけ離れた位置に高濃度の第２導電型不純物からなるボディコンタクト領域を形成したので良好に動作する。また、ダイオードと共にＤＭＯＳＦＥＴを有する半導体装置において、ボディコンタクト領域は第３の領域と同一の不純物濃度及び不純物深さを有するので、同時に第２導電型不純物をドープすることができる。このため、製造に際して第３の領域を形成するための工程を別途設ける必要はなく、ＤＭＯＳＦＥＴのボディコンタクト領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００２２】
請求項１３記載の半導体装置の製造方法は、半導体基板上のダイオード形成領域に低濃度の第１導電型不純物をドープして第１の領域を形成し、半導体基板上のバイポーラトランジスタ形成領域に低濃度の第１導電型不純物をドープしてコレクタ領域を形成する工程と、第１の領域の内部とコレクタ領域の内部に第２導電型不純物をドープしてダイオードの第２の領域とバイポーラトランジスタのベース領域を同時に形成する工程と、第２の領域の内部に高濃度の第２導電型不純物をドープして第３の領域を形成する工程と、第２の領域の内部で第３の領域を取り囲む領域に高濃度の第１導電型不純物をドープして第４の領域を形成する工程と、ベース領域の内部に高濃度の第１導電型不純物をドープしてエミッタ領域を形成する工程と、第３の領域と第４の領域とを電気的に接続する工程とを含み、第４の領域を形成する工程で前記第４の領域を環状になるように形成することを特徴とする。
【００２３】
このように、第１の領域の内部とコレクタ領域の内部に第２導電型不純物をドープしてダイオードの第２の領域とバイポーラトランジスタのベース領域を同時に形成するので、バイポーラトランジスタを形成する際に必然的に必要となるベース領域の形成工程においてダイオードの第２の領域を形成できる。このため、ダイオードの第２の領域を形成する工程を別途設ける必要はなく、工程数を低減することができる。従って、ダイオードにおいては請求項１１と同じ作用が得られ、基板への漏れ電流は低減されると共に、半導体装置の製造コストを低減することができる。
【００２４】
請求項１４記載の半導体装置の製造方法は、請求項１３において、第４の領域を形成する工程で第２の領域と第４の領域のオーバーラップ距離は０．３μｍ以上で１．５μｍ以下である。
【００２５】
請求項１５記載の半導体装置の製造方法は、請求項１３または１４において、バイポーラトランジスタのエミッタ領域とダイオードの第４の領域を同時に形成する。このように、バイポーラトランジスタのエミッタ領域の形成を、ダイオードの第４の領域の形成と同時に行うので、バイポーラトランジスタを形成する際に必然的に必要となるエミッタ領域の形成工程においてダイオードの第４の領域を形成できる。このため、ダイオードの第４の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【００２６】
請求項１６記載の半導体装置の製造方法は、請求項１４または１５において、第１の領域の内部で第２の領域から所定の距離だけ離れた位置に高濃度の第１導電型不純物をドープして第５の領域を形成する工程を含み、バイポーラトランジスタのエミッタ領域とダイオードの第５の領域を同時に形成する。このように、第１の領域の内部で第２の領域から所定の距離だけ離れた位置に高濃度の第１導電型不純物をドープして第５の領域を形成するので良好に動作する。また、バイポーラトランジスタのエミッタ領域の形成を、ダイオードの第５の領域の形成と同時に行うので、バイポーラトランジスタを形成する際に必然的に必要となるエミッタ領域の形成工程においてダイオードの第５の領域を形成できる。このため、ダイオードの第５の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【００２７】
請求項１７記載の半導体装置の製造方法は、請求項１３，１４，１５または１６において、バイポーラトランジスタのベース領域内でエミッタ領域から所定の距離だけ離れた位置に高濃度の第２導電型不純物をドープしてベースコンタクト領域を形成する工程を含み、ベースコンタクト領域とダイオードの第３の領域を同時に形成する。このように、バイポーラトランジスタのベース領域内でエミッタ領域から所定の距離だけ離れた位置に高濃度の第２導電型不純物をドープしてベースコンタクト領域を形成するので良好に動作する。また、ベースコンタクト領域の形成を、ダイオードの第３の領域の形成と同時に行うので、バイポーラトランジスタを形成する際のベースコンタクト領域の形成工程においてダイオードの第３の領域を形成できる。このため、ダイオードの第３の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【００２８】
請求項１８記載の半導体装置の製造方法は、半導体基板上のダイオード形成領域に低濃度の第１導電型不純物をドープして第１の領域を形成し、半導体基板上のＤＭＯＳＦＥＴ形成領域に低濃度の第１導電型の不純物をドープしてドレイン領域を形成する工程と、ドレイン領域の上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、ゲート電極の下方領域の一部にまで達するようにしきい値制御レベルの第２導電型不純物をドープしてボディ領域を形成する工程と、このボディ領域内でゲート電極の一方の下部側方に高濃度の第１導電型不純物をドープしてソース領域を形成する工程と、ドレイン領域内でゲート電極の他方の下部側方でかつゲート電極とは離れた領域に高濃度の第１導電型不純物をドープしてドレインコンタクト領域を形成する工程と、第１の領域の内部に第２導電型不純物をドープしてダイオードの第２の領域を形成する工程と、第２の領域の内部に高濃度の第２導電型不純物をドープして第３の領域を形成する工程と、第２の領域の内部で第３の領域を取り囲む領域に高濃度の第１導電型不純物をドープして第４の領域を形成する工程と、第３の領域と第４の領域とを電気的に接続する工程とを含み、ＤＭＯＳＦＥＴのボディ領域とダイオードの第２の領域を同時に形成し、第４の領域を形成する工程で第４の領域を環状になるように形成することを特徴とする。
【００２９】
このように、ＤＭＯＳＦＥＴのボディ領域とダイオードの第２の領域を同時に形成するので、ＤＭＯＳＦＥＴを形成する際に必然的に必要となるボディ領域の形成工程においてダイオードの第２の領域を形成できる。このため、ダイオードの第２の領域を形成する工程を別途設ける必要はなく、工程数を低減することができる。従って、ダイオードにおいては請求項１１と同じ作用が得られ、基板への漏れ電流は低減されると共に、半導体装置の製造コストを低減することができる。
【００３０】
請求項１９記載の半導体装置の製造方法は、請求項１８において、第４の領域を形成する工程で第２の領域と第４の領域のオーバーラップ距離は０．３μｍ以上で１．５μｍ以下である。
【００３１】
請求項２０記載の半導体装置の製造方法は、請求項１８または１９において、ＤＭＯＳＦＥＴのソース領域及びドレインコンタクト領域と、ダイオードの第４の領域を同時に形成する。このように、ＤＭＯＳＦＥＴのソース領域及びドレインコンタクト領域と、ダイオードの第４の領域を同時に形成するので、ＤＭＯＳＦＥＴを形成する際のソース領域及びドレインコンタクト領域の形成工程においてダイオードの第４の領域を形成できる。このため、ダイオードの第４の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【００３２】
請求項２１記載の半導体装置の製造方法は、請求項１９または２０において、第１の領域の内部で第２の領域から所定の距離だけ離れた位置に高濃度の第１導電型不純物をドープして第５の領域を形成する工程を含み、ＤＭＯＳＦＥＴのソース領域及びドレインコンタクト領域と、ダイオードの第５の領域を同時に形成する。このように、第１の領域の内部で第２の領域から所定の距離だけ離れた位置に高濃度の第１導電型不純物をドープして第５の領域を形成するので良好に動作する。また、ＤＭＯＳＦＥＴのソース領域及びドレインコンタクトと、ダイオードの第５の領域を同時に形成するので、ＤＭＯＳＦＥＴを形成する際のソース領域及びドレインコンタクト領域の形成工程においてダイオードの第５の領域を形成できる。このため、ダイオードの第５の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【００３３】
請求項２２記載の半導体装置の製造方法は、請求項１８，１９，２０または２１において、ＤＭＯＳＦＥＴのボディ領域内でソース領域から所定の距離だけ離れた位置に、高濃度の第２導電型不純物をドープしてボディコンタクト領域を形成する工程を含み、ボディコンタクト領域とダイオードの第３の領域を同時に形成する。このように、ＤＭＯＳＦＥＴのボディ領域内でソース領域から所定の距離だけ離れた位置に、高濃度の第２導電型不純物をドープしてボディコンタクト領域を形成するので良好に動作する。また、ボディコンタクト領域とダイオードの第３の領域を同時に形成するので、ＤＭＯＳＦＥＴを形成する際のボディコンタクト領域の形成工程においてダイオードの第３の領域を形成できる。このため、ダイオードの第３の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【００３４】
【発明の実施の形態】
この発明の第１の実施の形態を図１〜図６に基づいて説明する。
図１はこの発明の第１の実施の形態の半導体装置の断面図である。図１に示すように、この半導体装置は、ダイオードとバイポーラトランジスタが半導体基板に設けてある。ダイオード形成領域では、第１導電型不純物からなる第１の領域１０１と、この第１の領域１０１の内部に形成された第２導電型不純物からなる第２の領域１０４と、この第２の領域１０４の内部に形成された高濃度の第２導電型不純物からなる第３の領域１１２と、この第３の領域１１２を取り囲むように第２の領域１０４の内部に形成された高濃度の第１導電型不純物からなる第４の領域１０７と、第１の領域１０１の内部で第２の領域１０４から所定の距離だけ離れた位置に形成された高濃度の第１導電型不純物からなる第５の領域１０８とを備えている。第３の領域１１２と第４の領域１０７はＡｌ配線１１８により電気的に同電位にしてある。
【００３５】
また、バイポーラトランジスタ形成領域では、第１導電型不純物からなるコレクタ領域１０２と、このコレクタ領域１０２の内部に形成された第２導電型不純物からなるベース領域１０５と、このベース領域１０５の内部に形成された高濃度の第１導電型不純物からなるエミッタ領域１０９と、ベース領域の内部でエミッタ領域１０９から所定の距離だけ離れた位置に形成された高濃度の第２導電型不純物からなるベースコンタクト領域１１３と、コレクタ領域１０２の内部でベース領域１０５から所定の距離だけ離れた位置に形成された高濃度の第１導電型不純物からなるコレクタコンタクト領域１１０とを備えている。また、ベース領域１０５は第２の領域１０４と同一の不純物濃度及び不純物深さを有し、エミッタ領域１０９は第４の領域１０７及び第５の領域１０８と同一の不純物濃度及び不純物深さを有し、ベースコンタクト領域１１３は第３の領域１１２と同一の不純物濃度及び不純物深さを有する。
【００３６】
次にこの半導体装置の製造方法について説明する。図２〜図６はこの発明の第１の実施の形態の半導体装置の製造工程を示す断面図である。図２に示すように、比抵抗が例えば１０〜２０Ω・ｃｍの（１００）面を主面とするシリコン単結晶からなるＰ型半導体基板１００に例えばレジストマスク（図示せず）を形成し、これを用いて、Ｐ型半導体基板１００のダイオード形成領域及びバイポーラトランジスタ形成領域に、例えば燐イオンを注入エネルギーが１００ｋｅＶ，ドーズ量が２×１０12ｃｍ-2程度の条件で注入し、熱処理を行う。これにより、ダイオードの第１の領域１０１、バイポーラトランジスタのコレクタ領域１０２を形成する。
【００３７】
次に、図３に示すように、例えばレジスト膜１０３をマスクとして用い、ダイオード形成領域の第１の領域１０１の内部と、バイポーラトランジスタ形成領域のコレクタ領域１０２の内部のベース形成領域に例えばボロンイオンを注入エネルギーが３０ｋｅＶ，ドーズ量が１．５×１０13ｃｍ-2程度の条件で注入し、熱処理を行う。これにより、ダイオードの第２の領域１０４とバイポーラトランジスタのベース領域１０５を形成する。
【００３８】
次に、図４に示すように、例えばレジスト膜１０６をマスクとして用い、ダイオード形成領域の第２の領域１０４の内部と、第１の領域１０１の内部であって、第２の領域１０４とは離れた領域と、バイポーラトランジスタ形成領域のベース領域１０５の内部と、コレクタ領域１０２の内部であって、ベース領域１０５とは離れた領域とに例えばひ素イオンを注入エネルギーが４０ｋｅＶ，ドーズ量が１×１０16ｃｍ-2程度の条件で注入し、熱処理を行う。これにより、ダイオードの第４の領域１０７及び第５の領域１０８及びバイポーラトランジスタのエミッタ領域１０９及びコレクタコンタクト領域１１０を形成する。
【００３９】
ここで、ダイオードの第４の領域１０７は第２の領域１０４の内部であって、それらのオーバーラップ距離Ｌは０．５μｍ程度になるようにし、かつ第４の領域１０７は半導体基板１００上面から見た際に環状になるように形成する。
次に、図５に示すように、例えばレジスト膜１１１をマスクとして用い、ダイオード形成領域の第２の領域１０４の内部であって、かつ第４の領域１０７に取り囲まれる領域と、バイポーラトランジスタ形成領域のベース領域１０５の内部であって、エミッタ領域１０９とは離れた領域とに例えばＢＦ2 イオンを注入エネルギーが４０ｋｅＶ，ドーズ量が３×１０15ｃｍ-2程度の条件で注入し、熱処理を行う。これにより、ダイオードの第３の領域１１２とバイポーラトランジスタのベースコンタクト領域１１３を形成する。
【００４０】
次に、図６に示すように、層間絶縁膜として例えばＣＶＤ法を用いてＮＳＧ膜１１４を８００ｎｍ程度形成し、さらに、例えばレジスト膜１１５をマスクとして、ＮＳＧ膜１１４をエッチングし、コンタクト窓１１６を形成する。
最後に、図１に示すように、例えば金属配線として、例えばスパッタリング法によりＡｌ膜を形成し、その後、例えばレジスト膜１１７をマスクとしてＡｌ膜をエッチングして、Ａｌ配線１１８を形成すればこの半導体装置が完成する。ここで、ダイオードの第４の領域１０７と第３の領域１１２は電気的に接続される。
【００４１】
以上のように、この実施の形態によれば、ダイオード形成領域において、第２の領域１０４をアノードとし、第１の領域１０１をカソードとするダイオードが形成されると共に、第１の領域１０１をエミッタとし、第２の領域１０４をベースとし、第４の領域１０７をコレクタとするラテラルバイポーラトランジスタが形成される。このラテラルバイポーラトランジスタは、第２の領域１０４と第３の領域１１２が同一の導電型不純物を含む領域であり、第３の領域１１２と第４の領域１０７とが電気的に接続されていることから、ベース・コレクタ間電圧＝０となり、常に飽和領域で動作する。このトランジスタはダイオードに順バイアスを印加したした場合にオンし、コレクタ電流が流れる。これはすなわち第１の領域１０１と第４の領域１０７の間で電流が流れることであり、第４の領域１０７は第３の領域１１２と電気的に接続されているから、この電流はダイオードの順バイアス電流に加算される。従って、この実施の形態によれば、ダイオードのアノード・カソード間電流は増加し、相対的に基板への漏れ電流は低減される。
【００４２】
さらに、ラテラルバイポーラトランジスタのベース幅は第２の領域１０４と第４の領域１０７のオーバーラップ距離Ｌであり、電流増幅率ｈＦＥはベース幅で規定されるため、この距離が短いほど基板への漏れ電流が低減される。一方、Ｌが短い場合、第１の領域１０１と第４の領域１０７の間の降伏電圧が低下する。これはダイオードの降伏電圧が低下することを意味している。従って、この距離Ｌは０．３μｍ以上で、１．５μｍ以下であることが好ましい。この実施の形態ではＬは約０．５μｍ程度とした。
【００４３】
また、第３の領域１１２と第４の領域１０７とは電気的に接続することから、両方の領域は接するように形成することが好ましい。この場合、ダイオードのセル面積が小さくなるというさらなる効果を有する。
さらに、この実施の形態によれば、第４の領域１０７は第３の領域１１２を取り囲むように形成している。これにより、ラテラルバイポーラトランジスタのコレクタとしての面積が増大し、コレクタ電流も増大する。従って、この実施の形態によれば、ダイオードのアノード・カソード間電流は増加し、相対的に基板への漏れ電流は低減される。なお、第４の領域１０７が第３の領域１１２の全周の一部を囲まない構成にしてもよいが、全周を取り囲んだ場合コレクタ面積が最大となり、コレクタ電流も最大となる。
【００４４】
さらに、ダイオードを形成する際に、バイポーラトランジスタを形成するための工程のみを使用している。従って、ダイオードを形成するための工程を追加する必要はなく、半導体装置の製造コストを低減することができる。しかも、バイポーラトランジスタの特性に影響を与えることはない。
この発明の第２の実施の形態を図７〜図１３に基づいて説明する。図１３は
この発明の第２の実施の形態の半導体装置の断面図である。図１３に示すように、この半導体装置は、ダイオードとＤＭＯＳＦＥＴが半導体基板に設けてある。ダイオード形成領域は、第１の実施の形態と同様であり、第１の領域２０１、第２の領域２０８、第３の領域２１６、第４の領域２１１、第５の領域２１２およびＡｌ配線２２２を備えている。
【００４５】
ＤＭＯＳＦＥＴ形成領域では、第１導電型不純物からなるドレイン領域２０２と、このドレイン領域２０２上に形成されたゲート酸化膜（ゲート絶縁膜）２０３と、このゲート酸化膜２０３上に形成された多結晶シリコン（ゲート電極）２０４とを備えている。ゲート酸化膜２０３と多結晶シリコン２０４から絶縁ゲート電極２０６が形成される。また、半導体基板２００の表面付近の領域でドレイン領域２０２の内部に形成され絶縁ゲート電極２０６の下方領域の一部にまで達するしきい値制御レベルの第２導電型不純物からなるボディ領域２０９と、このボディ領域２０９内で絶縁ゲート電極２０６の一方の下部側部に形成された高濃度の第１導電型不純物からなるソース領域２１３と、ドレイン領域２０２内で絶縁ゲート電極２０６の他方の下部側方に位置しかつ絶縁ゲート電極２０６とは離れた領域に形成された高濃度の第１導電型不純物からなるドレインコンタクト領域２１４と、ボディ領域２０９内でソース領域２１３から所定の距離だけ離れた位置に形成された高濃度の第２導電型不純物からなるボディコンタクト領域２１７とを備えている。また、ボディ領域２０９は第２の領域２０８と同一の不純物濃度及び不純物深さを有し、ソース領域２１３及びドレインコンタクト領域２１４は第４の領域２１１及び第５の領域２１２と同一の不純物濃度及び不純物深さを有し、ボディコンタクト領域２１７は第３の領域２１６と同一の不純物濃度及び不純物深さを有する。
【００４６】
次にこの半導体装置の製造方法について説明する。図７〜図１２はこの発明の第２の実施の形態の製造工程を示す断面図である。図７に示すように、比抵抗が例えば１０〜２０Ω・ｃｍの（１００）面を主面とするシリコン単結晶からなるＰ型半導体基板２００に例えばレジストマスク（図示せず）を形成し、これを用いて、Ｐ型半導体基板２００のダイオード形成領域及びＤＭＯＳＦＥＴ形成領域に、例えば燐イオンを注入エネルギーが１００ｋｅＶ，ドーズ量が２×１０12ｃｍ-2程度の条件で注入し、熱処理を行う。これにより、ダイオードの第１の領域２０１、ＤＭＯＳＦＥＴのドレイン領域２０２が形成される。
【００４７】
次に、図８に示すように、例えば９００℃で熱酸化を行ない、厚みが１５ｎｍ程度のゲート酸化膜２０３を全面に形成した後、例えばＣＶＤ法を用いて、厚みが４００ｎｍ程度の多結晶シリコン２０４を全面に堆積する。さらに、例えばレジスト膜２０５をマスクとして用い、ＤＭＯＳＦＥＴのゲート電極形成領域にゲート酸化膜２０３と多結晶シリコン２０４からなる絶縁ゲート電極２０６を形成する。
【００４８】
次に、図９に示すように、例えばレジスト膜２０７をマスクとして用い、ダイオード形成領域の第１の領域２０１の内部の領域と、ＤＭＯＳＦＥＴの絶縁ゲート電極２０６の一方の下部側方の領域に、例えばボロンイオンを注入エネルギーが８０ｋｅＶ，ドーズ量が６×１０13ｃｍ-2程度の条件で注入し、熱処理を行う。これにより、ダイオードの第２の領域２０８とＤＭＯＳＦＥＴのボディ領域２０９が形成される。
【００４９】
次に、図１０に示すように、例えばレジスト膜２１０をマスクとして用い、ダイオード形成領域の第２の領域２０８の内部の領域と、第１の領域２０１の内部であって、第２の領域２０８とは離れた領域と、ＤＭＯＳＦＥＴ形成領域のボディ領域２０９の内部と、ドレイン領域２０２の内部であって、絶縁ゲート電極２０６の他方の下部側方の領域で、かつ絶縁ゲート電極２０６とは離れた領域とに例えばひ素イオンを注入エネルギーが４０ｋｅＶ，ドーズ量が１×１０16ｃｍ-2程度の条件で注入し、熱処理を行う。これにより、ダイオードの第４の領域２１１と第５の領域２１２と、ＤＭＯＳＦＥＴのソース領域２１３とドレインコンタクト領域２１４が形成される。
【００５０】
ここで、第１の実施の形態と同様に、ダイオードの第４の領域２１１は第２の領域２０８の内部であって、それらのオーバーラップ距離Ｌは０．５μｍ程度になるようにし、かつ第４の領域２１１は半導体基板２００上面から見た際に環状になるように形成する。
次に、図１１に示すように、例えばレジスト膜２１５をマスクとして用い、ダイオード形成領域の第２の領域２０８の内部であって、かつ第４の領域２１１に取り囲まれる領域と、ＤＭＯＳＦＥＴ形成領域のボディ領域２０９の内部であって、ソース領域２１３とは離れた領域とに例えばＢＦ2 イオンを注入エネルギーが４０ｋｅＶ、ドーズ量が３×１０15ｃｍ-2程度の条件で注入し、熱処理を行う。これにより、ダイオードの第３の領域２１６とＤＭＯＳＦＥＴのボディコンタクト領域２１７が形成される。
【００５１】
次に、図１２に示すように、層間絶縁膜として例えばＣＶＤ法を用いてＮＳＧ膜２１８を８００ｎｍ程度形成し、さらに、例えばレジスト膜２１９をマスクとして、ＮＳＧ膜２１８をエッチングし、コンタクト窓２２０を形成する。
最後に、図１３に示すように、例えば金属配線として、例えばスパッタリング法によりＡｌ膜を形成し、その後、例えばレジスト膜２２１をマスクとしてＡｌ膜をエッチングして、Ａｌ配線２２２を形成すればこの半導体装置が完成する。ここで、ダイオードの第４の領域２１１と第３の領域２１６は電気的に接続される。
【００５２】
以上のように、この実施の形態によれば、第１の実施形態と同等の構成のダイオードを形成することができる。従って、ダイオードは第１の実施形態と同じ効果を発揮できる。
さらに、この実施の形態によれば、ダイオードを形成する際に、ＤＭＯＳＦＥＴを形成するための工程のみを使用している。従って、ダイオードを形成するための工程を追加する必要はなく、半導体装置の製造コストを低減することができる。しかも、ＤＭＯＳＦＥＴの特性に影響を与えることはない。
【００５３】
なお、上記第１の実施の形態においては、バイポーラトランジスタのうち、特にＮＰＮバイポーラトランジスタを例にとり説明したが、ＰＮＰバイポーラトランジスタであっても同様に適用することができ、第２の実施の形態においては、ＤＭＯＳＦＥＴのうち、特にＮチャネルＤＭＯＳＦＥＴを例にとって説明したが、チャネルの極性はＰチャネルでも同様に適用することができる。この場合、ダイオードのアノードとカソードもそれぞれ極性が逆になる。
【００５４】
また、上記第１及び第２の実施の形態においては、ＤＭＯＳＦＥＴのドレイン領域２０２及びバイポーラトランジスタのコレクタ領域１０２はＮ−型エピタキシャル層で形成してもよい。さらに、エピタキシャル層形成前にＤＭＯＳＦＥＴのドレイン領域２０２及びバイポーラトランジスタのコレクタ形成領域１０２及びダイオードの第１の領域１０１に濃いＮ+ 層を形成してもよい。この場合、ＤＭＯＳＦＥＴについてはオン抵抗が低減され、バイポーラトランジスタについてはコレクタ抵抗が低減され、ダイオードについては寄生抵抗が低減されるというさらなる効果を有する。
【００５５】
また、上記第１及び第２の実施の形態においては、Ａｌ配線を用いてダイオードの第３の領域と第４の領域を接続したが、これは例えば多結晶シリコン等の導電性のものであれば、他の材料でもよい。また、層間絶縁膜を形成する前にダイオードの第３の領域と第４の領域を接続する工程を設けてもよい。
また、上記第１及び第２の実施の形態においては、ダイオードの第３の領域と第４の領域を接続するために、各領域ごとにコンタクト窓を開口したが、これは両方の領域にわたるコンタクト窓を開口して接続してもよい。また、バイポーラトランジスタまたはＤＭＯＳＦＥＴと共にダイオードを形成したが、ダイオードだけでもよい。
【００５６】
【発明の効果】
この発明の請求項１記載の半導体装置によれば、第３の領域を取り囲むように第２の領域の内部に高濃度の第１導電型不純物からなる第４の領域を形成し、第３の領域と第４の領域は電気的に同電位にしたので、第１の領域をエミッタとし、第２の領域をベースとし、第４の領域をコレクタとするラテラルバイポーラトランジスタが形成される。このトランジスタは、第２の領域と第３の領域が同一の導電型不純物を含む領域であり、第３の領域と第４の領域とが電気的に接続されていることから、ベース・コレクタ間電圧＝０となり、常に飽和領域で動作する。このトランジスタの電流増幅率ｈＦＥが１以上の場合、コレクタ電流が流れる。これはすなわち第１の領域と第４の領域の間で電流が流れることであり、第４の領域は第３の領域と電気的に接続されているから、この電流はダイオードの順バイアス電流に加算される。さらに、第４の領域は第３の領域を取り囲むように環状に形成している。この構造により、ラテラルバイポーラトランジスタの実効的なコレクタ面積が増大し、コレクタ電流も増大する。従って、本構成によれば、ダイオードの内部にラテラルバイポーラトランジスタを形成し、これがオンしてダイオードのアノード・カソード間電流は増加させるため、相対的に基板への漏れ電流は低減することができる。したがって、優れた特性のダイオードを形成することができる。
また、ダイオードと共にバイポーラトランジスタを有する半導体装置において、バイポーラトランジスタのベース領域はダイオードの第２の領域と同一の不純物濃度及び不純物深さを有するので、同時に第２導電型不純物をドープすることができる。このため、製造に際して第２の領域を形成するための工程を別途設ける必要はなく、バイポーラトランジスタのベース領域を形成する工程を用いることができる。つまり、ダイオードにおいては上記作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００５７】
請求項２では、請求項１において、第２の領域と第４の領域のオーバーラップ距離は０．３μｍ以上で１．５μｍ以下であることが好ましい。
請求項３では、請求項１または２において、第１の領域の内部で第２の領域から所定の距離だけ離れた位置に高濃度の第１導電型不純物からなる第５の領域を形成したので良好に動作する。
【００５８】
請求項４では、ダイオードと共にバイポーラトランジスタを有する半導体装置において、バイポーラトランジスタのエミッタ領域はダイオードの第４の領域と同一の不純物濃度及び不純物深さを有するので、同時に第１導電型不純物をドープすることができる。このため、製造に際して第４の領域を形成するための工程を別途設ける必要はなく、バイポーラトランジスタのエミッタ領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００５９】
請求項５では、ダイオードと共にバイポーラトランジスタを有する半導体装置において、バイポーラトランジスタのエミッタ領域はダイオードの第５の領域と同一の不純物濃度及び不純物深さを有するので、同時に第１導電型不純物をドープすることができる。このため、製造に際して第５の領域を形成するための工程を別途設ける必要はなく、バイポーラトランジスタのエミッタ領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００６０】
請求項６では、ベース領域の内部でエミッタ領域から所定の距離だけ離れた位置に高濃度の第２導電型不純物からなるベースコンタクト領域を形成したので良好に動作する。また、ダイオードと共にバイポーラトランジスタを有する半導体装置において、バイポーラトランジスタのベースコンタクト領域はダイオードの第３の領域と同一の不純物濃度及び不純物深さを有するので、同時に第２導電型不純物をドープすることができる。このため、製造に際して第３の領域を形成するための工程を別途設ける必要はなく、バイポーラトランジスタのベースコンタクト領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００６１】
請求項７では、ダイオードと共にＤＭＯＳＦＥＴを有する半導体装置において、ＤＭＯＳＦＥＴのボディ領域はダイオードの第２の領域と同一の不純物濃度及び不純物深さを有するので、同時に第２導電型不純物をドープすることができる。このため、製造に際して第２の領域を形成するための工程を別途設ける必要はなく、ＤＭＯＳＦＥＴのボディ領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００６２】
請求項８では、請求項７において、第２の領域と第４の領域のオーバーラップ距離は０．３μｍ以上で１．５μｍ以下であることが好ましい。
【００６３】
請求項９では、請求項７または８において、第１の領域の内部で第２の領域から所定の距離だけ離れた位置に高濃度の第１導電型不純物からなる第５の領域を形成したので良好に動作する。
【００６４】
請求項１０では、ダイオードと共にＤＭＯＳＦＥＴを有する半導体装置において、ソース及びドレインコンタクト領域は第４の領域と同一の不純物濃度及び不純物深さを有するので、同時に第１導電型不純物をドープすることができる。このため、製造に際して第４の領域を形成するための工程を別途設ける必要はなく、ＤＭＯＳＦＥＴのソース、ドレインコンタクト領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００６５】
請求項１１では、製造に際して第５の領域を形成するための工程を別途設ける必要はなく、ＤＭＯＳＦＥＴのソース、ドレインコンタクト領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００６６】
請求項１２では、ボディ領域内でソース領域から所定の距離だけ離れた位置に高濃度の第２導電型不純物からなるボディコンタクト領域を形成したので良好に動作する。また、ダイオードと共にＤＭＯＳＦＥＴを有する半導体装置において、ボディコンタクト領域は第３の領域と同一の不純物濃度及び不純物深さを有するので、同時に第２導電型不純物をドープすることができる。このため、製造に際して第３の領域を形成するための工程を別途設ける必要はなく、ＤＭＯＳＦＥＴのボディコンタクト領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００６７】
請求項１４では、請求項１３において、第４の領域を形成する工程で第２の領域と第４の領域のオーバーラップ距離は０．３μｍ以上で１．５μｍ以下であることが好ましい。
請求項１５では、バイポーラトランジスタのエミッタ領域の形成を、ダイオードの第４の領域の形成と同時に行うので、バイポーラトランジスタを形成する際に必然的に必要となるエミッタ領域の形成工程においてダイオードの第４の領域を形成できる。このため、ダイオードの第４の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【００６８】
請求項１６では、第１の領域の内部で第２の領域から所定の距離だけ離れた位置に高濃度の第１導電型不純物をドープして第５の領域を形成するので良好に動作する。また、バイポーラトランジスタのエミッタ領域の形成を、ダイオードの第５の領域の形成と同時に行うので、バイポーラトランジスタを形成する際に必然的に必要となるエミッタ領域の形成工程においてダイオードの第５の領域を形成できる。このため、ダイオードの第５の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【００６９】
請求項１７では、バイポーラトランジスタのベース領域内でエミッタ領域から所定の距離だけ離れた位置に高濃度の第２導電型不純物をドープしてベースコンタクト領域を形成するので良好に動作する。また、ベースコンタクト領域の形成を、ダイオードの第３の領域の形成と同時に行うので、バイポーラトランジスタを形成する際のベースコンタクト領域の形成工程においてダイオードの第３の領域を形成できる。このため、ダイオードの第３の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【００７０】
この発明の請求項１８記載の半導体装置の製造方法によれば、ＤＭＯＳＦＥＴのボディ領域とダイオードの第２の領域を同時に形成するので、ＤＭＯＳＦＥＴを形成する際に必然的に必要となるボディ領域の形成工程においてダイオードの第２の領域を形成できる。このため、ダイオードの第２の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。従って、ダイオードにおいては請求項１１と同じ作用が得られ、基板への漏れ電流は低減されると共に、半導体装置の製造コストを低減することができる。
【００７１】
請求項１９では、請求項１８において、第４の領域を形成する工程で第２の領域と第４の領域のオーバーラップ距離は０．３μｍ以上で１．５μｍ以下であることが好ましい。
請求項２０では、ＤＭＯＳＦＥＴのソース領域及びドレインコンタクト領域と、ダイオードの第４の領域を同時に形成するので、ＤＭＯＳＦＥＴを形成する際のソース領域及びドレインコンタクト領域の形成工程においてダイオードの第４の領域を形成できる。このため、ダイオードの第４の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【００７２】
請求項２１では、第１の領域の内部で第２の領域から所定の距離だけ離れた位置に高濃度の第１導電型不純物をドープして第５の領域を形成するので良好に動作する。また、ＤＭＯＳＦＥＴのソース領域及びドレインコンタクトと、ダイオードの第５の領域を同時に形成するので、ＤＭＯＳＦＥＴを形成する際のソース領域及びドレインコンタクト領域の形成工程においてダイオードの第５の領域を形成できる。このため、ダイオードの第５の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【００７３】
請求項２２では、ＤＭＯＳＦＥＴのボディ領域内でソース領域から所定の距離だけ離れた位置に、高濃度の第２導電型不純物をドープしてボディコンタクト領域を形成するので良好に動作する。また、ボディコンタクト領域とダイオードの第３の領域を同時に形成するので、ＤＭＯＳＦＥＴを形成する際のボディコンタクト領域の形成工程においてダイオードの第３の領域を形成できる。このため、ダイオードの第３の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態の半導体装置の断面図である。
【図２】この発明の第１の実施の形態の半導体装置の製造工程断面図である。
【図３】図２の次の工程の半導体装置の製造工程断面図である。
【図４】図３の次の工程の半導体装置の製造工程断面図である。
【図５】図４の次の工程の半導体装置の製造工程断面図である。
【図６】図５の次の工程の半導体装置の製造工程断面図である。
【図７】この発明の第２の実施の形態の半導体装置の製造工程断面図である。
【図８】図７の次の工程の半導体装置の製造工程断面図である。
【図９】図８の次の工程の半導体装置の製造工程断面図である。
【図１０】図９の次の工程の半導体装置の製造工程断面図である。
【図１１】図１０の次の工程の半導体装置の製造工程断面図である。
【図１２】図１１の次の工程の半導体装置の製造工程断面図である。
【図１３】この発明の第２の実施の形態の半導体装置の断面図である。
【図１４】従来の半導体装置の製造工程断面図である。
【図１５】図１４の次の工程の製造工程断面図である。
【図１６】図１５の次の工程の製造工程断面図である。
【図１７】図１６の次の工程で従来の半導体装置の断面図である。
【符号の説明】
１００ Ｐ型半導体基板
１０１ ダイオードの第１の領域
１０２ バイポーラトランジスタのコレクタ領域
１０３ レジストマスク
１０４ ダイオードの第２の領域
１０５ バイポーラのベース領域
１０６ レジストマスク
１０７ ダイオードの第４の領域
１０８ ダイオードの第５の領域
１０９ バイポーラのエミッタ領域
１１０ バイポーラのコレクタコンタクト領域
１１１ レジストマスク
１１２ ダイオードの第３の領域
１１３ バイポーラのベースコンタクト領域
１１４ ＮＳＧ膜
１１５ レジストマスク
１１６ コンタクト窓
１１７ レジストマスク
１１８ Ａｌ配線
２００ Ｐ型半導体基板
２０１ ダイオードの第１の領域
２０２ ＤＭＯＳＦＥＴのドレイン領域
２０３ ゲート酸化膜
２０４ 多結晶シリコン
２０５ レジストマスク
２０６ 絶縁ゲート電極
２０７ レジストマスク
２０８ ダイオードの第２の領域
２０９ ＤＭＯＳＦＥＴのボディ領域
２１０ レジストマスク
２１１ ダイオードの第４の領域
２１２ ダイオードの第５の領域
２１３ ＤＭＯＳＦＥＴのソース領域
２１４ ＤＭＯＳＦＥＴのドレインコンタクト領域
２１５ レジストマスク
２１６ ダイオードの第３の領域
２１７ ＤＭＯＳＦＥＴのボディコンタクト領域
２１８ ＮＳＧ膜
２１９ レジストマスク
２２０ コンタクト窓
２２１ レジストマスク
２２２ Ａｌ配線
【発明の属する技術分野】
この発明は、半導体基板上にダイオードを搭載した半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の消費電力の低減という要求に伴い、基板への漏れ電流の少ないダイオードが求められている。
以下、従来のダイオードの製造方法について、図面を参照しながら説明する。まず、図１４に示すように、ｐ型の半導体基板３００の表面上に低濃度のｎ型不純物をドープし、カソード領域３０１を形成する。次に、図１５に示すようにカソード領域３０１の内にｐ型不純物をドープしてアノード領域３０２を形成する。次に、図１６に示すようにアノード領域３０２の内に高濃度のｐ型不純物をドープしてアノードコンタクト領域３０３を形成し、カソード領域３０１の内でアノード領域３０２とは所定の距離だけ離れた位置に、高濃度のｎ型不純物をドープしてカソードコンタクト領域３０４を形成する。
【０００３】
以上で拡散層の形成が終了し、この後、図１７に示すように絶縁膜３０５を形成し、各拡散層の上の絶縁膜の一部を開口し、開口したコンタクト窓に金属電極３０６を形成すれば素子が完成する。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の従来のダイオードを搭載した半導体装置及びその製造方法においては、基板への漏れ電流が大きいという問題点を有していた。
すなわち、アノード領域３０２をエミッタとし、カソード領域３０１をベースとし、ｐ型の半導体基板３００をコレクタとする寄生のサブストレートＰＮＰトランジスタが形成されてしまい、ｐ型の半導体基板３００に接地電位を与え、本来のダイオードに順方向のバイアスを印加したときに、このサブストレートＰＮＰトランジスタが導通し、本来アノードからカソードへ流れるべき電流の一部がｐ型の半導体基板３００に流れるという欠点があった。この漏れ電流は、接地電位を与えているｐ型の半導体基板３００の電位を局所的に不安定にさせ、半導体装置の消費電力を増大させてしまうという問題点を有していた。
【０００５】
したがって、この発明の目的は、上記従来の問題点を解決するもので、半導体基板上にダイオードを搭載した構成において、基板への漏れ電流の少ない優れた半導体装置及びその製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、この発明の請求項１記載の半導体装置は、ダイオードとバイポーラトランジスタとを有する半導体装置であって、半導体基板のダイオード形成領域に形成された第１導電型不純物からなる第１の領域と、この第１の領域の内部に形成された第２導電型不純物からなる第２の領域と、この第２の領域の内部に形成された高濃度の第２導電型不純物からなる第３の領域と、この第３の領域を取り囲むように第２の領域の内部に形成された高濃度の第１導電型不純物からなる第４の領域とを備え、第４の領域は環状になるように形成され、第３の領域と第４の領域は電気的に同電位にし、半導体基板のバイポーラトランジスタ形成領域に形成された第１導電型不純物からなるコレクタ領域と、このコレクタ領域の内部に形成された第２導電型不純物からなるベース領域と、このベース領域の内部に形成された高濃度の第１導電型不純物からなるエミッタ領域とを備え、ベース領域は第２の領域と同一の不純物濃度及び不純物深さを有することを特徴とする。
【０００７】
このように、第３の領域を取り囲むように第２の領域の内部に高濃度の第１導電型不純物からなる第４の領域を形成し、第３の領域と第４の領域は電気的に同電位にしたので、第１の領域をエミッタとし、第２の領域をベースとし、第４の領域をコレクタとするラテラルバイポーラトランジスタが形成される。このトランジスタは、第２の領域と第３の領域が同一の導電型不純物を含む領域であり、第３の領域と第４の領域とが電気的に接続されていることから、ベース・コレクタ間電圧＝０となり、常に飽和領域で動作する。このトランジスタの電流増幅率ｈＦＥが１以上の場合、コレクタ電流が流れる。これはすなわち第１の領域と第４の領域の間で電流が流れることであり、第４の領域は第３の領域と電気的に接続されているから、この電流はダイオードの順バイアス電流に加算される。さらに、第４の領域は第３の領域を取り囲むように環状に形成している。この構造により、ラテラルバイポーラトランジスタの実効的なコレクタ面積が増大し、コレクタ電流も増大する。従って、本構成によれば、ダイオードのアノード・カソード間電流は増加し、相対的に基板への漏れ電流は低減される。また、第４の領域が第３の領域の全周を取り囲んだことでコレクタ面積が最大となり、コレクタ電流も最大となる。
また、ダイオードと共にバイポーラトランジスタを有する半導体装置において、バイポーラトランジスタのベース領域はダイオードの第２の領域と同一の不純物濃度及び不純物深さを有するので、同時に第２導電型不純物をドープすることができる。このため、製造に際して第２の領域を形成するための工程を別途設ける必要はなく、バイポーラトランジスタのベース領域を形成する工程を用いることができる。つまり、ダイオードにおいては上記作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【０００８】
請求項２記載の半導体装置は、請求項１において、第２の領域と第４の領域のオーバーラップ距離は０．３μｍ以上で１．５μｍ以下である。
【０００９】
請求項３記載の半導体装置は、請求項１または２において、第１の領域の内部で第２の領域から所定の距離だけ離れた位置に形成された高濃度の第１導電型不純物からなる第５の領域を備えた。このように、第１の領域の内部で第２の領域から所定の距離だけ離れた位置に高濃度の第１導電型不純物からなる第５の領域を形成したので良好に動作する。
【００１１】
請求項４記載の半導体装置は、請求項３において、エミッタ領域は第４の領域と同一の不純物濃度及び不純物深さを有する。このように、ダイオードと共にバイポーラトランジスタを有する半導体装置において、バイポーラトランジスタのエミッタ領域はダイオードの第４の領域と同一の不純物濃度及び不純物深さを有するので、同時に第１導電型不純物をドープすることができる。このため、製造に際して第４の領域を形成するための工程を別途設ける必要はなく、バイポーラトランジスタのエミッタ領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００１２】
請求項５記載の半導体装置は、請求項３または４において、エミッタ領域は第５の領域と同一の不純物濃度及び不純物深さを有する。このように、ダイオードと共にバイポーラトランジスタを有する半導体装置において、バイポーラトランジスタのエミッタ領域はダイオードの第５の領域と同一の不純物濃度及び不純物深さを有するので、同時に第１導電型不純物をドープすることができる。このため、製造に際して第５の領域を形成するための工程を別途設ける必要はなく、バイポーラトランジスタのエミッタ領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００１３】
請求項６記載の半導体装置は、請求項３，４または５において、ベース領域の内部でエミッタ領域から所定の距離だけ離れた位置に形成された高濃度の第２導電型不純物からなるベースコンタクト領域を備え、ベースコンタクト領域は第３の領域と同一の不純物濃度及び不純物深さを有する。このように、ベース領域の内部でエミッタ領域から所定の距離だけ離れた位置に高濃度の第２導電型不純物からなるベースコンタクト領域を形成したので良好に動作する。また、ダイオードと共にバイポーラトランジスタを有する半導体装置において、バイポーラトランジスタのベースコンタクト領域はダイオードの第３の領域と同一の不純物濃度及び不純物深さを有するので、同時に第２導電型不純物をドープすることができる。このため、製造に際して第３の領域を形成するための工程を別途設ける必要はなく、バイポーラトランジスタのベースコンタクト領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００１４】
請求項７記載の半導体装置は、ダイオードとＤＭＯＳＦＥＴとを有する半導体装置であって、半導体基板のダイオード形成領域に形成された第１導電型不純物からなる第１の領域と、この第１の領域の内部に形成された第２導電型不純物からなる第２の領域と、この第２の領域の内部に形成された高濃度の第２導電型不純物からなる第３の領域と、この第３の領域を取り囲むように第２の領域の内部に形成された高濃度の第１導電型不純物からなる第４の領域とを備え、第４の領域は環状になるように形成され、第３の領域と第４の領域は電気的に同電位にし、半導体基板のＤＭＯＳＦＥＴ形成領域に形成された第１導電型不純物からなるドレイン領域と、このドレイン領域上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、ドレイン領域の内部に形成されゲート電極の下方領域の一部にまで達するしきい値制御レベルの第２導電型不純物からなるボディ領域と、このボディ領域内でゲート電極の一方の下部側方に形成された高濃度の第１導電型不純物からなるソース領域と、ドレイン領域内でゲート電極の他方の下部側方に位置しかつゲート電極とは離れた領域に形成された高濃度の第１導電型不純物からなるドレインコンタクト領域とを備え、ボディ領域は第２の領域と同一の不純物濃度及び不純物深さを有することを特徴とする。
【００１５】
このように、ダイオードと共にＤＭＯＳＦＥＴを有する半導体装置において、ＤＭＯＳＦＥＴのボディ領域はダイオードの第２の領域と同一の不純物濃度及び不純物深さを有するので、同時に第２導電型不純物をドープすることができる。このため、製造に際して第２の領域を形成するための工程を別途設ける必要はなく、ＤＭＯＳＦＥＴのボディ領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００１６】
請求項８記載の半導体装置は、請求項７において、第２の領域と第４の領域のオーバーラップ距離は０．３μｍ以上で１．５μｍ以下である。
【００１７】
請求項９記載の半導体装置は、請求項７または８において、第１の領域の内部で第２の領域から所定の距離だけ離れた位置に形成された高濃度の第１導電型不純物からなる第５の領域を備えた。
【００１８】
請求項１０記載の半導体装置は、請求項９において、ソース及びドレインコンタクト領域は第４の領域と同一の不純物濃度及び不純物深さを有する。このように、ダイオードと共にＤＭＯＳＦＥＴを有する半導体装置において、ソース及びドレインコンタクト領域は第４の領域と同一の不純物濃度及び不純物深さを有するので、同時に第１導電型不純物をドープすることができる。このため、製造に際して第４の領域を形成するための工程を別途設ける必要はなく、ＤＭＯＳＦＥＴのソース、ドレインコンタクト領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００１９】
請求項１１記載の半導体装置は、請求項９または１０において、ソース及びドレインコンタクト領域は第５の領域と同一の不純物濃度及び不純物深さを有する。このように、ダイオードと共にＤＭＯＳＦＥＴを有する半導体装置において、ＤＭＯＳＦＥＴのソース及びドレインコンタクト領域はダイオードの第５の領域と同一の不純物濃度及び不純物深さを有するので、同時に第１導電型不純物をドープすることができる。このため、製造に際して第５の領域を形成するための工程を別途設ける必要はなく、ＤＭＯＳＦＥＴのソース、ドレインコンタクト領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００２１】
請求項１２記載の半導体装置は、請求項８，９または１０において、ボディ領域内でソース領域から所定の距離だけ離れた位置に形成された高濃度の第２導電型不純物からなるボディコンタクト領域を備え、ボディコンタクト領域は第３の領域と同一の不純物濃度及び不純物深さを有する。このように、ボディ領域内でソース領域から所定の距離だけ離れた位置に高濃度の第２導電型不純物からなるボディコンタクト領域を形成したので良好に動作する。また、ダイオードと共にＤＭＯＳＦＥＴを有する半導体装置において、ボディコンタクト領域は第３の領域と同一の不純物濃度及び不純物深さを有するので、同時に第２導電型不純物をドープすることができる。このため、製造に際して第３の領域を形成するための工程を別途設ける必要はなく、ＤＭＯＳＦＥＴのボディコンタクト領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００２２】
請求項１３記載の半導体装置の製造方法は、半導体基板上のダイオード形成領域に低濃度の第１導電型不純物をドープして第１の領域を形成し、半導体基板上のバイポーラトランジスタ形成領域に低濃度の第１導電型不純物をドープしてコレクタ領域を形成する工程と、第１の領域の内部とコレクタ領域の内部に第２導電型不純物をドープしてダイオードの第２の領域とバイポーラトランジスタのベース領域を同時に形成する工程と、第２の領域の内部に高濃度の第２導電型不純物をドープして第３の領域を形成する工程と、第２の領域の内部で第３の領域を取り囲む領域に高濃度の第１導電型不純物をドープして第４の領域を形成する工程と、ベース領域の内部に高濃度の第１導電型不純物をドープしてエミッタ領域を形成する工程と、第３の領域と第４の領域とを電気的に接続する工程とを含み、第４の領域を形成する工程で前記第４の領域を環状になるように形成することを特徴とする。
【００２３】
このように、第１の領域の内部とコレクタ領域の内部に第２導電型不純物をドープしてダイオードの第２の領域とバイポーラトランジスタのベース領域を同時に形成するので、バイポーラトランジスタを形成する際に必然的に必要となるベース領域の形成工程においてダイオードの第２の領域を形成できる。このため、ダイオードの第２の領域を形成する工程を別途設ける必要はなく、工程数を低減することができる。従って、ダイオードにおいては請求項１１と同じ作用が得られ、基板への漏れ電流は低減されると共に、半導体装置の製造コストを低減することができる。
【００２４】
請求項１４記載の半導体装置の製造方法は、請求項１３において、第４の領域を形成する工程で第２の領域と第４の領域のオーバーラップ距離は０．３μｍ以上で１．５μｍ以下である。
【００２５】
請求項１５記載の半導体装置の製造方法は、請求項１３または１４において、バイポーラトランジスタのエミッタ領域とダイオードの第４の領域を同時に形成する。このように、バイポーラトランジスタのエミッタ領域の形成を、ダイオードの第４の領域の形成と同時に行うので、バイポーラトランジスタを形成する際に必然的に必要となるエミッタ領域の形成工程においてダイオードの第４の領域を形成できる。このため、ダイオードの第４の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【００２６】
請求項１６記載の半導体装置の製造方法は、請求項１４または１５において、第１の領域の内部で第２の領域から所定の距離だけ離れた位置に高濃度の第１導電型不純物をドープして第５の領域を形成する工程を含み、バイポーラトランジスタのエミッタ領域とダイオードの第５の領域を同時に形成する。このように、第１の領域の内部で第２の領域から所定の距離だけ離れた位置に高濃度の第１導電型不純物をドープして第５の領域を形成するので良好に動作する。また、バイポーラトランジスタのエミッタ領域の形成を、ダイオードの第５の領域の形成と同時に行うので、バイポーラトランジスタを形成する際に必然的に必要となるエミッタ領域の形成工程においてダイオードの第５の領域を形成できる。このため、ダイオードの第５の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【００２７】
請求項１７記載の半導体装置の製造方法は、請求項１３，１４，１５または１６において、バイポーラトランジスタのベース領域内でエミッタ領域から所定の距離だけ離れた位置に高濃度の第２導電型不純物をドープしてベースコンタクト領域を形成する工程を含み、ベースコンタクト領域とダイオードの第３の領域を同時に形成する。このように、バイポーラトランジスタのベース領域内でエミッタ領域から所定の距離だけ離れた位置に高濃度の第２導電型不純物をドープしてベースコンタクト領域を形成するので良好に動作する。また、ベースコンタクト領域の形成を、ダイオードの第３の領域の形成と同時に行うので、バイポーラトランジスタを形成する際のベースコンタクト領域の形成工程においてダイオードの第３の領域を形成できる。このため、ダイオードの第３の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【００２８】
請求項１８記載の半導体装置の製造方法は、半導体基板上のダイオード形成領域に低濃度の第１導電型不純物をドープして第１の領域を形成し、半導体基板上のＤＭＯＳＦＥＴ形成領域に低濃度の第１導電型の不純物をドープしてドレイン領域を形成する工程と、ドレイン領域の上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、ゲート電極の下方領域の一部にまで達するようにしきい値制御レベルの第２導電型不純物をドープしてボディ領域を形成する工程と、このボディ領域内でゲート電極の一方の下部側方に高濃度の第１導電型不純物をドープしてソース領域を形成する工程と、ドレイン領域内でゲート電極の他方の下部側方でかつゲート電極とは離れた領域に高濃度の第１導電型不純物をドープしてドレインコンタクト領域を形成する工程と、第１の領域の内部に第２導電型不純物をドープしてダイオードの第２の領域を形成する工程と、第２の領域の内部に高濃度の第２導電型不純物をドープして第３の領域を形成する工程と、第２の領域の内部で第３の領域を取り囲む領域に高濃度の第１導電型不純物をドープして第４の領域を形成する工程と、第３の領域と第４の領域とを電気的に接続する工程とを含み、ＤＭＯＳＦＥＴのボディ領域とダイオードの第２の領域を同時に形成し、第４の領域を形成する工程で第４の領域を環状になるように形成することを特徴とする。
【００２９】
このように、ＤＭＯＳＦＥＴのボディ領域とダイオードの第２の領域を同時に形成するので、ＤＭＯＳＦＥＴを形成する際に必然的に必要となるボディ領域の形成工程においてダイオードの第２の領域を形成できる。このため、ダイオードの第２の領域を形成する工程を別途設ける必要はなく、工程数を低減することができる。従って、ダイオードにおいては請求項１１と同じ作用が得られ、基板への漏れ電流は低減されると共に、半導体装置の製造コストを低減することができる。
【００３０】
請求項１９記載の半導体装置の製造方法は、請求項１８において、第４の領域を形成する工程で第２の領域と第４の領域のオーバーラップ距離は０．３μｍ以上で１．５μｍ以下である。
【００３１】
請求項２０記載の半導体装置の製造方法は、請求項１８または１９において、ＤＭＯＳＦＥＴのソース領域及びドレインコンタクト領域と、ダイオードの第４の領域を同時に形成する。このように、ＤＭＯＳＦＥＴのソース領域及びドレインコンタクト領域と、ダイオードの第４の領域を同時に形成するので、ＤＭＯＳＦＥＴを形成する際のソース領域及びドレインコンタクト領域の形成工程においてダイオードの第４の領域を形成できる。このため、ダイオードの第４の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【００３２】
請求項２１記載の半導体装置の製造方法は、請求項１９または２０において、第１の領域の内部で第２の領域から所定の距離だけ離れた位置に高濃度の第１導電型不純物をドープして第５の領域を形成する工程を含み、ＤＭＯＳＦＥＴのソース領域及びドレインコンタクト領域と、ダイオードの第５の領域を同時に形成する。このように、第１の領域の内部で第２の領域から所定の距離だけ離れた位置に高濃度の第１導電型不純物をドープして第５の領域を形成するので良好に動作する。また、ＤＭＯＳＦＥＴのソース領域及びドレインコンタクトと、ダイオードの第５の領域を同時に形成するので、ＤＭＯＳＦＥＴを形成する際のソース領域及びドレインコンタクト領域の形成工程においてダイオードの第５の領域を形成できる。このため、ダイオードの第５の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【００３３】
請求項２２記載の半導体装置の製造方法は、請求項１８，１９，２０または２１において、ＤＭＯＳＦＥＴのボディ領域内でソース領域から所定の距離だけ離れた位置に、高濃度の第２導電型不純物をドープしてボディコンタクト領域を形成する工程を含み、ボディコンタクト領域とダイオードの第３の領域を同時に形成する。このように、ＤＭＯＳＦＥＴのボディ領域内でソース領域から所定の距離だけ離れた位置に、高濃度の第２導電型不純物をドープしてボディコンタクト領域を形成するので良好に動作する。また、ボディコンタクト領域とダイオードの第３の領域を同時に形成するので、ＤＭＯＳＦＥＴを形成する際のボディコンタクト領域の形成工程においてダイオードの第３の領域を形成できる。このため、ダイオードの第３の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【００３４】
【発明の実施の形態】
この発明の第１の実施の形態を図１〜図６に基づいて説明する。
図１はこの発明の第１の実施の形態の半導体装置の断面図である。図１に示すように、この半導体装置は、ダイオードとバイポーラトランジスタが半導体基板に設けてある。ダイオード形成領域では、第１導電型不純物からなる第１の領域１０１と、この第１の領域１０１の内部に形成された第２導電型不純物からなる第２の領域１０４と、この第２の領域１０４の内部に形成された高濃度の第２導電型不純物からなる第３の領域１１２と、この第３の領域１１２を取り囲むように第２の領域１０４の内部に形成された高濃度の第１導電型不純物からなる第４の領域１０７と、第１の領域１０１の内部で第２の領域１０４から所定の距離だけ離れた位置に形成された高濃度の第１導電型不純物からなる第５の領域１０８とを備えている。第３の領域１１２と第４の領域１０７はＡｌ配線１１８により電気的に同電位にしてある。
【００３５】
また、バイポーラトランジスタ形成領域では、第１導電型不純物からなるコレクタ領域１０２と、このコレクタ領域１０２の内部に形成された第２導電型不純物からなるベース領域１０５と、このベース領域１０５の内部に形成された高濃度の第１導電型不純物からなるエミッタ領域１０９と、ベース領域の内部でエミッタ領域１０９から所定の距離だけ離れた位置に形成された高濃度の第２導電型不純物からなるベースコンタクト領域１１３と、コレクタ領域１０２の内部でベース領域１０５から所定の距離だけ離れた位置に形成された高濃度の第１導電型不純物からなるコレクタコンタクト領域１１０とを備えている。また、ベース領域１０５は第２の領域１０４と同一の不純物濃度及び不純物深さを有し、エミッタ領域１０９は第４の領域１０７及び第５の領域１０８と同一の不純物濃度及び不純物深さを有し、ベースコンタクト領域１１３は第３の領域１１２と同一の不純物濃度及び不純物深さを有する。
【００３６】
次にこの半導体装置の製造方法について説明する。図２〜図６はこの発明の第１の実施の形態の半導体装置の製造工程を示す断面図である。図２に示すように、比抵抗が例えば１０〜２０Ω・ｃｍの（１００）面を主面とするシリコン単結晶からなるＰ型半導体基板１００に例えばレジストマスク（図示せず）を形成し、これを用いて、Ｐ型半導体基板１００のダイオード形成領域及びバイポーラトランジスタ形成領域に、例えば燐イオンを注入エネルギーが１００ｋｅＶ，ドーズ量が２×１０12ｃｍ-2程度の条件で注入し、熱処理を行う。これにより、ダイオードの第１の領域１０１、バイポーラトランジスタのコレクタ領域１０２を形成する。
【００３７】
次に、図３に示すように、例えばレジスト膜１０３をマスクとして用い、ダイオード形成領域の第１の領域１０１の内部と、バイポーラトランジスタ形成領域のコレクタ領域１０２の内部のベース形成領域に例えばボロンイオンを注入エネルギーが３０ｋｅＶ，ドーズ量が１．５×１０13ｃｍ-2程度の条件で注入し、熱処理を行う。これにより、ダイオードの第２の領域１０４とバイポーラトランジスタのベース領域１０５を形成する。
【００３８】
次に、図４に示すように、例えばレジスト膜１０６をマスクとして用い、ダイオード形成領域の第２の領域１０４の内部と、第１の領域１０１の内部であって、第２の領域１０４とは離れた領域と、バイポーラトランジスタ形成領域のベース領域１０５の内部と、コレクタ領域１０２の内部であって、ベース領域１０５とは離れた領域とに例えばひ素イオンを注入エネルギーが４０ｋｅＶ，ドーズ量が１×１０16ｃｍ-2程度の条件で注入し、熱処理を行う。これにより、ダイオードの第４の領域１０７及び第５の領域１０８及びバイポーラトランジスタのエミッタ領域１０９及びコレクタコンタクト領域１１０を形成する。
【００３９】
ここで、ダイオードの第４の領域１０７は第２の領域１０４の内部であって、それらのオーバーラップ距離Ｌは０．５μｍ程度になるようにし、かつ第４の領域１０７は半導体基板１００上面から見た際に環状になるように形成する。
次に、図５に示すように、例えばレジスト膜１１１をマスクとして用い、ダイオード形成領域の第２の領域１０４の内部であって、かつ第４の領域１０７に取り囲まれる領域と、バイポーラトランジスタ形成領域のベース領域１０５の内部であって、エミッタ領域１０９とは離れた領域とに例えばＢＦ2 イオンを注入エネルギーが４０ｋｅＶ，ドーズ量が３×１０15ｃｍ-2程度の条件で注入し、熱処理を行う。これにより、ダイオードの第３の領域１１２とバイポーラトランジスタのベースコンタクト領域１１３を形成する。
【００４０】
次に、図６に示すように、層間絶縁膜として例えばＣＶＤ法を用いてＮＳＧ膜１１４を８００ｎｍ程度形成し、さらに、例えばレジスト膜１１５をマスクとして、ＮＳＧ膜１１４をエッチングし、コンタクト窓１１６を形成する。
最後に、図１に示すように、例えば金属配線として、例えばスパッタリング法によりＡｌ膜を形成し、その後、例えばレジスト膜１１７をマスクとしてＡｌ膜をエッチングして、Ａｌ配線１１８を形成すればこの半導体装置が完成する。ここで、ダイオードの第４の領域１０７と第３の領域１１２は電気的に接続される。
【００４１】
以上のように、この実施の形態によれば、ダイオード形成領域において、第２の領域１０４をアノードとし、第１の領域１０１をカソードとするダイオードが形成されると共に、第１の領域１０１をエミッタとし、第２の領域１０４をベースとし、第４の領域１０７をコレクタとするラテラルバイポーラトランジスタが形成される。このラテラルバイポーラトランジスタは、第２の領域１０４と第３の領域１１２が同一の導電型不純物を含む領域であり、第３の領域１１２と第４の領域１０７とが電気的に接続されていることから、ベース・コレクタ間電圧＝０となり、常に飽和領域で動作する。このトランジスタはダイオードに順バイアスを印加したした場合にオンし、コレクタ電流が流れる。これはすなわち第１の領域１０１と第４の領域１０７の間で電流が流れることであり、第４の領域１０７は第３の領域１１２と電気的に接続されているから、この電流はダイオードの順バイアス電流に加算される。従って、この実施の形態によれば、ダイオードのアノード・カソード間電流は増加し、相対的に基板への漏れ電流は低減される。
【００４２】
さらに、ラテラルバイポーラトランジスタのベース幅は第２の領域１０４と第４の領域１０７のオーバーラップ距離Ｌであり、電流増幅率ｈＦＥはベース幅で規定されるため、この距離が短いほど基板への漏れ電流が低減される。一方、Ｌが短い場合、第１の領域１０１と第４の領域１０７の間の降伏電圧が低下する。これはダイオードの降伏電圧が低下することを意味している。従って、この距離Ｌは０．３μｍ以上で、１．５μｍ以下であることが好ましい。この実施の形態ではＬは約０．５μｍ程度とした。
【００４３】
また、第３の領域１１２と第４の領域１０７とは電気的に接続することから、両方の領域は接するように形成することが好ましい。この場合、ダイオードのセル面積が小さくなるというさらなる効果を有する。
さらに、この実施の形態によれば、第４の領域１０７は第３の領域１１２を取り囲むように形成している。これにより、ラテラルバイポーラトランジスタのコレクタとしての面積が増大し、コレクタ電流も増大する。従って、この実施の形態によれば、ダイオードのアノード・カソード間電流は増加し、相対的に基板への漏れ電流は低減される。なお、第４の領域１０７が第３の領域１１２の全周の一部を囲まない構成にしてもよいが、全周を取り囲んだ場合コレクタ面積が最大となり、コレクタ電流も最大となる。
【００４４】
さらに、ダイオードを形成する際に、バイポーラトランジスタを形成するための工程のみを使用している。従って、ダイオードを形成するための工程を追加する必要はなく、半導体装置の製造コストを低減することができる。しかも、バイポーラトランジスタの特性に影響を与えることはない。
この発明の第２の実施の形態を図７〜図１３に基づいて説明する。図１３は
この発明の第２の実施の形態の半導体装置の断面図である。図１３に示すように、この半導体装置は、ダイオードとＤＭＯＳＦＥＴが半導体基板に設けてある。ダイオード形成領域は、第１の実施の形態と同様であり、第１の領域２０１、第２の領域２０８、第３の領域２１６、第４の領域２１１、第５の領域２１２およびＡｌ配線２２２を備えている。
【００４５】
ＤＭＯＳＦＥＴ形成領域では、第１導電型不純物からなるドレイン領域２０２と、このドレイン領域２０２上に形成されたゲート酸化膜（ゲート絶縁膜）２０３と、このゲート酸化膜２０３上に形成された多結晶シリコン（ゲート電極）２０４とを備えている。ゲート酸化膜２０３と多結晶シリコン２０４から絶縁ゲート電極２０６が形成される。また、半導体基板２００の表面付近の領域でドレイン領域２０２の内部に形成され絶縁ゲート電極２０６の下方領域の一部にまで達するしきい値制御レベルの第２導電型不純物からなるボディ領域２０９と、このボディ領域２０９内で絶縁ゲート電極２０６の一方の下部側部に形成された高濃度の第１導電型不純物からなるソース領域２１３と、ドレイン領域２０２内で絶縁ゲート電極２０６の他方の下部側方に位置しかつ絶縁ゲート電極２０６とは離れた領域に形成された高濃度の第１導電型不純物からなるドレインコンタクト領域２１４と、ボディ領域２０９内でソース領域２１３から所定の距離だけ離れた位置に形成された高濃度の第２導電型不純物からなるボディコンタクト領域２１７とを備えている。また、ボディ領域２０９は第２の領域２０８と同一の不純物濃度及び不純物深さを有し、ソース領域２１３及びドレインコンタクト領域２１４は第４の領域２１１及び第５の領域２１２と同一の不純物濃度及び不純物深さを有し、ボディコンタクト領域２１７は第３の領域２１６と同一の不純物濃度及び不純物深さを有する。
【００４６】
次にこの半導体装置の製造方法について説明する。図７〜図１２はこの発明の第２の実施の形態の製造工程を示す断面図である。図７に示すように、比抵抗が例えば１０〜２０Ω・ｃｍの（１００）面を主面とするシリコン単結晶からなるＰ型半導体基板２００に例えばレジストマスク（図示せず）を形成し、これを用いて、Ｐ型半導体基板２００のダイオード形成領域及びＤＭＯＳＦＥＴ形成領域に、例えば燐イオンを注入エネルギーが１００ｋｅＶ，ドーズ量が２×１０12ｃｍ-2程度の条件で注入し、熱処理を行う。これにより、ダイオードの第１の領域２０１、ＤＭＯＳＦＥＴのドレイン領域２０２が形成される。
【００４７】
次に、図８に示すように、例えば９００℃で熱酸化を行ない、厚みが１５ｎｍ程度のゲート酸化膜２０３を全面に形成した後、例えばＣＶＤ法を用いて、厚みが４００ｎｍ程度の多結晶シリコン２０４を全面に堆積する。さらに、例えばレジスト膜２０５をマスクとして用い、ＤＭＯＳＦＥＴのゲート電極形成領域にゲート酸化膜２０３と多結晶シリコン２０４からなる絶縁ゲート電極２０６を形成する。
【００４８】
次に、図９に示すように、例えばレジスト膜２０７をマスクとして用い、ダイオード形成領域の第１の領域２０１の内部の領域と、ＤＭＯＳＦＥＴの絶縁ゲート電極２０６の一方の下部側方の領域に、例えばボロンイオンを注入エネルギーが８０ｋｅＶ，ドーズ量が６×１０13ｃｍ-2程度の条件で注入し、熱処理を行う。これにより、ダイオードの第２の領域２０８とＤＭＯＳＦＥＴのボディ領域２０９が形成される。
【００４９】
次に、図１０に示すように、例えばレジスト膜２１０をマスクとして用い、ダイオード形成領域の第２の領域２０８の内部の領域と、第１の領域２０１の内部であって、第２の領域２０８とは離れた領域と、ＤＭＯＳＦＥＴ形成領域のボディ領域２０９の内部と、ドレイン領域２０２の内部であって、絶縁ゲート電極２０６の他方の下部側方の領域で、かつ絶縁ゲート電極２０６とは離れた領域とに例えばひ素イオンを注入エネルギーが４０ｋｅＶ，ドーズ量が１×１０16ｃｍ-2程度の条件で注入し、熱処理を行う。これにより、ダイオードの第４の領域２１１と第５の領域２１２と、ＤＭＯＳＦＥＴのソース領域２１３とドレインコンタクト領域２１４が形成される。
【００５０】
ここで、第１の実施の形態と同様に、ダイオードの第４の領域２１１は第２の領域２０８の内部であって、それらのオーバーラップ距離Ｌは０．５μｍ程度になるようにし、かつ第４の領域２１１は半導体基板２００上面から見た際に環状になるように形成する。
次に、図１１に示すように、例えばレジスト膜２１５をマスクとして用い、ダイオード形成領域の第２の領域２０８の内部であって、かつ第４の領域２１１に取り囲まれる領域と、ＤＭＯＳＦＥＴ形成領域のボディ領域２０９の内部であって、ソース領域２１３とは離れた領域とに例えばＢＦ2 イオンを注入エネルギーが４０ｋｅＶ、ドーズ量が３×１０15ｃｍ-2程度の条件で注入し、熱処理を行う。これにより、ダイオードの第３の領域２１６とＤＭＯＳＦＥＴのボディコンタクト領域２１７が形成される。
【００５１】
次に、図１２に示すように、層間絶縁膜として例えばＣＶＤ法を用いてＮＳＧ膜２１８を８００ｎｍ程度形成し、さらに、例えばレジスト膜２１９をマスクとして、ＮＳＧ膜２１８をエッチングし、コンタクト窓２２０を形成する。
最後に、図１３に示すように、例えば金属配線として、例えばスパッタリング法によりＡｌ膜を形成し、その後、例えばレジスト膜２２１をマスクとしてＡｌ膜をエッチングして、Ａｌ配線２２２を形成すればこの半導体装置が完成する。ここで、ダイオードの第４の領域２１１と第３の領域２１６は電気的に接続される。
【００５２】
以上のように、この実施の形態によれば、第１の実施形態と同等の構成のダイオードを形成することができる。従って、ダイオードは第１の実施形態と同じ効果を発揮できる。
さらに、この実施の形態によれば、ダイオードを形成する際に、ＤＭＯＳＦＥＴを形成するための工程のみを使用している。従って、ダイオードを形成するための工程を追加する必要はなく、半導体装置の製造コストを低減することができる。しかも、ＤＭＯＳＦＥＴの特性に影響を与えることはない。
【００５３】
なお、上記第１の実施の形態においては、バイポーラトランジスタのうち、特にＮＰＮバイポーラトランジスタを例にとり説明したが、ＰＮＰバイポーラトランジスタであっても同様に適用することができ、第２の実施の形態においては、ＤＭＯＳＦＥＴのうち、特にＮチャネルＤＭＯＳＦＥＴを例にとって説明したが、チャネルの極性はＰチャネルでも同様に適用することができる。この場合、ダイオードのアノードとカソードもそれぞれ極性が逆になる。
【００５４】
また、上記第１及び第２の実施の形態においては、ＤＭＯＳＦＥＴのドレイン領域２０２及びバイポーラトランジスタのコレクタ領域１０２はＮ−型エピタキシャル層で形成してもよい。さらに、エピタキシャル層形成前にＤＭＯＳＦＥＴのドレイン領域２０２及びバイポーラトランジスタのコレクタ形成領域１０２及びダイオードの第１の領域１０１に濃いＮ+ 層を形成してもよい。この場合、ＤＭＯＳＦＥＴについてはオン抵抗が低減され、バイポーラトランジスタについてはコレクタ抵抗が低減され、ダイオードについては寄生抵抗が低減されるというさらなる効果を有する。
【００５５】
また、上記第１及び第２の実施の形態においては、Ａｌ配線を用いてダイオードの第３の領域と第４の領域を接続したが、これは例えば多結晶シリコン等の導電性のものであれば、他の材料でもよい。また、層間絶縁膜を形成する前にダイオードの第３の領域と第４の領域を接続する工程を設けてもよい。
また、上記第１及び第２の実施の形態においては、ダイオードの第３の領域と第４の領域を接続するために、各領域ごとにコンタクト窓を開口したが、これは両方の領域にわたるコンタクト窓を開口して接続してもよい。また、バイポーラトランジスタまたはＤＭＯＳＦＥＴと共にダイオードを形成したが、ダイオードだけでもよい。
【００５６】
【発明の効果】
この発明の請求項１記載の半導体装置によれば、第３の領域を取り囲むように第２の領域の内部に高濃度の第１導電型不純物からなる第４の領域を形成し、第３の領域と第４の領域は電気的に同電位にしたので、第１の領域をエミッタとし、第２の領域をベースとし、第４の領域をコレクタとするラテラルバイポーラトランジスタが形成される。このトランジスタは、第２の領域と第３の領域が同一の導電型不純物を含む領域であり、第３の領域と第４の領域とが電気的に接続されていることから、ベース・コレクタ間電圧＝０となり、常に飽和領域で動作する。このトランジスタの電流増幅率ｈＦＥが１以上の場合、コレクタ電流が流れる。これはすなわち第１の領域と第４の領域の間で電流が流れることであり、第４の領域は第３の領域と電気的に接続されているから、この電流はダイオードの順バイアス電流に加算される。さらに、第４の領域は第３の領域を取り囲むように環状に形成している。この構造により、ラテラルバイポーラトランジスタの実効的なコレクタ面積が増大し、コレクタ電流も増大する。従って、本構成によれば、ダイオードの内部にラテラルバイポーラトランジスタを形成し、これがオンしてダイオードのアノード・カソード間電流は増加させるため、相対的に基板への漏れ電流は低減することができる。したがって、優れた特性のダイオードを形成することができる。
また、ダイオードと共にバイポーラトランジスタを有する半導体装置において、バイポーラトランジスタのベース領域はダイオードの第２の領域と同一の不純物濃度及び不純物深さを有するので、同時に第２導電型不純物をドープすることができる。このため、製造に際して第２の領域を形成するための工程を別途設ける必要はなく、バイポーラトランジスタのベース領域を形成する工程を用いることができる。つまり、ダイオードにおいては上記作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００５７】
請求項２では、請求項１において、第２の領域と第４の領域のオーバーラップ距離は０．３μｍ以上で１．５μｍ以下であることが好ましい。
請求項３では、請求項１または２において、第１の領域の内部で第２の領域から所定の距離だけ離れた位置に高濃度の第１導電型不純物からなる第５の領域を形成したので良好に動作する。
【００５８】
請求項４では、ダイオードと共にバイポーラトランジスタを有する半導体装置において、バイポーラトランジスタのエミッタ領域はダイオードの第４の領域と同一の不純物濃度及び不純物深さを有するので、同時に第１導電型不純物をドープすることができる。このため、製造に際して第４の領域を形成するための工程を別途設ける必要はなく、バイポーラトランジスタのエミッタ領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００５９】
請求項５では、ダイオードと共にバイポーラトランジスタを有する半導体装置において、バイポーラトランジスタのエミッタ領域はダイオードの第５の領域と同一の不純物濃度及び不純物深さを有するので、同時に第１導電型不純物をドープすることができる。このため、製造に際して第５の領域を形成するための工程を別途設ける必要はなく、バイポーラトランジスタのエミッタ領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００６０】
請求項６では、ベース領域の内部でエミッタ領域から所定の距離だけ離れた位置に高濃度の第２導電型不純物からなるベースコンタクト領域を形成したので良好に動作する。また、ダイオードと共にバイポーラトランジスタを有する半導体装置において、バイポーラトランジスタのベースコンタクト領域はダイオードの第３の領域と同一の不純物濃度及び不純物深さを有するので、同時に第２導電型不純物をドープすることができる。このため、製造に際して第３の領域を形成するための工程を別途設ける必要はなく、バイポーラトランジスタのベースコンタクト領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００６１】
請求項７では、ダイオードと共にＤＭＯＳＦＥＴを有する半導体装置において、ＤＭＯＳＦＥＴのボディ領域はダイオードの第２の領域と同一の不純物濃度及び不純物深さを有するので、同時に第２導電型不純物をドープすることができる。このため、製造に際して第２の領域を形成するための工程を別途設ける必要はなく、ＤＭＯＳＦＥＴのボディ領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００６２】
請求項８では、請求項７において、第２の領域と第４の領域のオーバーラップ距離は０．３μｍ以上で１．５μｍ以下であることが好ましい。
【００６３】
請求項９では、請求項７または８において、第１の領域の内部で第２の領域から所定の距離だけ離れた位置に高濃度の第１導電型不純物からなる第５の領域を形成したので良好に動作する。
【００６４】
請求項１０では、ダイオードと共にＤＭＯＳＦＥＴを有する半導体装置において、ソース及びドレインコンタクト領域は第４の領域と同一の不純物濃度及び不純物深さを有するので、同時に第１導電型不純物をドープすることができる。このため、製造に際して第４の領域を形成するための工程を別途設ける必要はなく、ＤＭＯＳＦＥＴのソース、ドレインコンタクト領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００６５】
請求項１１では、製造に際して第５の領域を形成するための工程を別途設ける必要はなく、ＤＭＯＳＦＥＴのソース、ドレインコンタクト領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００６６】
請求項１２では、ボディ領域内でソース領域から所定の距離だけ離れた位置に高濃度の第２導電型不純物からなるボディコンタクト領域を形成したので良好に動作する。また、ダイオードと共にＤＭＯＳＦＥＴを有する半導体装置において、ボディコンタクト領域は第３の領域と同一の不純物濃度及び不純物深さを有するので、同時に第２導電型不純物をドープすることができる。このため、製造に際して第３の領域を形成するための工程を別途設ける必要はなく、ＤＭＯＳＦＥＴのボディコンタクト領域を形成する工程を用いることができる。つまり、ダイオードにおいては請求項１と同じ作用が得られ、基板への漏れ電流は低減されると共に、工程数を少なくでき半導体装置の製造コストを低減することができる。
【００６７】
請求項１４では、請求項１３において、第４の領域を形成する工程で第２の領域と第４の領域のオーバーラップ距離は０．３μｍ以上で１．５μｍ以下であることが好ましい。
請求項１５では、バイポーラトランジスタのエミッタ領域の形成を、ダイオードの第４の領域の形成と同時に行うので、バイポーラトランジスタを形成する際に必然的に必要となるエミッタ領域の形成工程においてダイオードの第４の領域を形成できる。このため、ダイオードの第４の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【００６８】
請求項１６では、第１の領域の内部で第２の領域から所定の距離だけ離れた位置に高濃度の第１導電型不純物をドープして第５の領域を形成するので良好に動作する。また、バイポーラトランジスタのエミッタ領域の形成を、ダイオードの第５の領域の形成と同時に行うので、バイポーラトランジスタを形成する際に必然的に必要となるエミッタ領域の形成工程においてダイオードの第５の領域を形成できる。このため、ダイオードの第５の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【００６９】
請求項１７では、バイポーラトランジスタのベース領域内でエミッタ領域から所定の距離だけ離れた位置に高濃度の第２導電型不純物をドープしてベースコンタクト領域を形成するので良好に動作する。また、ベースコンタクト領域の形成を、ダイオードの第３の領域の形成と同時に行うので、バイポーラトランジスタを形成する際のベースコンタクト領域の形成工程においてダイオードの第３の領域を形成できる。このため、ダイオードの第３の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【００７０】
この発明の請求項１８記載の半導体装置の製造方法によれば、ＤＭＯＳＦＥＴのボディ領域とダイオードの第２の領域を同時に形成するので、ＤＭＯＳＦＥＴを形成する際に必然的に必要となるボディ領域の形成工程においてダイオードの第２の領域を形成できる。このため、ダイオードの第２の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。従って、ダイオードにおいては請求項１１と同じ作用が得られ、基板への漏れ電流は低減されると共に、半導体装置の製造コストを低減することができる。
【００７１】
請求項１９では、請求項１８において、第４の領域を形成する工程で第２の領域と第４の領域のオーバーラップ距離は０．３μｍ以上で１．５μｍ以下であることが好ましい。
請求項２０では、ＤＭＯＳＦＥＴのソース領域及びドレインコンタクト領域と、ダイオードの第４の領域を同時に形成するので、ＤＭＯＳＦＥＴを形成する際のソース領域及びドレインコンタクト領域の形成工程においてダイオードの第４の領域を形成できる。このため、ダイオードの第４の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【００７２】
請求項２１では、第１の領域の内部で第２の領域から所定の距離だけ離れた位置に高濃度の第１導電型不純物をドープして第５の領域を形成するので良好に動作する。また、ＤＭＯＳＦＥＴのソース領域及びドレインコンタクトと、ダイオードの第５の領域を同時に形成するので、ＤＭＯＳＦＥＴを形成する際のソース領域及びドレインコンタクト領域の形成工程においてダイオードの第５の領域を形成できる。このため、ダイオードの第５の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【００７３】
請求項２２では、ＤＭＯＳＦＥＴのボディ領域内でソース領域から所定の距離だけ離れた位置に、高濃度の第２導電型不純物をドープしてボディコンタクト領域を形成するので良好に動作する。また、ボディコンタクト領域とダイオードの第３の領域を同時に形成するので、ＤＭＯＳＦＥＴを形成する際のボディコンタクト領域の形成工程においてダイオードの第３の領域を形成できる。このため、ダイオードの第３の領域を形成する工程を別途設ける必要はなく、工程数を低減することができ、半導体装置の製造コストをさらに低減することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態の半導体装置の断面図である。
【図２】この発明の第１の実施の形態の半導体装置の製造工程断面図である。
【図３】図２の次の工程の半導体装置の製造工程断面図である。
【図４】図３の次の工程の半導体装置の製造工程断面図である。
【図５】図４の次の工程の半導体装置の製造工程断面図である。
【図６】図５の次の工程の半導体装置の製造工程断面図である。
【図７】この発明の第２の実施の形態の半導体装置の製造工程断面図である。
【図８】図７の次の工程の半導体装置の製造工程断面図である。
【図９】図８の次の工程の半導体装置の製造工程断面図である。
【図１０】図９の次の工程の半導体装置の製造工程断面図である。
【図１１】図１０の次の工程の半導体装置の製造工程断面図である。
【図１２】図１１の次の工程の半導体装置の製造工程断面図である。
【図１３】この発明の第２の実施の形態の半導体装置の断面図である。
【図１４】従来の半導体装置の製造工程断面図である。
【図１５】図１４の次の工程の製造工程断面図である。
【図１６】図１５の次の工程の製造工程断面図である。
【図１７】図１６の次の工程で従来の半導体装置の断面図である。
【符号の説明】
１００ Ｐ型半導体基板
１０１ ダイオードの第１の領域
１０２ バイポーラトランジスタのコレクタ領域
１０３ レジストマスク
１０４ ダイオードの第２の領域
１０５ バイポーラのベース領域
１０６ レジストマスク
１０７ ダイオードの第４の領域
１０８ ダイオードの第５の領域
１０９ バイポーラのエミッタ領域
１１０ バイポーラのコレクタコンタクト領域
１１１ レジストマスク
１１２ ダイオードの第３の領域
１１３ バイポーラのベースコンタクト領域
１１４ ＮＳＧ膜
１１５ レジストマスク
１１６ コンタクト窓
１１７ レジストマスク
１１８ Ａｌ配線
２００ Ｐ型半導体基板
２０１ ダイオードの第１の領域
２０２ ＤＭＯＳＦＥＴのドレイン領域
２０３ ゲート酸化膜
２０４ 多結晶シリコン
２０５ レジストマスク
２０６ 絶縁ゲート電極
２０７ レジストマスク
２０８ ダイオードの第２の領域
２０９ ＤＭＯＳＦＥＴのボディ領域
２１０ レジストマスク
２１１ ダイオードの第４の領域
２１２ ダイオードの第５の領域
２１３ ＤＭＯＳＦＥＴのソース領域
２１４ ＤＭＯＳＦＥＴのドレインコンタクト領域
２１５ レジストマスク
２１６ ダイオードの第３の領域
２１７ ＤＭＯＳＦＥＴのボディコンタクト領域
２１８ ＮＳＧ膜
２１９ レジストマスク
２２０ コンタクト窓
２２１ レジストマスク
２２２ Ａｌ配線
Claims (22)
- ダイオードとバイポーラトランジスタとを有する半導体装置であって、
半導体基板のダイオード形成領域に形成された第１導電型不純物からなる第１の領域と、この第１の領域の内部に形成された第２導電型不純物からなる第２の領域と、この第２の領域の内部に形成された高濃度の第２導電型不純物からなる第３の領域と、この第３の領域を取り囲むように前記第２の領域の内部に形成された高濃度の第１導電型不純物からなる第４の領域とを備え、前記第４の領域は環状になるように形成され、前記第３の領域と前記第４の領域は電気的に同電位にし、
前記半導体基板のバイポーラトランジスタ形成領域に形成された第１導電型不純物からなるコレクタ領域と、このコレクタ領域の内部に形成された第２導電型不純物からなるベース領域と、このベース領域の内部に形成された高濃度の第１導電型不純物からなるエミッタ領域とを備え、前記ベース領域は第２の領域と同一の不純物濃度及び不純物深さを有することを特徴とする半導体装置。 - 前記第２の領域と前記第４の領域のオーバーラップ距離は０．３μｍ以上で１．５μｍ以下である請求項１記載の半導体装置。
- 第１の領域の内部で第２の領域から所定の距離だけ離れた位置に形成された高濃度の第１導電型不純物からなる第５の領域を備えた請求項１または２記載の半導体装置。
- エミッタ領域は第４の領域と同一の不純物濃度及び不純物深さを有する請求項３記載の半導体装置。
- エミッタ領域は第５の領域と同一の不純物濃度及び不純物深さを有する請求項３または４記載の半導体装置。
- ベース領域の内部でエミッタ領域から所定の距離だけ離れた位置に形成された高濃度の第２導電型不純物からなるベースコンタクト領域を備え、前記ベースコンタクト領域は第３の領域と同一の不純物濃度及び不純物深さを有する請求項３，４または５記載の半導体装置。
- ダイオードとＤＭＯＳＦＥＴとを有する半導体装置であって、
半導体基板のダイオード形成領域に形成された第１導電型不純物からなる第１の領域と、この第１の領域の内部に形成された第２導電型不純物からなる第２の領域と、この第２の領域の内部に形成された高濃度の第２導電型不純物からなる第３の領域と、この第３の領域を取り囲むように前記第２の領域の内部に形成された高濃度の第１導電型不純物からなる第４の領域とを備え、前記第４の領域は環状になるように形成され、前記第３の領域と前記第４の領域は電気的に同電位にし、
前記半導体基板のＤＭＯＳＦＥＴ形成領域に形成された第１導電型不純物からなるドレイン領域と、このドレイン領域上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、前記ドレイン領域の内部に形成され前記ゲート電極の下方領域の一部にまで達するしきい値制御レベルの第２導電型不純物からなるボディ領域と、このボディ領域内で前記ゲート電極の一方の下部側方に形成された高濃度の第１導電型不純物からなるソース領域と、前記ドレイン領域内で前記ゲート電極の他方の下部側方に位置しかつ前記ゲート電極とは離れた領域に形成された高濃度の第１導電型不純物からなるドレインコンタクト領域とを備え、前記ボディ領域は第２の領域と同一の不純物濃度及び不純物深さを有することを特徴とする半導体装置。 - 前記第２の領域と前記第４の領域のオーバーラップ距離は０．３μｍ以上で１．５μｍ以下である請求項７記載の半導体装置。
- 第１の領域の内部で第２の領域から所定の距離だけ離れた位置に形成された高濃度の第１導電型不純物からなる第５の領域を備えた請求項７または８記載の半導体装置。
- ソース及びドレインコンタクト領域は第４の領域と同一の不純物濃度及び不純物深さを有する請求項９記載の半導体装置。
- ソース及びドレインコンタクト領域は第５の領域と同一の不純物濃度及び不純物深さを有する請求項９または１０記載の半導体装置。
- ボディ領域内でソース領域から所定の距離だけ離れた位置に形成された高濃度の第２導電型不純物からなるボディコンタクト領域を備え、前記ボディコンタクト領域は第３の領域と同一の不純物濃度及び不純物深さを有する請求項８，９または１０記載の半導体装置。
- 半導体基板上のダイオード形成領域に低濃度の第１導電型不純物をドープして第１の領域を形成し、前記半導体基板上のバイポーラトランジスタ形成領域に低濃度の第１導電型不純物をドープしてコレクタ領域を形成する工程と、前記第１の領域の内部と前記コレクタ領域の内部に第２導電型不純物をドープしてダイオードの第２の領域とバイポーラトランジスタのベース領域を同時に形成する工程と、前記第２の領域の内部に高濃度の第２導電型不純物をドープして第３の領域を形成する工程と、前記第２の領域の内部で前記第３の領域を取り囲む領域に高濃度の第１導電型不純物をドープして第４の領域を形成する工程と、前記ベース領域の内部に高濃度の第１導電型不純物をドープしてエミッタ領域を形成する工程と、前記第３の領域と前記第４の領域とを電気的に接続する工程とを含み、
前記第４の領域を形成する工程で前記第４の領域を環状になるように形成することを特徴とする半導体装置の製造方法。 - 前記第４の領域を形成する工程で前記第２の領域と前記第４の領域のオーバーラップ距離は０．３μｍ以上で１．５μｍ以下である請求項１３記載の半導体装置の製造方法。
- バイポーラトランジスタのエミッタ領域とダイオードの第４の領域を同時に形成する請求項１３または１４記載の半導体装置の製造方法。
- 第１の領域の内部で第２の領域から所定の距離だけ離れた位置に高濃度の第１導電型不純物をドープして第５の領域を形成する工程を含み、
バイポーラトランジスタのエミッタ領域とダイオードの第５の領域を同時に形成する請求項１４または１５記載の半導体装置の製造方法。 - バイポーラトランジスタのベース領域内でエミッタ領域から所定の距離だけ離れた位置に高濃度の第２導電型不純物をドープしてベースコンタクト領域を形成する工程を含み、前記ベースコンタクト領域とダイオードの第３の領域を同時に形成する請求項１３，１４，１５または１６記載の半導体装置の製造方法。
- 半導体基板上のダイオード形成領域に低濃度の第１導電型不純物をドープして第１の領域を形成し、前記半導体基板上のＤＭＯＳＦＥＴ形成領域に低濃度の第１導電型不純物をドープしてドレイン領域を形成する工程と、前記ドレイン領域の上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極の下方領域の一部にまで達するようにしきい値制御レベルの第２導電型不純物をドープしてボディ領域を形成する工程と、このボディ領域内で前記ゲート電極の一方の下部側方に高濃度の第１導電型不純物をドープしてソース領域を形成する工程と、前記ドレイン領域内で前記ゲート電極の他方の下部側方でかつ前記ゲート電極とは離れた領域に高濃度の第１導電型不純物をドープしてドレインコンタクト領域を形成する工程と、前記第１の領域の内部に第２導電型不純物をドープしてダイオードの第２の領域を形成する工程と、前記第２の領域の内部に高濃度の第２導電型不純物をドープして第３の領域を形成する工程と、前記第２の領域の内部で前記第３の領域を取り囲む領域に高濃度の第１導電型不純物をドープして第４の領域を形成する工程と、前記第３の領域と前記第４の領域とを電気的に接続する工程とを含み、ＤＭＯＳＦＥＴの前記ボディ領域とダイオードの前記第２の領域を同時に形成し、
前記第４の領域を形成する工程で前記第４の領域を環状になるように形成することを特徴とする半導体装置の製造方法。 - 前記第４の領域を形成する工程で前記第２の領域と前記第４の領域のオーバーラップ距離は０．３μｍ以上で１．５μｍ以下である請求項１８記載の半導体装置の製造方法。
- ＤＭＯＳＦＥＴのソース領域及びドレインコンタクト領域と、ダイオードの第４の領域を同時に形成する請求項１８または１９記載の半導体装置の製造方法。
- 第１の領域の内部で第２の領域から所定の距離だけ離れた位置に高濃度の第１導電型不純物をドープして第５の領域を形成する工程を含み、
ＤＭＯＳＦＥＴのソース領域及びドレインコンタクト領域と、ダイオードの第５の領域を同時に形成する請求項１９または２０記載の半導体装置の製造方法。 - ＤＭＯＳＦＥＴのボディ領域内でソース領域から所定の距離だけ離れた位置に、高濃度の第２導電型不純物をドープしてボディコンタクト領域を形成する工程を含み、前記ボディコンタクト領域とダイオードの第３の領域を同時に形成する請求項１８，１９，２０または２１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15278998A JP3904725B2 (ja) | 1998-06-02 | 1998-06-02 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15278998A JP3904725B2 (ja) | 1998-06-02 | 1998-06-02 | 半導体装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006331606A Division JP2007110150A (ja) | 2006-12-08 | 2006-12-08 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11345889A JPH11345889A (ja) | 1999-12-14 |
| JP3904725B2 true JP3904725B2 (ja) | 2007-04-11 |
Family
ID=15548193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15278998A Expired - Fee Related JP3904725B2 (ja) | 1998-06-02 | 1998-06-02 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3904725B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190062167A (ko) * | 2017-11-28 | 2019-06-05 | 타쿠보 엔지니어링 가부시키가이샤 | 가공물 회전 장치 및 그것을 이용한 도장 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10343681B4 (de) * | 2003-09-18 | 2007-08-09 | Atmel Germany Gmbh | Halbleiterstruktur und deren Verwendung, insbesondere zum Begrenzen von Überspannungen |
| JP5151258B2 (ja) * | 2006-06-15 | 2013-02-27 | 株式会社リコー | 昇圧型ｄｃ−ｄｃコンバータ用の半導体装置及び昇圧型ｄｃ−ｄｃコンバータ |
| JP5488256B2 (ja) * | 2010-06-25 | 2014-05-14 | 三菱電機株式会社 | 電力用半導体装置 |
-
1998
- 1998-06-02 JP JP15278998A patent/JP3904725B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190062167A (ko) * | 2017-11-28 | 2019-06-05 | 타쿠보 엔지니어링 가부시키가이샤 | 가공물 회전 장치 및 그것을 이용한 도장 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11345889A (ja) | 1999-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
| JP3545583B2 (ja) | 半導体装置およびその製造方法 | |
| JP2932429B2 (ja) | Ｍｏｓ電界効果トランジスタ及びその製造方法 | |
| US20110012132A1 (en) | Semiconductor Device | |
| JPH1197680A (ja) | 高耐圧半導体装置 | |
| TWI229941B (en) | High voltage metal-oxide semiconductor device | |
| JP2015079894A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2000269487A (ja) | 半導体装置及びその製造方法 | |
| JP2010118622A (ja) | 半導体装置及びその製造方法 | |
| JP2941823B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62156873A (ja) | 半導体装置 | |
| JP3354127B2 (ja) | 高電圧素子及びその製造方法 | |
| JP3436220B2 (ja) | 縦型半導体装置 | |
| JPH1197689A (ja) | 半導体装置 | |
| JP3904725B2 (ja) | 半導体装置及びその製造方法 | |
| CN113540223A (zh) | 绝缘栅极场效双极性晶体管及其制造方法 | |
| JP2004022769A (ja) | 横型高耐圧半導体装置 | |
| JPH03205832A (ja) | 絶縁ゲート形半導体装置とその製造方法 | |
| JP2007042826A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH09153609A (ja) | 縦型絶縁ゲート電界効果トランジスタ | |
| JPH11330383A (ja) | 半導体装置 | |
| KR100482950B1 (ko) | 반도체소자 및 그 제조방법 | |
| JP3230504B2 (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JP3744196B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JPH0818041A (ja) | 高耐圧半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |