JPH11345889A

JPH11345889A - 半導体装置及びその製造方法

Info

Publication number: JPH11345889A
Application number: JP15278998A
Authority: JP
Inventors: Taizo Fujii; 泰三藤井
Original assignee: Matsushita Electronics Corp
Current assignee: Panasonic Holdings Corp
Priority date: 1998-06-02
Filing date: 1998-06-02
Publication date: 1999-12-14
Anticipated expiration: 2018-06-02
Also published as: JP3904725B2

Abstract

(57)【要約】【課題】半導体基板上にダイオードを搭載した構成に
おいて、基板への漏れ電流の低減を図る。【解決手段】第１導電型不純物からなる第１の領域１
０１と、この第１の領域１０１の内部に形成された第２
導電型不純物からなる第２の領域１０４と、この第２の
領域１０４の内部に形成された高濃度の第２導電型不純
物からなる第３の領域１１２と、この第３の領域１１２
を取り囲むように第２の領域１０４の内部に形成された
高濃度の第１導電型不純物からなる第４の領域１０７と
を備え、第３の領域１１２と第４の領域１０７は電気的
に同電位にした。これにより、第１の領域１０１をエミ
ッタ、第２の領域１０４をベース、第４の領域１０７を
コレクタとするラテラルバイポーラトランジスタが形成
され、ダイオードのアノード・カソード間電流は増加
し、相対的に基板への漏れ電流が低減する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体基板上に
ダイオードを搭載した半導体装置及びその製造方法に関
するものである。

【０００２】

【従来の技術】近年、半導体装置の消費電力の低減とい
う要求に伴い、基板への漏れ電流の少ないダイオードが
求められている。以下、従来のダイオードの製造方法に
ついて、図面を参照しながら説明する。まず、図１４に
示すように、ｐ型の半導体基板３００の表面上に低濃度
のｎ型不純物をドープし、カソード領域３０１を形成す
る。次に、図１５に示すようにカソード領域３０１の内
にｐ型不純物をドープしてアノード領域３０２を形成す
る。次に、図１６に示すようにアノード領域３０２の内
に高濃度のｐ型不純物をドープしてアノードコンタクト
領域３０３を形成し、カソード領域３０１の内でアノー
ド領域３０２とは所定の距離だけ離れた位置に、高濃度
のｎ型不純物をドープしてカソードコンタクト領域３０
４を形成する。

【０００３】以上で拡散層の形成が終了し、この後、図
１７に示すように絶縁膜３０５を形成し、各拡散層の上
の絶縁膜の一部を開口し、開口したコンタクト窓に金属
電極３０６を形成すれば素子が完成する。

【０００４】

【発明が解決しようとする課題】しかしながら、上記の
従来のダイオードを搭載した半導体装置及びその製造方
法においては、基板への漏れ電流が大きいという問題点
を有していた。すなわち、アノード領域３０２をエミッ
タとし、カソード領域３０１をベースとし、ｐ型の半導
体基板３００をコレクタとする寄生のサブストレートＰ
ＮＰトランジスタが形成されてしまい、ｐ型の半導体基
板３００に接地電位を与え、本来のダイオードに順方向
のバイアスを印加したときに、このサブストレートＰＮ
Ｐトランジスタが導通し、本来アノードからカソードへ
流れるべき電流の一部がｐ型の半導体基板３００に流れ
るという欠点があった。この漏れ電流は、接地電位を与
えているｐ型の半導体基板３００の電位を局所的に不安
定にさせ、半導体装置の消費電力を増大させてしまうと
いう問題点を有していた。

【０００５】したがって、この発明の目的は、上記従来
の問題点を解決するもので、半導体基板上にダイオード
を搭載した構成において、基板への漏れ電流の少ない優
れた半導体装置及びその製造方法を提供することであ
る。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、この発明の請求項１記載の半導体装置は、半導体基
板のダイオード形成領域に形成された第１導電型不純物
からなる第１の領域と、この第１の領域の内部に形成さ
れた第２導電型不純物からなる第２の領域と、この第２
の領域の内部に形成された高濃度の第２導電型不純物か
らなる第３の領域と、この第３の領域を取り囲むように
第２の領域の内部に形成された高濃度の第１導電型不純
物からなる第４の領域とを備え、第３の領域と第４の領
域は電気的に同電位にしたことを特徴とする。

【０００７】このように、第３の領域を取り囲むように
第２の領域の内部に高濃度の第１導電型不純物からなる
第４の領域を形成し、第３の領域と第４の領域は電気的
に同電位にしたので、第１の領域をエミッタとし、第２
の領域をベースとし、第４の領域をコレクタとするラテ
ラルバイポーラトランジスタが形成される。このトラン
ジスタは、第２の領域と第３の領域が同一の導電型不純
物を含む領域であり、第３の領域と第４の領域とが電気
的に接続されていることから、ベース・コレクタ間電圧
＝０となり、常に飽和領域で動作する。このトランジス
タの電流増幅率ｈＦＥが１以上の場合、コレクタ電流が
流れる。これはすなわち第１の領域と第４の領域の間で
電流が流れることであり、第４の領域は第３の領域と電
気的に接続されているから、この電流はダイオードの順
バイアス電流に加算される。さらに、第４の領域は第３
の領域を取り囲むように形成している。この構造によ
り、ラテラルバイポーラトランジスタの実効的なコレク
タ面積が増大し、コレクタ電流も増大する。従って、本
構成によれば、ダイオードのアノード・カソード間電流
は増加し、相対的に基板への漏れ電流は低減される。な
お、第４の領域が第３の領域の全周を取り囲んだ場合コ
レクタ面積が最大となり、コレクタ電流も最大となる。

【０００８】請求項２記載の半導体装置は、請求項１に
おいて、第１の領域の内部で第２の領域から所定の距離
だけ離れた位置に形成された高濃度の第１導電型不純物
からなる第５の領域を備えた。このように、第１の領域
の内部で第２の領域から所定の距離だけ離れた位置に高
濃度の第１導電型不純物からなる第５の領域を形成した
ので良好に動作する。

【０００９】請求項３記載の半導体装置は、請求項１ま
たは２において、半導体基板のバイポーラトランジスタ
形成領域に形成された第１導電型不純物からなるコレク
タ領域と、このコレクタ領域の内部に形成された第２導
電型不純物からなるベース領域と、このベース領域の内
部に形成された高濃度の第１導電型不純物からなるエミ
ッタ領域とを備え、ベース領域は第２の領域と同一の不
純物濃度及び不純物深さを有する。

【００１０】このように、ダイオードと共にバイポーラ
トランジスタを有する半導体装置において、バイポーラ
トランジスタのベース領域はダイオードの第２の領域と
同一の不純物濃度及び不純物深さを有するので、同時に
第２導電型不純物をドープすることができる。このた
め、製造に際して第２の領域を形成するための工程を別
途設ける必要はなく、バイポーラトランジスタのベース
領域を形成する工程を用いることができる。つまり、ダ
イオードにおいては請求項１と同じ作用が得られ、基板
への漏れ電流は低減されると共に、工程数を少なくでき
半導体装置の製造コストを低減することができる。

【００１１】請求項４記載の半導体装置は、請求項３に
おいて、エミッタ領域は第４の領域と同一の不純物濃度
及び不純物深さを有する。このように、ダイオードと共
にバイポーラトランジスタを有する半導体装置におい
て、バイポーラトランジスタのエミッタ領域はダイオー
ドの第４の領域と同一の不純物濃度及び不純物深さを有
するので、同時に第１導電型不純物をドープすることが
できる。このため、製造に際して第４の領域を形成する
ための工程を別途設ける必要はなく、バイポーラトラン
ジスタのエミッタ領域を形成する工程を用いることがで
きる。つまり、ダイオードにおいては請求項１と同じ作
用が得られ、基板への漏れ電流は低減されると共に、工
程数を少なくでき半導体装置の製造コストを低減するこ
とができる。

【００１２】請求項５記載の半導体装置は、請求項３ま
たは４において、エミッタ領域は第５の領域と同一の不
純物濃度及び不純物深さを有する。このように、ダイオ
ードと共にバイポーラトランジスタを有する半導体装置
において、バイポーラトランジスタのエミッタ領域はダ
イオードの第５の領域と同一の不純物濃度及び不純物深
さを有するので、同時に第１導電型不純物をドープする
ことができる。このため、製造に際して第５の領域を形
成するための工程を別途設ける必要はなく、バイポーラ
トランジスタのエミッタ領域を形成する工程を用いるこ
とができる。つまり、ダイオードにおいては請求項１と
同じ作用が得られ、基板への漏れ電流は低減されると共
に、工程数を少なくでき半導体装置の製造コストを低減
することができる。

【００１３】請求項６記載の半導体装置は、請求項３，
４または５において、ベース領域の内部でエミッタ領域
から所定の距離だけ離れた位置に形成された高濃度の第
２導電型不純物からなるベースコンタクト領域を備え、
ベースコンタクト領域は第３の領域と同一の不純物濃度
及び不純物深さを有する。このように、ベース領域の内
部でエミッタ領域から所定の距離だけ離れた位置に高濃
度の第２導電型不純物からなるベースコンタクト領域を
形成したので良好に動作する。また、ダイオードと共に
バイポーラトランジスタを有する半導体装置において、
バイポーラトランジスタのベースコンタクト領域はダイ
オードの第３の領域と同一の不純物濃度及び不純物深さ
を有するので、同時に第２導電型不純物をドープするこ
とができる。このため、製造に際して第３の領域を形成
するための工程を別途設ける必要はなく、バイポーラト
ランジスタのベースコンタクト領域を形成する工程を用
いることができる。つまり、ダイオードにおいては請求
項１と同じ作用が得られ、基板への漏れ電流は低減され
ると共に、工程数を少なくでき半導体装置の製造コスト
を低減することができる。

【００１４】請求項７記載の半導体装置は、請求項１ま
たは２において、半導体基板のＤＭＯＳＦＥＴ形成領域
に形成された第１導電型不純物からなるドレイン領域
と、このドレイン領域上に形成されたゲート絶縁膜と、
このゲート絶縁膜上に形成されたゲート電極と、ドレイ
ン領域の内部に形成されゲート電極の下方領域の一部に
まで達するしきい値制御レベルの第２導電型不純物から
なるボディ領域と、このボディ領域内でゲート電極の一
方の下部側方に形成された高濃度の第１導電型不純物か
らなるソース領域と、ドレイン領域内でゲート電極の他
方の下部側方に位置しかつゲート電極とは離れた領域に
形成された高濃度の第１導電型不純物からなるドレイン
コンタクト領域とを備え、ボディ領域は第２の領域と同
一の不純物濃度及び不純物深さを有する。

【００１５】このように、ダイオードと共にＤＭＯＳＦ
ＥＴを有する半導体装置において、ＤＭＯＳＦＥＴのボ
ディ領域はダイオードの第２の領域と同一の不純物濃度
及び不純物深さを有するので、同時に第２導電型不純物
をドープすることができる。このため、製造に際して第
２の領域を形成するための工程を別途設ける必要はな
く、ＤＭＯＳＦＥＴのボディ領域を形成する工程を用い
ることができる。つまり、ダイオードにおいては請求項
１と同じ作用が得られ、基板への漏れ電流は低減される
と共に、工程数を少なくでき半導体装置の製造コストを
低減することができる。

【００１６】請求項８記載の半導体装置は、請求項７に
おいて、ソース及びドレインコンタクト領域は第４の領
域と同一の不純物濃度及び不純物深さを有する。このよ
うに、ダイオードと共にＤＭＯＳＦＥＴを有する半導体
装置において、ソース及びドレインコンタクト領域は第
４の領域と同一の不純物濃度及び不純物深さを有するの
で、同時に第１導電型不純物をドープすることができ
る。このため、製造に際して第４の領域を形成するため
の工程を別途設ける必要はなく、ＤＭＯＳＦＥＴのソー
ス、ドレインコンタクト領域を形成する工程を用いるこ
とができる。つまり、ダイオードにおいては請求項１と
同じ作用が得られ、基板への漏れ電流は低減されると共
に、工程数を少なくでき半導体装置の製造コストを低減
することができる。

【００１７】請求項９記載の半導体装置、請求項７また
は８において、ソース及びドレインコンタクト領域は第
５の領域と同一の不純物濃度及び不純物深さを有する。
このように、ダイオードと共にＤＭＯＳＦＥＴを有する
半導体装置において、ＤＭＯＳＦＥＴのソース及びドレ
インコンタクト領域はダイオードの第５の領域と同一の
不純物濃度及び不純物深さを有するので、同時に第１導
電型不純物をドープすることができる。このため、製造
に際して第５の領域を形成するための工程を別途設ける
必要はなく、ＤＭＯＳＦＥＴのソース、ドレインコンタ
クト領域を形成する工程を用いることができる。つま
り、ダイオードにおいては請求項１と同じ作用が得ら
れ、基板への漏れ電流は低減されると共に、工程数を少
なくでき半導体装置の製造コストを低減することができ
る。

【００１８】請求項１０記載の半導体装置、請求項７，
８または９において、ボディ領域内でソース領域から所
定の距離だけ離れた位置に形成された高濃度の第２導電
型不純物からなるボディコンタクト領域を備え、ボディ
コンタクト領域は第３の領域と同一の不純物濃度及び不
純物深さを有する。このように、ボディ領域内でソース
領域から所定の距離だけ離れた位置に高濃度の第２導電
型不純物からなるボディコンタクト領域を形成したので
良好に動作する。また、ダイオードと共にＤＭＯＳＦＥ
Ｔを有する半導体装置において、ボディコンタクト領域
は第３の領域と同一の不純物濃度及び不純物深さを有す
るので、同時に第２導電型不純物をドープすることがで
きる。このため、製造に際して第３の領域を形成するた
めの工程を別途設ける必要はなく、ＤＭＯＳＦＥＴのボ
ディコンタクト領域を形成する工程を用いることができ
る。つまり、ダイオードにおいては請求項１と同じ作用
が得られ、基板への漏れ電流は低減されると共に、工程
数を少なくでき半導体装置の製造コストを低減すること
ができる。

【００１９】請求項１１記載の半導体装置の製造方法
は、半導体基板上に低濃度の第１導電型不純物をドープ
して第１の領域を形成する工程と、第１の領域の内部に
第２導電型不純物をドープして第２の領域を形成する工
程と、第２の領域の内部に高濃度の第２導電型不純物を
ドープして第３の領域を形成する工程と、第２の領域の
内部で第３の領域を取り囲む領域に高濃度の第１導電型
不純物をドープして第４の領域を形成する工程と、第３
の領域と第４の領域とを電気的に接続する工程とを含
む。

【００２０】このように、第２の領域の内部で第３の領
域を取り囲む領域に高濃度の第１導電型不純物をドープ
して第４の領域を形成する工程と、第３の領域と第４の
領域とを電気的に接続する工程とを含むので、第１の領
域をエミッタとし、第２の領域をベースとし、第４の領
域をコレクタとするラテラルバイポーラトランジスタが
形成される。このトランジスタは、第２の領域と第３の
領域が同一の導電型不純物を含む領域であり、第３の領
域と第４の領域とが電気的に接続されていることから、
ベース・コレクタ間電圧＝０となり、常に飽和領域で動
作する。このトランジスタの電流増幅率ｈＦＥが１以上
の場合、コレクタ電流が流れる。これはすなわち第１の
領域と第４の領域の間で電流が流れることであり、第４
の領域は第３の領域と電気的に接続されているから、こ
の電流はダイオードの順バイアス電流に加算される。さ
らに、第４の領域は第３の領域を取り囲むように形成す
る工程を有している。この工程により、ラテラルバイポ
ーラトランジスタの実効的なコレクタ面積が増大し、コ
レクタ電流も増大する。従って、本方法によれば、ダイ
オードのアノード・カソード間電流は増加し、相対的に
基板への漏れ電流は低減される。

【００２１】請求項１２記載の半導体装置の製造方法
は、請求項１１において、第１の領域の内部で第２の領
域から所定の距離だけ離れた位置に高濃度の第１導電型
不純物をドープして第５の領域を形成する工程を含む。
このように、第１の領域の内部で第２の領域から所定の
距離だけ離れた位置に高濃度の第１導電型不純物をドー
プして第５の領域を形成するので良好に動作する。

【００２２】請求項１３記載の半導体装置の製造方法
は、半導体基板上のダイオード形成領域に低濃度の第１
導電型不純物をドープして第１の領域を形成し、半導体
基板上のバイポーラトランジスタ形成領域に低濃度の第
１導電型不純物をドープしてコレクタ領域を形成する工
程と、第１の領域の内部とコレクタ領域の内部に第２導
電型不純物をドープしてダイオードの第２の領域とバイ
ポーラトランジスタのベース領域を同時に形成する工程
と、第２の領域の内部に高濃度の第２導電型不純物をド
ープして第３の領域を形成する工程と、第２の領域の内
部で第３の領域を取り囲む領域に高濃度の第１導電型不
純物をドープして第４の領域を形成する工程と、ベース
領域の内部に高濃度の第１導電型不純物をドープしてエ
ミッタ領域を形成する工程と、第３の領域と第４の領域
とを電気的に接続する工程とを含む。

【００２３】このように、第１の領域の内部とコレクタ
領域の内部に第２導電型不純物をドープしてダイオード
の第２の領域とバイポーラトランジスタのベース領域を
同時に形成するので、バイポーラトランジスタを形成す
る際に必然的に必要となるベース領域の形成工程におい
てダイオードの第２の領域を形成できる。このため、ダ
イオードの第２の領域を形成する工程を別途設ける必要
はなく、工程数を低減することができる。従って、ダイ
オードにおいては請求項１１と同じ作用が得られ、基板
への漏れ電流は低減されると共に、半導体装置の製造コ
ストを低減することができる。

【００２４】請求項１４記載の半導体装置の製造方法
は、請求項１３において、第１の領域の内部で第２の領
域から所定の距離だけ離れた位置に高濃度の第１導電型
不純物をドープして第５の領域を形成する工程を含む。
このように、第１の領域の内部で第２の領域から所定の
距離だけ離れた位置に高濃度の第１導電型不純物をドー
プして第５の領域を形成するので良好に動作する。

【００２５】請求項１５記載の半導体装置の製造方法
は、請求項１３または１４において、バイポーラトラン
ジスタのエミッタ領域とダイオードの第４の領域を同時
に形成する。このように、バイポーラトランジスタのエ
ミッタ領域の形成を、ダイオードの第４の領域の形成と
同時に行うので、バイポーラトランジスタを形成する際
に必然的に必要となるエミッタ領域の形成工程において
ダイオードの第４の領域を形成できる。このため、ダイ
オードの第４の領域を形成する工程を別途設ける必要は
なく、工程数を低減することができ、半導体装置の製造
コストをさらに低減することができる。

【００２６】請求項１６記載の半導体装置の製造方法
は、請求項１４または１５において、バイポーラトラン
ジスタのエミッタ領域とダイオードの第５の領域を同時
に形成する。このように、バイポーラトランジスタのエ
ミッタ領域の形成を、ダイオードの第５の領域の形成と
同時に行うので、バイポーラトランジスタを形成する際
に必然的に必要となるエミッタ領域の形成工程において
ダイオードの第５の領域を形成できる。このため、ダイ
オードの第５の領域を形成する工程を別途設ける必要は
なく、工程数を低減することができ、半導体装置の製造
コストをさらに低減することができる。

【００２７】請求項１７記載の半導体装置の製造方法
は、請求項１３，１４，１５または１６において、バイ
ポーラトランジスタのベース領域内でエミッタ領域から
所定の距離だけ離れた位置に高濃度の第２導電型不純物
をドープしてベースコンタクト領域を形成する工程を含
み、ベースコンタクト領域とダイオードの第３の領域を
同時に形成する。このように、バイポーラトランジスタ
のベース領域内でエミッタ領域から所定の距離だけ離れ
た位置に高濃度の第２導電型不純物をドープしてベース
コンタクト領域を形成するので良好に動作する。また、
ベースコンタクト領域の形成を、ダイオードの第３の領
域の形成と同時に行うので、バイポーラトランジスタを
形成する際のベースコンタクト領域の形成工程において
ダイオードの第３の領域を形成できる。このため、ダイ
オードの第３の領域を形成する工程を別途設ける必要は
なく、工程数を低減することができ、半導体装置の製造
コストをさらに低減することができる。

【００２８】請求項１８記載の半導体装置の製造方法
は、半導体基板上のダイオード形成領域に低濃度の第１
導電型不純物をドープして第１の領域を形成し、半導体
基板上のＤＭＯＳＦＥＴ形成領域に低濃度の第１導電型
の不純物をドープしてドレイン領域を形成する工程と、
ドレイン領域の上にゲート絶縁膜を形成する工程と、ゲ
ート絶縁膜上にゲート電極を形成する工程と、ゲート電
極の下方領域の一部にまで達するようにしきい値制御レ
ベルの第２導電型不純物をドープしてボディ領域を形成
する工程と、このボディ領域内でゲート電極の一方の下
部側方に高濃度の第１導電型不純物をドープしてソース
領域を形成する工程と、ドレイン領域内でゲート電極の
他方の下部側方でかつゲート電極とは離れた領域に高濃
度の第１導電型不純物をドープしてドレインコンタクト
領域を形成する工程と、第１の領域の内部に第２導電型
不純物をドープしてダイオードの第２の領域を形成する
工程と、第２の領域の内部に高濃度の第２導電型不純物
をドープして第３の領域を形成する工程と、第２の領域
の内部で第３の領域を取り囲む領域に高濃度の第１導電
型不純物をドープして第４の領域を形成する工程と、第
３の領域と第４の領域とを電気的に接続する工程とを含
み、ＤＭＯＳＦＥＴのボディ領域とダイオードの第２の
領域を同時に形成する。

【００２９】このように、ＤＭＯＳＦＥＴのボディ領域
とダイオードの第２の領域を同時に形成するので、ＤＭ
ＯＳＦＥＴを形成する際に必然的に必要となるボディ領
域の形成工程においてダイオードの第２の領域を形成で
きる。このため、ダイオードの第２の領域を形成する工
程を別途設ける必要はなく、工程数を低減することがで
きる。従って、ダイオードにおいては請求項１１と同じ
作用が得られ、基板への漏れ電流は低減されると共に、
半導体装置の製造コストを低減することができる。

【００３０】請求項１９記載の半導体装置の製造方法
は、請求項１８において、第１の領域の内部で第２の領
域から所定の距離だけ離れた位置に高濃度の第１導電型
不純物をドープして第５の領域を形成する工程を含む。
このように、第１の領域の内部で第２の領域から所定の
距離だけ離れた位置に高濃度の第１導電型不純物をドー
プして第５の領域を形成するので良好に動作する。

【００３１】請求項２０記載の半導体装置の製造方法
は、請求項１８または１９において、ＤＭＯＳＦＥＴの
ソース領域及びドレインコンタクト領域と、ダイオード
の第４の領域を同時に形成する。このように、ＤＭＯＳ
ＦＥＴのソース領域及びドレインコンタクト領域と、ダ
イオードの第４の領域を同時に形成するので、ＤＭＯＳ
ＦＥＴを形成する際のソース領域及びドレインコンタク
ト領域の形成工程においてダイオードの第４の領域を形
成できる。このため、ダイオードの第４の領域を形成す
る工程を別途設ける必要はなく、工程数を低減すること
ができ、半導体装置の製造コストをさらに低減すること
ができる。

【００３２】請求項２１記載の半導体装置の製造方法
は、請求項１９または２０において、ＤＭＯＳＦＥＴの
ソース領域及びドレインコンタクトと、ダイオードの第
５の領域を同時に形成する。このように、ＤＭＯＳＦＥ
Ｔのソース領域及びドレインコンタクトと、ダイオード
の第５の領域を同時に形成するので、ＤＭＯＳＦＥＴを
形成する際のソース領域及びドレインコンタクト領域の
形成工程においてダイオードの第５の領域を形成でき
る。このため、ダイオードの第５の領域を形成する工程
を別途設ける必要はなく、工程数を低減することがで
き、半導体装置の製造コストをさらに低減することがで
きる。

【００３３】請求項２２記載の半導体装置の製造方法
は、請求項１８，１９，２０または２１において、ＤＭ
ＯＳＦＥＴのボディ領域内でソース領域から所定の距離
だけ離れた位置に、高濃度の第２導電型不純物をドープ
してボディコンタクト領域を形成する工程を含み、ボデ
ィコンタクト領域とダイオードの第３の領域を同時に形
成する。このように、ＤＭＯＳＦＥＴのボディ領域内で
ソース領域から所定の距離だけ離れた位置に、高濃度の
第２導電型不純物をドープしてボディコンタクト領域を
形成するので良好に動作する。また、ボディコンタクト
領域とダイオードの第３の領域を同時に形成するので、
ＤＭＯＳＦＥＴを形成する際のボディコンタクト領域の
形成工程においてダイオードの第３の領域を形成でき
る。このため、ダイオードの第３の領域を形成する工程
を別途設ける必要はなく、工程数を低減することがで
き、半導体装置の製造コストをさらに低減することがで
きる。

【００３４】

【発明の実施の形態】この発明の第１の実施の形態を図
１〜図６に基づいて説明する。図１はこの発明の第１の
実施の形態の半導体装置の断面図である。図１に示すよ
うに、この半導体装置は、ダイオードとバイポーラトラ
ンジスタが半導体基板に設けてある。ダイオード形成領
域では、第１導電型不純物からなる第１の領域１０１
と、この第１の領域１０１の内部に形成された第２導電
型不純物からなる第２の領域１０４と、この第２の領域
１０４の内部に形成された高濃度の第２導電型不純物か
らなる第３の領域１１２と、この第３の領域１１２を取
り囲むように第２の領域１０４の内部に形成された高濃
度の第１導電型不純物からなる第４の領域１０７と、第
１の領域１０１の内部で第２の領域１０４から所定の距
離だけ離れた位置に形成された高濃度の第１導電型不純
物からなる第５の領域１０８とを備えている。第３の領
域１１２と第４の領域１０７はＡｌ配線１１８により電
気的に同電位にしてある。

【００３５】また、バイポーラトランジスタ形成領域で
は、第１導電型不純物からなるコレクタ領域１０２と、
このコレクタ領域１０２の内部に形成された第２導電型
不純物からなるベース領域１０５と、このベース領域１
０５の内部に形成された高濃度の第１導電型不純物から
なるエミッタ領域１０９と、ベース領域の内部でエミッ
タ領域１０９から所定の距離だけ離れた位置に形成され
た高濃度の第２導電型不純物からなるベースコンタクト
領域１１３と、コレクタ領域１０２の内部でベース領域
１０５から所定の距離だけ離れた位置に形成された高濃
度の第１導電型不純物からなるコレクタコンタクト領域
１１０とを備えている。また、ベース領域１０５は第２
の領域１０４と同一の不純物濃度及び不純物深さを有
し、エミッタ領域１０９は第４の領域１０７及び第５の
領域１０８と同一の不純物濃度及び不純物深さを有し、
ベースコンタクト領域１１３は第３の領域１１２と同一
の不純物濃度及び不純物深さを有する。

【００３６】次にこの半導体装置の製造方法について説
明する。図２〜図６はこの発明の第１の実施の形態の半
導体装置の製造工程を示す断面図である。図２に示すよ
うに、比抵抗が例えば１０〜２０Ω・ｃｍの（１００）
面を主面とするシリコン単結晶からなるＰ型半導体基板
１００に例えばレジストマスク（図示せず）を形成し、
これを用いて、Ｐ型半導体基板１００のダイオード形成
領域及びバイポーラトランジスタ形成領域に、例えば燐
イオンを注入エネルギーが１００ｋｅＶ，ドーズ量が２
×１０¹²ｃｍ^-2程度の条件で注入し、熱処理を行う。こ
れにより、ダイオードの第１の領域１０１、バイポーラ
トランジスタのコレクタ領域１０２を形成する。

【００３７】次に、図３に示すように、例えばレジスト
膜１０３をマスクとして用い、ダイオード形成領域の第
１の領域１０１の内部と、バイポーラトランジスタ形成
領域のコレクタ領域１０２の内部のベース形成領域に例
えばボロンイオンを注入エネルギーが３０ｋｅＶ，ドー
ズ量が１．５×１０¹³ｃｍ^-2程度の条件で注入し、熱処
理を行う。これにより、ダイオードの第２の領域１０４
とバイポーラトランジスタのベース領域１０５を形成す
る。

【００３８】次に、図４に示すように、例えばレジスト
膜１０６をマスクとして用い、ダイオード形成領域の第
２の領域１０４の内部と、第１の領域１０１の内部であ
って、第２の領域１０４とは離れた領域と、バイポーラ
トランジスタ形成領域のベース領域１０５の内部と、コ
レクタ領域１０２の内部であって、ベース領域１０５と
は離れた領域とに例えばひ素イオンを注入エネルギーが
４０ｋｅＶ，ドーズ量が１×１０¹⁶ｃｍ^-2程度の条件で
注入し、熱処理を行う。これにより、ダイオードの第４
の領域１０７及び第５の領域１０８及びバイポーラトラ
ンジスタのエミッタ領域１０９及びコレクタコンタクト
領域１１０を形成する。

【００３９】ここで、ダイオードの第４の領域１０７は
第２の領域１０４の内部であって、それらのオーバーラ
ップ距離Ｌは０．５μｍ程度になるようにし、かつ第４
の領域１０７は半導体基板１００上面から見た際に環状
になるように形成する。次に、図５に示すように、例え
ばレジスト膜１１１をマスクとして用い、ダイオード形
成領域の第２の領域１０４の内部であって、かつ第４の
領域１０７に取り囲まれる領域と、バイポーラトランジ
スタ形成領域のベース領域１０５の内部であって、エミ
ッタ領域１０９とは離れた領域とに例えばＢＦ₂イオン
を注入エネルギーが４０ｋｅＶ，ドーズ量が３×１０¹⁵
ｃｍ^-2程度の条件で注入し、熱処理を行う。これによ
り、ダイオードの第３の領域１１２とバイポーラトラン
ジスタのベースコンタクト領域１１３を形成する。

【００４０】次に、図６に示すように、層間絶縁膜とし
て例えばＣＶＤ法を用いてＮＳＧ膜１１４を８００ｎｍ
程度形成し、さらに、例えばレジスト膜１１５をマスク
として、ＮＳＧ膜１１４をエッチングし、コンタクト窓
１１６を形成する。最後に、図１に示すように、例えば
金属配線として、例えばスパッタリング法によりＡｌ膜
を形成し、その後、例えばレジスト膜１１７をマスクと
してＡｌ膜をエッチングして、Ａｌ配線１１８を形成す
ればこの半導体装置が完成する。ここで、ダイオードの
第４の領域１０７と第３の領域１１２は電気的に接続さ
れる。

【００４１】以上のように、この実施の形態によれば、
ダイオード形成領域において、第２の領域１０４をアノ
ードとし、第１の領域１０１をカソードとするダイオー
ドが形成されると共に、第１の領域１０１をエミッタと
し、第２の領域１０４をベースとし、第４の領域１０７
をコレクタとするラテラルバイポーラトランジスタが形
成される。このラテラルバイポーラトランジスタは、第
２の領域１０４と第３の領域１１２が同一の導電型不純
物を含む領域であり、第３の領域１１２と第４の領域１
０７とが電気的に接続されていることから、ベース・コ
レクタ間電圧＝０となり、常に飽和領域で動作する。こ
のトランジスタはダイオードに順バイアスを印加したし
た場合にオンし、コレクタ電流が流れる。これはすなわ
ち第１の領域１０１と第４の領域１０７の間で電流が流
れることであり、第４の領域１０７は第３の領域１１２
と電気的に接続されているから、この電流はダイオード
の順バイアス電流に加算される。従って、この実施の形
態によれば、ダイオードのアノード・カソード間電流は
増加し、相対的に基板への漏れ電流は低減される。

【００４２】さらに、ラテラルバイポーラトランジスタ
のベース幅は第２の領域１０４と第４の領域１０７のオ
ーバーラップ距離Ｌであり、電流増幅率ｈＦＥはベース
幅で規定されるため、この距離が短いほど基板への漏れ
電流が低減される。一方、Ｌが短い場合、第１の領域１
０１と第４の領域１０７の間の降伏電圧が低下する。こ
れはダイオードの降伏電圧が低下することを意味してい
る。従って、この距離Ｌは０．３μｍ以上で、１．５μ
ｍ以下であることが好ましい。この実施の形態ではＬは
約０．５μｍ程度とした。

【００４３】また、第３の領域１１２と第４の領域１０
７とは電気的に接続することから、両方の領域は接する
ように形成することが好ましい。この場合、ダイオード
のセル面積が小さくなるというさらなる効果を有する。
さらに、この実施の形態によれば、第４の領域１０７は
第３の領域１１２を取り囲むように形成している。これ
により、ラテラルバイポーラトランジスタのコレクタと
しての面積が増大し、コレクタ電流も増大する。従っ
て、この実施の形態によれば、ダイオードのアノード・
カソード間電流は増加し、相対的に基板への漏れ電流は
低減される。なお、第４の領域１０７が第３の領域１１
２の全周の一部を囲まない構成にしてもよいが、全周を
取り囲んだ場合コレクタ面積が最大となり、コレクタ電
流も最大となる。

【００４４】さらに、ダイオードを形成する際に、バイ
ポーラトランジスタを形成するための工程のみを使用し
ている。従って、ダイオードを形成するための工程を追
加する必要はなく、半導体装置の製造コストを低減する
ことができる。しかも、バイポーラトランジスタの特性
に影響を与えることはない。この発明の第２の実施の形
態を図７〜図１３に基づいて説明する。図１３はこの発
明の第２の実施の形態の半導体装置の断面図である。図
１３に示すように、この半導体装置は、ダイオードとＤ
ＭＯＳＦＥＴが半導体基板に設けてある。ダイオード形
成領域は、第１の実施の形態と同様であり、第１の領域
２０１、第２の領域２０８、第３の領域２１６、第４の
領域２１１、第５の領域２１２およびＡｌ配線２２２を
備えている。

【００４５】ＤＭＯＳＦＥＴ形成領域では、第１導電型
不純物からなるドレイン領域２０２と、このドレイン領
域２０２上に形成されたゲート酸化膜（ゲート絶縁膜）
２０３と、このゲート酸化膜２０３上に形成された多結
晶シリコン（ゲート電極）２０４とを備えている。ゲー
ト酸化膜２０３と多結晶シリコン２０４から絶縁ゲート
電極２０６が形成される。また、半導体基板２００の表
面付近の領域でドレイン領域２０２の内部に形成され絶
縁ゲート電極２０６の下方領域の一部にまで達するしき
い値制御レベルの第２導電型不純物からなるボディ領域
２０９と、このボディ領域２０９内で絶縁ゲート電極２
０６の一方の下部側部に形成された高濃度の第１導電型
不純物からなるソース領域２１３と、ドレイン領域２０
２内で絶縁ゲート電極２０６の他方の下部側方に位置し
かつ絶縁ゲート電極２０６とは離れた領域に形成された
高濃度の第１導電型不純物からなるドレインコンタクト
領域２１４と、ボディ領域２０９内でソース領域２１３
から所定の距離だけ離れた位置に形成された高濃度の第
２導電型不純物からなるボディコンタクト領域２１７と
を備えている。また、ボディ領域２０９は第２の領域２
０８と同一の不純物濃度及び不純物深さを有し、ソース
領域２１３及びドレインコンタクト領域２１４は第４の
領域２１１及び第５の領域２１２と同一の不純物濃度及
び不純物深さを有し、ボディコンタクト領域２１７は第
３の領域２１６と同一の不純物濃度及び不純物深さを有
する。

【００４６】次にこの半導体装置の製造方法について説
明する。図７〜図１２はこの発明の第２の実施の形態の
製造工程を示す断面図である。図７に示すように、比抵
抗が例えば１０〜２０Ω・ｃｍの（１００）面を主面と
するシリコン単結晶からなるＰ型半導体基板２００に例
えばレジストマスク（図示せず）を形成し、これを用い
て、Ｐ型半導体基板２００のダイオード形成領域及びＤ
ＭＯＳＦＥＴ形成領域に、例えば燐イオンを注入エネル
ギーが１００ｋｅＶ，ドーズ量が２×１０¹²ｃｍ^-2程度
の条件で注入し、熱処理を行う。これにより、ダイオー
ドの第１の領域２０１、ＤＭＯＳＦＥＴのドレイン領域
２０２が形成される。

【００４７】次に、図８に示すように、例えば９００℃
で熱酸化を行ない、厚みが１５ｎｍ程度のゲート酸化膜
２０３を全面に形成した後、例えばＣＶＤ法を用いて、
厚みが４００ｎｍ程度の多結晶シリコン２０４を全面に
堆積する。さらに、例えばレジスト膜２０５をマスクと
して用い、ＤＭＯＳＦＥＴのゲート電極形成領域にゲー
ト酸化膜２０３と多結晶シリコン２０４からなる絶縁ゲ
ート電極２０６を形成する。

【００４８】次に、図９に示すように、例えばレジスト
膜２０７をマスクとして用い、ダイオード形成領域の第
１の領域２０１の内部の領域と、ＤＭＯＳＦＥＴの絶縁
ゲート電極２０６の一方の下部側方の領域に、例えばボ
ロンイオンを注入エネルギーが８０ｋｅＶ，ドーズ量が
６×１０¹³ｃｍ^-2程度の条件で注入し、熱処理を行う。
これにより、ダイオードの第２の領域２０８とＤＭＯＳ
ＦＥＴのボディ領域２０９が形成される。

【００４９】次に、図１０に示すように、例えばレジス
ト膜２１０をマスクとして用い、ダイオード形成領域の
第２の領域２０８の内部の領域と、第１の領域２０１の
内部であって、第２の領域２０８とは離れた領域と、Ｄ
ＭＯＳＦＥＴ形成領域のボディ領域２０９の内部と、ド
レイン領域２０２の内部であって、絶縁ゲート電極２０
６の他方の下部側方の領域で、かつ絶縁ゲート電極２０
６とは離れた領域とに例えばひ素イオンを注入エネルギ
ーが４０ｋｅＶ，ドーズ量が１×１０¹⁶ｃｍ^-2程度の条
件で注入し、熱処理を行う。これにより、ダイオードの
第４の領域２１１と第５の領域２１２と、ＤＭＯＳＦＥ
Ｔのソース領域２１３とドレインコンタクト領域２１４
が形成される。

【００５０】ここで、第１の実施の形態と同様に、ダイ
オードの第４の領域２１１は第２の領域２０８の内部で
あって、それらのオーバーラップ距離Ｌは０．５μｍ程
度になるようにし、かつ第４の領域２１１は半導体基板
２００上面から見た際に環状になるように形成する。次
に、図１１に示すように、例えばレジスト膜２１５をマ
スクとして用い、ダイオード形成領域の第２の領域２０
８の内部であって、かつ第４の領域２１１に取り囲まれ
る領域と、ＤＭＯＳＦＥＴ形成領域のボディ領域２０９
の内部であって、ソース領域２１３とは離れた領域とに
例えばＢＦ₂イオンを注入エネルギーが４０ｋｅＶ、ド
ーズ量が３×１０¹⁵ｃｍ^-2程度の条件で注入し、熱処理
を行う。これにより、ダイオードの第３の領域２１６と
ＤＭＯＳＦＥＴのボディコンタクト領域２１７が形成さ
れる。

【００５１】次に、図１２に示すように、層間絶縁膜と
して例えばＣＶＤ法を用いてＮＳＧ膜２１８を８００ｎ
ｍ程度形成し、さらに、例えばレジスト膜２１９をマス
クとして、ＮＳＧ膜２１８をエッチングし、コンタクト
窓２２０を形成する。最後に、図１３に示すように、例
えば金属配線として、例えばスパッタリング法によりＡ
ｌ膜を形成し、その後、例えばレジスト膜２２１をマス
クとしてＡｌ膜をエッチングして、Ａｌ配線２２２を形
成すればこの半導体装置が完成する。ここで、ダイオー
ドの第４の領域２１１と第３の領域２１６は電気的に接
続される。

【００５２】以上のように、この実施の形態によれば、
第１の実施形態と同等の構成のダイオードを形成するこ
とができる。従って、ダイオードは第１の実施形態と同
じ効果を発揮できる。さらに、この実施の形態によれ
ば、ダイオードを形成する際に、ＤＭＯＳＦＥＴを形成
するための工程のみを使用している。従って、ダイオー
ドを形成するための工程を追加する必要はなく、半導体
装置の製造コストを低減することができる。しかも、Ｄ
ＭＯＳＦＥＴの特性に影響を与えることはない。

【００５３】なお、上記第１の実施の形態においては、
バイポーラトランジスタのうち、特にＮＰＮバイポーラ
トランジスタを例にとり説明したが、ＰＮＰバイポーラ
トランジスタであっても同様に適用することができ、第
２の実施の形態においては、ＤＭＯＳＦＥＴのうち、特
にＮチャネルＤＭＯＳＦＥＴを例にとって説明したが、
チャネルの極性はＰチャネルでも同様に適用することが
できる。この場合、ダイオードのアノードとカソードも
それぞれ極性が逆になる。

【００５４】また、上記第１及び第２の実施の形態にお
いては、ＤＭＯＳＦＥＴのドレイン領域２０２及びバイ
ポーラトランジスタのコレクタ領域１０２はＮ−型エピ
タキシャル層で形成してもよい。さらに、エピタキシャ
ル層形成前にＤＭＯＳＦＥＴのドレイン領域２０２及び
バイポーラトランジスタのコレクタ形成領域１０２及び
ダイオードの第１の領域１０１に濃いＮ⁺層を形成して
もよい。この場合、ＤＭＯＳＦＥＴについてはオン抵抗
が低減され、バイポーラトランジスタについてはコレク
タ抵抗が低減され、ダイオードについては寄生抵抗が低
減されるというさらなる効果を有する。

【００５５】また、上記第１及び第２の実施の形態にお
いては、Ａｌ配線を用いてダイオードの第３の領域と第
４の領域を接続したが、これは例えば多結晶シリコン等
の導電性のものであれば、他の材料でもよい。また、層
間絶縁膜を形成する前にダイオードの第３の領域と第４
の領域を接続する工程を設けてもよい。また、上記第１
及び第２の実施の形態においては、ダイオードの第３の
領域と第４の領域を接続するために、各領域ごとにコン
タクト窓を開口したが、これは両方の領域にわたるコン
タクト窓を開口して接続してもよい。また、バイポーラ
トランジスタまたはＤＭＯＳＦＥＴと共にダイオードを
形成したが、ダイオードだけでもよい。

【００５６】

【発明の効果】この発明の請求項１記載の半導体装置に
よれば、第３の領域を取り囲むように第２の領域の内部
に高濃度の第１導電型不純物からなる第４の領域を形成
し、第３の領域と第４の領域は電気的に同電位にしたの
で、第１の領域をエミッタとし、第２の領域をベースと
し、第４の領域をコレクタとするラテラルバイポーラト
ランジスタが形成される。このトランジスタは、第２の
領域と第３の領域が同一の導電型不純物を含む領域であ
り、第３の領域と第４の領域とが電気的に接続されてい
ることから、ベース・コレクタ間電圧＝０となり、常に
飽和領域で動作する。このトランジスタの電流増幅率ｈ
ＦＥが１以上の場合、コレクタ電流が流れる。これはす
なわち第１の領域と第４の領域の間で電流が流れること
であり、第４の領域は第３の領域と電気的に接続されて
いるから、この電流はダイオードの順バイアス電流に加
算される。さらに、第４の領域は第３の領域を取り囲む
ように形成している。この構造により、ラテラルバイポ
ーラトランジスタの実効的なコレクタ面積が増大し、コ
レクタ電流も増大する。従って、本構成によれば、ダイ
オードの内部にラテラルバイポーラトランジスタを形成
し、これがオンしてダイオードのアノード・カソード間
電流は増加させるため、相対的に基板への漏れ電流は低
減することができる。したがって、優れた特性のダイオ
ードを形成することができる。

【００５７】請求項２では、第１の領域の内部で第２の
領域から所定の距離だけ離れた位置に高濃度の第１導電
型不純物からなる第５の領域を形成したので良好に動作
する。請求項３では、ダイオードと共にバイポーラトラ
ンジスタを有する半導体装置において、バイポーラトラ
ンジスタのベース領域はダイオードの第２の領域と同一
の不純物濃度及び不純物深さを有するので、同時に第２
導電型不純物をドープすることができる。このため、製
造に際して第２の領域を形成するための工程を別途設け
る必要はなく、バイポーラトランジスタのベース領域を
形成する工程を用いることができる。つまり、ダイオー
ドにおいては請求項１と同じ作用が得られ、基板への漏
れ電流は低減されると共に、工程数を少なくでき半導体
装置の製造コストを低減することができる。

【００５８】請求項４では、ダイオードと共にバイポー
ラトランジスタを有する半導体装置において、バイポー
ラトランジスタのエミッタ領域はダイオードの第４の領
域と同一の不純物濃度及び不純物深さを有するので、同
時に第１導電型不純物をドープすることができる。この
ため、製造に際して第４の領域を形成するための工程を
別途設ける必要はなく、バイポーラトランジスタのエミ
ッタ領域を形成する工程を用いることができる。つま
り、ダイオードにおいては請求項１と同じ作用が得ら
れ、基板への漏れ電流は低減されると共に、工程数を少
なくでき半導体装置の製造コストを低減することができ
る。

【００５９】請求項５では、ダイオードと共にバイポー
ラトランジスタを有する半導体装置において、バイポー
ラトランジスタのエミッタ領域はダイオードの第５の領
域と同一の不純物濃度及び不純物深さを有するので、同
時に第１導電型不純物をドープすることができる。この
ため、製造に際して第５の領域を形成するための工程を
別途設ける必要はなく、バイポーラトランジスタのエミ
ッタ領域を形成する工程を用いることができる。つま
り、ダイオードにおいては請求項１と同じ作用が得ら
れ、基板への漏れ電流は低減されると共に、工程数を少
なくでき半導体装置の製造コストを低減することができ
る。

【００６０】請求項６では、ベース領域の内部でエミッ
タ領域から所定の距離だけ離れた位置に高濃度の第２導
電型不純物からなるベースコンタクト領域を形成したの
で良好に動作する。また、ダイオードと共にバイポーラ
トランジスタを有する半導体装置において、バイポーラ
トランジスタのベースコンタクト領域はダイオードの第
３の領域と同一の不純物濃度及び不純物深さを有するの
で、同時に第２導電型不純物をドープすることができ
る。このため、製造に際して第３の領域を形成するため
の工程を別途設ける必要はなく、バイポーラトランジス
タのベースコンタクト領域を形成する工程を用いること
ができる。つまり、ダイオードにおいては請求項１と同
じ作用が得られ、基板への漏れ電流は低減されると共
に、工程数を少なくでき半導体装置の製造コストを低減
することができる。

【００６１】請求項７では、ダイオードと共にＤＭＯＳ
ＦＥＴを有する半導体装置において、ＤＭＯＳＦＥＴの
ボディ領域はダイオードの第２の領域と同一の不純物濃
度及び不純物深さを有するので、同時に第２導電型不純
物をドープすることができる。このため、製造に際して
第２の領域を形成するための工程を別途設ける必要はな
く、ＤＭＯＳＦＥＴのボディ領域を形成する工程を用い
ることができる。つまり、ダイオードにおいては請求項
１と同じ作用が得られ、基板への漏れ電流は低減される
と共に、工程数を少なくでき半導体装置の製造コストを
低減することができる。

【００６２】請求項８では、ダイオードと共にＤＭＯＳ
ＦＥＴを有する半導体装置において、ソース及びドレイ
ンコンタクト領域は第４の領域と同一の不純物濃度及び
不純物深さを有するので、同時に第１導電型不純物をド
ープすることができる。このため、製造に際して第４の
領域を形成するための工程を別途設ける必要はなく、Ｄ
ＭＯＳＦＥＴのソース、ドレインコンタクト領域を形成
する工程を用いることができる。つまり、ダイオードに
おいては請求項１と同じ作用が得られ、基板への漏れ電
流は低減されると共に、工程数を少なくでき半導体装置
の製造コストを低減することができる。

【００６３】請求項９では、製造に際して第５の領域を
形成するための工程を別途設ける必要はなく、ＤＭＯＳ
ＦＥＴのソース、ドレインコンタクト領域を形成する工
程を用いることができる。つまり、ダイオードにおいて
は請求項１と同じ作用が得られ、基板への漏れ電流は低
減されると共に、工程数を少なくでき半導体装置の製造
コストを低減することができる。

【００６４】請求項１０では、ボディ領域内でソース領
域から所定の距離だけ離れた位置に高濃度の第２導電型
不純物からなるボディコンタクト領域を形成したので良
好に動作する。また、ダイオードと共にＤＭＯＳＦＥＴ
を有する半導体装置において、ボディコンタクト領域は
第３の領域と同一の不純物濃度及び不純物深さを有する
ので、同時に第２導電型不純物をドープすることができ
る。このため、製造に際して第３の領域を形成するため
の工程を別途設ける必要はなく、ＤＭＯＳＦＥＴのボデ
ィコンタクト領域を形成する工程を用いることができ
る。つまり、ダイオードにおいては請求項１と同じ作用
が得られ、基板への漏れ電流は低減されると共に、工程
数を少なくでき半導体装置の製造コストを低減すること
ができる。

【００６５】この発明の請求項１１記載の半導体装置の
製造方法によれば、第２の領域の内部の第３の領域を取
り囲む領域に高濃度の第１導電型不純物をドープして第
４の領域を形成する工程と、第３の領域と第４の領域と
を電気的に接続する工程とを含むので、第１の領域をエ
ミッタとし、第２の領域をベースとし、第４の領域をコ
レクタとするラテラルバイポーラトランジスタが形成さ
れる。このトランジスタは、第２の領域と第３の領域が
同一の導電型不純物を含む領域であり、第３の領域と第
４の領域とが電気的に接続されていることから、ベース
・コレクタ間電圧＝０となり、常に飽和領域で動作す
る。このトランジスタの電流増幅率ｈＦＥが１以上の場
合、コレクタ電流が流れる。これはすなわち第１の領域
と第４の領域の間で電流が流れることであり、第４の領
域は第３の領域と電気的に接続されているから、この電
流はダイオードの順バイアス電流に加算される。さら
に、第４の領域は第３の領域を取り囲むように形成する
工程を有している。この工程により、ラテラルバイポー
ラトランジスタの実効的なコレクタ面積が増大し、コレ
クタ電流も増大する。従って、本方法によれば、ダイオ
ードのアノード・カソード間電流は増加し、相対的に基
板への漏れ電流は低減される。

【００６６】請求項１２では、第１の領域の内部で第２
の領域から所定の距離だけ離れた位置に高濃度の第１導
電型不純物をドープして第５の領域を形成するので良好
に動作する。この発明の請求項１３記載の半導体装置の
製造方法によれば、第１の領域の内部とコレクタ領域の
内部に第２導電型不純物をドープしてダイオードの第２
の領域とバイポーラトランジスタのベース領域を同時に
形成するので、バイポーラトランジスタを形成する際に
必然的に必要となるベース領域の形成工程においてダイ
オードの第２の領域を形成できる。このため、ダイオー
ドの第２の領域を形成する工程を別途設ける必要はな
く、工程数を低減することができる。従って、ダイオー
ドにおいては請求項１１と同じ作用が得られ、基板への
漏れ電流は低減されると共に、半導体装置の製造コスト
を低減することができる。

【００６７】請求項１４では、第１の領域の内部で第２
の領域から所定の距離だけ離れた位置に高濃度の第１導
電型不純物をドープして第５の領域を形成するので良好
に動作する。請求項１５では、バイポーラトランジスタ
のエミッタ領域の形成を、ダイオードの第４の領域の形
成と同時に行うので、バイポーラトランジスタを形成す
る際に必然的に必要となるエミッタ領域の形成工程にお
いてダイオードの第４の領域を形成できる。このため、
ダイオードの第４の領域を形成する工程を別途設ける必
要はなく、工程数を低減することができ、半導体装置の
製造コストをさらに低減することができる。

【００６８】請求項１６では、バイポーラトランジスタ
のエミッタ領域の形成を、ダイオードの第５の領域の形
成と同時に行うので、バイポーラトランジスタを形成す
る際に必然的に必要となるエミッタ領域の形成工程にお
いてダイオードの第５の領域を形成できる。このため、
ダイオードの第５の領域を形成する工程を別途設ける必
要はなく、工程数を低減することができ、半導体装置の
製造コストをさらに低減することができる。

【００６９】請求項１７では、バイポーラトランジスタ
のベース領域内でエミッタ領域から所定の距離だけ離れ
た位置に高濃度の第２導電型不純物をドープしてベース
コンタクト領域を形成するので良好に動作する。また、
ベースコンタクト領域の形成を、ダイオードの第３の領
域の形成と同時に行うので、バイポーラトランジスタを
形成する際のベースコンタクト領域の形成工程において
ダイオードの第３の領域を形成できる。このため、ダイ
オードの第３の領域を形成する工程を別途設ける必要は
なく、工程数を低減することができ、半導体装置の製造
コストをさらに低減することができる。

【００７０】この発明の請求項１８記載の半導体装置の
製造方法によれば、ＤＭＯＳＦＥＴのボディ領域とダイ
オードの第２の領域を同時に形成するので、ＤＭＯＳＦ
ＥＴを形成する際に必然的に必要となるボディ領域の形
成工程においてダイオードの第２の領域を形成できる。
このため、ダイオードの第２の領域を形成する工程を別
途設ける必要はなく、工程数を低減することができ、半
導体装置の製造コストをさらに低減することができる。
従って、ダイオードにおいては請求項１１と同じ作用が
得られ、基板への漏れ電流は低減されると共に、半導体
装置の製造コストを低減することができる。

【００７１】請求項１９では、第１の領域の内部で第２
の領域から所定の距離だけ離れた位置に高濃度の第１導
電型不純物をドープして第５の領域を形成するので良好
に動作する。請求項２０では、ＤＭＯＳＦＥＴのソース
領域及びドレインコンタクト領域と、ダイオードの第４
の領域を同時に形成するので、ＤＭＯＳＦＥＴを形成す
る際のソース領域及びドレインコンタクト領域の形成工
程においてダイオードの第４の領域を形成できる。この
ため、ダイオードの第４の領域を形成する工程を別途設
ける必要はなく、工程数を低減することができ、半導体
装置の製造コストをさらに低減することができる。

【００７２】請求項２１では、ＤＭＯＳＦＥＴのソース
領域及びドレインコンタクトと、ダイオードの第５の領
域を同時に形成するので、ＤＭＯＳＦＥＴを形成する際
のソース領域及びドレインコンタクト領域の形成工程に
おいてダイオードの第５の領域を形成できる。このた
め、ダイオードの第５の領域を形成する工程を別途設け
る必要はなく、工程数を低減することができ、半導体装
置の製造コストをさらに低減することができる。

【００７３】請求項２２では、ＤＭＯＳＦＥＴのボディ
領域内でソース領域から所定の距離だけ離れた位置に、
高濃度の第２導電型不純物をドープしてボディコンタク
ト領域を形成するので良好に動作する。また、ボディコ
ンタクト領域とダイオードの第３の領域を同時に形成す
るので、ＤＭＯＳＦＥＴを形成する際のボディコンタク
ト領域の形成工程においてダイオードの第３の領域を形
成できる。このため、ダイオードの第３の領域を形成す
る工程を別途設ける必要はなく、工程数を低減すること
ができ、半導体装置の製造コストをさらに低減すること
ができる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態の半導体装置の断
面図である。

【図２】この発明の第１の実施の形態の半導体装置の製
造工程断面図である。

【図３】図２の次の工程の半導体装置の製造工程断面図
である。

【図４】図３の次の工程の半導体装置の製造工程断面図
である。

【図５】図４の次の工程の半導体装置の製造工程断面図
である。

【図６】図５の次の工程の半導体装置の製造工程断面図
である。

【図７】この発明の第２の実施の形態の半導体装置の製
造工程断面図である。

【図８】図７の次の工程の半導体装置の製造工程断面図
である。

【図９】図８の次の工程の半導体装置の製造工程断面図
である。

【図１０】図９の次の工程の半導体装置の製造工程断面
図である。

【図１１】図１０の次の工程の半導体装置の製造工程断
面図である。

【図１２】図１１の次の工程の半導体装置の製造工程断
面図である。

【図１３】この発明の第２の実施の形態の半導体装置の
断面図である。

【図１４】従来の半導体装置の製造工程断面図である。

【図１５】図１４の次の工程の製造工程断面図である。

【図１６】図１５の次の工程の製造工程断面図である。

【図１７】図１６の次の工程で従来の半導体装置の断面
図である。

【符号の説明】

１００Ｐ型半導体基板１０１ダイオードの第１の領域１０２バイポーラトランジスタのコレクタ領域１０３レジストマスク１０４ダイオードの第２の領域１０５バイポーラのベース領域１０６レジストマスク１０７ダイオードの第４の領域１０８ダイオードの第５の領域１０９バイポーラのエミッタ領域１１０バイポーラのコレクタコンタクト領域１１１レジストマスク１１２ダイオードの第３の領域１１３バイポーラのベースコンタクト領域１１４ＮＳＧ膜１１５レジストマスク１１６コンタクト窓１１７レジストマスク１１８Ａｌ配線２００Ｐ型半導体基板２０１ダイオードの第１の領域２０２ＤＭＯＳＦＥＴのドレイン領域２０３ゲート酸化膜２０４多結晶シリコン２０５レジストマスク２０６絶縁ゲート電極２０７レジストマスク２０８ダイオードの第２の領域２０９ＤＭＯＳＦＥＴのボディ領域２１０レジストマスク２１１ダイオードの第４の領域２１２ダイオードの第５の領域２１３ＤＭＯＳＦＥＴのソース領域２１４ＤＭＯＳＦＥＴのドレインコンタクト領域２１５レジストマスク２１６ダイオードの第３の領域２１７ＤＭＯＳＦＥＴのボディコンタクト領域２１８ＮＳＧ膜２１９レジストマスク２２０コンタクト窓２２１レジストマスク２２２Ａｌ配線

Claims

【特許請求の範囲】

【請求項１】半導体基板のダイオード形成領域に形成
された第１導電型不純物からなる第１の領域と、この第
１の領域の内部に形成された第２導電型不純物からなる
第２の領域と、この第２の領域の内部に形成された高濃
度の第２導電型不純物からなる第３の領域と、この第３
の領域を取り囲むように前記第２の領域の内部に形成さ
れた高濃度の第１導電型不純物からなる第４の領域とを
備え、前記第３の領域と前記第４の領域は電気的に同電
位にしたことを特徴とする半導体装置。
【請求項２】第１の領域の内部で第２の領域から所定
の距離だけ離れた位置に形成された高濃度の第１導電型
不純物からなる第５の領域を備えた請求項１記載の半導
体装置。
【請求項３】半導体基板のバイポーラトランジスタ形
成領域に形成された第１導電型不純物からなるコレクタ
領域と、このコレクタ領域の内部に形成された第２導電
型不純物からなるベース領域と、このベース領域の内部
に形成された高濃度の第１導電型不純物からなるエミッ
タ領域とを備え、前記ベース領域は第２の領域と同一の
不純物濃度及び不純物深さを有する請求項１または２記
載の半導体装置。
【請求項４】エミッタ領域は第４の領域と同一の不純
物濃度及び不純物深さを有する請求項３記載の半導体装
置。
【請求項５】エミッタ領域は第５の領域と同一の不純
物濃度及び不純物深さを有する請求項３または４記載の
半導体装置。
【請求項６】ベース領域の内部でエミッタ領域から所
定の距離だけ離れた位置に形成された高濃度の第２導電
型不純物からなるベースコンタクト領域を備え、前記ベ
ースコンタクト領域は第３の領域と同一の不純物濃度及
び不純物深さを有する請求項３，４または５記載の半導
体装置。
【請求項７】半導体基板のＤＭＯＳＦＥＴ形成領域に
形成された第１導電型不純物からなるドレイン領域と、
このドレイン領域上に形成されたゲート絶縁膜と、この
ゲート絶縁膜上に形成されたゲート電極と、前記ドレイ
ン領域の内部に形成され前記ゲート電極の下方領域の一
部にまで達するしきい値制御レベルの第２導電型不純物
からなるボディ領域と、このボディ領域内で前記ゲート
電極の一方の下部側方に形成された高濃度の第１導電型
不純物からなるソース領域と、前記ドレイン領域内で前
記ゲート電極の他方の下部側方に位置しかつ前記ゲート
電極とは離れた領域に形成された高濃度の第１導電型不
純物からなるドレインコンタクト領域とを備え、前記ボ
ディ領域は第２の領域と同一の不純物濃度及び不純物深
さを有する請求項１または２記載の半導体装置。
【請求項８】ソース及びドレインコンタクト領域は第
４の領域と同一の不純物濃度及び不純物深さを有する請
求項７記載の半導体装置。
【請求項９】ソース及びドレインコンタクト領域は第
５の領域と同一の不純物濃度及び不純物深さを有する請
求項７または８記載の半導体装置。
【請求項１０】ボディ領域内でソース領域から所定の
距離だけ離れた位置に形成された高濃度の第２導電型不
純物からなるボディコンタクト領域を備え、前記ボディ
コンタクト領域は第３の領域と同一の不純物濃度及び不
純物深さを有する請求項７，８または９記載の半導体装
置。
【請求項１１】半導体基板上に低濃度の第１導電型不
純物をドープして第１の領域を形成する工程と、前記第
１の領域の内部に第２導電型不純物をドープして第２の
領域を形成する工程と、前記第２の領域の内部に高濃度
の第２導電型不純物をドープして第３の領域を形成する
工程と、前記第２の領域の内部で前記第３の領域を取り
囲む領域に高濃度の第１導電型不純物をドープして第４
の領域を形成する工程と、前記第３の領域と前記第４の
領域とを電気的に接続する工程とを含む半導体装置の製
造方法。
【請求項１２】第１の領域の内部で第２の領域から所
定の距離だけ離れた位置に高濃度の第１導電型不純物を
ドープして第５の領域を形成する工程を含む請求項１１
記載の半導体装置の製造方法。
【請求項１３】半導体基板上のダイオード形成領域に
低濃度の第１導電型不純物をドープして第１の領域を形
成し、前記半導体基板上のバイポーラトランジスタ形成
領域に低濃度の第１導電型不純物をドープしてコレクタ
領域を形成する工程と、前記第１の領域の内部と前記コ
レクタ領域の内部に第２導電型不純物をドープしてダイ
オードの第２の領域とバイポーラトランジスタのベース
領域を同時に形成する工程と、前記第２の領域の内部に
高濃度の第２導電型不純物をドープして第３の領域を形
成する工程と、前記第２の領域の内部で前記第３の領域
を取り囲む領域に高濃度の第１導電型不純物をドープし
て第４の領域を形成する工程と、前記ベース領域の内部
に高濃度の第１導電型不純物をドープしてエミッタ領域
を形成する工程と、前記第３の領域と前記第４の領域と
を電気的に接続する工程とを含む半導体装置の製造方
法。
【請求項１４】第１の領域の内部で第２の領域から所
定の距離だけ離れた位置に高濃度の第１導電型不純物を
ドープして第５の領域を形成する工程を含む請求項１３
記載の半導体装置の製造方法。
【請求項１５】バイポーラトランジスタのエミッタ領
域とダイオードの第４の領域を同時に形成する請求項１
３または１４記載の半導体装置の製造方法。
【請求項１６】バイポーラトランジスタのエミッタ領
域とダイオードの第５の領域を同時に形成する請求項１
４または１５記載の半導体装置の製造方法。
【請求項１７】バイポーラトランジスタのベース領域
内でエミッタ領域から所定の距離だけ離れた位置に高濃
度の第２導電型不純物をドープしてベースコンタクト領
域を形成する工程を含み、前記ベースコンタクト領域と
ダイオードの第３の領域を同時に形成する請求項１３，
１４，１５または１６記載の半導体装置の製造方法。
【請求項１８】半導体基板上のダイオード形成領域に
低濃度の第１導電型不純物をドープして第１の領域を形
成し、前記半導体基板上のＤＭＯＳＦＥＴ形成領域に低
濃度の第１導電型不純物をドープしてドレイン領域を形
成する工程と、前記ドレイン領域の上にゲート絶縁膜を
形成する工程と、前記ゲート絶縁膜上にゲート電極を形
成する工程と、前記ゲート電極の下方領域の一部にまで
達するようにしきい値制御レベルの第２導電型不純物を
ドープしてボディ領域を形成する工程と、このボディ領
域内で前記ゲート電極の一方の下部側方に高濃度の第１
導電型不純物をドープしてソース領域を形成する工程
と、前記ドレイン領域内で前記ゲート電極の他方の下部
側方でかつ前記ゲート電極とは離れた領域に高濃度の第
１導電型不純物をドープしてドレインコンタクト領域を
形成する工程と、前記第１の領域の内部に第２導電型不
純物をドープしてダイオードの第２の領域を形成する工
程と、前記第２の領域の内部に高濃度の第２導電型不純
物をドープして第３の領域を形成する工程と、前記第２
の領域の内部で前記第３の領域を取り囲む領域に高濃度
の第１導電型不純物をドープして第４の領域を形成する
工程と、前記第３の領域と前記第４の領域とを電気的に
接続する工程とを含み、ＤＭＯＳＦＥＴの前記ボディ領
域とダイオードの前記第２の領域を同時に形成すること
を特徴とする半導体装置の製造方法。
【請求項１９】第１の領域の内部で第２の領域から所
定の距離だけ離れた位置に高濃度の第１導電型不純物を
ドープして第５の領域を形成する工程を含む請求項１８
記載の半導体装置の製造方法。
【請求項２０】ＤＭＯＳＦＥＴのソース領域及びドレ
インコンタクト領域と、ダイオードの第４の領域を同時
に形成する請求項１８または１９記載の半導体装置の製
造方法。
【請求項２１】ＤＭＯＳＦＥＴのソース領域及びドレ
インコンタクト領域と、ダイオードの第５の領域を同時
に形成する請求項１９または２０記載の半導体装置の製
造方法。
【請求項２２】ＤＭＯＳＦＥＴのボディ領域内でソー
ス領域から所定の距離だけ離れた位置に、高濃度の第２
導電型不純物をドープしてボディコンタクト領域を形成
する工程を含み、前記ボディコンタクト領域とダイオー
ドの第３の領域を同時に形成する請求項１８，１９，２
０または２１記載の半導体装置の製造方法。