JP6226101B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP6226101B2 JP6226101B2 JP2017500484A JP2017500484A JP6226101B2 JP 6226101 B2 JP6226101 B2 JP 6226101B2 JP 2017500484 A JP2017500484 A JP 2017500484A JP 2017500484 A JP2017500484 A JP 2017500484A JP 6226101 B2 JP6226101 B2 JP 6226101B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- well region
- potential
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 183
- 239000000758 substrate Substances 0.000 claims description 84
- 238000002955 isolation Methods 0.000 claims description 27
- 230000001629 suppression Effects 0.000 claims description 26
- 239000010410 layer Substances 0.000 description 59
- 230000003071 parasitic effect Effects 0.000 description 32
- 230000015556 catabolic process Effects 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 16
- 239000012535 impurity Substances 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000005669 field effect Effects 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 239000011162 core material Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 102100038576 F-box/WD repeat-containing protein 1A Human genes 0.000 description 2
- 102100028146 F-box/WD repeat-containing protein 2 Human genes 0.000 description 2
- 101001030691 Homo sapiens F-box/WD repeat-containing protein 1A Proteins 0.000 description 2
- 101001060245 Homo sapiens F-box/WD repeat-containing protein 2 Proteins 0.000 description 2
- 101000709368 Mus musculus S-phase kinase-associated protein 2 Proteins 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000036039 immunity Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000010992 reflux Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 102000016550 Complement Factor H Human genes 0.000 description 1
- 108010053085 Complement Factor H Proteins 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0081—Power supply means, e.g. to the switch driver
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Description
本発明の上記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本明細書において、「第1主電極領域」とは、電界効果トランジスタ(FET)や静電誘導トランジスタ(SIT)においてソース領域又はドレイン領域のいずれか一方となる半導体領域を意味する。絶縁ゲート型バイポーラトランジスタ(IGBT)においてはエミッタ領域又はコレクタ領域のいずれか一方となる半導体領域を、静電誘導サイリスタ(SIサイリスタ)やゲートターンオフサイリスタ(GTO)においてはアノード領域又はカソード領域のいずれか一方となる半導体領域を意味する。「第2主電極領域」とは、FETやSITにおいては上記第1主電極領域とはならないソース領域又はドレイン領域のいずれか一方となる半導体領域を、IGBTにおいては上記第1主電極領域とはならないエミッタ領域又はコレクタ領域のいずれか一方となる領域を、SIサイリスタやGTOにおいては上記第1主電極領域とはならないアノード領域又はカソード領域のいずれか一方となる領域を意味する。即ち、第1主電極領域がソース領域であれば、第2主電極領域はドレイン領域を意味し、第1主電極領域がエミッタ領域であれば、第2主電極領域はコレクタ領域を意味し、第1主電極領域がアノード領域であれば、第2主電極領域はカソード領域を意味する。以下の第1乃至第4の実施形態では、絶縁ゲート型電界効果トランジスタを用いたパワーICに着目して説明するので、ソース領域を「第1主電極領域」、ドレイン領域を「第2主電極領域」と呼ぶ。
図1に示すように、本発明の第1の実施形態に係る半導体集積回路40は、制御回路31、レベルシフト回路32、ハイサイド駆動回路33及びローサイド駆動回路(図示せず)などを備えたパワーICである。また、第1の実施形態に係る半導体集積回路40は、駆動対象として、例えば電力変換用ブリッジ回路の一相分である電力変換部50を駆動する高耐圧のパワーICである。この第1の実施形態に係る半導体集積回路40は、入力端子41から入力された信号に応じて、電力変換部50を構成するスイッチング素子のゲートをオン・オフして駆動する駆動信号を出力端子42から出力する。
制御回路31は、GND(グランド)端子46に印加されるGND電位を基準電位とし、VCC端子45に印加されるVCC電位を電源電位として動作し、高圧側スイッチング素子S1をオン・オフするためのローサイドレベルのオン・オフ信号、及び低圧側スイッチング素子をオン・オフするためのローサイドレベルのオン・オフ信号を生成する。GND電位は共通電位である。
第1の実施形態に係る半導体集積回路40では、高圧側スイッチング素子S1を駆動する場合、制御回路31によって高圧側スイッチング素子S1をオン・オフするためのローサイドレベルのオン・オフ信号が生成される。このローサイドレベルのオン・オフ信号は、レベルシフト回路32によりハイサイドレベルのオン・オフ信号に変換された後、ハイサイド駆動回路33に入力される。
VCC端子45とVB端子44との間には外付け素子としてのブートストラップダイオード55が接続される。また、VB端子44とVS端子43との間には外付け素子としてのブートストラップコンデンサ56が接続される。これらのブートストラップダイオード55及びブートストラップコンデンサ56は、高圧側スイッチング素子S1の駆動電源を生成する。
図2及び図3に示すように、第1の実施形態に係る半導体集積回路40は、第2導電型(p−型)の半導体基板1に自己分離型ICプロセスによって作製された素子分離構造によってパワーICを構成している。半導体基板1は例えば比抵抗が100Ωcm程度以上の単結晶シリコン基板で構成されている。
pMOS35は、第1ウエル領域2からなるチャネル形成領域と、半導体基板1の上面であって第1ウエル領域2の表面に選択的に設けられたゲート絶縁膜16と、チャネル形成領域上にゲート絶縁膜16を介して設けられたゲート電極18とを有している。また、pMOS35は、第1ウエル領域2の上部に選択的に設けられた第2導電型(p+型)の第1主電極領域(ソース領域)12と、第1ウエル領域2の上部にチャネル形成領域を挟んで第1主電極領域12から離間するように選択的に設けられた第2導電型(p+型)の第2主電極領域(ドレイン領域)13とを有している。
図3に示すように、ソース電極12aは、層間絶縁膜20に埋め込まれた導電性プラグ12bを介して第1主電極領域(ソース領域)12と電気的に接続されている。ドレイン電極13aは、層間絶縁膜20に埋め込まれた導電性プラグ13bを介して第2主電極領域(ドレイン領域)13と電気的に接続されている。第2コンタクト電極14aは、層間絶縁膜20に埋め込まれた導電性プラグ14bを介して第2コンタクト領域14と電気的に接続されている。
図3に示すように、半導体基板1の主面とは反対側の裏面である下面側の下部には、第1ウエル領域2から離間して第1導電型(n+型)の電流抑制層21が設けられている。この電流抑制層21は、詳細に図示していないが、半導体基板1の下面の全面に設けられており、第1ウエル領域2の底面全体と対向している。すなわち、第1の実施形態に係る半導体集積回路40は、第1ウエル領域2の直下の半導体基板1の下部に第1ウエル領域2から離間して設けられた電流抑制層21を備えている。したがって、第1ウエル領域2と半導体基板1の下面との間には半導体基板1と電流抑制層21とのpn接合界面部の電位差による電位障壁が存在している。また、このpn接合界面部には拡散電位があり、バイアスを掛けていない状態でも電流抑制層21が第1ウエル領域2と電流抑制層21との間の領域(半導体基板1)の基板電位よりも0.6V(シリコンのpn接合界面の拡散電位)程度高い電位になっている。電流抑制層21は、半導体基板1よりも高い不純物濃度で形成され、例えば1×1014〜1×1021/cm3程度の不純物濃度で形成されている。電流抑制層21は、耐圧領域4及び分離領域5からも離間している。
図6には図示していないが、ダイパッド72及びワイヤ接続部73にはGND電位が印加される。この場合、半導体基板1の下面にはGND電位が印加されるので、電流抑制層21もGND電位が印加される。この基板下面のGND電位印加は、配線基板70に半導体チップ30を実装した後、半導体チップ30が浮遊容量として他の半導体チップや回路に影響しないようにすることや、半導体チップ30での電源電位を安定化させるなどの目的で実施される。
第1の実施形態に係る半導体集積回路40は、自己分離型ICプロセスが用いられている。自己分離型ICプロセスによって作製された半導体集積回路40では、図3に示すように、ハイサイド駆動回路形成領域1Aに、p−型の第2ウエル領域3、n型の第1ウエル領域2、p−型の半導体基板1からなる寄生pnpバイポーラトランジスタ29が形成される。この寄生pnpバイポーラトランジスタ29のベース、エミッタ、コレクタは、VB端子44、VS端子43、GND端子46に夫々接続された状態となる。
また、VB電位<(VS電位−0.6[V])の電位関係になる理由を詳しく説明すると、図1に示すように、半導体集積回路40で電力変換部50を駆動する場合、例えばVB端子44とVS端子43との間に外付素子としてのブートストラップコンデンサ56が接続される。このブートストラップコンデンサ56に充電された電荷でVB端子44に印加されるVB電位とVS端子43に印加されるVS電位との電位差(VB−VS間電圧)を保っている。VB端子44には、ブートストラップダイオード55、その他の配線などが接続される。また、VS端子43には、負荷57、その他の配線などが接続される。
負電圧サージによりVB電位がVS電位よりも0.6V以上低下した場合、寄生pnpバイポーラトランジスタ29のコレクタ電流は、第1ウエル領域2の底面から半導体基板1を介して分離領域5に至る電流経路を流れ、GND電位が印加される接地電極5aに引き抜かれる。この電流経路は、第1ウエル領域2と分離領域5との間の耐圧領域4の幅Wnを広くすることで抵抗成分を高くすることができるので、寄生pnpバイポーラトランジスタ29の電流増幅率HFEを下げることが可能となり、寄生pnpバイポーラトランジスタの動作を抑制することができる。耐圧領域4の幅Wnは、耐圧を確保するため、通常、600V仕様で約100μm程度、1200V仕様で約200μm程度になっている。この耐圧領域4の幅Wnであれば、第1ウエル領域2の底面から半導体基板1を介して耐圧領域4に至る電流経路の抵抗成分が高いため、接地電極5aに寄生pnpバイポーラトランジスタ29のコレクタ電流が大電流となって流れることはない。
本発明の第2の実施形態に係る半導体集積回路40Aは、第1の実施形態に係る半導体集積回路40とほぼ同様の構成になっているが、半導体基板の構成が異なっている。
すなわち、第1の実施形態に係る半導体集積回路40では、図3に示すように、p−型の半導体基板1を用いた。これに対し、第2の実施形態に係る半導体集積回路40Aでは、図7に示すように、第2導電型(p−型)の半導体基板1a上に例えばエピタキシャル成長により第1導電型(n−型)の半導体層1bが設けられた半導体基体23を用いている。この半導体基体23のハイサイド駆動回路形成領域1Aにおいて、半導体基板1aと半導体層1bとの間には、半導体基板1a及び半導体層1bよりも不純物濃度が高い第1導電型(n+型)の埋込領域22が設けられている。
本発明の第3の実施形態に係る半導体集積回路40Bは、第2の実施形態に係る半導体集積回路40Aとほぼ同様の構成になっているが、半導体基体の構成が異なっている。
すなわち、第2の実施形態に係る半導体集積回路40Aでは、図7に示すように、p−型の半導体基板1a上にn−型の半導体層1bが設けられた半導体基体23を用いた。これに対し、第3の実施形態に係る半導体集積回路40Bでは、図8に示すように、第2導電型(p−型)の半導体基板1a上に第2導電型(p−型)の半導体層1cが設けられた半導体基体24を用いている。この半導体基体24のハイサイド駆動回路形成領域1Aにおいて、半導体基板1aと半導体層1cとの間には、半導体基板1a及び半導体層1cよりも不純物濃度が高い第1導電型(n+型)の埋込領域22が設けられている。
(第4の実施形態)
図9に示すように、本発明の第4の実施形態に係る半導体集積回路40Cは、制御回路31、レベルシフト回路32、駆動回路33a等を備えたパワーICである。この半導体集積回路40Cは、図9に示すように、駆動対象として、例えば降圧コンバータ60のスイッチング素子S3を駆動する。降圧コンバータ60は、図10に示すように、ダイオード61、キャパシタ62、コイル63及びスイッチング素子S3等で構成されている。スイッチング素子S3は例えばIGBT等の能動素子で構成されている。
このように降圧コンバータ60のスイッチング素子S3を駆動する第4の実施形態4に係る半導体集積回路40Cにおいても、第1の実施形態と同様に、図3を参照して説明すれば、p−型の第2ウエル領域3、n−型の第1ウエル領域2、p−型の半導体基板1からなる寄生pnpバイポーラトランジスタ29の動作を抑制することができる。
以上、本発明を上記実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
1A…ハイサイド駆動回路形成領域
2…第1ウエル領域
3…第2ウエル領域
4…耐圧領域
5…分離領域、5a…接地電極、
5b,6b,7b,8b,9b,12b,13b,14b…導電性プラグ
6…第1主電極領域、6a…ソース電極
7…第2主電極領域、7a…ドレイン電極
8…第1コンタクト領域、8a…第1コンタクト電極
9…第3コンタクト領域、9a…第3コンタクト電極
12…第1主電極領域、12a…ソース電極
13…第2主電極領域、13a…ドレイン電極
14…第2コンタクト領域、14a…第2コンタクト電極
15,16…ゲート絶縁膜
17,18…ゲート電極
20…層間絶縁膜
21…電流抑制層
22…埋込領域
23,24…半導体基体、25…第3ウエル領域
29…寄生pnpバイポーラトランジスタ
30…半導体チップ
31…制御回路、32…レベルシフト回路、33…ハイサイド駆動回路、33a…駆動回路、34,34a…ゲート駆動回路
35…pチャネルMOSFET(pMOS)
36…nチャネルMOSFET(nMOS)
40,40A,40B,40C…半導体集積回路
41…入力端子、42…出力端子、43…VS端子、44…VB端子、45…VCC端子、46…GND端子
50…電力変換部、51…接続点、55…ブートストラップダイオード、56…ブートストラップコンデンサ、57…負荷
60…降圧コンバータ
70…配線基板、71…コア材、72…ダイパッド、73…ワイヤ接続部、74…保護膜
FWD1,FWD2…還流ダイオード
S1…高圧側スイッチング素子、S2…低圧側スイッチング素子、S3…スイッチング素子
Claims (11)
- 第1導電型の第1ウエル領域と、
前記第1ウエル領域の上部に設けられた第2導電型の第2ウエル領域と、
前記第1ウエル領域の直下の第2導電型の半導体基板の下部に前記第1ウエル領域から離間して設けられた第1導電型の電流抑制層と、
前記半導体基板の上部に前記第1ウエル領域から離間して設けられ、かつ基準電位が印加される第2導電型の分離領域と、
を備えることを特徴とする半導体集積回路。 - 前記第1ウエル領域が前記半導体基板の上部に設けられていることを特徴とする請求項1に記載の半導体集積回路。
- 前記半導体基板の上面上に第1導電型の埋込領域を介して半導体層が設けられ、
前記第1ウエル領域が前記埋込領域上の前記半導体層の上部に前記埋込領域と接するようにして設けられ、
前記電流抑制層が前記埋込領域から離間していることを特徴とする請求項1に記載の半導体集積回路。 - 前記半導体層の上部から前記半導体基板に亘って設けられ、かつ基準電位が印加される第2導電型の分離領域を更に備えることを特徴とする請求項3に記載の半導体集積回路。
- 前記第1ウエル領域には前記基準電位とは異なる第1電位が印加され、前記第2ウエル領域には前記基準電位及び前記第1電位とは異なる第2電位が印加されることを特徴とする請求項1又は請求項4に記載の半導体集積回路。
- 前記第1電位及び前記第2電位は、前記第1ウエル領域と前記第2ウエル領域との間のpn接合界面部が通常動作で逆バイアスされる電位であることを特徴とする請求項5に記載の半導体集積回路。
- 前記第1ウエル領域と前記電流抑制層との間の距離は、前記第1ウエル領域に第1電位を印加し、前記第2ウエル領域に前記第1電位とは異なる第2電位を印加したときに、前記半導体基板と前記第1ウエル領域とのpn接合界面部から広がる空乏層が前記電流抑制層から離間する距離になっていることを特徴とする請求項1に記載の半導体集積回路。
- 前記第1ウエル領域の上部に第2導電型の第1及び第2主電極領域が設けられた第1能動素子と、
前記第2ウエル領域の上部に第1導電型の第1及び第2主電極領域が設けられた第2能動素子と、
を更に備えることを特徴とする請求項6又は請求項7に記載の半導体集積回路。 - 前記第1能動素子と前記第2能動素子とが直列に接続されたゲート駆動回路を更に備え、
前記第1能動素子と前記第2能動素子との接続点には、前記ゲート駆動回路の駆動対象となるスイッチング素子のゲートが接続されることを特徴とする請求項8に記載の半導体集積回路。 - 前記第1能動素子と前記第2能動素子とが直列に接続されたゲート駆動回路を更に備え、
高圧側のスイッチング素子と低圧側のスイッチング素子とが直列に接続されたハイサイド回路を前記ゲート駆動回路の駆動対象とするとき、前記第1能動素子と前記第2能動素子との接続点には、前記高圧側のスイッチング素子のゲートが接続されることを特徴とする請求項8に記載の半導体集積回路。 - 前記第1及び第2能動素子の各々の第2主電極領域が接続されており、前記第1能動素子の第1主電極領域に前記第1電位が印加され、前記第2能動素子の第1主電極領域に前記第2電位が印加されることを特徴とする請求項9又は請求項10に記載の半導体集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015029490 | 2015-02-18 | ||
JP2015029490 | 2015-02-18 | ||
PCT/JP2015/006497 WO2016132417A1 (ja) | 2015-02-18 | 2015-12-28 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016132417A1 JPWO2016132417A1 (ja) | 2017-06-15 |
JP6226101B2 true JP6226101B2 (ja) | 2017-11-08 |
Family
ID=56692122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017500484A Active JP6226101B2 (ja) | 2015-02-18 | 2015-12-28 | 半導体集積回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9893065B2 (ja) |
JP (1) | JP6226101B2 (ja) |
WO (1) | WO2016132417A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6509673B2 (ja) * | 2015-08-10 | 2019-05-08 | 株式会社東芝 | 半導体装置 |
JP7030637B2 (ja) * | 2018-07-23 | 2022-03-07 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP7115637B2 (ja) | 2019-05-16 | 2022-08-09 | 富士電機株式会社 | 半導体集積回路 |
JP7439627B2 (ja) | 2020-04-07 | 2024-02-28 | セイコーエプソン株式会社 | Cmos出力回路、半導体装置、電子機器および移動体 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58210676A (ja) * | 1982-06-02 | 1983-12-07 | Hitachi Ltd | 半導体装置 |
JPS6394667A (ja) * | 1986-10-08 | 1988-04-25 | Fuji Electric Co Ltd | 半導体集積回路 |
JP3450307B2 (ja) | 2001-02-26 | 2003-09-22 | エヌイーシーマイクロシステム株式会社 | 負電圧昇圧回路 |
JP4397602B2 (ja) | 2002-05-24 | 2010-01-13 | 三菱電機株式会社 | 半導体装置 |
JP4387119B2 (ja) * | 2003-03-27 | 2009-12-16 | 三菱電機株式会社 | 半導体装置 |
JP2006066439A (ja) * | 2004-08-24 | 2006-03-09 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP4773746B2 (ja) * | 2005-05-11 | 2011-09-14 | シャープ株式会社 | 昇圧回路 |
JP2009302325A (ja) * | 2008-06-13 | 2009-12-24 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP4957686B2 (ja) * | 2008-09-04 | 2012-06-20 | 富士電機株式会社 | 半導体装置 |
JP5172654B2 (ja) * | 2008-12-27 | 2013-03-27 | 株式会社東芝 | 半導体装置 |
JPWO2014058028A1 (ja) | 2012-10-12 | 2016-09-05 | 富士電機株式会社 | 半導体装置 |
-
2015
- 2015-12-28 JP JP2017500484A patent/JP6226101B2/ja active Active
- 2015-12-28 WO PCT/JP2015/006497 patent/WO2016132417A1/ja active Application Filing
-
2017
- 2017-01-26 US US15/416,514 patent/US9893065B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2016132417A1 (ja) | 2017-06-15 |
US9893065B2 (en) | 2018-02-13 |
WO2016132417A1 (ja) | 2016-08-25 |
US20170141114A1 (en) | 2017-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9412732B2 (en) | Semiconductor device | |
JP6458878B2 (ja) | 半導体装置 | |
US20150021711A1 (en) | Semiconductor device | |
JP6226101B2 (ja) | 半導体集積回路 | |
US10217861B2 (en) | High voltage integrated circuit with high voltage junction termination region | |
JP7043825B2 (ja) | 半導体集積回路 | |
JP6413467B2 (ja) | 半導体装置 | |
US9093523B2 (en) | Switching element and a diode being connected to a power source and an inductive load | |
US10217765B2 (en) | Semiconductor integrated circuit | |
US20210013203A1 (en) | Method of manufacturing semiconductor integrated circuit | |
JP4945948B2 (ja) | 半導体装置 | |
JP2000286391A (ja) | レベルシフタ | |
JP6641967B2 (ja) | 高耐圧集積回路装置 | |
JP2010010264A (ja) | 半導体装置 | |
US20230187437A1 (en) | Semiconductor device | |
JP2006210953A (ja) | レベルシフタ | |
JP5138748B2 (ja) | 半導体装置 | |
JP5191515B2 (ja) | 半導体装置 | |
JP5191516B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170201 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A527 Effective date: 20170201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170925 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6226101 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |