JP2005515614A - ２回のマスキング工程で製造されるトレンチショットキーダイオード - Google Patents
２回のマスキング工程で製造されるトレンチショットキーダイオード Download PDFInfo
- Publication number
- JP2005515614A JP2005515614A JP2002592178A JP2002592178A JP2005515614A JP 2005515614 A JP2005515614 A JP 2005515614A JP 2002592178 A JP2002592178 A JP 2002592178A JP 2002592178 A JP2002592178 A JP 2002592178A JP 2005515614 A JP2005515614 A JP 2005515614A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- schottky rectifier
- rectifier according
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000873 masking effect Effects 0.000 title description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- 239000010410 layer Substances 0.000 description 32
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- FAIAAWCVCHQXDN-UHFFFAOYSA-N phosphorus trichloride Chemical compound ClP(Cl)Cl FAIAAWCVCHQXDN-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
ショットキー整流器は、それぞれが活性半導体領域５及び終端半導体領域１０を画定するように延びる対向する第１及び第２の面１２ａ、１２ｂを有する半導体構造体を備える。半導体構造体は、第１の面に隣接する第１の伝導性タイプを有するカソード領域１２ｃと、第２の面に隣接し、第１の伝導性タイプを有するドリフト領域１２ｄとを備える。ドリフト領域は、カソード領域より低い正味ドープ濃度を有する。複数のトレンチ３０は、第２の面から半導体構造体内部に延び、半導体構造体内に複数のメサ１４を画定する。少なくとも１つずつのトレンチが活性半導体領域内及び終端半導体領域内にそれぞれ含まれる。第１の絶縁層１６は、複数のトレンチ内に形成され、半導体構造体に隣接する。第２の絶縁層は、活性半導体領域と終端半導体領域とを電気的に絶縁する。アノード電極１８は、第２の面において、半導体構造体に隣接し、半導体構造体にショットキー整流コンタクトし、トレンチ内の第１の絶縁領域に隣接する。アノード電極は、複数のトレンチを互いに電気的に接続する。
Description
本発明は、整流器に関し、詳しくは、ショットキーバリア整流素子及びその製造方法に関する。
パワー素子は、活性領域（active region）と、この活性領域の周囲に設けられ、早期の電圧降伏を阻止するための終端領域（termination region）とを備える。従来の終端構造には、シリコンの選択酸化（local oxidation of silicon：以下、ＬＯＣＯＳという。）、電界プレート（field plate）、ガードリング（guard ring）及びこれらの組合せ等がある。ＬＯＣＯＳ近傍では、強い電界が生じるため、重大なリーク電流が終端領域のリーク電流パス（leakage path）を通って流れる虞がある。このようなリーク電流を低減する従来の手法を図１に示す。
図１に示す半導体基板１２上には、トレンチショットキー整流器（trench Schottky rectifier）が形成されている。この素子は、活性領域５と終端領域１０とを備える。半導体基板１２は、第１の伝導性タイプ、通常ｎ−型伝導性を有し、この半導体基板１２上にはエピタキシャル層２０が形成されている。エピタキシャル層２０も第１の伝導性タイプを有し、半導体基板１２より低濃度にドープされている。素子の活性領域５内には、一連のトレンチ３０が形成されている。トレンチ３０の内壁には、ゲート酸化層２５が形成され、トレンチ３０には、ドープされたポリシリコンが埋め込まれている。ポリシリコンが埋め込まれたトレンチ３０は、この構造体の表面を介して連続的に接続されている。終端領域１０には、活性領域５を終端領域１０から分離するＬＯＣＯＳ領域４０が形成されている。ＬＯＣＯＳ領域４０は、活性領域５と終端領域１０とを画定する境界線まで延びている。
ＬＯＣＯＳ領域４０の下層には、イオン打込み及び拡散により、ｐ＋ドープ領域５０が形成されている。ｐ＋ドープ領域５０により逆バイアス電圧が高められ、終端領域１０におけるピンチオフが維持されるため、リーク電流が流れるパスが形成されない。ポリシリコンが埋め込まれたトレンチ３０と、活性領域５内のエピタキシャル層２０と、終端領域１０におけるＬＯＣＯＳ領域４０との露出された表面に亘って、金属アノード層５５が形成されている。
ここで、図１に示す素子は、構造が複雑であり、３回に亘るリソグラフィックマスキング工程が必要であるため、製造コストが高いという問題がある。詳しくは、トレンチと、ｐ＋ドープ領域と、コンタクトとを形成するために、それぞれ独立したマスキング工程が必要である。
そこで、リーク電流によって生じる早期の電圧降伏を回避できるとともに、３回より少ないマスキング工程で製造できるトレンチショットキーダイオードの構造の実現が望まれている。
本発明は、ショットキー整流器を提供する。整流器は、それぞれが活性半導体領域及び終端半導体領域を画定するように延びる対向する第１及び第２の面を有する半導体構造体を備える。半導体構造体は、第１の面に隣接する第１の伝導性タイプを有するカソード領域と、第２の面に隣接し、第１の伝導性タイプを有するドリフト領域とを備える。ドリフト領域は、カソード領域より低い正味ドープ濃度を有する。更に、整流器は、第２の面から半導体構造体内部に延び、半導体構造体内に複数のメサを画定する複数のトレンチを有する。この複数のトレンチのうち、少なくとも１つずつのトレンチが活性半導体領域内及び終端半導体領域内にそれぞれ含まれる。更に、整流器は、複数のトレンチ内に形成され、半導体構造体に隣接する第１の絶縁領域と、活性半導体領域と終端半導体領域とを電気的に絶縁する第２の絶縁領域とを備える。更に、整流器は、（ａ）第２の面において、半導体構造体に隣接し、半導体構造体にショットキー整流コンタクトし、（ｂ）トレンチ内の第１の絶縁領域に隣接し、複数のトレンチを互いに電気的に接続するアノード電極を備える。
本発明の一実施例においては、第１の絶縁領域は、酸化物を含み、又は二酸化シリコンを含む。
本発明の他の実施例においては、トレンチは、カソード領域にまで延びる。
本発明の他の実施例においては、アノード電極は、ポリシリコンにより形成され、第２の絶縁領域は、ＬＯＣＯＳ領域として形成される。
以下、本発明の好ましい実施例が示されている添付の図面を参照して、本発明を詳細に説明する。なお、本発明は、多くの異なる形状で実現でき、ここに説明する実施例によって制限されるものではい。すなわち、ここに説明する実施例は、本発明の範囲を当業者に明瞭且つ完全に理解させるために例示的に示すものに過ぎない。
本発明を適用したショットキーバリア整流器（Schottky barrier rectifier）の断面を図２に示す。この整流器は、第１の伝導性タイプ、多くの場合ｎ型伝導性を有し、第１の面１２ａと、第１の面１２ａに対向した第２の面１２ｂとを有する半導体領域１２を備える。半導体領域１２は、第１の面１２ａの近傍の不純物が比較的高濃度にドープされたカソード領域１２ｃ（ｎ＋として示す）を有することが好ましい。図に示すシリコン素子は３０ボルトシリコン素子であり、このシリコン素子では、カソード領域１２ｃは、約５×１０１９ｃｍ３のドーパント濃度で不純物がドーピングされている。第１の伝導性タイプを有するドリフト領域１２ｄ（ｎとして示す）は、カソード領域１２ｃから第２の面１２ｂに延びていることが好ましい。図に示すシリコン素子において、ドリフト領域１２ｄは約３．３×１０１６ｃｍ３のドーパント濃度で不純物がドーピングされている。ドリフト領域１２ｄとカソード領域１２ｃは、整流作用がないｎ＋／ｎ接合（non-rectifying N+/N junction）を形成する。
活性領域５及び終端領域１０の両方にメサ１４が形成されている。メサ１４は、断面幅Ｗｍを有し、ドリフト領域１２ｄ内に設けられている。メサ１４は、対向する一対のトレンチ３０によって画定される。トレンチ３０１〜３０４の内壁に、半導体領域１２と隣接して、絶縁層１６（この実施例では、熱成長酸化層として示す）が設けられている。絶縁層１６は、代表的には約７００〜約２０００Åの厚さを有する。メサ１４の幅Ｗｍは、多くの場合１ミクロン程度である。トレンチの深さｄは、多くの場合３ミクロン程度である。メサ１４は、第３の次元に広がっており（図示せず）、ストライプ状、長方形状、円筒状及びこれらに類似する形状を有していてもよい。当業者に周知のように、メサ１４は、様々なトレンチ構成を用いて半導体基板１２に形成することができる。例えば、メサ１４は、第３の次元に延びるトレンチ３０１〜３０４のうちの隣り合う一対のトレンチの間に形成してもよい。また、環状のトレンチ３０によってメサ１４を形成してもよい。このいずれの実施例においても、トレンチ３０１〜３０４の横断面は、図２に示す通りとなる。採用されるトレンチの構成に関わらず、全てのトレンチ３０は互いに接続される。
トレンチ３０１〜３０４には、ドープされたポリシリコンが埋め込まれている。全てのトレンチ３０１〜３０４は、ポリシリコンにより短絡されている。終端領域１０には、活性領域を終端領域１０から分離するためのＬＯＣＯＳ領域４５が形成されている。ＬＯＣＯＳ領域４５は、活性領域５と終端領域１０とを画定する境界まで延びている。ポリシリコンが埋め込まれたトレンチ３０１〜３０４と、活性領域５内のドリフト領域１２ｄと、終端領域１０におけるＬＯＣＯＳ領域４５との露出された表面に亘って、金属アノード層（アノード電極）１８が形成されている。アノード電極１８は、ショットキーバリア整流接合を形成し、この接合において半導体ドレイン領域１２ｄ、すなわち第２の面１２ｂに接触している。
図２に示すように、素子の終端領域１０には、少なくとも１つのトレンチ３０４が形成されている。すなわち、トレンチ３０４は、ＬＯＣＯＳ領域４５の真下に設けられ、ＬＯＣＯＳ領域４５に接触している。本発明においては、トレンチ３０４は、金属アノード層１８と電気的に接触し、これにより素子の活性領域５内に設けられているトレンチ３０１〜３０３内のポリシリコンに電気的に短絡されている。すなわち、トレンチ３０４は、活性領域５内のトレンチ３０１〜３０３が互いに連続的に接続されているのと同様（図２参照）、トレンチ３０３に連続的に接続されている。
素子の終端領域にトレンチを設け、このトレンチを活性領域のトレンチに短絡させることにより、例えば図１に示すｐ＋ドープ領域５０等を設けなくても、終端領域におけるピンチオフが維持される。ピンチオフは、活性領域内のトレンチの周囲に空乏層が形成されるとともに、終端領域内のトレンチの周囲にも空乏層が形成されるために維持される。これにより、本発明に基づくショットキー整流器は、図１に示す素子のようにｐ＋ドープ領域を形成するためのマスクキング工程を必要としないため、構成が単純で製造コストを低減できる。
本発明の幾つかの実施例においては、素子の終端領域に２つ以上のトレンチを形成してもよい。この更なるトレンチ又は複数のトレンチは、素子の終端領域に亘って確実に空乏領域を広げる必要がある場合に形成される。包括的に言えば、より高い電圧で動作する素子では、より多くのトレンチを設ける必要がある。この場合、終端領域内の各トレンチは、素子の活性領域内のトレンチに短絡される。更に、終端領域において隣接するトレンチ間の距離は、素子の活性領域内において隣接するトレンチ間の距離と異なっていてもよい。例えば、幾つかの実施例では、ピンチオフを維持するために、終端領域における隣接するトレンチ間の距離を縮減する必要がある場合がある。
最後に、第１の面１２ａのカソード領域１２ｃに隣接して、カソード電極２０が設けられる。カソード電極２０は、カソード領域１２ｃにオーミックコンタクト（ohmically contacts）している。
次に、図３Ａ〜図３Ｅを参照して、図２に示すショットキーバリア整流器の製造方法について説明する。まず、図３Ａに示すように、対向する第１及び第２の面１２ａ、１２ｂを備える半導体基板１２を準備し、第１の面１２ａにおいて比較的高濃度にドープされたカソード領域１２ｃを形成し、このカソード領域１２ｃ上から第２の面１２ｂまで延びるドリフト領域１２ｄを形成する。当業者に理解されるように、厚さＴｄを有するドリフト領域１２ｄは、従来の手法を用いて、エピタキシャル成長法によって形成してもよい。ドリフト領域１２ｄには、まず第２の面１２ｂ上に酸化層（ＳｉＯ２）１３、窒化層（Ｓｉ３Ｎ４）１５、フォトレジスト層１７からなる複数の層を設けることによって複数の隣接するメサ１４を形成することができる。酸化層１３は必ずしも必要ではないが、好ましくは、比較的薄く、例えば１００Å程度に形成するとよい。これにより、半導体基板１２と窒化層１５との間の層間応力（interlayer stress）が軽減される。そして、従来のリソグラフィックパターン形成及びエッチング工程によって、図３ｂに示すように、熱酸化抵抗窒化領域（thermal oxidation resistant nitride region）１５を有する独立したメサ１４が形成される。領域１５は、ＳｉＯ２をエッチングしないエッチング処理によって選択的に取り除くこともできる。
当業者に理解されるように、このエッチング工程によって、それぞれがトレンチ幅Ｗｔ及びトレンチ深さｄを有する隣接する第１、第２、第３、第４の複数のトレンチ２２がドリフト領域１２ｄに形成される。メサ１４がストライプ状に形成される場合、第１、第２、第３、第４の各トレンチ２２は、断面図に直交する第３の次元（図示せず）において互いに平行に延びている。これに代えて、パターン形成及びエッチング工程によって、長方形状、円筒状及びこれらに類似する形状を有するメサを画定してもよい。なお、長方形状及び円筒形状のメサでは、所定の寸法の基板において、同じ幅を有するストライプ状のメサに比べて、順方向導電領域の面積の割合が小さくなるため、長方形状又は円筒形状のメサでは、所定の順電流に対する整流器の順電圧降下が大きくなる。
次に、図３Ｃに示すように、従来の熱酸化成長法を用いて、トレンチ２２の内壁２２ａに例えばＳｉＯ２層（約１０００Å）である第１、第２、第３、第４の絶縁層１６を形成する。なお、第２の面１２ｂには、窒化層１５があるため、絶縁層１６は形成されない。次に、トレンチ２２には、ポリシリコン４０、すなわち多結晶シリコンを埋め込む。ポリシリコンには、多くの場合、蒸着の前に亜リン酸クロライド（phosphorous chloride）をドープし、若しくはヒ素又はリンを打ち込んで、その抵抗率を２０Ω／ｍ以下の範囲に低減する。
次に図３Ｄに示すように、窒化層１５及び応力緩和酸化層１３（存在する場合）を除去し、誘電体層４５を形成して、素子の終端領域１０を画定する。誘電体層４５は、終端領域１０に少なくとも１つのトレンチ２２が含まれるように形成する。誘電体層４５は、多くの場合、ＬＰＴＥＯＳ層、ＰＥＴＥＯＳ層、Ｏ３−ＴＥＯＳ層及びＨＴＯ層のいずれかであり、約０．２〜１．０ミクロンの厚みで形成する。そして、図３Ｅに示すように、最上位の金属層（top metallization）２３を形成し、金属パターン形成工程を行い、アノード電極１８を画定する。最後に、背面に対して金属層形成工程を行い、第１の面１２ａにカソード電極２０を設ける。
Claims (26)
- それぞれが活性半導体領域及び終端半導体領域を画定するように延びる対向する第１及び第２の面と、該第１の面に隣接する第１の伝導性タイプを有するカソード領域と、該第２の面に隣接し、該第１の伝導性タイプを有し、該カソード領域より低い正味ドープ濃度を有するドリフト領域とを有する半導体構造体と、
上記第２の面から上記半導体構造体内部に延び、該半導体構造体内に複数のメサを画定し、上記活性半導体領域内及び上記終端半導体領域内に少なくとも１つずつ含まれる複数のトレンチと、
上記複数のトレンチ内に形成され、上記半導体構造体に隣接する第１の絶縁領域と、
上記活性半導体領域と上記終端半導体領域とを電気的に絶縁する第２の絶縁領域と、
（ａ）上記第２の面において、上記半導体構造体に隣接し、該半導体構造体にショットキー整流コンタクトし、（ｂ）上記トレンチ内の第１の絶縁領域に隣接し、上記複数のトレンチを互いに電気的に接続するアノード電極とを備えるショットキー整流器。 - 上記第１の絶縁領域は、酸化物を含むことを特徴とする請求項１記載のショットキー整流器。
- 上記第１の絶縁領域は、酸化シリコンを含むことを特徴とする請求項２記載のショットキー整流器。
- 上記半導体は、シリコンであることを特徴とする請求項１記載のショットキー整流器。
- 上記第１の伝導性タイプは、ｎ−型伝導性であることを特徴とする請求項１記載のショットキー整流器。
- 上記トレンチは、上記カソード領域内に延びることを特徴とする請求項１記載のショットキー整流器。
- 上記アノード電極は、ポリシリコンであることを特徴とする請求項１記載のショットキー整流器。
- 上記ポリシリコンは、上記トレンチを実質的に埋めていることを特徴とする請求項７記載のショットキー整流器。
- 上記第２の絶縁領域は、ＬＯＣＯＳ領域であることを特徴とする請求項１記載のショットキー整流器。
- 上記半導体構造体は、基板と、該基板上に成長されたエピタキシャル半導体層とを備えることを特徴とする請求項１記載のショットキー整流器。
- それぞれが活性半導体領域及び終端半導体領域を画定するように延びる対向する第１及び第２の面と、該第１の面に隣接する第１の伝導性タイプを有するカソード領域と、該第２の面に隣接し、該第１の伝導性タイプを有し、該カソード領域より低い正味ドープ濃度を有するドリフト領域とを有する半導体構造体を形成する工程と、
上記第２の面から上記半導体構造体内部に延び、該半導体構造体内に複数のメサを画定し、上記活性半導体領域内及び上記終端半導体領域内に少なくとも１つずつ含まれる複数のトレンチを形成する工程と、
上記複数のトレンチ内に、上記半導体構造体に隣接する第１の絶縁領域を形成する工程と、
上記活性半導体領域と上記終端半導体領域とを電気的に絶縁する第２の絶縁領域を形成する工程と、
（ａ）上記第２の面において、上記半導体構造体に隣接し、該半導体構造体にショットキー整流コンタクトし、（ｂ）上記トレンチ内の第１の絶縁領域に隣接し、上記複数のトレンチを互いに電気的に接続するアノード電極を形成する工程とを有するショットキー整流器の製造方法。 - 上記半導体構造体の第１の面にカソード電極を形成する工程を更に有する請求項１１記載のショットキー整流器の製造方法。
- 上記半導体構造体を形成する工程は、上記カソード領域に対応する半導体基板を準備する工程と、該半導体基板上に、上記ドリフト領域に対応するエピタキシャル半導体層を成長させる工程とを有することを特徴とする請求項１１記載のショットキー整流器の製造方法。
- 上記トレンチを形成する工程は、上記半導体構造体の第２の面上にパターン化されたマスク層を形成し、該マスク層を介して該トレンチをエッチングする工程を有することを特徴とする請求項１１記載のショットキー整流器の製造方法。
- 上記アノード電極を形成する工程は、上記第１の絶縁領域上にポリシリコンを蒸着させる工程を有することを特徴とする請求項１１記載のショットキー整流器の製造方法。
- 上記アノード電極を形成する工程は、上記第１の絶縁領域上にポリシリコンを蒸着させる工程を有することを特徴とする請求項１４記載のショットキー整流器の製造方法。
- 上記トレンチは、上記カソード領域内に延びるように形成されることを特徴とする請求項１１記載のショットキー整流器の製造方法。
- 上記第１の絶縁領域は、酸化物を含むことを特徴とする請求項１１記載のショットキー整流器の製造方法。
- 上記第１の絶縁領域は、酸化シリコンを含むことを特徴とする請求項１８記載のショットキー整流器の製造方法。
- 上記半導体は、シリコンであることを特徴とする請求項１１記載のショットキー整流器の製造方法。
- 上記第１の伝導性タイプは、ｎ−型伝導性であることを特徴とする請求項１１記載のショットキー整流器の製造方法。
- 上記トレンチは、上記カソード領域内に延びることを特徴とする請求項１１記載のショットキー整流器の製造方法。
- 上記アノード電極は、ポリシリコンであることを特徴とする請求項１１記載のショットキー整流器の製造方法。
- 上記ポリシリコンは、上記トレンチを実質的に埋めていることを特徴とする請求項２３記載のショットキー整流器の製造方法。
- 上記第２の絶縁領域は、ＬＯＣＯＳ領域であることを特徴とする請求項１１記載のショットキー整流器の製造方法。
- 上記半導体構造体は、基板を備え、該基板上にエピタキシャル半導体層を形成する工程を更に有することを特徴とする請求項１１記載のショットキー整流器の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/862,532 US6740951B2 (en) | 2001-05-22 | 2001-05-22 | Two-mask trench schottky diode |
| PCT/US2002/016096 WO2002095812A1 (en) | 2001-05-22 | 2002-05-22 | Two-mask trench schottky diode |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005515614A true JP2005515614A (ja) | 2005-05-26 |
| JP2005515614A5 JP2005515614A5 (ja) | 2006-01-05 |
| JP4382360B2 JP4382360B2 (ja) | 2009-12-09 |
Family
ID=25338698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002592178A Expired - Lifetime JP4382360B2 (ja) | 2001-05-22 | 2002-05-22 | ショットキー整流素子及びその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6740951B2 (ja) |
| EP (1) | EP1396015A4 (ja) |
| JP (1) | JP4382360B2 (ja) |
| KR (1) | KR100884078B1 (ja) |
| CN (1) | CN1314082C (ja) |
| TW (1) | TW571445B (ja) |
| WO (1) | WO2002095812A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017503353A (ja) * | 2014-01-10 | 2017-01-26 | ヴィシェイ ジェネラル セミコンダクター，エルエルシーＶｉｓｈａｙ Ｇｅｎｅｒａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｌｌｃ | 複数電界緩和トレンチを備えた終端構造を有する高電圧用トレンチ型ｍｏｓデバイス |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6998694B2 (en) * | 2003-08-05 | 2006-02-14 | Shye-Lin Wu | High switching speed two mask Schottky diode with high field breakdown |
| US7973381B2 (en) * | 2003-09-08 | 2011-07-05 | International Rectifier Corporation | Thick field oxide termination for trench schottky device |
| US7064408B2 (en) * | 2003-12-10 | 2006-06-20 | Shye-Lin Wu | Schottky barrier diode and method of making the same |
| FR2864345B1 (fr) * | 2003-12-18 | 2006-03-31 | St Microelectronics Sa | Realisation de la peripherie d'une diode schottky a tranchees mos |
| US7560787B2 (en) * | 2005-12-22 | 2009-07-14 | Fairchild Semiconductor Corporation | Trench field plate termination for power devices |
| US8384181B2 (en) * | 2007-02-09 | 2013-02-26 | Cree, Inc. | Schottky diode structure with silicon mesa and junction barrier Schottky wells |
| JP2008226906A (ja) * | 2007-03-08 | 2008-09-25 | Sharp Corp | 窒化物半導体発光素子 |
| JP5531620B2 (ja) * | 2010-01-05 | 2014-06-25 | 富士電機株式会社 | 半導体装置 |
| CN101800252B (zh) * | 2010-03-04 | 2012-05-30 | 无锡新洁能功率半导体有限公司 | 沟槽型肖特基势垒整流器及其制造方法 |
| CN102446980A (zh) * | 2010-09-30 | 2012-05-09 | 比亚迪股份有限公司 | 一种低正向压降肖特基二极管及其制造方法 |
| TWM406804U (en) * | 2011-01-31 | 2011-07-01 | Taiwan Semiconductor Co Ltd | Structure of termination trench region for Schottky diode |
| JP2013030618A (ja) | 2011-07-28 | 2013-02-07 | Rohm Co Ltd | 半導体装置 |
| TWI451498B (zh) * | 2011-12-28 | 2014-09-01 | Pfc Device Corp | 具快速反應速度的金氧半ｐ－ｎ接面二極體及其製作方法 |
| CN103187271A (zh) * | 2011-12-30 | 2013-07-03 | 敦南科技股份有限公司 | 二极管结构及其制造方法 |
| CN103426910B (zh) | 2012-05-24 | 2016-01-20 | 杰力科技股份有限公司 | 功率半导体元件及其边缘终端结构 |
| KR101463078B1 (ko) * | 2013-11-08 | 2014-12-04 | 주식회사 케이이씨 | 쇼트키 배리어 다이오드 및 그의 제조 방법 |
| EP2945192A1 (en) * | 2014-05-14 | 2015-11-18 | Nxp B.V. | Semiconductive device and associated method of manufacture |
| CN104241285B (zh) * | 2014-09-30 | 2017-07-28 | 桑德斯微电子器件（南京）有限公司 | 一种肖特基势垒二极管芯片生产工艺 |
| CN107204319A (zh) * | 2015-01-19 | 2017-09-26 | 苏州固锝电子股份有限公司 | 小信号用稳压半导体器件 |
| CN104900719A (zh) * | 2015-05-12 | 2015-09-09 | 上海格瑞宝电子有限公司 | 一种沟槽肖特基二极管终端结构及其制备方法 |
| TWI576920B (zh) * | 2015-11-20 | 2017-04-01 | 敦南科技股份有限公司 | 二極體元件及其製造方法 |
| US10756189B2 (en) * | 2017-02-10 | 2020-08-25 | Mitsubishi Electric Corporation | Semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08512430A (ja) * | 1993-07-06 | 1996-12-24 | ノース カロライナ ステート ユニバーシティ | Ｍｏｓトレンチを有するショットキー障壁整流装置 |
| JP2002050773A (ja) * | 2000-07-31 | 2002-02-15 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| JP2003522413A (ja) * | 2000-02-02 | 2003-07-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トレンチ形ショットキー整流器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2151844A (en) * | 1983-12-20 | 1985-07-24 | Philips Electronic Associated | Semiconductor devices |
| GB2176339A (en) * | 1985-06-10 | 1986-12-17 | Philips Electronic Associated | Semiconductor device with schottky junctions |
| US6078090A (en) | 1997-04-02 | 2000-06-20 | Siliconix Incorporated | Trench-gated Schottky diode with integral clamping diode |
| US5612567A (en) | 1996-05-13 | 1997-03-18 | North Carolina State University | Schottky barrier rectifiers and methods of forming same |
| US6309929B1 (en) * | 2000-09-22 | 2001-10-30 | Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. | Method of forming trench MOS device and termination structure |
-
2001
- 2001-05-22 US US09/862,532 patent/US6740951B2/en not_active Expired - Lifetime
-
2002
- 2002-05-21 TW TW091110667A patent/TW571445B/zh not_active IP Right Cessation
- 2002-05-22 WO PCT/US2002/016096 patent/WO2002095812A1/en active Application Filing
- 2002-05-22 CN CNB028105702A patent/CN1314082C/zh not_active Expired - Lifetime
- 2002-05-22 KR KR1020037015131A patent/KR100884078B1/ko active IP Right Grant
- 2002-05-22 JP JP2002592178A patent/JP4382360B2/ja not_active Expired - Lifetime
- 2002-05-22 EP EP02739322A patent/EP1396015A4/en not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08512430A (ja) * | 1993-07-06 | 1996-12-24 | ノース カロライナ ステート ユニバーシティ | Ｍｏｓトレンチを有するショットキー障壁整流装置 |
| JP2003522413A (ja) * | 2000-02-02 | 2003-07-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トレンチ形ショットキー整流器 |
| JP2002050773A (ja) * | 2000-07-31 | 2002-02-15 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017503353A (ja) * | 2014-01-10 | 2017-01-26 | ヴィシェイ ジェネラル セミコンダクター，エルエルシーＶｉｓｈａｙ Ｇｅｎｅｒａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｌｌｃ | 複数電界緩和トレンチを備えた終端構造を有する高電圧用トレンチ型ｍｏｓデバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002095812A1 (en) | 2002-11-28 |
| KR20040000483A (ko) | 2004-01-03 |
| KR100884078B1 (ko) | 2009-02-19 |
| CN1620715A (zh) | 2005-05-25 |
| TW571445B (en) | 2004-01-11 |
| US6740951B2 (en) | 2004-05-25 |
| CN1314082C (zh) | 2007-05-02 |
| JP4382360B2 (ja) | 2009-12-09 |
| US20020175342A1 (en) | 2002-11-28 |
| EP1396015A1 (en) | 2004-03-10 |
| EP1396015A4 (en) | 2004-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4382360B2 (ja) | ショットキー整流素子及びその製造方法 | |
| US7102207B2 (en) | Semiconductor device having rectifying action | |
| US6707127B1 (en) | Trench schottky rectifier | |
| US10685955B2 (en) | Trench diode and method of forming the same | |
| US6710418B1 (en) | Schottky rectifier with insulation-filled trenches and method of forming the same | |
| US20050218472A1 (en) | Semiconductor device manufacturing method thereof | |
| JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
| KR20040005998A (ko) | 트렌치 쇼트키 정류기 | |
| JP2001284604A (ja) | 半導体装置 | |
| US6558984B2 (en) | Trench schottky barrier rectifier and method of making the same | |
| KR20180090928A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| US20190058038A1 (en) | Forming a Superjunction Transistor Device | |
| US20150255629A1 (en) | Semiconductor device | |
| US7247925B2 (en) | Semiconductor device and method for fabricating the same | |
| KR100230965B1 (ko) | 반도체 장치 | |
| KR100806508B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2003069038A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| KR19980048922A (ko) | 절연 게이트 조임형 구조의 고압 소자 | |
| JP2000299476A (ja) | 半導体装置 | |
| CN113555357A (zh) | 电荷耦合场效应晶体管嵌入的单片电荷耦合场效应整流器 | |
| JP2005123592A (ja) | 半導体装置及びその製造方法 | |
| KR20160092337A (ko) | 초접합 구조체 및 트렌치 게이트를 포함하는 전력 모스형 다이오드의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050518 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090420 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090427 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090520 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090527 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090622 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090708 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090717 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090917 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4382360 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |