KR20160092337A - 초접합 구조체 및 트렌치 게이트를 포함하는 전력 모스형 다이오드의 제조방법 - Google Patents
초접합 구조체 및 트렌치 게이트를 포함하는 전력 모스형 다이오드의 제조방법 Download PDFInfo
- Publication number
- KR20160092337A KR20160092337A KR1020150012843A KR20150012843A KR20160092337A KR 20160092337 A KR20160092337 A KR 20160092337A KR 1020150012843 A KR1020150012843 A KR 1020150012843A KR 20150012843 A KR20150012843 A KR 20150012843A KR 20160092337 A KR20160092337 A KR 20160092337A
- Authority
- KR
- South Korea
- Prior art keywords
- pillar
- trench
- gate pattern
- conductivity type
- trench gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 19
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000004519 manufacturing process Methods 0.000 title description 13
- 229910044991 metal oxide Inorganic materials 0.000 title description 2
- 150000004706 metal oxides Chemical class 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 238000005530 etching Methods 0.000 claims description 15
- 238000000926 separation method Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 description 21
- 150000004767 nitrides Chemical class 0.000 description 14
- 238000005468 ion implantation Methods 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 8
- 230000020169 heat generation Effects 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명의 일 실시예에 의한 전력 모스형 다이오드는 드레인 영역을 구성하는 제1 도전형의 기판과, 상기 기판 상에 형성된 상기 제1 도전형의 제1 필라, 상기 기판 상에서 상기 제1 필라의 일측에 형성된 상기 제1 도전형과 반대의 제2 도전형의 제2 필라, 및 상기 제1 필라의 타측에 형성된 상기 제2 도전형의 제3 필라로 구성된 초접합 구조체와, 상기 제1 필라 상의 게이트 트렌치 내에 형성된 트렌치 게이트 패턴과, 상기 트렌치 게이트 패턴의 양측과 상기 초접합 구조체 상에 형성됨과 아울러 상기 트렌치 게이트 패턴의 양측벽에서 떨어져 형성된 바디 콘택 트렌치를 구비하는 제2 도전형의 웰 영역과, 상기 웰 영역 상의 상기 바디 콘택 트렌치 내에 형성된 콘택 플러그와, 상기 트렌치 게이트 패턴의 양측벽의 상부 부분 및 상기 웰 영역의 상부에 형성된 상기 제1 도전형의 소오스 영역을 포함한다.
Description
본 발명은 전력 모스형 다이오드 및 그 제조방법(power metal oxide semiconductor(MOS) type diode and fabrication method thereof)에 관한 것으로, 보다 상세하게는 초접합 구조체(superjuction structure) 및 트렌치 게이트(trench gate)를 갖는 전력 모스형 다이오드(power metal oxide semiconductor(MOS) type diode) 및 그 제조방법에 관한 것이다.
전력 모스형 다이오드는 대전력을 제어하는 위한 것으로, 모든 전자기기, 조명기기, 산업기기 등에 널리 사용되며, 사용 용도에 따라 사양이 다르다. 보통 전류를 수 암페어 내지 수백 암페어, 그리고 항복 전압이 수십 볼트 내지 수천 볼트 정도가 된다. 전력 모스형 다이오드는 순방향 바이어스 상태에서 내부 전압 강하 및 발열이 작아야 하고, 역방향 바이어스 상태에서는 항복 전압이 높아야 하고 누설 전류가 작아야 한다. 또한 전력 모스형 다이오드는 응답 속도도 빨라야 한다.
본 발명이 해결하려는 과제는 앞서와 같은 성능을 얻을 수 있게 초접합 구조체(superjuction structure) 및 트렌치 게이트를 갖는 전력 모스형 다이오드(power metal oxide semiconductor(MOS) type diode)를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 상술한 전력 모스형 다이오드의 신규한 제조 방법을 제공하는 데 있다.
상술한 과제를 해결하기 위하여 본 발명의 일 실시예에 의한 전력 모스형 다이오드는 드레인 영역을 구성하는 제1 도전형의 기판과, 상기 기판 상에 형성된 상기 제1 도전형의 제1 필라, 상기 기판 상에서 상기 제1 필라의 일측에 형성된 상기 제1 도전형과 반대의 제2 도전형의 제2 필라, 및 상기 제1 필라의 타측에 형성된 상기 제2 도전형의 제3 필라로 구성된 초접합 구조체와, 상기 제1 필라 상의 게이트 트렌치 내에 형성된 트렌치 게이트 패턴과, 상기 트렌치 게이트 패턴의 양측과 상기 초접합 구조체 상에 형성됨과 아울러 상기 트렌치 게이트 패턴의 양측벽에서 떨어져 형성된 바디 콘택 트렌치를 구비하는 제2 도전형의 웰 영역과, 상기 웰 영역 상의 상기 바디 콘택 트렌치 내에 형성된 콘택 플러그와, 상기 트렌치 게이트 패턴의 양측벽의 상부 부분 및 상기 웰 영역의 상부에 형성된 상기 제1 도전형의 소오스 영역을 포함한다.
본 발명의 일 실시예에 있어서, 상기 초접합 구조체를 구성하는 상기 제2 필라 및 제3 필라는 상기 제1 필라를 중심으로 대칭 구조로 구성되고, 상기 제1 필라의 폭은 상기 제2 필라 및 제3 필라의 폭과 비교하여 2배일 수 있다.
본 발명의 일 실시예에 있어서, 상기 트렌치 게이트 패턴의 일측에 형성된 상기 웰 영역은 상기 초접합 구조체를 구성하는 상기 제1 필라의 표면과 접함과 아울러 상기 제2 필라 또는 제2 필라의 표면과도 접하게 구성되어 있을 수 있다.
본 발명의 일 실시예에 있어서, 상기 바디 콘택 트렌치는 상기 웰 영역의 바닥 부근까지 형성되고, 상기 콘택 플러그는 상기 바디 콘택 트렌치에 매립되어 있을 수 있다.
본 발명의 일 실시예에 있어서, 상기 기판 상에는 분리 절연층에 의하여 구획된 복수개의 단위 셀들이 형성되어 있고, 하나의 상기 단위 셀은 상기 기판 상에서 초접합 구조체, 상기 트렌치 게이트 패턴, 상기 웰 영역, 상기 콘택 플러그 및 상기 소오스 영역으로 구성되어 있을 수 있다.
본 발명의 일 실시예에 있어서, 상기 기판의 하부에는 하부 배선층이 형성되어 있고, 상기 콘택 플러그, 상기 소오스 영역, 및 상기 트렌치 게이트 패턴 상에는 상부 배선층이 형성되어 있을 수 있다.
상술한 다른 과제를 해결하기 위하여 본 발명의 일 실시예에 의한 전력 모스형 다이오드의 제조 방법은 드레인 영역을 구성하는 기판 상에 제1 도전형의 제1 필라, 상기 제1 필라의 일측 및 타측에 각각 상기 제1 도전형과 반대의 제2 도전형의 제2 필라 및 제3 필라로 구성된 초접합 구조체를 형성하는 단계와, 상기 제1 필라, 제2 필라 및 제3 필라 상에 웰 영역을 형성하는 단계와, 상기 웰 영역을 선택적으로 식각하여 상기 제2 필라의 일부 표면을 노출하는 게이트 트렌치를 형성하는 단계와, 상기 게이트 트렌치 내에 트렌치 게이트 패턴을 형성하는 단계와, 상기 트렌치 게이트 패턴의 양측벽의 상부 부분 및 상기 웰 영역의 상부에 상기 제1 도전형의 소오스 영역을 형성하는 단계와, 상기 소오스 영역 및 트렌치 게이트 패턴의 상부에 헤드 절연층을 형성하는 단계와, 상기 헤드 절연층의 양측벽에 셀프 얼라인되도록 상기 웰 영역을 일부 식각하여 상기 트렌치 게이트 패턴의 양측벽에서 떨어져 상기 트렌치 게이트 패턴의 표면보다 낮게 바디 콘택 트렌치를 형성하는 단계와, 상기 바디 콘택 트렌치 내에 매립되는 콘택 플러그를 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 초접합 구조체 및 웰 영역을 형성하는 단계는, 상기 기판 상에 상기 제1 도전형의 에피층을 형성하는 단계와, 상기 제1 도전형의 에피층을 선택적으로 식각하여 초접합 트렌치들을 갖고 상기 제1 필라에 대응되는 제1 예비 필라를 형성하는 단계와, 상기 초접합 트렌치 내에 제2 도전형의 에피층을 형성하여 상기 제1 예비 필라의 양측에 상기 제2 필라 및 제3 필라에 각각 대응되는 제2 예비 필라 및 제3 예비 필라를 형성하는 단계와, 상기 제1 예비 필라, 제2 예비 필라 및 제3 예비 필라 상에 상기 제2 도전형의 웰 영역을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 트렌치를 형성하는 단계는, 넓은 폭의 제1 트렌치 및 상기 제1 트렌치의 하부에 상기 제1 트렌치보다 좁은 폭을 갖고 상기 제1 필라의 일부를 노출하는 제2 트렌치로 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 트렌치 게이트 패턴은 상기 제2 트렌치에 매립하여 형성하고, 상기 소오스 영역은 상기 트렌치 게이트 패턴의 양측벽의 상기 제2 트렌치 상부의 양측 부분에 형성할 수 있다.
본 발명의 일실시예에 의한 전력 모스형 다이오드는 상부 구조를 구성하는 바디 콘택 트렌치, 콘택 플러그, 트렌치 게이트 패턴, 웰 영역 및 소오스 영역을 셀프 얼라인 방식으로 형성함으로써 고집적화할 수 있다. 이에 따라, 본 발명의 일 실시예에 의한 전력 모스형 다이오드는 저전류하에서 내부 전압 강하를 작게 가져갈 수 있고 발열도 줄일 수 있으며, 웰 영역 내부로 바디 콘택 트렌치를 구성하여 발열을 더욱 줄일 수 있다.
본 발명의 일실시예에 의한 전력 모스형 다이오드는 웰 영역과 기판 상에 형성된 에피층을 pn 접합으로 구성하여 역방향 항목 전압을 높일 수 있고 누설 전류도 작게 가져갈 수 있다.
본 발명의 일실시예에 의한 전력 모스형 다이오드는 하부 구조를 초접합 구조체를 이용함으로써 대전류에서 내부 전압 강하를 작게 가져 갈 수 있고 발열도 줄일 수 있다.
도 1은 본 발명의 일 실시예에 의한 초접합 구조체 및 트렌치 게이트를 포함하는 전력 모스형 다이오드의 평면도이다.
도 2는 도 1의 II-II에 따른 요부 단면도이다.
도 3 내지 도 22는 본 발명의 일 실시예에 의한 초접합 구조체 및 트렌치 게이트를 포함하는 전력 모스형 다이오드의 제조 방법을 설명하기 위한 단면도들이다.
도 2는 도 1의 II-II에 따른 요부 단면도이다.
도 3 내지 도 22는 본 발명의 일 실시예에 의한 초접합 구조체 및 트렌치 게이트를 포함하는 전력 모스형 다이오드의 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서, 막, 영역 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다.
본 명세서에서 제1, 제2등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 다이오드의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 다이오드가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 다이오드가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하의 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 일 실시예에 의한 초접합 구조체 및 트렌치 게이트를 포함하는 전력 모스형 다이오드의 평면도이다.
구체적으로, 도 1의 초접합 구조체(116) 및 트렌치 게이트(TG, 139)를 포함하는 전력 모스형 다이오드(100, trench gate power metal oxide semiconductor(MOS) type diode)의 하나의 단위 셀을 도시한 것이다. 단위 셀은 분리 절연층(115)에 의하여 구분될 수 있다. 도 1에서 X축은 가로(좌측) 방향, Y축은 세로(상하) 방향, Z축은 지면과 수직인 방향을 의미할 수 있다.
도 1의 전력 모스형 다이오드(100)는 편의상 기판을 제1 도전형, 예컨대 n형의 실리콘 기판에 구현한 것이다. 제1 도전형, 즉 n형과 반대의 제2 도전형, 즉 p형의 기판으로 구현할 경우 이하에서 설명되는 도전형은 바뀔 수 있다.
전력 모스형 다이오드(100)는 Y축 방향으로 스트라이프(stripe, 줄무늬) 형태로 트렌치 게이트(TG, 139)가 배열되어 있다. Y축 방향으로 트렌치 게이트(139)의 양측으로 게이트 절연층(134)이 배열되어 있다. 트렌치 게이트(139) 및 게이트 절연층(134)은 트렌치 게이트 패턴(TGP, 140)을 구성한다.
Y축 방향으로 게이트 절연층(134)의 양측으로 소오스 영역(141, n+)이 배열되어 있다. 소오스 영역(141)은 제1 도전형, 예컨대 n+ 불순물 영역일 수 있다. Y축 방향으로 소오스 영역(141)과 일정 간격 떨어져서 콘택 플러그(151)가 배치될 수 있다.
트렌치 게이트 패턴(TGP, 140)의 양측에서 소오스 영역(141, n+) 및 콘택 플러그(151)의 내에는 제2 도전형, 즉 p형의 웰 영역(117)이 위치한다. 그리고, 트렌치 게이트 패턴(140), 소오스 영역(141, n+), 콘택 플러그(151) 및 웰 영역(117, p웰) 내에는 초접합 구조체(116)가 위치한다.
초접합 구조체(116)는 트렌치 게이트 패턴(TGP, 140) 및 소오스 영역(141, n+), 웰 영역(117) 내에 위치하는 제1 도전형의 n 필라(103a, pillar)와, n 필라(103a)의 양측에 웰 영역(117) 및 콘택 플러그(151) 내에 위치하는 제2 도전형의 p필라(113a, 113b)를 포함한다. 이하에서 n 필라(103a)는 제1 필라가 될 수 있고, p필라(113a)는 제2 필라가 될 수 있다. p필라(113b)는 제3 필라가 될 수 있다. 필라라는 용어는 월(wall)이나 벽체 등으로 변경될 수 있다.
도 2는 도 1의 II-II에 따른 요부 단면도이다.
구체적으로, 전력 모스형 다이오드(100)는 기판(101) 상에 분리 절연층(115)에 의하여 구획된 복수개의 단위 셀들을 포함할 수 있다. 하나의 단위 셀은 후술하는 바와 같이 기판(101) 상에서 초접합 구조체(116), 트렌치 게이트 패턴(140), 웰 영역(117), 콘택 플러그(151) 및 소오스 영역(141) 등을 포함할 수 있다.
전력 모스형 다이오드(100)는 기판(101), 예컨대 제1 도전형인 n+ 기판을 이용하여 구현될 수 있다. 기판(101)을 제2 도전형, 즉 p+ 기판으로 구성할 경우, 이하의 필라들(103a, 113), 웰 영역, 소오스 영역, 드레인 영역의 도전형은 하기 설명된 것과 반대의 도전형일 수 있다.
전력 모스형 다이오드(100)는 기판(101), 예컨대 제2 도전형인 n+ 기판 상에 분리 절연층(115)에 의하여 구획되어 있는 초접합 구조체(116)를 포함한다. 제2 도전형으로 구성된 기판(101)은 드레인 영역으로 이용될 수 있다. 기판(101)의 하부에는 하부 배선층(155)이 형성될 수 있다. 하부 배선층(155)은 티타늄층, 티타늄 질화층, 구리층 또는 알루미늄층으로 형성될 수 있다.
초접합 구조체(116)는 제1 도전형의 제1 필라(103a), 제1 필라(103a)의 일측에 형성된 제2 도전형의 제2 필라(113a), 및 제1 필라(103a)의 타측에 형성된 상기 제2 도전형의 제3 필라(113b)로 구성될 수 있다. 제1 필라(103a)는 n 필라일 수 있고, 제2 필라(113a) 및 제3 필라(113b)는 p 필라일 수 있다.
일 실시예에서, 초접합 구조체(116)를 구성하는 제2 필라(113a) 및 제3 필라(113b)는 제1 필라(103a)를 중심으로 대칭 구조로 구성되고, 상기 제1 필라(103a)의 폭은 제2 필라(113a) 및 제3 필라(113b)의 폭과 비교하여 2배일 수 있다.
초접합 구조체(116) 상에는 제2 도전형의 웰 영역(117), 예컨대 p-웰 영역이 형성될 수 있다. 제1 필라(103a) 상의 웰 영역(117)에는 게이트 트렌치(123)가 형성될 수 있다. 게이트 트렌치(123)의 내벽에는 게이트 절연층(134)이 형성될 수 있다. 게이트 절연층(134)은 게이트 트렌치(123)의 측벽 및 바닥에 형성된 제1 게이트 절연층(129)과 게이트 트렌치(123)의 바닥에 형성된 제2 게이트 절연층(133)을 포함할 수 있다. 게이트 트렌치(123) 내의 게이트 절연층(134) 상에는 게이트 트렌치(123)를 매립하도록 트렌치 게이트(139)가 형성될 수 있다. 트렌치 게이트(139) 및 게이트 절연층(134)은 트렌치 게이트 패턴(140)을 구성한다.
트렌치 게이트 패턴(140)의 일측에 형성된 웰 영역(117)은 초접합 구조체(116)를 구성하는 제1 필라(103a)의 표면과 접함과 아울러 제2 필라(113a) 또는 제2 필라(113b)의 표면과도 접하게 구성되어 있다. 트렌치 게이트 패턴(140)의 양측벽의 상부 부분 및 웰 영역(117)의 상부에 소오스 영역(141)이 형성될 수 있다.
소오스 영역(141)은 웰 영역(117)에 불순물을 주입하여 형성한 제2 도전형, 예컨대 n+ 불순물 영역일 수 있다. 트렌치 게이트 패턴(140)의 양측과 초접합 구조체(116) 상에 바디 콘택 트렌치(147)가 형성되어 있다. 바디 콘택 트렌치(147)는 트렌치 게이트 패턴(140)의 양측벽에서 떨어져 형성되어 있다.
바디 콘택 트렌치(147)는 웰 영역(17)의 바닥 부근까지 형성되어 있다. 바디 콘택 트렌치(147)는 웰 영역(117) 내부로 깊이 내려간 구조이고, 웰 영역(117) 및 소오스 영역(141)을 모두 공통으로 접하고 있다. 바디 콘택 트렌치(147)는 웰 영역(117)과 넓은 면적으로 접하고 있고 트렌치 게이트 패턴(140)과도 넓게 인접하고 있다.
이와 같은 바디 콘택 트렌치(147) 구조는 열 방출이 용이하고, 문턱 전압(또는 항복 전압, Vt)이 낮은(예를 들면 0.1V 내지 0.15V인 경우) 트렌치 게이트(139)를 사용할 때, 드레인 영역(기판, 101)으로부터 들어오는 순간적인 양(+)의 과도 전압에 대하여도 다이오드의 비정상적인 도통(turn-on)되는 것을 막아줄 수 있다.
이러한 구조에 있어서 비정상적인 도통 방지 현상은 웰 영역(117)의 내부 저항이 작을 뿐만 아니라, 트렌치 게이트(139)가 바디(즉 웰 영역(117)이나 소오스 영역(141))에 단단히 커플링(고정)되고, 드레인 영역(기판, 101)과 결합(coupling)되는 것 보다 바디에 접하는 면적이 넓어 더 강하게 결합되기 때문이다.
바디 콘택 트렌치(147)에는 콘택 플러그(151)가 매립될 수 있다. 콘택 플러그(151)는 금속층, 예컨대 텅스텐 플러그로 구성될 수 있다. 콘택 플러그(151)의 하부에는 콘택 불순물 영역(149)이 형성될 수 있다. 콘택 불순물 영역(149)은 웰 영역(117)의 하부 표면 및 에피층(103) 상에 형성될 수 있다. 콘택 불순물 영역(165)은 제2 도전형, 예컨대 p+ 불순물 영역일 수 있다.
콘택 플러그(151), 소오스 영역(141), 및 트렌치 게이트 패턴(140) 상에는 상부 배선층(153)이 형성될 수 있다. 상부 배선층(153)은 하부 배선층(155)과 동일한 물질층으로 형성될 수 있다. 전력 모스형 다이오드는 도 2의 화살표로 표시한 바와 같이 소오스 영역(141)에서 기판(101) 측으로 수직 방향으로 캐리어가 이동될 수 있다.
이와 같이 구성되는 전력 모스형 다이오드(100)는 트렌치 게이트(139)가 전기적으로 독립되어 있지 않고 소오스 영역(141) 및 웰 영역(117)과 함께 콘택되어(커플링되어) 다이오드 동작을 수행할 수 있다.
즉, 전력 모스형 다이오드(100)는 드레인 영역(즉, 기판, 101)이 소오스 영역(141, 즉, 웰 영역(117), 트렌치 게이트(139))보다 고전압인 경우 역방향 바이어스가 되어 오프(불통) 상태가 될 수 있다.
반대로, 전력 모스형 다이오드(100)는 드레인 영역(즉, 기판, 101)이 소오스 영역(141, 즉, 웰 영역(117), 트렌치 게이트(139))보다 저전압인 경우 순방향 바이어스가 되어 온(도통) 상태가 될 수 있다. 도 2의 전력 모스형 다이오드(100)는 온 상태일 경우 단위 셀들은 병렬로 동작합니다. 그리고, 도 2의 전력 모스형 다이오드(100)는 온 상태일 경우 도 2에 도시한 바와 같이 전자는 드레인 영역(즉, 기판(101))에서 소오스 영역(141) 방향으로 흐릅니다.
본 발명의 일실시예에 의한 전력 모스형 다이오드(100)는 웰 영역(117)과 기판(101) 상에 형성된 에피층(즉, n 필라 103a)을 pn 접합으로 구성하여 역방향 바이어스시에 역 방향 항복 전압을 높일 수 있고 누설 전류도 작게 가져갈 수 있고, 순방향 바이어스시에는 턴온 전압을 낮게 할 수 있다.
전력 모스형 다이오드(100)는 후술하는 바와 같이 게이트 트렌치 형성을 위한 마스크 한 장만을 이용하여 상부 구조를 구성하는 바디 콘택 트렌치(147), 콘택 플러그(151), 트렌치 게이트 패턴(140), 웰 영역(117) 및 소오스 영역(141)을 셀프 얼라인 방식으로 형성함으로써 고집적화(고밀도화)할 수 있다.
이에 따라, 본 발명의 전력 모스형 다이오드(100)는 저전류하에서 내부 전압 강하를 작게 가져갈 수 있고, 발열을 줄일 수 있다. 더욱이, 본 발명의 전력 모스형 다이오드는 웰 영역(117) 내부로 바디 콘택 트렌치(147)를 구성하고, 바디 콘택 트렌치(147)에 콘택 플러그(151)를 매립하여 발열을 더욱 줄일 수 있다.
본 발명의 일실시예에 의한 전력 모스형 다이오드(100)는 하부 구조를 초접합 구조체(116)를 이용함으로써 순방향 바이어스시에 내부 전압 강하를 작게 가져 갈 수 있고 발열도 줄일 수 있다.
구체적으로 설명하면, 초접합 구조체(116)는 수평 방향으로 pnp 접합의 필라들(또는 벽(wall), 113a, 103a, 103b)이 형성되어 있다. 이러한 초접합 구조체(116)는 하나의 n 필라를 사용하는 것과 비교할 때 동일한 내압(역방향 항복 전압)을 얻기 위해서 내압(예컨대 40V 내지 1200V)의 영역에서 불순물(phosphorus)의 농도를 2 내지 30배 정도로 증가시킬 수 있고, 깊이(두께)도 1/2 내지 1/4로 단축시킬 수 있다. 이에 따라, 초접합 구조체(116)를 하부 구조로 이용할 경우 순방향 바이어스시에 내부 저항을 획기적으로 줄일 수 있고 내부 전압 강하와 발열도 작게 가져갈 수 있다.
본 발명의 일실시예에 의한 전력 모스형 다이오드(100)는 응답속도 측면에서 다수 캐리어인 전자(electron)가 주로 흐르기 때문에 정공(hole)이 소수 캐리어로 주입되는 단순 pn 접합형에 비하여 소수 캐리어(hole)의 잔존수명에 의한 추가 동작 지연 현상이 없어 빠를 수 있다.
도 3 내지 도 22는 본 발명의 일 실시예에 의한 초접합 구조체 및 트렌치 게이트를 포함하는 전력 모스형 다이오드의 제조 방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 기판(101) 상에 에피층(103, epitaxial layer), 산화층(105) 및 질화층(107)을 형성한다. 기판(101)은 실리콘 기판일 수 있다. 기판(101)은 n+ 기판일 수 있다. 기판(101)은 안티몬(Sb)이 1E18/cm3 내지 5E18/cm3 정도 도핑되어 있을 수 있다. 기판(101)은 비소(As)가 약 1E19/cm3 내지 5E19/cm3 도핑되어 있을 수 있다. 기판(101)의 두께는 600um 내지 700um일 수 있다.
기판(101) 상에 에피층(103)을 형성한다. 에피층(103)은 실리콘층일 수 있다. 에피층(103)은 n-에피층으로써 인(phosphorous)이 도핑되어 있을 수 있다. 저전압용, 예컨대 동작전압이 40V 정도 이하에서, 에피층(103)에 도핑된 인의 농도는 1.0E16/cm3일 수 있고 두께는 3㎛ 정도일 수 있다. 고전압용, 예컨대 동작 전압이 1200V 정도 이하에서, 에피층(103)에 도핑된 인의 농도는 8.3E13/cm3일 수 있고, 두께는 100㎛정도로서 동작 전압에 따라 두께 차이가 클 수 있다.
에피층(103) 상에 마스킹층으로써 산화층(oxide layer, 105), 즉 실리콘 산화층을 형성한다. 산화층(105)은 에피층(103) 상에 버퍼 산화층을 400 내지 500Å, 바람직하게는 450Å 정도 형성한 후, 2㎛ 정도의 TEOS(Tetraethly Orthosilicate)층을 형성하여 완성할 수 있다. 버퍼 산화층은 습식 산화법으로 형성시킬 수 있고, TEOS 산화층은 화학기상증착법(CVD, chemical vapor deposition)으로 형성할 수 있다. 산화층(105) 상에 마스킹층으로써 질화층(nitride layer, 107), 즉 실리콘 질화층을 형성한다. 질화층(107)은 0.1 내지 0.2㎛의 두께로 형성할 수 있다. 질화층(107)은 저압화학기상증착법(low pressure CVD)으로 형성할 수있다. 계속하여, 질화층(107) 상에 제1 감광 패턴(107, photoresist pattern)을 형성한다.
도 4를 참조하면, 제1 감광 패턴(109)을 마스크로 질화층(107), 산화층(105) 및 에피층(103)을 식각하여 기판(101)을 노출하는 초접합 트렌치(111)와 제1 예비 필라(103a)를 형성한다. 제1 예비 필라(103a-1)는 제1 도전형, 즉 n 필라일 수 있다. 초접합 트렌치(111)는 에피층(103)을 선택적으로 식각하는 공정으로써 깊은 트렌치일 수 있다. 초접합 트렌치(111)의 형성시에 산화층(105) 및 질화층(107)은 각각 산화층 패턴(105a) 및 질화층 패턴(107a)이 형성된다.
제1 예비 필라(103a-1)의 두께는 수 내지 수십 ㎛ 이내로서 구현하는 공정수준에 따라 다를 수 있다. 제1 예비 필라(103a-1)의 폭은 얇을수록 내부 저항을 줄일 수 있다. 제1 예비 필라(103a-1)는 후에 제1 필라가 되는 부분일 수 있다.
도 5를 참조하면, 초접합 트렌치(111) 내에서 제1 예비 필라(103a-1)의 양측에 각각 제2 예비 필라(113a-1) 및 제3 예비 필라(113b-1)를 형성한다. 제2 예비 필라(113a-1) 및 제3 예비 필라(113b)는 제2 도전형, 예컨대 p 필라일 수 있다. 제2 예비 필라(113a-1) 및 제3 예비 필라(113b-1)는 후에 제2 필라 및 제3 필라가 되는 부분일 수 있다. 제2 예비 필라(113a-1), 제1 예비 필라(103a-1) 및 제3 예비 필라(113b-1)는 수평적으로 p필라, n필라 및 p필라로써 초접합 예비 구조체(116-1)를 구성할 수 있다.
제2 예비 필라(113a-1) 및 제3 예비 필라(113b-1)의 형성 과정은 다음과 같다. 즉, 제1 감광 패턴(109)을 제거한 후, 초접합 트렌치(111)를 매립하도록 제1 예비 필라(103a-1)의 양측에 제2 도전형, 예컨대 p형 에피층과 분리 절연층(115)을 충분히 형성한다. 이어서, p형 에피층과 분리 절연층(115)의 표면을 화학기계적연마(CMP, chemlcal mechanical polishing)함으로써 제2 예비 필라(113a-1) 및 제3 예비 필라(113b-1)를 형성한다. 상술한 화학기계적연마시에 산화층 패턴(105a) 및 질화층 패턴(107a)은 제거될 수 있다.
제2 예비 필라(113a-1) 및 제3 예비 필라(113b-1) 형성을 위한 p형 에피층은 실리콘층에 보론(boron)이 도핑되어 있을 수 있다. p형 에피층에 포함되는 보론의 농도는 내압, 40V 내지 1200V에 따라 다르지만 1.0E16/cm3 내지 3E15/cm3일 수 있다. 분리 절연층(115)은 500Å 두께의 열산화층 및 4㎛ 두께의 TEOS층을 포함할 수 있다.
도 6을 참조하면, 제1 예비 필라(103a-1), 제2 예비 필라(113a-1) 및 제3 예비 필라(113b-1) 상에 제2 도전형의 웰 영역(117)을 형성한다. 웰 영역(117)은 p웰 일 수 있다. 웰 영역(117)은 제1 예비 필라(103a), 제2 예비 필라(113a-1) 및 제3 예비 필라(113b-1) 상에 웰 이온 주입(ion implantation) 및 열확산(thermal diffusion)을 통하여 형성할 수 있다.
예컨대, 웰 영역(117)은 제1 예비 필라(103a), 제2 예비 필라(113a-1) 및 제3 예비 필라(113b-1) 상에 버퍼 산화층(미도시)을 형성하고, 3e13 내지 5e13/cm3 농도의 보론을 웰 이온주입하고, 웰 이온주입된 보론(boron)을 1150℃ 정도에서 열확산시킴으로써 형성할 수 있다.
이와 같은 공정을 통하여 제1 예비 필라(103a-1), 제2 예비 필라(113a-1) 및 제3 예비 필라(113b-1)는 각각 제1 필라(103a), 제2 필라(113a) 및 제3 필라(113b)가 될 수 있다. 또한, 제2 필라(113a), 제1 필라(103a) 및 제3 필라(113b)는 수평적으로 p필라, n필라 및 p필라로써 초접합 구조체(116)를 구성할 수 있다.
도 7 및 도 8을 참조하면, 도 7에 도시한 바와 같이 초접합 구조체(116) 및 분리 절연층(115) 상에 마스크층으로써 산화층(118)을 형성한다. 마스크 산화층(118)은 0.5 um 두께의 TEOS막으로 형성할 수 있다. 산화층(118) 상에 제2 감광 패턴(119)을 형성한 후, 상기 제2 감광 패턴(119)을 마스크로 상기 웰 영역(117)을 식각하여 넓은 폭의 제1 트렌치(121)를 형성한다. 제1 트렌치(121)의 폭은 1.6㎛ 정도로 형성할 수 있고, 제1 트렌치(121)는 웰 영역(117)의 표면에서 일정 깊이, 예컨대 0.5㎛의 깊이로 형성될 수 있다. 제1 트렌치(121)는 후에 설명하는 바와 같이 게이트 트렌치의 일부를 구성한다.
도 8에 도시한 바와 같이 제2 감광 패턴(119)을 제거한 후, 제1 트렌치(121)의 내벽에 마스크층으로 측벽 산화층(122)을 형성한다. 측벽 산화층(122)은 웰 영역(117)의 상부에 0.4㎛의 두께로 산화층을 형성한 후 이방성 식각함으로써 넓은 제1 트렌치(121)의 내부벽에 형성할 수 있다.
도 9 및 도 10을 참조하면, 도 9에 도시한 바와 같이 산화층(118) 및 측벽 산화층(122)을 식각 마스크로 웰 영역(117)을 형성하여 제2 트렌치(123)를 형성한다. 제2 트렌치(123)는 측벽 산화층(122)에 얼라인되도록 웰 영역(117)을 식각하여 형성될 수 있다. 이와 같은 공정을 통하여 넓은 폭의 제1 트렌치(121)와 제1 트렌치(121)의 하부에 상기 제1 트렌치(121)보다 좁은 폭을 갖고 제1 필라(103a)의 표면 일부를 노출하는 제2 트렌치(123)로 게이트 트렌치(121, 123)를 형성한다.
계속하여, 도 10에 도시한 바와 같이 게이트 트렌치(121, 123)가 형성된 웰 영역(117)의 전면에 채널 오픈용 이온 주입을 실시한다. 채널 오픈용 이온 주입은 선택적으로 실시할 수 있다. 채널 오픈용 이온 주입은 비소(As)를 2E12/cm3의 농도로 주입할 수 있다. 도 10에서, 참조번호 127은 채널오픈용 이온주입 불순물을 도시한 것이다.
도 11 및 도 12를 참조하면, 게이트 트렌치(121, 123) 내에 게이트 절연층(134)을 형성하는 공정을 도시한 것이다. 도 11에 도시한 바와 같이, 게이트 트렌치(121, 123)의 내벽 및 바닥에 제1 게이트 절연층(129)을 형성한다. 제1 게이트 절연층(129)은 산화층으로 형성할 수있다.
이어서, 제2 트렌치(123)의 내벽에만 질화층(131)을 형성한다. 질화층(131)은 게이트 트렌치(121, 123) 내에 형성한 후 식각하여 제2 트렌치(123)의 내벽에만 형성할 수 있다. 질화층(131)은 저압 CVD 방법으로 형성할 수 있다.
계속하여, 도 11 및 도 12에 도시한 바와 같이 질화층(131)에 의해 제2 트렌치(123)의 측벽은 산화시키지 않으면서 제2 트렌치(123)의 바닥에만 제2 게이트 절연층(133, 바닥 절연층)을 더 형성한다. 제2 게이트 절연층(133)은 산화층으로 형성할 수 있다. 제2 게이트 절연층(133)은 제1 게이트 절연층(129)보다 두껍게 형성될 수 있다.
이에 따라, 제1 게이트 절연층(129) 및 제2 게이트 절연층(133)으로 게이트 절연층(134)를 형성한다. 이어서, 질화층(131)을 스트립하여 제거한다. 게이트 절연층(134)는 500Å 내지 1000Å 정도의 두께로 형성할 수 있다. 도 11 및 12에서는 제1 게이트 절연층(129) 및 제2 게이트 절연층(133)으로 게이트 절연층(134)으로 구성하였지만, 제1 게이트 절연층(129)만으로도 게이트 절연층(134)을 구성할 수 있다.
도 13 및 도 14를 참조하면, 도 13에 도시한 바와 같이 게이트 트렌치(121, 123) 내에 문턱 전압(threshold voltage, Vt, 항복 전압) 낮춤용 이온 주입을 실시한다. 문턱 전압을 예컨대 0.1V 내지 0.15V로 낮추기 위하여 게이트 트렌치(121, 123)의 측벽에 비스듬한 사각으로 문턱 전압 낮춤용 이온주입을 실시한다. 문턱 전압 낮춤용 이온 주입은 도 13의 참조번호 135로 도시한 바와 같이 웰 영역(17)의 표면에 수직한 수직선에 대하여 30°(30도) 내지 50°(50도)의 경사 이온 주입법으로 수행할 수 있다. 문턱 전압 낮춤용 이온 주입은 인(P)을 1E11~5E11/cm3의 농도로 이온주입할 수 있다.
전력 모스형 다이오드의 상부 구조가 트렌치 게이트 모스형 다이오드일 경우, 순바이어스 상태의 도통 전압은 저전류에서 문턱 전압(Vt)과 일치하기 때문에 순바이어스 상태에서 전압 강하와 이로 인한 전력 손실을 줄이기 위해 낮은 문턱 전압(Vt)이 필요하다. 그러나 문턱 전압(Vt)이 너무 낮으면 하부 바닥, 즉 캐소드(cathode)로부터 들어오는 순간 과도 노이즈에 의하여 비정상적인 도통(turn-on)이 발생하기 쉽다.
도 14에 도시한 바와 같이, 게이트 트렌치(121, 123) 내의 게이트 절연층(134) 상에 게이트 전극용으로 불순물이 도핑된 폴리실리콘층(137)을 형성한다. 불순물이 도핑된 폴리실리콘층(137)은 LPCVD 방법으로 형성한 폴리실리콘층에 인을 도핑하여 형성할 수 있다. 인(phosphrous)의 도핑 농도는 2E20/cm3 정도일 수 있다. 불순물이 도핑된 폴리실리콘층(137)의 두께는 0.8㎛m 정도일 수 있다.
도 15 및 도 16을 참조하면, 도 15에 도시한 바와 같이 불순물이 도핑된 폴리실리콘층(137)을 에치백한다. 에치백은 불순물이 도핑된 폴리실리콘층(137)을 수직으로 식각하는 공정이다. 즉, 불순물이 도핑된 폴리실리콘층(137)이 게이트 트렌치(123)에만 남아 트렌치 게이트(139)가 된다. 이에 따라, 게이트 절연층(134) 및 트렌치 게이트(139)로 구성된 트렌치 게이트 패턴(140)은 게이트 트렌치(121, 123)를 구성하는 제2 트렌치(123)에 매립하여 형성된다.
도 16에 도시한 바와 같이 트렌치 게이트(139) 양측의 웰 영역(117)의 표면에 화살표로 표시한 바와 같이 소오스 영역용 불순물(141-1)을 이온주입한다. 소오스 영역용 불순물(141-1)은 인(phosphorous)을 5E14/cm3의 농도로 주입하여 형성할 수 있다. 소오스 영역용 불순물(141-1)은 비소(As)를 1E15/cm3의 농도로 주입하여 형성할 수 있다.
도 17 및 도 18을 참조하면, 도 17에 도시한 바와 같이 게이트 트렌치(21, 23)를 구성하는 제1 트렌치(21)를 매립하도록 산화층(143)을 형성하고 열처리한다. 산화층(143)의 형성 및 열처리시에 트렌치 게이트(139)의 양측의 웰 영역(117)의 상부 부분에 소오스 영역(141)이 형성될 수 있다. 소오스 영역(141)은 트렌치 게이트 패턴(140)의 양측벽의 제2 트렌치(123) 상부 부분에 형성될 수 있다. 산화층(143)은 트렌치 게이트 패턴(140), 소오스 영역(141) 및 웰 영역(117) 상에 형성할 수 있다. 산화층(143)은 TEOS막을 1㎛의 두께로 형성한다.
계속하여, 도 18에 도시한 바와 같이, 산화층(143)을 에치백하여 헤드 절연층(145)을 형성한다. 헤드 절연층(145)은 소오스 영역들(141)의 사이에서 게이트 절연층(134) 및 트렌치 게이트(139)의 상부에 형성될 수 있다. 헤드 절연층(145)은 후속 공정에서 바디 콘택 트렌치(도 19의 147)를 자기 정렬((self align) 방법으로 형성할 때 이용할 수 있다.
도 19 및 도 20을 참조하면, 도 19에 도시한 바와 같이 헤드 절연층(145)을 식각 마스크로 웰 영역(117)을 식각하여 바디 콘택 트렌치(147)를 형성한다. 바디 콘택 트렌치(147)는 헤드 절연층(145)을 식각 마스크로 셀프 얼라인(self align) 방식으로 웰 영역(117)을 식각하여 형성될 수 있다. 바디 콘택 트렌치(147)는 헤드 절연층(145)에 셀프 얼라인되고 소오스 영역(141)을 노출하도록 형성될 수 있다. 바디 콘택 트렌치(1471)의 깊이는 웰 영역(117)의 바닥으로부터 0.1㎛ 내지 0.5㎛정도의 거리가 확보되도록 형성할 수 있다.
바디 콘택 트렌치(147)는 앞서 설명한 바와 같이 헤드 절연층(145)을 이용하여 마스크 작업 없이 셀프 얼라인 방식으로 형성되기 때문에, 바디 콘택 트렌치(147)의 크기를 줄여 다이오드를 집적화하는데 유리하다.
도 20에 도시한 바와 같이, 헤드 절연층(145)을 에치백하여 제거한다. 이에 따라, 소오스 영역(141) 및 트렌치 게이트 패턴(140)이 외부로 노출된다. 헤드 절연층(145)의 에치백시 분리 절연층(115)도 일부 에치백되어 식각될 수 있다.
이어서, 바디 콘택 트렌치(147) 내에 화살표로 표시한 바와 같이 불순물을 주입하여 콘택 불순물 영역(149)을 형성한다. 콘택 불순물 영역(149)은 웰 영역(117)의 하부 표면 상에 형성될 수 있다. 콘택 불순물 영역(149)은 p+ 불순물 영역일 수 있다. 콘택 불순물 영역(149)은 바디 콘택 트렌치(147) 내에서 발생하는 누설 전류를 감소시키기 위해 수행할 수 있다. 콘택 불순물 영역(149)은 붕소(boron)를 5E13/cm3의 농도로 주입하여 형성할 수 있다.
도 21 및 도 22를 참조하면, 도 21에 도시한 바와 같이 바디 콘택 트렌치(147) 내에 배리어 금속층(미도시), 예컨대 Ti 및 TiN막을 형성한 후, 바디 콘택 트렌치(147) 내에 금속층, 예컨대 텅스텐층을 매립하여 형성한 후 에치백하여 콘택 플러그(151)를 형성한다.
이어서, 도 22에 도시한 바와 같이 콘택 플러그(151), 소오스 영역(141), 및 상기 트렌치 게이트 패턴(140) 상에 상부 배선층(153)을 형성한다. 상부 배선층(153)은 티타늄층, 티타늄 질화층, 구리층 또는 알루미늄층으로 형성될 수 있다. 계속하여, 기판(101)의 뒷면을 연마하여 두께를 150㎛ 내지 350㎛정도로 얇게 하고, 도 2에 도시한 바와 같이 기판(101)의 배면에 하부 배선층(155)을 증착함으로써 완성할 수 있다. 하부 배선층(155)도 상술한 상부 배선층(153)과 동일한 물질층으로 형성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 개략적으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형, 치환 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다. 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 전력 모스형 다이오드, 101: 기판, 103a: n필라, 113a, 113b: p 필라, 116: 초접합 구조체, 117: 웰 영역, 134: 게이트 절연층, 139: 트렌치 게이트, 140: 트렌치 게이트 패턴, 141: 소오스 영역, 151: 콘택 플러그,
Claims (10)
- 드레인 영역을 구성하는 제1 도전형의 기판;
상기 기판 상에 형성된 상기 제1 도전형의 제1 필라, 상기 기판 상에서 상기 제1 필라의 일측에 형성된 상기 제1 도전형과 반대의 제2 도전형의 제2 필라, 및 상기 제1 필라의 타측에 형성된 상기 제2 도전형의 제3 필라로 구성된 초접합 구조체;
상기 제1 필라 상의 게이트 트렌치 내에 형성된 트렌치 게이트 패턴;
상기 트렌치 게이트 패턴의 양측과 상기 초접합 구조체 상에 형성됨과 아울러 상기 트렌치 게이트 패턴의 양측벽에서 떨어져 형성된 바디 콘택 트렌치를 구비하는 제2 도전형의 웰 영역; 및
상기 웰 영역 상의 상기 바디 콘택 트렌치 내에 형성된 콘택 플러그;
상기 트렌치 게이트 패턴의 양측벽의 상부 부분 및 상기 웰 영역의 상부에 형성된 상기 제1 도전형의 소오스 영역을 포함하여 이루어지는 것을 특징으로 하는 전력 모스형 다이오드. - 제1항에 있어서, 상기 초접합 구조체를 구성하는 상기 제2 필라 및 제3 필라는 상기 제1 필라를 중심으로 대칭 구조로 구성되고, 상기 제1 필라의 폭은 상기 제2 필라 및 제3 필라의 폭과 비교하여 2배인 것을 특징으로 하는 전력 모스형 다이오드.
- 제1항에 있어서, 상기 트렌치 게이트 패턴의 일측에 형성된 상기 웰 영역은 상기 초접합 구조체를 구성하는 상기 제1 필라의 표면과 접함과 아울러 상기 제2 필라 또는 제2 필라의 표면과도 접하게 구성되어 있는 것을 특징으로 하는 전력 모스형 다이오드.
- 제1항에 있어서, 상기 바디 콘택 트렌치는 상기 웰 영역의 바닥 부근까지 형성되고, 상기 콘택 플러그는 상기 바디 콘택 트렌치에 매립되어 있는 것을 특징으로 하는 전력 모스형 다이오드.
- 제1항에 있어서, 상기 기판 상에는 분리 절연층에 의하여 구획된 복수개의 단위 셀들이 형성되어 있고, 하나의 상기 단위 셀은 상기 기판 상에서 초접합 구조체, 상기 트렌치 게이트 패턴, 상기 웰 영역, 상기 콘택 플러그 및 상기 소오스 영역으로 구성되는 것을 특징으로 하는 전력 모스형 다이오드.
- 제1항에 있어서, 상기 기판의 하부에는 하부 배선층이 형성되어 있고, 상기 콘택 플러그, 상기 소오스 영역, 및 상기 트렌치 게이트 패턴 상에는 상부 배선층이 형성되어 있는 것을 특징으로 하는 전력 모스형 다이오드.
- 드레인 영역을 구성하는 기판 상에 제1 도전형의 제1 필라, 상기 제1 필라의 일측 및 타측에 각각 상기 제1 도전형과 반대의 제2 도전형의 제2 필라 및 제3 필라로 구성된 초접합 구조체를 형성하는 단계;
상기 제1 필라, 제2 필라 및 제3 필라 상에 웰 영역을 형성하는 단계;
상기 웰 영역을 선택적으로 식각하여 상기 제2 필라의 일부 표면을 노출하는 게이트 트렌치를 형성하는 단계;
상기 게이트 트렌치 내에 트렌치 게이트 패턴을 형성하는 단계;
상기 트렌치 게이트 패턴의 양측벽의 상부 부분 및 상기 웰 영역의 상부에 상기 제1 도전형의 소오스 영역을 형성하는 단계;
상기 소오스 영역 및 트렌치 게이트 패턴의 상부에 헤드 절연층을 형성하는 단계;
상기 헤드 절연층의 양측벽에 셀프 얼라인되도록 상기 웰 영역을 일부 식각하여 상기 트렌치 게이트 패턴의 양측벽에서 떨어져 상기 트렌치 게이트 패턴의 표면보다 낮게 바디 콘택 트렌치를 형성하는 단계; 및
상기 바디 콘택 트렌치 내에 매립되는 콘택 플러그를 형성하는 단계를 포함하는 것을 특징으로 하는 전력 모스형 다이오드의 제조방법. - 제7항에 있어서, 상기 초접합 구조체 및 웰 영역을 형성하는 단계는,
상기 기판 상에 상기 제1 도전형의 에피층을 형성하는 단계와, 상기 제1 도전형의 에피층을 선택적으로 식각하여 초접합 트렌치들을 갖고 상기 제1 필라에 대응되는 제1 예비 필라를 형성하는 단계와, 상기 초접합 트렌치 내에 제2 도전형의 에피층을 형성하여 상기 제1 예비 필라의 양측에 상기 제2 필라 및 제3 필라에 각각 대응되는 제2 예비 필라 및 제3 예비 필라를 형성하는 단계와, 상기 제1 예비 필라, 제2 예비 필라 및 제3 예비 필라 상에 상기 제2 도전형의 웰 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 전력 모스형 다이오드의 제조 방법. - 제7항에 있어서, 상기 게이트 트렌치를 형성하는 단계는, 넓은 폭의 제1 트렌치 및 상기 제1 트렌치의 하부에 상기 제1 트렌치보다 좁은 폭을 갖고 상기 제1 필라의 일부를 노출하는 제2 트렌치로 형성하는 것을 특징으로 하는 전력 모스형 다이오드의 제조방법.
- 제9항에 있어서, 상기 트렌치 게이트 패턴은 상기 제2 트렌치에 매립하여 형성하고, 상기 소오스 영역은 상기 트렌치 게이트 패턴의 양측벽의 상기 제2 트렌치 상부의 양측 부분에 형성하는 것을 특징으로 하는 전력 모스형 다이오드의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150012843A KR20160092337A (ko) | 2015-01-27 | 2015-01-27 | 초접합 구조체 및 트렌치 게이트를 포함하는 전력 모스형 다이오드의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150012843A KR20160092337A (ko) | 2015-01-27 | 2015-01-27 | 초접합 구조체 및 트렌치 게이트를 포함하는 전력 모스형 다이오드의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160092337A true KR20160092337A (ko) | 2016-08-04 |
Family
ID=56709405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150012843A KR20160092337A (ko) | 2015-01-27 | 2015-01-27 | 초접합 구조체 및 트렌치 게이트를 포함하는 전력 모스형 다이오드의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20160092337A (ko) |
-
2015
- 2015-01-27 KR KR1020150012843A patent/KR20160092337A/ko active IP Right Grant
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8564047B2 (en) | Semiconductor power devices integrated with a trenched clamp diode | |
| US10685955B2 (en) | Trench diode and method of forming the same | |
| US10263070B2 (en) | Method of manufacturing LV/MV super junction trench power MOSFETs | |
| WO2016175152A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN110718546B (zh) | 绝缘栅极半导体器件及其制造方法 | |
| US20150179764A1 (en) | Semiconductor device and method for manufacturing same | |
| US7199006B2 (en) | Planarization method of manufacturing a superjunction device | |
| CN105321824B (zh) | 半导体装置的制造方法 | |
| CN109659351B (zh) | 绝缘栅双极晶体管 | |
| US11515303B2 (en) | Shielded gate trench MOSFET with ESD diode manufactured using two poly-silicon layers process | |
| KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| TWI404205B (zh) | 絕緣閘雙極電晶體與快速逆向恢復時間整流器之整合結構及其製作方法 | |
| US9786665B1 (en) | Dual deep trenches for high voltage isolation | |
| JP2013058575A (ja) | 半導体装置及びその製造方法 | |
| EP3506365A1 (en) | Power device and manufacturing method therefor | |
| KR20130024364A (ko) | 전력 반도체 소자 | |
| KR20150030799A (ko) | 반도체 소자 및 그 제조 방법 | |
| US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
| US9406543B2 (en) | Semiconductor power devices and methods of manufacturing the same | |
| JP2009246225A (ja) | 半導体装置 | |
| US7709864B2 (en) | High-efficiency Schottky rectifier and method of manufacturing same | |
| US9496389B2 (en) | Semiconductor devices and methods of manufacturing the same | |
| US9190480B2 (en) | Method and contact structure for coupling a doped body region to a trench electrode of a semiconductor device | |
| KR20120069417A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR102062050B1 (ko) | 결합된 게이트 트렌치 및 컨택 에칭 프로세스 및 그와 관련된 구조체 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |