KR20130024364A - 전력 반도체 소자 - Google Patents
전력 반도체 소자 Download PDFInfo
- Publication number
- KR20130024364A KR20130024364A KR1020110087770A KR20110087770A KR20130024364A KR 20130024364 A KR20130024364 A KR 20130024364A KR 1020110087770 A KR1020110087770 A KR 1020110087770A KR 20110087770 A KR20110087770 A KR 20110087770A KR 20130024364 A KR20130024364 A KR 20130024364A
- Authority
- KR
- South Korea
- Prior art keywords
- conductivity type
- region
- conductive
- trench
- insulating layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims description 25
- 239000010410 layer Substances 0.000 claims abstract description 87
- 210000000746 body region Anatomy 0.000 claims abstract description 79
- 239000011229 interlayer Substances 0.000 claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 7
- 239000007772 electrode material Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 239000011810 insulating material Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- -1 P + type impurities Chemical class 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Abstract
본 발명의 일 실시예는 견고성 전류 능력(Ruggedness)을 향상시킬 수 있고 제조 비용을 줄일 수 있으며, 제조 공정을 단순화시킬 수 있는 전력 반도체 소자 및 그 제조 방법에 관한 것이다. 이를 위해, 본 발명의 일 실시예는 제 1 면과 제 2 면을 가지는 제 1 도전형 드리프트 영역; 상기 제 1 도전형 드리프트 영역의 제 1 면부터 내부로 형성된 제 2 도전형 바디 영역; 상기 제 1 도전형 드리프트 영역의 제 1 면 위에 형성되며, 상기 제 2 도전형 바디 영역의 양측에 위치하는 게이트 절연막; 상기 게이트 절연막 위에 형성되는 게이트 전극; 상기 게이트 절연막의 하부에서 상기 제 1 도전형 드리프트 영역의 제 1 면부터 상기 제 2 도전형 바디 영역의 내부로 형성되며, 상기 제 2 도전형 바디 영역의 양측에 위치하는 제 1 도전형 웰 영역; 상기 제 1 도전형 웰 영역과 접촉하도록 상기 게이트 절연막과 상기 게이트 전극을 덮는 층간 절연막; 및 상기 층간 절연막 상에 형성되며, 상기 층간 절연막의 상부로부터 상기 제 2 도전형 바디 영역 중 상기 제 2 도전형 바디 영역의 양측에 위치하는 제 1 도전형 웰 영역 사이를 통과하여 상기 제 2 도전형 바디 영역의 내부로 형성된 트렌치를 통해 상기 제 2 도전형 바디 영역에 접촉하는 소스 전극을 포함하는 전력 반도체 소자를 제공한다.
Description
본 발명의 일 실시예는 전력 반도체 소자 및 그 제조 방법에 관한 것이다.
일반적으로 고전력 반도체 소자(MOSFET 또는 IGBT)는 직류 특성에서 높은 항복 전압(breakdown voltage)과 낮은 온-저항(on-resistance) 값을 가져야 하며, 교류 특성에서는 빠른 스위칭 속도(즉, 낮은 스위칭 손실 값) 등을 가져야 한다. 고전력 반도체 소자의 온-저항 값은 크게 채널 저항, JFET 저항, 축적(accumulation) 저항 및 에피텍셜 저항(또는, 드리프트 저항) 성분으로 이루어지는데, 정격 전압이 높아질수록 에피텍셜 저항 성분 값이 전체 온-저항 값의 대부분을 차지한다. 또한, 고전력 반도체 소자는 정격 전압이 증가할수록 높은 항복 전압 값을 요구하므로, 이를 위해서는 에피텍셜 영역의 두께 및 비저항 값을 증가시켜야 하는데, 이는 필연적으로 에피텍셜 영역의 온-저항 값을 증가시키게 된다. 일반적으로 고전력 반도체 소자 내에는 고유하게 기생 바이폴라 npn 또는 pnp 트랜지스터가 존재하게 된다. 이러한 기생 바이폴라 트랜지스터가 고전력 반도체 소자 내에서 동작하게 되면, 래치업(latch-up)이 되어 결국 고전력 반도체 소자 자체가 파괴되는 현상이 나타날 수 있다. 따라서, 고전력 반도체 소자는 상술한 기생 바이폴라 트랜지스터의 동작을 억제시킬 수 있는 견고성이 우수해야 한다. 견고성이 우수한 고전력 반도체 소자를 제조하기 위해서는, 고전력 반도체 소자 내를 흐르는 견고성 전류(ruggedness current)를 적절하게 분산하는 것이 중요하다. 여기서, 견고성 전류란 고전력 반도체 소자에 역방향 전압 인가시 다이오드(즉, pn 또는 np 접합)를 통해 흐르는 전류를 말한다.
본 발명의 일 실시예는 견고성 전류 능력(Ruggedness)을 향상시킬 수 있고 제조 비용을 줄일 수 있으며, 제조 공정을 단순화시킬 수 있는 전력 반도체 소자 및 그 제조 방법을 제공한다.
본 발명의 일 실시예에 따른 전력 반도체 소자는 제 1 면과 제 2 면을 가지는 제 1 도전형 드리프트 영역; 상기 제 1 도전형 드리프트 영역의 제 1 면부터 내부로 형성된 제 2 도전형 바디 영역; 상기 제 1 도전형 드리프트 영역의 제 1 면 위에 형성되며, 상기 제 2 도전형 바디 영역의 양측에 위치하는 게이트 절연막; 상기 게이트 절연막 위에 형성되는 게이트 전극; 상기 게이트 절연막의 하부에서 상기 제 1 도전형 드리프트 영역의 제 1 면부터 상기 제 2 도전형 바디 영역의 내부로 형성되며, 상기 제 2 도전형 바디 영역의 양측에 위치하는 제 1 도전형 웰 영역; 상기 제 1 도전형 웰 영역과 접촉하도록 상기 게이트 절연막과 상기 게이트 전극을 덮는 층간 절연막; 및 상기 층간 절연막 상에 형성되며, 상기 층간 절연막의 상부로부터 상기 제 2 도전형 바디 영역 중 상기 제 2 도전형 바디 영역의 양측에 위치하는 제 1 도전형 웰 영역 사이를 통과하여 상기 제 2 도전형 바디 영역의 내부로 형성된 트렌치를 통해 상기 제 2 도전형 바디 영역에 접촉하는 소스 전극을 포함하는 것을 특징으로 한다.
상기 소스 전극은 상기 트렌치로 노출되는 상기 제 1 도전형 웰 영역의 측면과 접촉할 수 있다.
상기 트렌치로 노출되는 상기 제 1 도전형 웰 영역의 측면과 상기 트렌치로 노출되는 상기 층간 절연막의 측면이 일직선상에 있을 수 있다.
상기 소스 전극은 상기 트렌치로 노출되는 상기 제 1 도전형 웰 영역의 측면 및 상면과 접촉할 수 있다.
상기 트렌치로 노출되는 상기 제 1 도전형 웰 영역의 측면이 상기 트렌치로 노출되는 상기 층간 절연막의 측면보다 상기 트렌치의 내측 방향으로 더 돌출될 수 있다.
또한, 본 발명의 일 실시예에 따른 전력 반도체 소자는 상기 제 2 도전형 바디 영역 중 상기 트렌치의 하부의 형성되며, 상기 소스 전극과 접촉하는 제 2 도전형 웰 영역을 더 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 전력 반도체 소자는 상기 제 1 도전형 드리프트 영역의 제 2 면에 형성되는 제 1 도전형 드레인 영역과, 상기 제 1 도전형 드레인 영역의 하면에 형성되는 드레인 전극을 더 포함할 수 있다.
상기 제 1 도전형은 N 형이고 상기 제 2 도전형은 P 형이거나, 또는 상기 제 1 도전형은 P 형이고 상기 제 2 도전형은 N 형일 수 있다.
또한, 발명의 일 실시예에 따른 전력 반도체 소자의 제조 방법은 제 1 면부터 내부로 형성된 제 2 도전형 바디 영역과, 상기 제 1 면 위에서 상기 제 2 도전형 바디 영역의 양측에 위치하도록 형성된 게이트 절연막과, 상기 게이트 절연막 위에 형성되는 게이트 전극을 포함하는 제 1 도전형 드리프트 영역을 준비하는 단계; 상기 게이트 절연막과 상기 게이트 전극을 마스크로 사용하여 상기 제 2 도전형 바디 영역에 제 1 도전형 이온층을 형성하는 단계; 상기 게이트 절연막, 상기 게이트 전극 및 상기 제 1 도전형 이온층 위에 층간 절연막 물질을 도포하고, 상기 층간 절연막 물질의 상부로부터 상기 제 2 도전형 바디 영역의 내부로 트렌치를 형성하여 상기 제 1 도전형 드리프트 영역의 제 1 면부터 상기 제 2 도전형 바디 영역의 내부로 상기 제 2 도전형 바디 영역의 양측에 위치하는 제 1 도전형 웰 영역과, 상기 제 1 도전형 웰 영역과 접촉하도록 상기 게이트 절연막과 상기 게이트 전극을 덮는 층간 절연막을 형성하는 단계; 및 상기 층간 절연막의 상부부터 상기 트렌치를 통해 상기 제 2 도전형 바디 영역에 접촉하는 소스 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 트렌치는 상기 층간 절연막 물질과 상기 제 1 도전형 이온의 일부를 제거하여 형성되며, 상기 트렌치로 노출되는 상기 제 1 도전형 웰 영역의 측면과 상기 트렌치로 노출되는 상기 층간 절연막의 측면이 동일 선상에 있도록 이루어질 수 있다.
상기 트렌치는 상기 층간 절연막 물질과 상기 제 1 도전형 이온의 일부를 제거하여 형성되며, 상기 트렌치로 노출되는 상기 제 1 도전형 웰 영역의 측면이 상기 트렌치로 노출되는 상기 층간 절연막의 측면보다 상기 트렌치의 내측 방향으로 더 돌출되도록 이루어질 수 있다.
상기 소스 전극을 형성하는 단계는 상기 층간 절연막의 상부부터 상기 트렌치를 통해 상기 제 2 도전형 바디 영역에 소스 전극 물질을 도포하는 것일 수 있다.
또한, 발명의 일 실시예에 따른 전력 반도체 소자의 제조 방법은 상기 제 1 도전형 웰 영역과 층간 절연막을 형성하는 단계 이후, 상기 게이트 절연막과 상기 게이트 전극을 마스크로 사용하여 상기 제 2 도전형 바디 영역 중 상기 트렌치의 하부에 제 2 도전형 웰 영역을 형성하는 단계를 더 포함할 수 있다.
또한, 발명의 일 실시예에 따른 전력 반도체 소자의 제조 방법은 상기 제 1 도전형 드리프트 영역의 제 1 면과 반대면인 제 2 면에 제 1 도전형 드레인 영역을 형성하고, 상기 제 1 도전형 드레인 영역의 하면에 드레인 전극을 형성하는 단계를 더 포함할 수 있다.
상기 제 1 도전형은 N 형이고 상기 제 2 도전형은 P 형이거나, 또는 상기 제 1 도전형은 P 형이고 상기 제 2 도전형은 N 형일 수 있다.
본 발명의 일 실시예에 따른 전력 반도체 소자는 소스 전극이 제 2 도전성 바디 영역, 구체적으로 제 2 도전성 웰 영역에 접촉하는 면적을 넓혀 PN 다이오드의 면적을 넓힘으로써, 역방향 전압이 인가되는 경우 다이오드 전류가 흐를 수 있는 면적을 넓게 할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 전력 반도체 소자는 견고성 능력(Ruggedness)을 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 전력 반도체 소자의 제조 방법은 제 2 도전형 바디 영역의 양측에 위치하도록 형성된 게이트 절연막과 게이트 전극을 마스크로 사용하여 제 1 도전형 웰 영역과 제 2 도전형 웰 영역을 형성함으로써, 기존의 전력 반도체 소자에서 제 1 도전형 웰 영역과 제 2 도전형 웰 영역을 형성하기 위해 필요한 별도의 마스크 공정을 삭제할 수 있다. 따라서, 본 발명의 일 실시예에 따른 전력 반도체 소자의 제조 방법은 제조 비용을 줄이고 제조 공정을 단순화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전력 반도체 소자를 도시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 전력 반도체 소자를 도시한 단면도이다.
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 전력 반도체 소자의 제조 방법을 도시한 단면도들이다.
도 4는 본 발명의 다른 실시예에 따른 전력 반도체 소자의 제조 방법 중 제 1 도전형 웰 영역과 층간 절연막을 형성하는 단계를 보여주기 위한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 전력 반도체 소자를 도시한 단면도이다.
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 전력 반도체 소자의 제조 방법을 도시한 단면도들이다.
도 4는 본 발명의 다른 실시예에 따른 전력 반도체 소자의 제조 방법 중 제 1 도전형 웰 영역과 층간 절연막을 형성하는 단계를 보여주기 위한 단면도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
여기서, 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다.
도 1은 본 발명의 일 실시예에 따른 전력 반도체 소자를 도시한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 전력 반도체 소자(100)는 제 1 도전형 드레인 영역(111), 제 1 도전형 드리프트 영역(112), 제 2 도전형 바디 영역(120), 게이트 절연막(130), 게이트 전극(140), 제 1 도전형 웰 영역(150), 층간 절연막(160), 제 2 도전형 웰 영역(170), 소스 전극(180), 및 드레인 전극(190)을 포함한다. 여기서, 상기 제 1 도전형은 N 형일 수 있으며, 제 2 도전형은 P 형일 수 있다. 물론, 반대로 상기 제 1 도전형은 P 형이고 상기 제 2 도전형은 N 형일 수 있다.
상기 제 1 도전형 드레인 영역(111)은 일례로 N+형 반도체 기판일 수 있다. 즉, 상기 제 1 도전형 드레인 영역(111)은 인(P) 또는 비소(As)와 같은 불순물이 주입되어 형성된 N+형 반도체 웨이퍼일 수 있다. 물론, 반대로 상기 제 1 도전형 드레인 영역(111)은 붕소(B)와 같은 불순물이 주입되어 형성된 P+형 반도체 웨이퍼일 수 있다.
상기 제 1 도전형 드리프트 영역(112)은 일례로 제 1 도전형 드레인 영역(111) 위에 일정 두께로 형성된 N-형 에피텍셜층일 수 있다. 상기 제 1 도전형 드리프트 영역(112)은 제 1 면(또는 상면)과, 제 1 면의 반대면인 제 2 면(또는 하면)을 가진다. 상기 제 1 도전형 드리프트 영역(112)의 제 2 면은 제 1 도전형 드레인 영역(111)과 접한다. 이러한 제 1 도전형 드리프트 영역(112)의 두께 및 농도는 전력 반도체 소자(100)에서 항복 전압(breakdown voltage)과 온 저항(on-resistance)을 결정하는 중요한 인자이다. 더불어, 상기 제 1 도전형 드레인 영역(111) 및 제 1 도전형 드리프트 영역(112)은 대략 사각 평판 형태로 형성될 수 있으나, 이러한 형태로 본 발명이 한정되는 것은 아니다.
상기 제 2 도전형 바디 영역(120)은 제 1 도전형 드리프트 영역(112)의 제 1 면부터 내부로 형성된다. 즉, 상기 제 2 도전형 바디 영역(120)은 제 1 도전형 드리프트 영역(112)의 제 1 면으로부터 내부로 일정 폭 및 일정 깊이를 가지며 형성된다. 상기 제 2 도전형 바디 영역(120)은 일례로 붕소(B)와 같은 P-형 불순물이 이온 주입 및 확산되어 형성될 수 있다. 상기 제 2 도전형 바디 영역(120)은 제 1 도전형 드리프트 영역(112)과 함께 전력 반도체 소자(100)에서 PN 다이오드를 구현한다.
상기 게이트 절연막(130)은 제 1 도전형 드리프트 영역(112)의 제 1 면 위에 형성되며, 제 2 도전형 바디 영역(120)의 양측 위에 위치한다. 상기 게이트 절연막(130)은 통상의 실리콘 산화막일 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
상기 게이트 전극(140)은 게이트 절연막(130)의 위에 형성된다. 상기 게이트 전극(140)은 통상의 도핑된 폴리 실리콘일 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
상기 제 1 도전형 웰 영역(150)은 게이트 절연막(130)의 하부에서 제 1 도전형 드리프트 영역(112)의 제 1 면부터 제 2 도전형 바디 영역(120)의 내부로 형성되며, 상기 제 2 도전형 바디 영역의 양측에 위치한다. 즉, 상기 제 1 도전형 웰 영역(150)은 제 1 도전형 드리프트 영역(112)의 제 1 면부터 제 2 도전형 바디 영역(120)의 내부로 일정 폭 및 일정 깊이를 가지며 형성된다. 이러한 제 1 도전형 웰 영역(150)은 인(P) 또는 비소(As)와 같은 N+ 불순물이 제 1 도전형 드리프트 영역(112)의 제 1 면부터 제 2 도전형 바디 영역(120)의 내부로 이온 주입 또는 확산되어 형성될 수 있다.
상기 층간 절연막(160)은 제 1 도전형 웰 영역(150)과 접촉하도록 게이트 절연막(120) 및 게이트 전극(130)을 덮는다. 이러한 층간 절연막(160)은 통상의 PSG(phosphosilicate glass) 막일 수 있으나, 여기서 그 재질을 한정하는 것은 아니다. 여기서, 상기 층간 절연막(160)의 상부부터 제 2 도전형 바디 영역의 양측에 위치하는 제 1 도전형 웰 영역(150) 사이를 통과하여 제 2 도전형 바디 영역(120)의 내부 방향으로 트렌치(t1)가 형성된다. 상기 트렌치(t1)는 소스 전극(180)이 제 2 도전형 바디 영역(120)의 내부 일정 깊이까지 형성되는 공간을 제공한다. 상기 트렌치(t1)로 노출되는 제 1 도전형 웰 영역(150)의 측면은 트렌치(t1)로 노출되는 층간 절연막(160)의 측면과 일직선상에 있다.
상기 제 2 도전형 웰 영역(170)은 제 1 도전형 웰 영역(150)과 접촉하도록 제 1 도전형 웰 영역(150)의 하면부터 제 2 도전형 바디 영역(120)의 내부로 형성된다. 즉, 상기 제 2 도전형 웰 영역(170)은 제 1 도전형 웰 영역(150)의 하면부터 제 2 도전형 바디 영역(120)의 내부로 일정 폭 및 깊이를 가지도록 형성된다. 상기 제 2 도전형 웰 영역(170)은 일례로 붕소(B)와 같은 P+형 불순물이 제 1 도전형 웰 영역(150)의 하면부터 제 2 도전형 바디 영역(120)의 내부로 이온 주입 및 확산되어 형성될 수 있다.
상기 소스 전극(180)은 층간 절연막(160) 상에 형성되며, 제 2 도전형 바디 영역(120), 제 1 도전형 웰 영역(150) 및 제 2 도전형 웰 영역(170)과 전기적으로 접속 되도록 제 2 도전형 바디 영역(120) 중 제 2 도전형 바디 영역(120)의 양측에 위치하는 제 1 도전형 웰 영역(150) 사이에 형성된 트렌치(t1)를 통해 제 2 도전형 웰 영역(170)에 접촉한다. 여기서, 상기 소스 전극(180)은 트렌치(t1)로 노출된 제 1 도전형 웰 영역(150)의 측면과 접촉한다. 이러한 소스 전극(180)은 제 2 도전형 바디 영역(120), 구체적으로 제 2 도전형 웰 영역(170)과 접촉하는 면적을 넓혀 PN 다이오드의 면적을 넓힘으로써 전력 반도체 소자(100)에 역방향 전압이 인가되는 경우 다이오드 전류가 흐를 수 있는 면적을 넓게 할 수 있다. 이에 따라, 전력 반도체 소자(100)의 견고성 능력(Ruggedness)이 향상될 수 있다. 상기 소스 전극(180)은 알루미늄과 같은 도체로 형성될 수 있다.
상기 드레인 전극(190)은 제 1 도전형 드리프트 영역(112)의 제 2 면, 구체적으로 제 1 도전형 드레인 영역(111)의 하면에 형성되어, 제 1 도전형 드리프트 영역(112) 및 제 1 도전형 드레인 영역(111)과 전기적으로 접속한다. 상기 드레인 전극(190)도 알루미늄과 같은 도체로 형성될 수 있다.
상기에서, n+, n0, n-의 순서로 농도가 점차 작아지며, 또한 p+, p0, p-의 순서로 농도가 점차 작아짐은 당연하다.
상기와 같이, 본 발명의 일 실시예에 따른 전력 반도체 소자(100)는 소스 전극(180)이 제 2 도전성 바디 영역(120), 구체적으로 제 2 도전성 웰 영역(170)에 접촉하는 면적을 넓혀 PN 다이오드의 면적을 넓힘으로써, 역방향 전압이 인가되는 경우 다이오드 전류가 흐를 수 있는 면적을 넓게 할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 전력 반도체 소자(100)는 견고성 능력(Ruggedness)을 향상시킬 수 있다.
다음은 본 발명의 다른 실시예에 따른 전력 반도체 소자에 대해 설명하기로 한다.
도 2는 본 발명의 다른 실시예에 따른 전력 반도체 소자를 도시한 단면도이다.
본 발명의 다른 실시예에 따른 전력 반도체 소자(200)는 도 1의 전력 반도체 소자(100)와 비교하여 층간 절연막(260)만 다를 뿐 동일한 구성 및 동일한 작용을 한다. 이에 따라, 본 발명의 다른 실시예에 따른 전력 반도체 소자(200)에서는 층간 절연막(260)에 대해서만 설명하기로 한다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 전력 반도체 소자(200)는 제 1 도전형 드레인 영역(111), 제 1 도전형 드리프트 영역(112), 제 2 도전형 바디 영역(120), 게이트 절연막(130), 게이트 전극(140), 제 1 도전형 웰 영역(150), 층간 절연막(260), 제 2 도전형 웰 영역(170), 소스 전극(180) 및 드레인 전극(190)을 포함한다. 여기서, 상기 제 1 도전형은 N 형일 수 있으며, 제 2 도전형은 P 형일 수 있다. 물론, 반대로 상기 제 1 도전형은 P 형이고 상기 제 2 도전형은 N 형일 수 있다.
상기 층간 절연막(260)은 도 1의 층간 절연막(160)과 유사하다. 다만, 상기 층간 절연막(260)은 도 1의 트렌치(t1)로 노출되는 층간 절연막(160)의 측면이 에칭 방법 등에 의해 더 얇아져 형성된다. 이로 인해, 트렌치(t2)가 형성되며, 트렌치(t2)로 노출되는 제 1 도전형 웰 영역(150)의 측면이 트렌치(t2)로 노출되는 층간 절연막(260)이 측면보다 트렌치(t2)의 내측 방향으로 더 돌출되게 된다. 이에 따라, 소스 전극(180)이 제 2 도전형 바디 영역(120), 구체적으로 제 2 도전형 웰 영역(170)과 접촉하는 면적이 넓혀져 PN 다이오드의 면적이 넓혀지는 동시에 소스 전극(180)이 제 1 도전형 웰 영역(150)과 접촉하는 면적이 넓혀질 수 있다. 즉, 상기 소스 전극(180)은 트렌치(t2)으로 노출된 제 1 도전형 웰 영역(150)의 측면 및 상면과 접촉한다.
상기와 같이, 본 발명의 다른 실시예에 따른 전력 반도체 소자(200)는 소스 전극(180)이 제 2 도전성 바디 영역(120), 구체적으로 제 2 도전성 웰 영역(170)에 접촉하는 면적을 넓혀 PN 다이오드의 면적을 넓히는 동시에 소스 전극(180)이 제 1 도전형 웰 영역(150)에 접촉하는 면적을 넓힘으로써, 역방향 전압이 인가되는 경우 다이오드 전류가 흐를 수 있는 면적을 넓게 하여 견고성 능력(Ruggedness)을 향상시킬 수 있는 동시에 드레인 전극(190)과 소스 전극(180) 간 온저항을 낮출 수 있다.
다음은 본 발명의 일 실시예에 따른 전력 반도체 소자의 제조 방법에 대해 설명하기로 한다.
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 전력 반도체 소자의 제조 방법을 도시한 단면도들이다.
본 발명의 일 실시예에 따른 전력 반도체 소자(100)의 제조 방법은 제 1 드리프트 영역(112)을 준비하는 단계, 제 1 도전형 이온층(150a)을 형성하는 단계, 제 1 도전형 웰 영역(150)과 층간 절연막(160)을 형성하는 단계, 제 2 도전형 웰 영역(170)을 형성하는 단계, 및 소스 전극(180)을 형성하는 단계를 포함할 수 있다.
도 3a를 참조하면, 먼저 상기 제 1 드리프트 영역(112)을 준비하는 단계에서 제 1 면(또는 상면)부터 내부로 형성된 제 2 도전형 바디 영역(120)과, 제 1 면 위에서 제 2 도전형 바디 영역(120)의 양측에 위치하도록 형성된 게이트 절연막(130)과, 게이트 절연막(130) 위에 형성되는 게이트 전극(140)을 포함하는 제 1 드리프트 영역(112)이 준비된다. 여기서, 제 2 도전형 바디 영역(120)은 일례로 붕소(B)와 같은 P-형 불순물의 이온 주입 및 확산에 의해 형성될 수 있다. 물론, 상기 제 2 도전형 바디 영역(120)은 인(P) 또는 비소(As)와 같은 N-형 불순물의 이온 주입 및 확산에 의해 형성될 수도 있다.
또한, 상기 게이트 절연막(130)은 통상의 실리콘 산화막의 증착에 의해 형성될 수 있다. 또한, 상기 게이트 전극(140)은 통상의 도핑된 폴리 실리콘의 증착에 의해 형성될 수 있다.
도 3b를 참조하면, 상기 제 1 도전형 이온층(150a)을 형성하는 단계에서 제 2 도전형 바디 영역(120)의 양측에 위치하도록 형성된 게이트 절연막(130)과 게이트 전극(140)을 마스크로 사용하여 제 1 도전형 이온, 즉 N+ 형 불순물이 제 2 도전형 바디 영역(120)에 주입되고 확산된다.
도 3c를 참조하면, 상기 제 1 도전형 웰 영역(150)과 층간 절연막(160)을 형성하는 단계에서 게이트 절연막(130), 게이트 전극(140) 및 제 1 도전형 이온층(150a) 위에 층간 절연막 물질(160a)이 증착되는 과정이 수행된다. 그리고, 도 3d를 참조하면, 상기 층간 절연막 물질(160a)과 제 1 도전형 이온층(150a)의 일부를 제거하여 상기 층간 절연막 물질(160a)의 상부로부터 제 2 도전형 바디 영역(120)의 내부로 트렌치(t1)가 형성되는 과정이 수행된다. 이러한 과정들에 의해, 제 1 도전형 드리프트 영역(112)의 제 1 면부터 내부로 제 2 도전형 바디 영역(120)의 양측에 위치하는 제 1 도전형 웰 영역(150)과, 제 1 도전형 웰 영역(150)과 접촉하도록 게이트 절연막(130)과 상기 게이트 전극(140)을 덮는 층간 절연막(160)이 형성된다. 여기서, 상기 트렌치(t1)는 트렌치(t1)로 노출되는 제 1 도전형 웰 영역(150)의 측면과 트렌치(t1)로 노출되는 층간 절연막(160)의 측면이 동일 선상에 있도록 이루어지며, 에칭 방법 등에 의해 수행될 수 있다. 물론, 공정에 따라 상기 제 1 도전형 웰 영역(150)의 측면과 상기 층간 절연막(160)의 측면은 동일 선상이 아닐 수도 있다.
도 3e를 참조하면, 상기 제 2 도전형 웰 영역(170)을 형성하는 단계에서 제 2 도전형 바디 영역(120)의 양측에 위치하도록 형성된 게이트 절연막(130)과 게이트 전극(140)을 마스크로 사용하여 제 2 도전형 이온, 즉 P+ 형 불순물이 제 2 도전형 바디 영역(120)에 주입되고 확산된다. 이에 따라, 제 2 도전형 바디 영역(120) 중 트렌치(t1)의 하부에 제 2 도전형 웰 영역(170)이 형성된다.
도 3f를 참조하면, 상기 소스 전극(180)을 형성하는 단계에서 층간 절연막(160)의 상부부터 트렌치(t1)를 통해 제 2 도전형 바디 영역(120)으로 소스 전극 물질이 도포된다. 이에 따라, 층간 절연막(160)의 상부부터 제 2 도전형 바디 영역(120) 중 제 2 도전형 바디 영역(120)의 양측에 위치하는 제 1 도전형 웰 영역(150) 사이에 형성된 트렌치(t1)를 통해 제 2 도전형 바디 영역(150)에 접촉하는 소스 전극(180)이 형성된다.
한편, 도 3a 내지 도 3f에 도시하진 않았지만, 상기 제 1 도전형 드리프트 영역(112)의 제 2 면에 제 1 도전형 드레인 영역(도 1의 111)이 형성되며, 제 1 도전형 드레인 영역(111)의 하면에 드레인 전극(도 1의 190)이 형성된다.
상기와 같이 본 발명의 일 실시예에 따른 전력 반도체 소자(100)의 제조 방법은 제 2 도전형 바디 영역(120)의 양측에 위치하도록 형성된 게이트 절연막(130)과 게이트 전극(140)을 마스크로 사용하여 제 1 도전형 웰 영역(150)과 제 2 도전형 웰 영역(170)을 형성함으로써, 기존의 전력 반도체 소자에서 제 1 도전형 웰 영역과 제 2 도전형 웰 영역을 형성하기 위해 필요한 별도의 마스크 공정을 삭제할 수 있다. 따라서, 상기와 같이 본 발명의 일 실시예에 따른 전력 반도체 소자(100)의 제조 방법은 제조 비용을 줄이고 제조 공정을 단순화할 수 있다.
다음은 본 발명의 다른 실시예에 따른 전력 반도체 소자의 제조 방법에 대해 설명하기로 한다.
도 4는 본 발명의 다른 실시예에 따른 전력 반도체 소자의 제조 방법 중 제 2 도전형 웰 영역과 층간 절연막을 형성하는 단계를 보여주기 위한 단면도이다.
본 발명의 다른 실시예에 따른 전력 반도체 소자(200)의 제조 방법은 본 발명의 일 실시예에 따른 전력 반도체 소자(100)의 제조 방법과 비교하여 제 1 도전형 웰 영역(150)과 층간 절연막(260)을 형성하는 단계만 다를 뿐 동일한 단계를 가지며 동일한 작용을 한다. 이에 따라, 본 발명의 다른 실시예에 따른 전력 반도체 소자(200)의 제조 방법에서 제 1 도전형 웰 영역(150)과 층간 절연막(260)을 형성하는 단계에 대해서만 설명하기로 한다.
도 4를 참조하면, 상기 제 1 도전형 웰 영역(150)과 층간 절연막(260)을 형성하는 단계는 도 3d의 제 1 도전형 웰 영역(150)과 층간 절연막(160)을 형성하는 단계와 유사하다. 다만, 상기 제 1 도전형 웰 영역(150)과 층간 절연막(260)을 형성하는 단계에서 트렌치(t2)가 트렌치(t2)로 노출되는 제 1 도전형 웰 영역(150)의 측면이 트렌치(t2)로 노출되는 층간 절연막(150)의 측면보다 트렌치(t2)의 내측 방향으로 더 돌출되도록 형성된다. 구체적으로, 상기 트렌치(t2)는 도 3d의 제 1 도전형 웰 영역(150)과 층간 절연막(160)을 형성하는 단계에서 형성된 트렌치(t1)와 접촉하는 층간 절연막(160)의 측면을 에칭 방법 등에 의해 식각함으로써 형성될 수 있다.
이상에서 설명한 것은 본 발명에 따른 전력 반도체 소자를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100, 200: 전력 반도체 소자 111: 제 1 도전형 드레인 영역
112: 제 1 도전형 드리프트 영역 120: 제 2 도전형 바디 영역
130: 게이트 절연막 140: 게이트 전극
150: 제 1 도전형 웰 영역 160, 260: 층간 절연막
170: 제 2 도전형 웰 영역 180: 소스 전극
190: 드레인 전극
112: 제 1 도전형 드리프트 영역 120: 제 2 도전형 바디 영역
130: 게이트 절연막 140: 게이트 전극
150: 제 1 도전형 웰 영역 160, 260: 층간 절연막
170: 제 2 도전형 웰 영역 180: 소스 전극
190: 드레인 전극
Claims (15)
- 제 1 면과 제 2 면을 가지는 제 1 도전형 드리프트 영역;
상기 제 1 도전형 드리프트 영역의 제 1 면부터 내부로 형성된 제 2 도전형 바디 영역;
상기 제 1 도전형 드리프트 영역의 제 1 면 위에 형성되며, 상기 제 2 도전형 바디 영역의 양측에 위치하는 게이트 절연막;
상기 게이트 절연막 위에 형성되는 게이트 전극;
상기 게이트 절연막의 하부에서 상기 제 1 도전형 드리프트 영역의 제 1 면부터 상기 제 2 도전형 바디 영역의 내부로 형성되며, 상기 제 2 도전형 바디 영역의 양측에 위치하는 제 1 도전형 웰 영역;
상기 제 1 도전형 웰 영역과 접촉하도록 상기 게이트 절연막과 상기 게이트 전극을 덮는 층간 절연막; 및
상기 층간 절연막 상에 형성되며, 상기 층간 절연막의 상부로부터 상기 제 2 도전형 바디 영역 중 상기 제 2 도전형 바디 영역의 양측에 위치하는 제 1 도전형 웰 영역 사이를 통과하여 상기 제 2 도전형 바디 영역의 내부로 형성된 트렌치를 통해 상기 제 2 도전형 바디 영역에 접촉하는 소스 전극을 포함하는 것을 특징으로 하는 전력 반도체 소자. - 제 1 항에 있어서,
상기 소스 전극은 상기 트렌치로 노출되는 상기 제 1 도전형 웰 영역의 측면과 접촉하는 것을 특징으로 하는 전력 반도체 소자. - 제 1 항에 있어서,
상기 트렌치로 노출되는 상기 제 1 도전형 웰 영역의 측면과 상기 트렌치로 노출되는 상기 층간 절연막의 측면이 일직선상에 있는 것을 특징으로 하는 전력 반도체 소자. - 제 1 항에 있어서,
상기 소스 전극은 상기 트렌치로 노출되는 상기 제 1 도전형 웰 영역의 측면 및 상면과 접촉하는 것을 특징으로 하는 전력 반도체 소자. - 제 1 항에 있어서,
상기 트렌치로 노출되는 상기 제 1 도전형 웰 영역의 측면이 상기 트렌치로 노출되는 상기 층간 절연막의 측면보다 상기 트렌치의 내측 방향으로 더 돌출된 것을 특징으로 하는 반도체 소자. - 제 1 항에 있어서,
상기 제 2 도전형 바디 영역 중 상기 트렌치의 하부의 형성되며, 상기 소스 전극과 접촉하는 제 2 도전형 웰 영역을 더 포함하는 것을 특징으로 하는 전력 반도체 소자. - 제 1 항에 있어서,
상기 제 1 도전형 드리프트 영역의 제 2 면에 형성되는 제 1 도전형 드레인 영역과, 상기 제 1 도전형 드레인 영역의 하면에 형성되는 드레인 전극을 더 포함하는 것을 특징으로 하는 반도체 장치. - 제 1 항에 있어서,
상기 제 1 도전형은 N 형이고 상기 제 2 도전형은 P 형이거나, 또는
상기 제 1 도전형은 P 형이고 상기 제 2 도전형은 N 형인 것을 특징으로 하는 전력 반도체 소자. - 제 1 면부터 내부로 형성된 제 2 도전형 바디 영역과, 상기 제 1 면 위에서 상기 제 2 도전형 바디 영역의 양측에 위치하도록 형성된 게이트 절연막과, 상기 게이트 절연막 위에 형성되는 게이트 전극을 포함하는 제 1 도전형 드리프트 영역을 준비하는 단계;
상기 게이트 절연막과 상기 게이트 전극을 마스크로 사용하여 상기 제 2 도전형 바디 영역에 제 1 도전형 이온층을 형성하는 단계;
상기 게이트 절연막, 상기 게이트 전극 및 상기 제 1 도전형 이온층 위에 층간 절연막 물질을 도포하고, 상기 층간 절연막 물질의 상부로부터 상기 제 2 도전형 바디 영역의 내부로 트렌치를 형성하여 상기 제 1 도전형 드리프트 영역의 제 1 면부터 상기 제 2 도전형 바디 영역의 내부로 상기 제 2 도전형 바디 영역의 양측에 위치하는 제 1 도전형 웰 영역과, 상기 제 1 도전형 웰 영역과 접촉하도록 상기 게이트 절연막과 상기 게이트 전극을 덮는 층간 절연막을 형성하는 단계; 및
상기 층간 절연막의 상부부터 상기 트렌치를 통해 상기 제 2 도전형 바디 영역에 접촉하는 소스 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 전력 반도체 소자의 제조 방법. - 제 9 항에 있어서,
상기 트렌치는 상기 층간 절연막 물질과 상기 제 1 도전형 이온의 일부를 제거하여 형성되며,
상기 트렌치로 노출되는 상기 제 1 도전형 웰 영역의 측면과 상기 트렌치로 노출되는 상기 층간 절연막의 측면이 동일 선상에 있도록 이루어지는 것을 특징으로 하는 전력 반도체 소자의 제조 방법. - 제 9 항에 있어서,
상기 트렌치는 상기 층간 절연막 물질과 상기 제 1 도전형 이온의 일부를 제거하여 형성되며,
상기 트렌치로 노출되는 상기 제 1 도전형 웰 영역의 측면이 상기 트렌치로 노출되는 상기 층간 절연막의 측면보다 상기 트렌치의 내측 방향으로 더 돌출되도록 이루어지는 것을 특징으로 하는 전력 반도체 소자의 제조 방법. - 제 9 항에 있어서,
상기 소스 전극을 형성하는 단계는
상기 층간 절연막의 상부부터 상기 트렌치를 통해 상기 제 2 도전형 바디 영역에 소스 전극 물질을 도포하는 것을 특징으로 하는 전력 반도체 소자의 제조 방법. - 제 9 항에 있어서,
상기 제 1 도전형 웰 영역과 층간 절연막을 형성하는 단계 이후, 상기 게이트 절연막과 상기 게이트 전극을 마스크로 사용하여 상기 제 2 도전형 바디 영역 중 상기 트렌치의 하부에 제 2 도전형 웰 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 전력 반도체 소자의 제조 방법. - 제 9 항에 있어서,
상기 제 1 도전형 드리프트 영역의 제 1 면과 반대면인 제 2 면에 제 1 도전형 드레인 영역을 형성하고, 상기 제 1 도전형 드레인 영역의 하면에 드레인 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 전력 반도체 소자의 제조 방법. - 제 9 항에 있어서,
상기 제 1 도전형은 N 형이고 상기 제 2 도전형은 P 형이거나, 또는
상기 제 1 도전형은 P 형이고 상기 제 1 도전형은 N 형인 것을 특징으로 하는 전력 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110087770A KR101279203B1 (ko) | 2011-08-31 | 2011-08-31 | 전력 반도체 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110087770A KR101279203B1 (ko) | 2011-08-31 | 2011-08-31 | 전력 반도체 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130024364A true KR20130024364A (ko) | 2013-03-08 |
| KR101279203B1 KR101279203B1 (ko) | 2013-06-26 |
Family
ID=48176446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110087770A KR101279203B1 (ko) | 2011-08-31 | 2011-08-31 | 전력 반도체 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101279203B1 (ko) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210155646A (ko) * | 2020-06-16 | 2021-12-23 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR20210155647A (ko) * | 2020-06-16 | 2021-12-23 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR20210158145A (ko) * | 2020-06-23 | 2021-12-30 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR20220001791A (ko) * | 2020-06-30 | 2022-01-06 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR20220001790A (ko) * | 2020-06-30 | 2022-01-06 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR20220003830A (ko) * | 2020-07-02 | 2022-01-11 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR20220005827A (ko) * | 2020-07-07 | 2022-01-14 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| US11830914B2 (en) | 2020-05-22 | 2023-11-28 | Hyundai Mobis Co., Ltd. | Power semiconductor device and method of fabricating the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246550A (ja) * | 1996-03-05 | 1997-09-19 | Toyota Central Res & Dev Lab Inc | 半導体装置，半導体装置の製造方法，絶縁ゲート型半導体装置および絶縁ゲート型半導体装置の製造方法 |
| JP2010205760A (ja) * | 2009-02-27 | 2010-09-16 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
-
2011
- 2011-08-31 KR KR1020110087770A patent/KR101279203B1/ko active IP Right Grant
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11830914B2 (en) | 2020-05-22 | 2023-11-28 | Hyundai Mobis Co., Ltd. | Power semiconductor device and method of fabricating the same |
| KR20210155646A (ko) * | 2020-06-16 | 2021-12-23 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR20210155647A (ko) * | 2020-06-16 | 2021-12-23 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR20210158145A (ko) * | 2020-06-23 | 2021-12-30 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR20220001791A (ko) * | 2020-06-30 | 2022-01-06 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR20220001790A (ko) * | 2020-06-30 | 2022-01-06 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR20220003830A (ko) * | 2020-07-02 | 2022-01-11 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR20220005827A (ko) * | 2020-07-07 | 2022-01-14 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101279203B1 (ko) | 2013-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101279203B1 (ko) | 전력 반도체 소자 | |
| US8432013B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US8269272B2 (en) | Semiconductor device and method for manufacturing the same | |
| US9653557B2 (en) | Semiconductor device | |
| WO2017006711A1 (ja) | 半導体装置 | |
| KR20160054408A (ko) | 탄화규소 반도체 장치 및 탄화규소 반도체 장치의 제조 방법 | |
| US9006748B2 (en) | Semiconductor device and method for manufacturing same | |
| JP2013125827A (ja) | 半導体装置およびその製造方法 | |
| JP2011519167A (ja) | 集積低漏洩ショットキーダイオード | |
| US11094790B2 (en) | Silicon carbide semiconductor device | |
| TW202006956A (zh) | 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體 | |
| JP2011243915A (ja) | 半導体装置及びその製造方法 | |
| JP7327672B2 (ja) | 半導体装置 | |
| US10388725B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR102177257B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2014187200A (ja) | 半導体装置の製造方法 | |
| KR20170114703A (ko) | 게이트 전극 구조물 및 이를 포함하는 고전압 반도체 소자 | |
| US9525058B2 (en) | Integrated circuit and method of manufacturing an integrated circuit | |
| KR100940643B1 (ko) | 반도체 소자의 제조방법 | |
| JP5520024B2 (ja) | 半導体装置、及びその製造方法 | |
| KR101279256B1 (ko) | 전력 반도체 소자 | |
| US8878290B2 (en) | Semiconductor device | |
| US20150364585A1 (en) | Power semiconductor device | |
| KR102062050B1 (ko) | 결합된 게이트 트렌치 및 컨택 에칭 프로세스 및 그와 관련된 구조체 | |
| KR102088548B1 (ko) | 고전압 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160523 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170522 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180510 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190513 Year of fee payment: 7 |