CN103187271A - 二极管结构及其制造方法 - Google Patents
二极管结构及其制造方法 Download PDFInfo
- Publication number
- CN103187271A CN103187271A CN2011104612605A CN201110461260A CN103187271A CN 103187271 A CN103187271 A CN 103187271A CN 2011104612605 A CN2011104612605 A CN 2011104612605A CN 201110461260 A CN201110461260 A CN 201110461260A CN 103187271 A CN103187271 A CN 103187271A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- terminator
- groove
- diode structure
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明提出一种二极管结构及其制造方法,其在掺杂第一导电杂质的半导体基板上形成掺杂第一导电杂质的半导体层,并在半导体层上定义出主动区及终止区,主动区之中定义多个第一沟槽,终止区之中定义终止区沟槽。于沟槽内及平台的表面上形成第一绝缘层,再将电极层填充于沟槽中,之后于终止区上覆盖第二绝缘层,并移除部份位于平台上的第一绝缘层,再形成萧特基金属层(Schottky barrier layer)。最后,将第一接触垫覆盖在萧特基金属层及选择性地在部份第二绝缘层上,以及形成第二接触垫于半导体基板的背面。
Description
技术领域
本发明涉及一种半导体元件结构及其制造方法,特别涉及一种用于整流的萧特基二极管结构及其制造方法。
背景技术
萧特基二极管(Schottky diode)是一种重要的功率元件,其导通电压降较低,并且为允许高速切换的二极管,现在已广泛地使用在电源供应器的开关、马达控制、通讯元件的切换、工厂自动化设备、电子自动化以及其它高速电源交换式应用,用于输出整流二极管。萧特基二极管是利用金属-半导体接面作为萧特基能障(Schottky barrier),以产生整流的效果,和一般二极管中由半导体-半导体接面产生的P-N接面不同。因此通过萧特基能障的特性可以使得萧特基二极管的导通电压降较低,而且可以提高切换的速度,另外萧特基二极管具有能承载较大的顺向电流,以及阻挡逆向偏压,因此萧特基二极管是为一种低功耗、大电流及超高速的半导体器件。
然而,萧特基二极管有反向崩溃电压(reverse breakdown voltage)较低以及反向漏电流偏大的缺点,当反向偏压大于萧特基二极管的反向崩溃电压时,萧特基二极管将进入崩溃状态而产生大量电流,因而产生过热而烧毁。另外,萧特基二极管的工艺复杂度较高,制作成本也较高,更是萧特基二极管不利之处。
发明内容
本发明目的在于解决萧特基二极管的反向崩溃电压较低及反向漏电流偏大的缺点,进而可选用低能障萧特基金属使得导通电压更低,且可缩小晶粒尺寸,以降低其制作成本。
本发明提出一种二极管结构制造方法,其包括以下步骤:提供掺杂第一导电型杂质的半导体基板,其上具有掺杂第一导电型杂质的半导体层,再形成屏蔽层(mask layer)于半导体层上。图案化屏蔽层及半导体层,以使半导体层定义出主动区(active area)及终止区(termination area),终止区位于主动区的外围,于主动区之中定义出第一沟槽及第一平台,于终止区之中定义出终止区沟槽及第二平台,之后再移除屏蔽层。
接下来,于第一沟槽的侧壁及底部、终止区沟槽的侧壁及底部、第一平台的表面上、及第二平台的表面上形成第一绝缘层,再沉积电极层以填充第一沟槽及终止区沟槽,接下来于部分已填充电极层的终止区沟槽上及第二平台的第一绝缘层上形成图案化的第二绝缘层,再移除第一平台上的第一绝缘层。之后,在主动区上、已填充电极层的终止区沟槽上及选择性地在部份第二绝缘层上形成萧特基金属层(Schottky barrier layer),接下来形成第一接触垫覆盖在萧特基金属层上及选择性地在部分第二绝缘层上,以及形成第二接触垫于半导体基板的背面。
本发明另提出一种二极管结构,其包括:掺杂第一导电型杂质的半导体基板,第二接触垫位于半导体基板的背面,掺杂第一导电型杂质的半导体层位于半导体基板上。半导体层具有主动区(active area)及终止区(terminationarea),第一沟槽及第一平台位于主动区之中,终止区沟槽及第二平台位于终止区之中,终止区位于主动区的外围。第一绝缘层形成于第一沟槽的侧壁及底部、终止区沟槽的侧壁及底部、及第二平台的表面上,电极层填充于第一沟槽及终止区沟槽内,第二绝缘层位于部分已填充电极层的终止区沟槽上及第二平台的第一绝缘层上。萧特基金属层(Schottky barrier layer)位于主动区上、已填充电极层的终止区沟槽上及选择性地在部份第二绝缘层上,以及第一接触垫覆盖在萧特基金属层上及选择性地在部分第二绝缘层上。
综上所述,本发明可增加萧特基二极管的反向崩溃电压,故可以大幅降低崩溃电压提早发生的情况,以及使得反向漏电流减少,将明显优于传统上的萧特基二极管,进而可选用低能障萧特基金属使得导通电压更低,且可缩小晶粒尺寸,使其降低制作成本,将具有经济上的竞争优势。
为使能更进一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图,然而附图仅提供参考与说明,并非用来对本发明加以限制。
附图说明
图1为本发明二极管结构制造方法的半导体基板上具有半导体层的横截面示意图。
图2为本发明二极管结构制造方法的半导体层上形成屏蔽层的横截面示意图。
图3为本发明二极管结构制造方法的图案化屏蔽层及半导体层的横截面示意图。
图4为本发明二极管结构制造方法的形成第一绝缘层的横截面示意图。
图5为本发明二极管结构制造方法的沉积电极层以填充第一沟槽及终止区沟槽的横截面示意图。
图6为本发明二极管结构制造方法的形成氮化硅层的横截面示意图。
图7为本发明二极管结构制造方法的沉积第二绝缘层的横截面示意图。
图8为本发明二极管结构制造方法的形成图案化的第二绝缘层的横截面示意图。
图9A为本发明二极管结构制造方法的形成第一种萧特基金属层的横截面示意图。
图9B为本发明二极管结构制造方法的形成第二种萧特基金属层的横截面示意图。
图9C为本发明二极管结构制造方法的形成第三种萧特基金属层的横截面示意图。
图10A为本发明二极管结构制造方法的形成第一种第一接触垫及第二接触垫的横截面示意图。
图10B为本发明二极管结构制造方法的形成第二种第一接触垫及第二接触垫的横截面示意图。
图10C为本发明二极管结构制造方法的形成第三种第一接触垫及第二接触垫的横截面示意图。
其中,附图标记说明如下:
10半导体基板
20半导体层
30屏蔽层
42第一沟槽
44第一平台
52终止区沟槽
54第二平台
62第一绝缘层
64氮化硅层
66第二绝缘层
72电极层
82萧特基金属层
92第一接触垫
94第二接触垫
具体实施方式
本发明提供一种二极管的制造方法,包括以下步骤:首先,请参考图1所示,提供一掺杂第一导电型杂质的半导体基板10,其上具有一掺杂该第一导电型杂质的半导体层20,半导体层20可为一外延层(epitaxial layer)。其中,半导体基板10及半导体层20所掺杂的第一导电型杂质可为n型导电型杂质,并且半导体基板10掺杂的第一导电型杂质浓度大于半导体层20掺杂的第一导电型杂质浓度,因此半导体基板10具有较低电阻的特性。
请参考图2所示,在半导体层20上形成所需厚度的屏蔽层30(masklayer),屏蔽层30的材质可为二氧化硅。之后,请参考图3所示,使用黄光微影技术来定义屏蔽层30,再通过蚀刻技术图案化半导体层20,以使半导体层20定义出一主动区(active area)及一终止区(termination area),终止区位于主动区的外围。主动区之中定义出多个第一沟槽42及一第一平台44,终止区之中定义出终止区沟槽52及一第二平台54,其中第一沟槽42的深度与终止区沟槽52的深度相同,之后当第一沟槽42及终止区沟槽52完成定义后,再将屏蔽层30予以移除。
请参考图4所示,于每一第一沟槽42的侧壁及底部、该终止区沟槽52的侧壁及底部、该第一平台44的表面上、及该第二平台54的表面上形成一第一绝缘层62,其中第一绝缘层62可为氧化层,其可通过热氧化工艺(Thermal oxidation of silicon)所形成,且其厚度可约为200至5000埃再来,请参考图5所示,沉积一电极层72用以填充第一沟槽42及终止区沟槽52,并且将沉积电极层72过程中,沉积于第一平台44的表面上及第二平台54的表面上不必要的电极层72予以移除,以使电极层72只填充于第一沟槽42及终止区沟槽52内,其中,所沉积的电极层72可为一多晶硅层(polysiliconlayer)。
接下来,于部分已填充电极层72的终止区沟槽52上及第二平台54的第一绝缘层62上形成图案化的第二绝缘层66,然而,形成图案化的第二绝缘层66可具有以下四种方式:
第一种方式,请参考图6所示,于该主动区上及部分已填充电极层72的终止区沟槽52上形成一氮化硅层64,接下来使用黄光微影并加以图案化,以形成图案化的氮化硅层64。更详细的说,图案化的氮化硅层64是覆盖在位于主动区的第一平台44的表面上,以及覆盖在位于主动区的第一沟槽42上,还有一部分覆盖在已填充电极层72的终止区沟槽52上。接下来,请参考图7所示,形成一第二绝缘层66覆盖在部分已填充电极层72的终止区沟槽52上及第二平台54的第一绝缘层62上,其中,第二绝缘层66的形成方式可通过热氧化工艺(Thermal oxidation of silicon)生成二氧化硅来形成。接下来,当第二绝缘层66形成之后,请参考图8所示,将图案化的氮化硅层64予以移除,并且去除主动区上的第一绝缘层62,即可定义出图案化的第二绝缘层66。
第二种方式,第二绝缘层66可直接通过沉积硅的氮化物例如:氮化硅,接下来使用黄光微影并加以图案化来形成,之后移除主动区上的第一绝缘层62,如图8所示,即可定义出图案化的第二绝缘层66。
第三种方式,第二绝缘层66可直接通过沉积硅的氧化物例如:硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)或无掺杂硅玻璃(USG)等,接下来使用黄光微影并加以图案化来形成,之后移除主动区上的第一绝缘层62,如图8所示,即可定义出图案化的第二绝缘层66。
第四种方式,第二绝缘层66可通过沉积硅的氮化物例如:氮化硅,以及沉积硅的氧化物例如:硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)或无掺杂硅玻璃(USG)等,分别沉积上述硅的氮化物及硅的氧化物,换句话说,第二绝缘层66可通过先沉积硅的氮化物再沉积硅的氧化物,亦可先沉积硅的氧化物再沉积硅的氮化物,然而,沉积的先后顺序不予以限定。接下来,使用黄光微影并加以图案化来形成,之后移除主动区上的第一绝缘层62,如图8所示,即可定义出图案化的第二绝缘层66。
接下来,在主动区上、已填充电极层72的终止区沟槽52上及选择性地在部份第二绝缘层66上形成一萧特基金属层82(Schottky barrier layer),然而形成萧特基金属层82的范围可视不同技术的需求而做调整,以达到最佳的效果,在本发明中可具有三种萧特基金属层82的范围。请参考图9A所示,为第一种萧特基金属层82的范围,可形成萧特基金属层82在主动区上、已填充电极层72的终止区沟槽52上及部分第二绝缘层66上。然而,也可如图9B所示,为第二种萧特基金属层82的范围,可将萧特基金属层82形成在主动区上及已填充电极层72的终止区沟槽52上,且萧特基金属层82与第二绝缘层66接触。亦或是可如图9C所示,为第三种萧特基金属层82的范围,可将萧特基金属层82形成在主动区上及已填充电极层72的终止区沟槽52上,此时萧特基金属层82与第二绝缘层66之间具有间隙。在本发明中萧特基金属层82可具有三种范围,并不予以限定。其中,该萧特基金属层82的材质可为钛、铂、钨、镍、铬、钼、锡、上述金属的硅化物或组合上述的材质。
最后,形成一第一接触垫92覆盖在萧特基金属层82上及选择性地在部分第二绝缘层66上。请参考图10A所示,形成一第一接触垫92覆盖在萧特基金属层82上。亦可如图10B及图10C所示,形成一第一接触垫92覆盖在萧特基金属层82上及在部分第二绝缘层66上。其中第一接触垫92是作为阳极,另外,请参考图10A、10B及10C所示,形成一第二接触垫94于半导体基板10的背面以作为阴极,即可完成本发明二极管结构的制造。
综上所述,本发明具有下列诸项优点:
本发明可增加萧特基二极管的反向崩溃电压,故可以大幅降低崩溃电压提早发生的情况,以及使得反向漏电流减少,将明显优于传统上的萧特基二极管。
本发明可使用较低能障的萧特基金属或硅化物,故可以大幅降低二极管顺向导通电压,进而缩小晶粒尺寸,将明显优于传统上的萧特基二极管,且可降低其制作成本,将具有经济上的竞争优势。
然而以上所述仅为本发明的较佳实施例,非意欲局限本发明的专利保护范围,故凡运用本发明说明书及图式内容所为的等效变化,均同理皆包含于本发明的权利保护范围内。
Claims (16)
1.一种二极管结构制造方法,其特征在于,包括以下步骤:
提供一掺杂第一导电型杂质的半导体基板,其上具有一掺杂该第一导电型杂质的半导体层;
于该半导体层上形成一屏蔽层;
图案化该屏蔽层及该半导体层,以使该半导体层定义出一主动区及一终止区,该终止区位于该主动区的外围,于该主动区之中定义出多个第一沟槽及一第一平台,于该终止区之中定义出至少一终止区沟槽及一第二平台,之后移除该屏蔽层;
于每一第一沟槽的侧壁及底部、该终止区沟槽的侧壁及底部、该第一平台的表面上、及该第二平台的表面上形成一第一绝缘层;
沉积一电极层以填充所述多个第一沟槽及该终止区沟槽;
于部分已填充该电极层的该终止区沟槽上及该第二平台的该第一绝缘层上形成一图案化的该第二绝缘层;
移除该主动区上的该第一绝缘层;
在该主动区上、已填充该电极层的该终止区沟槽上及选择性地在部份该第二绝缘层上形成一萧特基金属层;
形成一第一接触垫覆盖在该萧特基金属层上及选择性地在部分该第二绝缘层上;以及
于该半导体基板的背面形成一第二接触垫。
2.如权利要求1所述的二极管结构制造方法,其特征在于,该半导体层为一外延层,该电极层为一多晶硅层。
3.如权利要求1所述的二极管结构制造方法,其特征在于,该半导体基板掺杂的第一导电型杂质浓度大于该半导体层掺杂的第一导电型杂质浓度。
4.如权利要求1所述的二极管结构制造方法,其特征在于,该第一绝缘层是通过热氧化工艺所形成,该第二绝缘层的形成方式,其包括以下步骤:
于该主动区上及部分已填充该电极层的该终止区沟槽上形成一图案化的氮化硅层;
利用热氧化工艺形成该第二绝缘层;以及
移除图案化的该氮化硅层。
5.如权利要求1所述的二极管结构制造方法,其特征在于,该第一绝缘层是通过热氧化工艺所形成,该第二绝缘层是通过沉积硅的氧化物,之后使用黄光微影并加以图案化所形成,该硅的氧化物为硼磷硅玻璃、磷硅玻璃及无掺杂硅玻璃之中的其中一种。
6.如权利要求1所述的二极管结构制造方法,其特征在于,该第一绝缘层是通过热氧化工艺所形成,该第二绝缘层是通过沉积硅的氮化物,之后使用黄光微影并加以图案化所形成,该硅的氮化物为氮化硅。
7.如权利要求1所述的二极管结构制造方法,其特征在于,该第一绝缘层是通过热氧化工艺所形成,该第二绝缘层是通过沉积硅的氧化物及沉积硅的氮化物的组合,之后使用黄光微影并加以图案化所形成,该硅的氧化物为硼磷硅玻璃、磷硅玻璃及无掺杂硅玻璃之中的其中一种,该硅的氮化物为氮化硅。
8.如权利要求1所述的二极管结构制造方法,其特征在于,该萧特基金属层的材质为钛、铂、钨、镍、铬、钼、锡或上述金属的硅化物。
9.一种二极管结构,其特征在于,包括:
一掺杂第一导电型杂质的半导体基板;
位于该半导体基板的背面的一第二接触垫其;
位于该半导体基板上的一掺杂第一导电型杂质的半导体层,该半导体层具有一主动区及一终止区;
位于该主动区之中的多个第一沟槽及一第一平台,至少一终止区沟槽及一第二平台位于该终止区之中,该终止区位于该主动区的外围;
一第一绝缘层,其形成于每一第一沟槽的侧壁及底部、该终止区沟槽的侧壁及底部、及该第二平台的表面上;
一电极层,其填充于所述多个第一沟槽及该终止区沟槽内;
一第二绝缘层,其位于部分已填充该电极层的该终止区沟槽上及该第二平台的该第一绝缘层上;
一萧特基金属层,其位于该主动区上、已填充该电极层的该终止区沟槽上及选择性地在部份该第二绝缘层上;以及
一第一接触垫,其覆盖在该萧特基金属层上及选择性地在部分该第二绝缘层上。
10.如权利要求9所述的二极管结构,其特征在于,该半导体层为一外延层,该电极层为一多晶硅层。
11.如权利要求9所述的二极管结构,其特征在于,该半导体基板掺杂的第一导电型杂质浓度大于该半导体层掺杂的第一导电型杂质浓度。
12.如权利要求9所述的二极管结构,其特征在于,每一第一沟槽的深度与该终止区沟槽的深度相同。
13.如权利要求9所述的二极管结构,其特征在于,该第一绝缘层为氧化层。
14.如权利要求9所述的二极管结构,其特征在于,该第二绝缘层的材质为二氧化硅、硅的氧化物或硅的氮化物,该硅的氧化物为硼磷硅玻璃、磷硅玻璃及无掺杂硅玻璃之中的其中一种,该硅的氮化物为氮化硅。
16.如权利要求9所述的二极管结构,其特征在于,该萧特基金属层的材质为钛、铂、钨、镍、铬、钼、锡或上述金属的硅化物。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011104612605A CN103187271A (zh) | 2011-12-30 | 2011-12-30 | 二极管结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011104612605A CN103187271A (zh) | 2011-12-30 | 2011-12-30 | 二极管结构及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103187271A true CN103187271A (zh) | 2013-07-03 |
Family
ID=48678378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011104612605A Pending CN103187271A (zh) | 2011-12-30 | 2011-12-30 | 二极管结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103187271A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103904106A (zh) * | 2014-04-11 | 2014-07-02 | 中航(重庆)微电子有限公司 | 一种超势垒整流器器件结构 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050062124A1 (en) * | 2003-09-08 | 2005-03-24 | Davide Chiola | Thick field oxide termination for trench schottky device and process for manufacture |
CN1620715A (zh) * | 2001-05-22 | 2005-05-25 | 通用半导体公司 | 双掩模沟槽肖特基二极管 |
US20090261428A1 (en) * | 2008-04-22 | 2009-10-22 | Pfc Device Co. | Mos p-n junction schottky diode device and method for manufacturing the same |
CN101609801A (zh) * | 2009-07-03 | 2009-12-23 | 英属维京群岛商节能元件股份有限公司 | 沟槽式肖特基二极管及其制作方法 |
TW201113951A (en) * | 2009-10-12 | 2011-04-16 | Pfc Device Co | Trench MOS P-N junction Schottky diode device and method for manufacturing the same |
-
2011
- 2011-12-30 CN CN2011104612605A patent/CN103187271A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1620715A (zh) * | 2001-05-22 | 2005-05-25 | 通用半导体公司 | 双掩模沟槽肖特基二极管 |
US20050062124A1 (en) * | 2003-09-08 | 2005-03-24 | Davide Chiola | Thick field oxide termination for trench schottky device and process for manufacture |
US20090261428A1 (en) * | 2008-04-22 | 2009-10-22 | Pfc Device Co. | Mos p-n junction schottky diode device and method for manufacturing the same |
CN101609801A (zh) * | 2009-07-03 | 2009-12-23 | 英属维京群岛商节能元件股份有限公司 | 沟槽式肖特基二极管及其制作方法 |
TW201113951A (en) * | 2009-10-12 | 2011-04-16 | Pfc Device Co | Trench MOS P-N junction Schottky diode device and method for manufacturing the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103904106A (zh) * | 2014-04-11 | 2014-07-02 | 中航(重庆)微电子有限公司 | 一种超势垒整流器器件结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9905666B2 (en) | Trench schottky rectifier device and method for manufacturing the same | |
KR101843651B1 (ko) | 스크린 산화물 층을 사용하여 트렌치 게이트를 갖는 반도체 디바이스를 제조하는 방법 | |
TWI576920B (zh) | 二極體元件及其製造方法 | |
US8936990B2 (en) | Manufacturing method of power transistor device with super junction | |
US9716187B2 (en) | Trench semiconductor device having multiple trench depths and method | |
US20150380570A1 (en) | Junction barrier schottky diode and method for manufacturing the same | |
US10847660B2 (en) | Trench semiconductor device having multiple active trench depths and method | |
JPH1197716A (ja) | Mosコントロールダイオード及びその製造方法 | |
US20140312452A1 (en) | Semiconductor device and termination region structure thereof | |
CN104518006B (zh) | 一种耗尽型沟道超势垒整流器及其制造方法 | |
US10541241B2 (en) | Semiconductor device having thyristor and metal-oxide semiconductor transistor | |
TWI542006B (zh) | 溝渠式mos整流元件及其製造方法 | |
CN103187271A (zh) | 二极管结构及其制造方法 | |
TWI478341B (zh) | 功率電晶體元件及其製作方法 | |
CN104241283B (zh) | 双沟渠式整流器及其制造方法 | |
CN105938848A (zh) | 一种用于芯片级封装的肖特基芯片 | |
CN205428934U (zh) | 一种用于芯片级封装的肖特基芯片 | |
CN212542446U (zh) | 一种新型双沟槽的肖特基二极管 | |
CN218632054U (zh) | 一种复合沟槽型肖特基二极管器件 | |
CN108470719A (zh) | 一种复合型tmbs器件及其制造方法 | |
CN103824774A (zh) | 沟渠式mos整流器及其制造方法 | |
CN113506819B (zh) | Ldmos器件及其制作方法 | |
CN113066861B (zh) | 沟槽栅功率半导体器件及其制作方法 | |
CN212113728U (zh) | 金属氧化物半导体场效晶体管 | |
KR20180032771A (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130703 |