CN113506819B - Ldmos器件及其制作方法 - Google Patents
Ldmos器件及其制作方法 Download PDFInfo
- Publication number
- CN113506819B CN113506819B CN202110733085.4A CN202110733085A CN113506819B CN 113506819 B CN113506819 B CN 113506819B CN 202110733085 A CN202110733085 A CN 202110733085A CN 113506819 B CN113506819 B CN 113506819B
- Authority
- CN
- China
- Prior art keywords
- doped region
- heavily doped
- well
- region
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 64
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 25
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 25
- 230000000903 blocking effect Effects 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 79
- 239000012535 impurity Substances 0.000 claims description 72
- 230000004888 barrier function Effects 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Abstract
本申请公开了一种LDMOS器件及其制作方法，该器件包括：衬底，其中形成有第一阱掺杂区和第二阱掺杂区，第一阱掺杂区中形成有第一重掺杂区和第二重掺杂区，第二阱掺杂区中形成有第三重掺杂区，第一重掺杂区和第二重掺杂区中形成有金属硅化物层；栅极，其形成于栅氧上，栅氧形成于衬底上；第一金属连线，其底部与金属硅化物层连接；第二金属连线，其底部与第三重掺杂区连接；Z字型阻挡层，其上部与栅极连接，其底部与第二阱掺杂区连接，其底部被第二金属连线截成两段，Z字型阻挡层的上部和底部之间的部位与栅极的侧墙连接。本申请提供的LDMOS器件可在减小Rsp的同时提高器件的BV，在提高器件适用性的基础上提高了其电学性能。
Description
技术领域
本申请涉及半导体制造技术领域，具体涉及一种横向扩散金属氧化物半导体(laterally-diffused metal-oxide semiconductor，LDMOS)器件及其制作方法。
背景技术
LDMOS器件由于易与互补金属氧化物半导体(complementary metal oxidesemiconductor，CMOS)器件的制造工艺兼容，且具有耐高压，大电流驱动能力和极 低功耗等特点，被广泛应用于显示驱动、电源管理等领域。
参考图1，其示出了相关技术中提供的一种LDMOS器件的剖面示意图。如图1 所示，衬底110中形成有第一阱掺杂区101和第二阱掺杂区102，第一阱掺杂区101 中形成有第一重掺杂区1001和第二重掺杂区1002，第二阱掺杂区102中形成有第三 重掺杂区1003，第一重掺杂区1001、第二重掺杂区1002和第三重掺杂区1003中形 成有金属硅化物层140，金属硅化物层140与金属连线150连接，衬底110上形成有 栅氧120，栅氧120上形成有栅极130，栅极130的周侧形成有侧墙121，栅极130 的一侧形成有“Z”字型的阻挡层(salicideblock，SAB)160，阻挡层160覆盖了栅 极130的顶部和侧墙121的部分区域，且其底部与第三重掺杂区1003具有交叠的区 域。
如图1所示，相关技术中提供的LDMOS器件结构中，有四个数值对于其电学参 数具有影响：(1)沿栅极130长度方向上，阻挡层160超出栅极130的宽度A，器件 的击穿电压(break voltage，BV)和特征导通电阻(specific on-resistance，Rsp)随该 宽度A的增加而提高；(2)沿栅极130长度方向上，阻挡层160离最近的金属连线 150的距离B，器件的Rsp随距离B的增加而提高；(3)与阻挡层160具有交叠区域 的第三重掺杂层1003的深度Yj以及交叠区域沿栅极130长度方向上的宽度Xj，器件 的BV随深度Yj的增加而降低，器件的Rsp和BV随深度Yj的增加而降低。
由上述可知，相关技术中提供的LDMOS器件，由于距离B、宽度Xj和深度Yj较大，从而导致器件的BV和Rsp较小，电学性能较差。
发明内容
本申请提供了一种LDMOS器件及其制作方法，可以解决相关技术中提供的LDMOS器件应用电学性能较差的问题。
一方面，本申请实施例提供了一种LDMOS器件，包括：
衬底，所述衬底中形成有第一阱掺杂区和第二阱掺杂区，所述第一阱掺杂区中形成有第一重掺杂区和第二重掺杂区，所述第二阱掺杂区中形成有第三重掺杂区，所述 第一重掺杂区和所述第二重掺杂区中形成有金属硅化物层；
栅极，所述栅极形成于栅氧上，所述栅氧形成于所述衬底上；
第一金属连线，所述第一金属连线的底部与所述金属硅化物层连接；
第二金属连线，所述第二金属连线的底部与所述第三重掺杂区连接，所述第三重掺杂区的宽度和所述第二金属连线的宽度相等；
Z字型阻挡层，所述Z字型阻挡层的上部与所述栅极连接，所述Z字型阻挡层的 底部与所述第二阱掺杂区连接且被所述第二金属连线截成两段，所述Z字型阻挡层的 上部和底部之间的部位与所述栅极的侧墙连接。
可选的，所述第一阱掺杂区和所述第二阱掺杂区中包含的杂质的类型不同；
所述第一阱掺杂区和所述第二重掺杂区中包含的杂质的类型不同，所述第二重掺杂区和所述第三重掺杂区中包含的杂质类型相同，所述第二重掺杂区和所述第三重掺 杂区的杂质浓度不同；
所述第一重掺杂区、所述第二重掺杂区和所述第三重掺杂区的杂质浓度高于所述第一阱掺杂区和所述第二阱掺杂区的杂质浓度。
可选的，所述第三重掺杂区的深度小于所述第一重掺杂区和所述第二重掺杂区的深度。
可选的，所述Z字型阻挡层包括硅氧化物。
可选的，所述器件周侧的衬底中形成有环绕的浅槽隔离(shallow trenchisolation， STI)结构。
可选的，所述金属硅化物层包括钴硅(CoSi)化合物。
另一方面，本申请实施例提供了一种LDMOS器件的制作方法，包括：
提供一衬底，所述衬底中形成有第一阱掺杂区和第二阱掺杂区，所述衬底上形成有栅氧，所述栅氧上形成有栅极，所述栅氧分别与所述第一阱掺杂区和第二阱掺杂区 具有交叠区域；
在所述栅极的周侧形成侧墙；
依次在所述第一阱掺杂区中形成第二重掺杂区和第一重掺杂区；
在所述栅极一侧和衬底上形成Z字型阻挡层，所述Z字型阻挡层的上部与所述栅极连接，所述Z字型阻挡层的底部与所述第二阱掺杂区连接，所述Z字型阻挡层的上 部和底部之间的部位与所述栅极的侧墙连接；
在所述第一重掺杂区和所述第二重掺杂区中形成金属硅化物层；
沉积层间介质层；
打开层间介质层，形成第一通孔和第二通孔，所述第一通孔底部的金属硅化物层暴露，所述第二通孔底部的第二阱掺杂区暴露，所述第二通孔将所述Z字型阻挡层的 底部截成两段；
在所述第二通孔下方的第二阱掺杂区中形成第三重掺杂层；
在所述第一通孔和所述第二通孔中填充金属，形成第一金属连线和第二金属连线。
可选的，所述第一阱掺杂区和所述第二阱掺杂区中包含的杂质的类型不同；
所述第一阱掺杂区和所述第二重掺杂区中包含的杂质的类型不同，所述第二重掺杂区和所述第三重掺杂区中包含的杂质类型相同，所述第二重掺杂区和所述第三重掺 杂区的杂质浓度不同；
所述第一重掺杂区、所述第二重掺杂区和所述第三重掺杂区的杂质浓度高于所述第一阱掺杂区和所述第二阱掺杂区的杂质浓度。
可选的，所述第三重掺杂区的深度小于所述第一重掺杂区和所述第二重掺杂区的深度。
本申请技术方案，至少包括如下优点：
通过将LDMOS器件的Z字型阻挡层设置为与第二金属连线连接，且第三重掺杂 区的宽度和位于其上的第二金属连线的宽度相等，因此可在减小Rsp的同时提高器件 的BV，在提高器件适用性的基础上提高了其电学性能。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述 中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性 劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中提供的一种LDMOS器件的剖面示意图；
图2是本申请一个示例性实施例提供的LDMSO器件的制作方法的流程图；
图3至图10是本申请一个示例性实施例提供的LDMSO器件的制作流程示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述 的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例， 本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于 本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖 直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关 系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须 具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外， 术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要 性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或 一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中 间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连 接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体 含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图2，其示出了本申请一个示例性实施例提供的LDMSO器件的制作方法的 流程图，该LDMOS器件可以是开关LDMOS器件，其可以应用于低压环境中，该方 法包括：
步骤201，提供一衬底，衬底中形成有第一阱掺杂区和第二阱掺杂区，衬底上形 成有栅氧，栅氧上形成有栅极，栅氧分别与第一阱掺杂区和第二阱掺杂区具有交叠区 域。
步骤202，在栅极的周侧形成侧墙。
参考图3，其示出了在栅极的周侧形成侧墙的剖面示意图。如图3所示，本申请 实施例中，LDMOS器件的栅极330为立方体，以下，以该立方体的长(即栅极330 最长的边长)所在的方向为X轴，以该立方体的宽所在的方向为Y轴，以该立方体 的高(即衬底310以及形成于其上的各个薄膜层的厚度)所在的方向为Z轴进行说明， X轴和Y轴构成的平面可以是衬底310的表面所在的平面。
衬底310中形成有第一阱掺杂区301和第二阱掺杂区302，衬底310上形成有栅 氧320(其包括硅氧化物(例如二氧化硅SiO2)层)，栅极330形成于栅氧320上。 其中，第一阱掺杂区301和第二阱掺杂区302中包含的杂质的类型不同，例如，当第 一阱掺杂区301中包含的杂质为P(positive)型杂质(例如硼(B)元素)时，第二 阱掺杂区302中包含的杂质为N(negative)型杂质(例如磷(P)元素)；当第一阱 掺杂区301中包含的杂质为N型杂质时，第二阱掺杂区302中包含的杂质为P型杂 质。
可选的，衬底310中还形成有环绕的STI结构322，STI结构322所环绕的区域 即为形成LDMOS器件的有源区(active area，AA)。
示例性的，如图3所示，可在栅极130的周侧生长硅氧化物形成侧墙321。
步骤203，依次在第一阱掺杂区中形成第二重掺杂区和第一重掺杂区。
参考图4，其示出了在第一阱掺杂区中形成第二重掺杂区的剖面示意图；参考图5，其示出了在第一阱掺杂区中形成第一重掺杂区的剖面示意图。
示例性的，如图4所示，可在覆盖光阻后，通过光刻工艺打开第二重掺杂区3002 上方的区域，进行离子注入形成第二重掺杂区3002；如图5所示，可在覆盖光阻后， 通过光刻工艺打开第一重掺杂区3001上方的区域，进行离子注入形成第一重掺杂区 3001。其中，第一重掺杂区3001和第二重掺杂区3002的杂质浓度高于第一阱掺杂区 301和第二阱掺杂区302的杂质浓度；第一阱掺杂区301和第二重掺杂区3002中包含 的杂质的类型不同，第一重掺杂区3001和第二重掺杂区3002包含的杂质的类型不同。
例如，当第一重掺杂区3001包含的杂质为P型杂质时，第一阱掺杂区301中包 含的杂质为P型杂质，第二阱掺杂区302中包含的杂质为N型杂质，第二重掺杂区 3002中包含的杂质为N型杂质；当第一重掺杂区3001包含的杂质为N型杂质时，第 一阱掺杂区301中包含的杂质为N型杂质，第二阱掺杂区302中包含的杂质为P型 杂质，第二重掺杂区3002中包含的杂质为P型杂质。
步骤204，在栅极一侧和衬底上形成Z字型阻挡层，Z字型阻挡层的上部与栅极 连接，Z字型阻挡层的底部与第二阱掺杂区连接，Z字型阻挡层的上部和底部之间的 部位与栅极的侧墙连接。
参考图6，其示出了形成得到的Z字型阻挡层的剖面示意图。示例性的，如图6 所示，可通过化学气相沉积(chemical vapor deposition，CVD)工艺沉积形成硅氧化 物层，对硅氧化物层进行刻蚀形成Z字型阻挡层360，该Z字型阻挡层360的上部与 栅极330连接，覆盖了栅极330顶部的部分区域，Z字型阻挡层360的底部与第二阱 掺杂区3002连接，覆盖了第二阱掺杂区3002顶部的部分区域，Z字型阻挡层360的 上部和底部之间的部位与栅极330一侧的侧墙321连接。
步骤205，在第一重掺杂区和第二重掺杂区中形成金属硅化物层。
参考图7，其示出了在第一重掺杂区和第二重掺杂区中形成金属硅化物层的剖面示意图。示例性的，如图7所示，可在覆盖光阻后，通过光刻工艺打开金属硅化物层 340上方的区域，沉积金属层(例如，可通过物理气相沉积(physical vapor deposition， PVD)工艺沉积钴层)后进行热处理，使金属层与衬底310中的硅反应生成金属硅化 物层340，去除金属层。可选的，该金属层包括钴，金属硅化物层340包括钴硅化合 物。
步骤206，沉积层间介质层。
参考图8，其示出了沉积形成层间介质层的剖面示意图。示例性的，如图8所示， 可通过CVD工艺沉积硅氧化物层，形成层间介质层370。
步骤207，打开层间介质层，形成第一通孔和第二通孔，第一通孔底部的金属硅 化物层暴露，第二通孔底部的第二阱掺杂区暴露，第二通孔将Z字型阻挡层的底部截 成两段。
参考图9，其示出了形成第一通孔和第二通孔的剖面示意图。示例性的，如图9 所示，可在覆盖光阻400后，通过光刻工艺打开到第一通孔401和第二通孔402上方 的区域，进行刻蚀，形成第一通孔401和第二通孔402。第一通孔401底部的金属硅 化物层340暴露，第二通孔402底部的第二阱掺杂区302暴露。
步骤208，在第二通孔下方的第二阱掺杂区中形成第三重掺杂区。
参考图9，其示出了形成第三重掺杂层的剖面示意图。示例性的，如图9所示， 可通过离子注入的方式在第二阱掺杂区302中形成第三重掺杂区3003，形成得到的第 三重掺杂区3003的深度小于第一重掺杂区3001和第二重掺杂区3002。由于通过将Z 字型阻挡层360的底部截成两段的第二通孔402形成的第三重掺杂区3003与Z字型 阻挡层360具有较小的交叠区域，且深度较浅，因此形成的LDMOS器件具有相对较 高的BV。
其中，第三重掺杂区3003的杂质浓度高于第一阱掺杂区301和第二阱掺杂区302的杂质浓度；第三重掺杂区3003与第一重掺杂区3001中包含的杂质的类型不同，第 二重掺杂区3003和第二重掺杂区3002中包含的杂质类型相同，但第三重掺杂区3003 和第二重掺杂区3002的杂质浓度不同。
例如，当第一重掺杂区3001包含的杂质为P型杂质时，第三重掺杂区3003包含 的杂质为N型杂质；当第一重掺杂区3001包含的杂质为N型杂质时，第三重掺杂区 3003包含的杂质为P型杂质。
步骤209，在第一通孔和第二通孔中填充金属，形成第一金属连线和第二金属连线。
参考图10，其示出了形成第一金属连线和第二金属连线的剖面示意图。示例性，如图10所示，可通过电镀或沉积的方式形成填充第一通孔401和第二通孔402的金 属层，通过平坦化处理(例如，通过化学机械研磨(chemical mechanical polishing， CMP)工艺)使层间介质层370暴露，剩余的在第一通孔401和第二通孔402中的金 属层形成第一金属连线351和第二金属连线352。由于Z字型阻挡层360与第二金属 连线352的距离为0，因此可在保持宽度A不变的基础上，通过缩小B、Xj、Yj，使 器件具有相对较小的Rsp。
参考图10，其示出了本申请一个示例性实施例提供的LDMOS器件的剖面示意 图，该LDMOS器件可以是开关LDMOS器件，其可以应用于低压环境中，其可以通 过上述实施例进行制作，其包括：
衬底310，其中形成有第一阱掺杂区301和第二阱掺杂区302，第一阱掺杂区301 中形成有第一重掺杂区3001和第二重掺杂区3002，第二阱掺杂区302中形成有第三 重掺杂区3003，第一重掺杂区3001和第二重掺杂区3002中形成有金属硅化物层340；
栅极330，其形成于栅氧320上，栅氧320形成于衬底310上；
第一金属连线351，其底部与金属硅化物层340连接；
第二金属连线352，其底部与第三重掺杂区3003连接，第三重掺杂区3003的宽 度和第二金属连线352的宽度相等；
Z字型阻挡层360，其上部与栅极330连接，其底部与第二阱掺杂区302连接， 其上部和底部之间的部位与栅极330的侧墙321连接，其底部被第二金属连线352截 成两段。
其中，第一阱掺杂区301和第二阱掺杂区302中包含的杂质的类型不同；第一阱 掺杂区301和第二重掺杂区3002中包含的杂质的类型不同，第二重掺杂区3002和第 三重掺杂区3003中包含的杂质的类型相同，第二重掺杂区3002和第三重掺杂区3003 的杂质浓度不同；第一重掺杂区3001、第二重掺杂区3002和第三重掺杂区3003的杂 质浓度高于第一阱掺杂区301和第二阱掺杂区302的杂质浓度。
可选的，第三重掺杂区3003的深度小于第一重掺杂区3001和第二重掺杂区3002的深度。
可选的，Z字型阻挡层包括硅氧化物。
可选的，LDMOS器件周侧的衬底310中形成有环绕的STI结构322。
可选的，金属硅化物层340包括但不限于钴硅化合物。
综上所述，本申请实施例中，通过将LDMOS器件的Z字型阻挡层设置为与第二 金属连线连接，且第三重掺杂区的宽度和位于其上的第二金属连线的宽度相等，因此 可在减小Rsp的同时提高器件的BV，在提高器件适用性的基础上提高了其电学性能。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的 变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易 见的变化或变动仍处于本申请创造的保护范围之中。
Claims (5)
1.一种LDMOS器件，其特征在于，所述器件应用于低压环境中，所述器件包括：
衬底，所述衬底中形成有第一阱掺杂区和第二阱掺杂区，所述第一阱掺杂区中形成有第一重掺杂区和第二重掺杂区，所述第二阱掺杂区中形成有第三重掺杂区，所述第一重掺杂区和所述第二重掺杂区中形成有金属硅化物层；
栅极，所述栅极形成于栅氧上，所述栅氧形成于所述衬底上；
第一金属连线，所述第一金属连线的底部与所述金属硅化物层连接；
第二金属连线，所述第二金属连线的底部与所述第三重掺杂区连接，所述第三重掺杂区的宽度和所述第二金属连线的宽度相等；
Z字型阻挡层，所述Z字型阻挡层的上部与所述栅极连接，所述Z字型阻挡层的底部与所述第二阱掺杂区连接且被所述第二金属连线截成两段，所述Z字型阻挡层的上部和底部之间的部位与所述栅极的侧墙连接；
其中，所述第一阱掺杂区和所述第二阱掺杂区中包含的杂质的类型不同；所述第一阱掺杂区和所述第二重掺杂区中包含的杂质的类型不同，所述第一重掺杂区和所述第二重掺杂区中包含的杂质的类型不同；所述第二重掺杂区和所述第三重掺杂区中包含的杂质类型相同，所述第二重掺杂区和所述第三重掺杂区的杂质浓度不同；所述第一重掺杂区、所述第二重掺杂区和所述第三重掺杂区的杂质浓度高于所述第一阱掺杂区和所述第二阱掺杂区的杂质浓度；所述第三重掺杂区的深度小于所述第一重掺杂区和所述第二重掺杂区的深度。
2.根据权利要求1所述的器件，其特征在于，所述Z字型阻挡层包括硅氧化物。
3.根据权利要求1或2所述的器件，其特征在于，所述器件周侧的衬底中形成有环绕的STI结构。
4.根据权利要求3所述的器件，其特征在于，所述金属硅化物层包括钴硅化合物。
5.一种LDMOS器件的制作方法，其特征在于，所述器件应用于低压环境中，所述方法包括：
提供一衬底，所述衬底中形成有第一阱掺杂区和第二阱掺杂区，所述衬底上形成有栅氧，所述栅氧上形成有栅极，所述栅氧分别与所述第一阱掺杂区和第二阱掺杂区具有交叠区域；
在所述栅极的周侧形成侧墙；
依次在所述第一阱掺杂区中形成第二重掺杂区和第一重掺杂区；
在所述栅极一侧和衬底上形成Z字型阻挡层，所述Z字型阻挡层的上部与所述栅极连接，所述Z字型阻挡层的底部与所述第二阱掺杂区连接，所述Z字型阻挡层的上部和底部之间的部位与所述栅极的侧墙连接；
在所述第一重掺杂区和所述第二重掺杂区中形成金属硅化物层；
沉积层间介质层；
打开层间介质层，形成第一通孔和第二通孔，所述第一通孔底部的金属硅化物层暴露，所述第二通孔底部的第二阱掺杂区暴露，所述第二通孔将所述Z字型阻挡层的底部截成两段；
在所述第二通孔下方的第二阱掺杂区中形成第三重掺杂层；
在所述第一通孔和所述第二通孔中填充金属，形成第一金属连线和第二金属连线；
其中，所述第一阱掺杂区和所述第二阱掺杂区中包含的杂质的类型不同；所述第一阱掺杂区和所述第二重掺杂区中包含的杂质的类型不同，所述第一重掺杂区和所述第二重掺杂区中包含的杂质的类型不同；所述第二重掺杂区和所述第三重掺杂区中包含的杂质类型相同，所述第二重掺杂区和所述第三重掺杂区的杂质浓度不同；所述第一重掺杂区、所述第二重掺杂区和所述第三重掺杂区的杂质浓度高于所述第一阱掺杂区和所述第二阱掺杂区的杂质浓度；所述第三重掺杂区的深度小于所述第一重掺杂区和所述第二重掺杂区的深度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110733085.4A CN113506819B (zh) | 2021-06-28 | 2021-06-28 | Ldmos器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110733085.4A CN113506819B (zh) | 2021-06-28 | 2021-06-28 | Ldmos器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113506819A CN113506819A (zh) | 2021-10-15 |
| CN113506819B true CN113506819B (zh) | 2023-07-04 |
Family
ID=78011446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110733085.4A Active CN113506819B (zh) | 2021-06-28 | 2021-06-28 | Ldmos器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113506819B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7235845B2 (en) * | 2005-08-12 | 2007-06-26 | Ciclon Semiconductor Device Corp. | Power LDMOS transistor |
| CN104716177B (zh) * | 2013-12-11 | 2017-10-24 | 上海华虹宏力半导体制造有限公司 | 一种改善漏电的射频ldmos器件的制造方法 |
| CN107978635B (zh) * | 2016-10-21 | 2020-04-07 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN111653621A (zh) * | 2020-05-25 | 2020-09-11 | 华虹半导体(无锡)有限公司 | Ldmos器件及其制造方法 |
| CN112331558B (zh) * | 2020-10-23 | 2023-09-15 | 杭州芯迈半导体技术有限公司 | Ldmos晶体管及其制造方法 |
-
2021
- 2021-06-28 CN CN202110733085.4A patent/CN113506819B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113506819A (zh) | 2021-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10008579B2 (en) | MOSFET with integrated schottky diode | |
| EP1085577A2 (en) | Power field-effect transistor having a trench gate electrode and method of making the same | |
| JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
| US7514749B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US10672901B2 (en) | Power transistor with terminal trenches in terminal resurf regions | |
| EP1229584A2 (en) | Semiconductor device and manufacturing method of the same | |
| JP5616720B2 (ja) | 半導体装置およびその製造方法 | |
| CN113130633A (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| KR101469343B1 (ko) | 수직 파워 ｍｏｓｆｅｔ 및 그 제조 방법 | |
| CN211700291U (zh) | 自对准的沟槽式场效应晶体管 | |
| CN113506819B (zh) | Ldmos器件及其制作方法 | |
| JP5743246B2 (ja) | 半導体装置及び関連する製造方法 | |
| CN111883594B (zh) | 横向扩散高压器件及其制造方法 | |
| CN113517338A (zh) | 半导体结构及其形成方法 | |
| CN112310188A (zh) | 横向变掺杂终端结构及其制造方法 | |
| CN116598205B (zh) | 一种沟槽型mosfet器件及其制造方法 | |
| CN211238262U (zh) | 半导体器件结构 | |
| CN115332316B (zh) | 一种沟槽mosfet器件及其制备方法、芯片 | |
| CN218585964U (zh) | 半导体结构 | |
| CN114023812B (zh) | 屏蔽栅沟槽型mosfet器件及其制作方法 | |
| US20240055428A1 (en) | Semiconductor device and method of fabricating the same | |
| US7741693B1 (en) | Method for integrating trench MOS Schottky barrier devices into integrated circuits and related semiconductor devices | |
| EP4297096A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN117995844A (zh) | 射频开关器件及其制作方法 | |
| CN115881784A (zh) | 逆导型igbt器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |