CN117995844A - 射频开关器件及其制作方法 - Google Patents
射频开关器件及其制作方法 Download PDFInfo
- Publication number
- CN117995844A CN117995844A CN202410074198.1A CN202410074198A CN117995844A CN 117995844 A CN117995844 A CN 117995844A CN 202410074198 A CN202410074198 A CN 202410074198A CN 117995844 A CN117995844 A CN 117995844A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- dti structure
- groove
- region
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 239000011148 porous material Substances 0.000 claims description 4
- 238000002955 isolation Methods 0.000 abstract description 11
- 210000000746 body region Anatomy 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
本申请公开了一种射频开关器件及其制作方法，该器件包括：衬底，衬底中形成有STI结构，第一DTI结构和第二DTI结构；从俯视角度观察，STI结构，第一DTI结构和第二DTI结构为环形，STI结构在第一DTI结构环绕的区域内，第一DTI结构在第二DTI结构环绕的区域内，STI结构，第一DTI结构和第二DTI结构之间没有交叠的区域，STI结构环绕的区域内形成有源区、漏区和栅极，从剖视角度观察，栅极和衬底之间形成有栅介电层。本申请通过在射频开关器件的衬底中设置STI结构、第一DTI结构和第二DTI结构，STI结构隔离器件的源漏区，第一DTI结构隔离器件的体区，第二DTI结构隔离器件的有源区，能够提高横向上的隔离效果，降低寄生电容，提高器件的防漏电性能。
Description
技术领域
本申请涉及半导体集成电路制造技术领域，具体涉及一种射频开关器件及其制作方法。
背景技术
对于射频开关器件，衡量其电学性能的重要参数包括FOM(FOM＝Coff×Ron，Coff为关断电容，Ron为导通电阻)值、谐波性能(harmonic)以及防漏电性能(具有较低的击穿电压(break voltage，BV))。
通常，可采用开关层叠技术，即将多个开关器件(stack)串联起来以提升整体的击穿电压，但串联器件个数的增加会导致导通电阻的提升，同时，也不利于芯片面积的减小。鉴于此，亟待提供一种射频开关器件能够提升单个器件的击穿电压，从而能够减少串联的器件数量，降低整体导通电阻，减小芯片面积。
发明内容
本申请提供了一种射频开关器件及其制作方法，可以解决相关技术中串联的射频开关器件其中单个器件的防漏电性能较差的问题。
一方面，本申请实施例提供了射频开关器件，包括：
衬底，所述衬底中形成有STI结构，第一DTI结构和第二DTI结构；
从俯视角度观察，所述STI结构，第一DTI结构和第二DTI结构为环形，所述STI结构在所述第一DTI结构环绕的区域内，所述第一DTI结构在所述第二DTI结构环绕的区域内，所述STI结构，第一DTI结构和第二DTI结构之间没有交叠的区域，所述STI结构环绕的区域内形成有源区、漏区和栅极，从剖视角度观察，所述栅极和所述衬底之间形成有栅介电层。
在一些实施例中，所述第一DTI结构和所述第二DTI结构中形成有孔隙。
在一些实施例中，从俯视角度观察，所述栅极为U型，所述漏区形成于所述栅极两侧的衬底中，所述源区形成于所述栅极环绕的区域内。
在一些实施例中，从俯视角度观察，所述第一DTI结构环绕的区域的衬底中形成有第一阱区；
所述第一DTI结构和所述第二DTI结构之间的区域的衬底中形成有第二阱区；
所述第二DTI结构环绕的区域的衬底中形成有第三阱区，所述第三阱区将所述第一阱区包覆在内且深于所述第一阱区。
在一些实施例中，所述第二DTI结构的底部的衬底中形成有重掺杂区。
另一方面，本申请实施例提供了一种DTI结构的形成方法，所述方法应用于射频开关器件的制作工艺中，所述方法用于如上所述的第二DTI结构，所述方法包括：
提供一衬底，所述衬底上形成有第一氧化层，所述第一氧化层上形成有第一硬掩模层，所述衬底、所述第一氧化层和所述第一掩模层中形成有第一沟槽，从俯视角度观察，所述第一沟槽为环形，所述第一硬掩模层上形成有第二氧化层，所述第二氧化层填充所述第一沟槽；
在所述第二氧化层上形成第二硬掩模层；
在所述第二硬掩模层上覆盖光阻，暴露出所述第一沟槽对应的区域；
进行刻蚀，刻蚀至所述第一沟槽下方的预定区域，形成第二沟槽，去除所述第二硬掩模层和光阻；
在所述第二沟槽的侧壁形成第一线性氧化层；
在所述第二沟槽底部的衬底中形成重掺杂区；
形成第三氧化层，所述第三氧化层封闭所述第二沟槽的开口且在第二沟槽内形成有孔隙；
进行平坦化处理，去除除所述第二沟槽外其他区域的第一氧化层、第一硬掩模层、第二氧化层和第三氧化层。
另一方面，本申请实施例提供了一种DTI结构的形成方法，所述方法应用于射频开关器件的制作工艺中，所述方法用于形成如上所述的第一DTI结构，所述方法包括：
提供一衬底，所述衬底中形成有第三沟槽，从俯视角度观察，所述第三沟槽为环形，所述衬底上形成有第四氧化层，所述第四氧化层填充所述第三沟槽，所述第四氧化层上形成有第三硬掩模层；
在所述第三硬掩模层上覆盖光阻，暴露出所述第三沟槽对应的区域；
进行刻蚀，刻蚀至所述第三沟槽下方的预定区域，形成第四沟槽，去除光阻；
在所述第四沟槽的周侧形成第二线性氧化层；
形成第五氧化层，所述第五氧化层封闭所述第四沟槽的开口且在第四沟槽内形成有孔隙；
进行平坦化处理，去除除所述第四沟槽外其他区域的第四氧化层、第三硬掩模层和第五氧化层。
本申请技术方案，至少包括如下优点：
通过在射频开关器件的衬底中设置STI结构、第一DTI结构和第二DTI结构，STI结构隔离器件的源漏区，第一DTI结构隔离器件的体区，第二DTI结构隔离器件的有源区，能够提高横向上的隔离效果，降低寄生电容，提高器件的防漏电性能。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一个示例性实施例提供的射频开关器件的剖面图；
图2是本申请一个示例性实施例提供的射频开关器件中STI结构环绕的区域的俯视示意图；
图3是本申请一个示例性实施例提供的DTI结构的形成方法的流程图；
图4至图9是本申请一个示例性实施例提供的DTI结构的形成示意图；
图10是本申请一个示例性实施例提供的DTI结构的形成方法的流程图；
图11至图15是本申请一个示例性实施例提供的DTI结构的形成示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图1，其示出了本申请一个示例性实施例提供的射频开关器件剖面图；参考图2，其示出了本申请一个示例性实施例提供的射频开关器件中STI结构环绕的区域的俯视示意图，如图1、图2所示，该器件包括：
衬底210，其中形成有浅槽隔离(shallow trench isolation，STI)结构211，第一深槽隔离(deep trench isolation，DTI)结构2121和第二DTI结构2122。其中：
第一DTI结构2121和第二DTI结构2122的深度深于STI结构211的深度；可选的，第二DTI结构2122的深度深于和第一DTI结构2121的深度，第一DTI结构2121和第二DTI结构2122中形成有孔隙，该孔隙可以进一步降低介电常数，同时，采用第一DTI结构2121和第二DTI结构2122的双隔离结构能够隔离地较为彻底，提高横向上的隔离效果。
从俯视角度观察，STI结构211，第一DTI结构2121和第二DTI结构2122为环形(图2中仅示出了STI结构211环绕的区域的俯视图)，STI结构211在第一DTI结构2121环绕的区域内，第一DTI结构2121在第二DTI结构2122环绕的区域内，STI结构211，第一DTI结构2121和第二DTI结构2122之间没有交叠的区域。
STI结构211环绕的区域内形成有源区2032、漏区2031和栅极230，从剖视角度观察，栅极230和衬底210之间形成有栅介电层220，从俯视角度观察，如图2所示，栅极230为U型，漏区2031形成于栅极230两侧的衬底210中，源区2032形成于栅极230环绕的区域内。
从俯视角度观察，第一DTI结构2121环绕的区域的衬底210中形成有第一阱(well)区202，第一DTI结构2121和第二DTI结构2122之间的区域的衬底210中形成有第二阱区206，第二DTI结构2122环绕的区域的衬底210中形成有第三阱区201，第三阱区201将第一阱区202包覆在内且纵向深度深于第一阱区202，第二DTI结构2122的底部的衬底210中形成有第一重掺杂区205，第一DTI结构2121和STI结构211之间的区域的衬底210中形成有第二重掺杂区204(其可以作为器件的体(body)区)，第二重掺杂区204位于第一阱区202内，第一DTI结构2121和第二DTI结构2122之间的区域的衬底210中形成有第三重掺杂区2033，第三重掺杂区2033位于第二阱区206内。
其中，源区2032、漏区2031、第三重掺杂区2033、第二阱区206以及第三阱区201中掺杂有第一种导电类型的杂质；第一重掺杂区205、第二重掺杂区204、第一阱区202以及衬底210掺杂有第二种导电类型的杂质。当第一种导电类型的杂质为N(negative)型杂质时，第二种导电类型的杂质为P(positive)型杂质；当第一种导电类型的杂质为P型杂质时，第二种导电类型的杂质为N型杂质；源区2032、漏区2031、第一重掺杂区205、第二重掺杂区204以及第三重掺杂区2033中掺入的杂质浓度大于其他掺杂区中掺入的杂质浓度。
综上所述，本申请实施例中，通过在射频开关器件的衬底中设置STI结构、第一DTI结构和第二DTI结构，STI结构隔离器件的源漏区，第一DTI结构隔离器件的体区，第二DTI结构隔离器件的有源区，能够提高横向上的隔离效果，降低寄生电容，提高器件的防漏电性能。
参考图3，其示出了本申请一个示例性实施例提供的DTI结构的形成方法的流程图，该方法应用于射频开关器件的制作工艺中，该方法可用于形成图1实施例中第二DTI结构，如图3所示，该方法包括：
步骤S31，提供一衬底，衬底上形成有第一氧化层，第一氧化层上形成有第一硬掩模层，衬底、第一氧化层和第一掩模层中形成有第一沟槽，从俯视角度观察，第一沟槽为环形，第一硬掩模层上形成有第二氧化层，第二氧化层填充第一沟槽。
步骤S32，在第二氧化层上形成第二硬掩模层。
参考图4，其示出了在第二氧化层上形成第二硬掩模层后的剖面示意图。示例性的，如图4所示，衬底310上形成有第一氧化层(其可以包括二氧化硅(SiO2)层)321，第一氧化层321上形成有第一硬掩模(hard mask，HM)层(其可以包括氮化硅(Si3N4)层)351，衬底310、第一氧化层321和第一掩模层351中形成有第一沟槽301，从俯视角度观察，第一沟槽301为环形，第一硬掩模层351上形成有第二氧化层(其可以包括二氧化硅层)322，第二氧化层322填充第一沟槽301，可通过化学气相沉积(chemical vapor deposition，CVD)工艺沉积氮化硅层形成第二硬掩模层352。
步骤S33，在第二硬掩模层上覆盖光阻，暴露出第一沟槽对应的区域。
参考图5，其示出了在第二硬掩模层上覆盖光阻后的剖面示意图。示例性的，如图5所示，可在第二硬掩模层352上涂布光阻501后，通过曝光和显影去除第一沟槽上方的区域使其暴露。
步骤S34，进行刻蚀，刻蚀至第一沟槽下方的预定区域，形成第二沟槽，去除第二硬掩模层和光阻。
步骤S35，在第二沟槽的周侧形成第一线性氧化层。
参考图6，其示出了形成第一线性氧化层后的剖面示意图。示例性的，如图6所示，刻蚀至第一沟槽301下方的预定区域，形成第二沟槽302，进而去除第二硬掩模层352和光阻501，在第二沟槽302的周侧形成第一线性氧化(linear oxidation)层323。
步骤S36，在第二沟槽底部的衬底中形成重掺杂区。
参考图7，其示出了在第二沟槽底部的衬底中形成重掺杂区后的剖面示意图。示例性的，如图7所示，第二沟槽302底部的衬底310中形成有重掺杂区305，其与图1实施例中的第一重掺杂区205相对应。
步骤S37，形成第三氧化层，第三氧化层封闭第二沟槽的开口且在第二沟槽内形成有孔隙。
参考图8，其示出了形成第三氧化层后的剖面示意图。示例性的，如图8所示，可通过CVD工艺沉积二氧化硅层形成第三氧化层324，第三氧化层324封闭第二沟槽302的开口且在第二沟槽302内形成有孔隙。
步骤S38，进行平坦化处理，去除除第二沟槽外其他区域的第一氧化层、第一硬掩模层、第二氧化层和第三氧化层。
参考图9，其示出了进行平坦化处理后的剖面示意图。示例性的，如图9所示，可通过化学机械研磨(chemical mechanic polishing，CMP)工艺进行平坦化处理去除除第二沟槽302外其他区域的第一氧化层321、第一硬掩模层351、第二氧化层322和第三氧化层324，从而形成DTI结构。
参考图10，其示出了本申请一个示例性实施例提供的DTI结构的形成方法的流程图，该方法应用于射频开关器件的制作工艺中，该方法可用于形成图1实施例中第一DTI结构，如图10所示，该方法包括：
步骤101，提供一衬底，衬底中形成有第三沟槽，从俯视角度观察，第三沟槽为环形，衬底上形成有第四氧化层，第四氧化层填充第三沟槽，第四氧化层上形成有第三硬掩模层。
参考图11，其示出了在第三硬掩模层上覆盖光阻前的剖面示意图。示例性的，如图11所示，衬底410中形成有第三沟槽401，从俯视角度观察，第三沟槽401为环形，衬底410上形成有第四氧化层(其可以包括二氧化硅层)421，第四氧化层421填充第三沟槽401，第四氧化层421上形成有第三硬掩模层(其可以包括氮化硅层)450。
步骤102，在第三硬掩模层上覆盖光阻，暴露出第三沟槽对应的区域。
参考图12，其示出了在第三硬掩模层上覆盖光阻的剖面示意图。示例性的，如图12所示，可在第三硬掩模层450上涂布光阻502后，通过曝光和显影去除第三沟槽上方的区域使其暴露。
步骤103，进行刻蚀，刻蚀至第三沟槽下方的预定区域，形成第四沟槽，去除光阻。
步骤104，在第四沟槽的周侧形成第二线性氧化层。
参考图13，其示出了形成第二线性氧化层后的剖面示意图。示例性的，如图13所示，刻蚀至第三沟槽401下方的预定区域，形成第四沟槽402，进而去除光阻502，在第四沟槽402的周侧形成第二线性氧化层422。
步骤105，形成第五氧化层，第五氧化层封闭第四沟槽的开口且在第四沟槽内形成有孔隙。
参考图14，其示出了形成第五氧化层后的剖面示意图。示例性的，如图14所示，可通过CVD工艺沉积二氧化硅层形成第五氧化层423，第五氧化层423封闭第四沟槽402的开口且在第四沟槽402内形成有孔隙。
步骤106，进行平坦化处理，去除除第四沟槽外其他区域的第四氧化层、第三硬掩模层和第五氧化层。
参考图15，其示出了进行平坦化处理后的剖面示意图。示例性的，如图15所示，可通过CMP工艺进行平坦化处理去除除第四沟槽402外其他区域的第四氧化层421、第三硬掩模层450和第五氧化层423，从而形成DTI结构。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (7)
1.一种射频开关器件，其特征在于，包括：
衬底，所述衬底中形成有STI结构，第一DTI结构和第二DTI结构；
从俯视角度观察，所述STI结构，第一DTI结构和第二DTI结构为环形，所述STI结构在所述第一DTI结构环绕的区域内，所述第一DTI结构在所述第二DTI结构环绕的区域内，所述STI结构，第一DTI结构和第二DTI结构之间没有交叠的区域，所述STI结构环绕的区域内形成有源区、漏区和栅极，从剖视角度观察，所述栅极和所述衬底之间形成有栅介电层。
2.根据权利要求1所述的器件，其特征在于，所述第一DTI结构和所述第二DTI结构中形成有孔隙。
3.根据权利要求2所述的器件，其特征在于，从俯视角度观察，所述栅极为U型，所述漏区形成于所述栅极两侧的衬底中，所述源区形成于所述栅极环绕的区域内。
4.根据权利要求3所述的器件，其特征在于，从俯视角度观察，所述第一DTI结构环绕的区域的衬底中形成有第一阱区；
所述第一DTI结构和所述第二DTI结构之间的区域的衬底中形成有第二阱区；
所述第二DTI结构环绕的区域的衬底中形成有第三阱区，所述第三阱区将所述第一阱区包覆在内且深于所述第一阱区。
5.根据权利要求2至4任一所述的器件，其特征在于，所述第二DTI结构的底部的衬底中形成有重掺杂区。
6.一种DTI结构的形成方法，其特征在于，所述方法应用于射频开关器件的制作工艺中，所述方法用于形成权利要求1中的第二DTI结构，所述方法包括：
提供一衬底，所述衬底上形成有第一氧化层，所述第一氧化层上形成有第一硬掩模层，所述衬底、所述第一氧化层和所述第一掩模层中形成有第一沟槽，从俯视角度观察，所述第一沟槽为环形，所述第一硬掩模层上形成有第二氧化层，所述第二氧化层填充所述第一沟槽；
在所述第二氧化层上形成第二硬掩模层；
在所述第二硬掩模层上覆盖光阻，暴露出所述第一沟槽对应的区域；
进行刻蚀，刻蚀至所述第一沟槽下方的预定区域，形成第二沟槽，去除所述第二硬掩模层和光阻；
在所述第二沟槽的侧壁形成第一线性氧化层；
在所述第二沟槽底部的衬底中形成重掺杂区；
形成第三氧化层，所述第三氧化层封闭所述第二沟槽的开口且在第二沟槽内形成有孔隙；
进行平坦化处理，去除除所述第二沟槽外其他区域的第一氧化层、第一硬掩模层、第二氧化层和第三氧化层。
7.一种DTI结构的形成方法，其特征在于，所述方法应用于射频开关器件的制作工艺中，所述方法用于形成权利要求1中的第一DTI结构，所述方法包括：
提供一衬底，所述衬底中形成有第三沟槽，从俯视角度观察，所述第三沟槽为环形，所述衬底上形成有第四氧化层，所述第四氧化层填充所述第三沟槽，所述第四氧化层上形成有第三硬掩模层；
在所述第三硬掩模层上覆盖光阻，暴露出所述第三沟槽对应的区域；
进行刻蚀，刻蚀至所述第三沟槽下方的预定区域，形成第四沟槽，去除光阻；
在所述第四沟槽的周侧形成第二线性氧化层；
形成第五氧化层，所述第五氧化层封闭所述第四沟槽的开口且在第四沟槽内形成有孔隙；
进行平坦化处理，去除除所述第四沟槽外其他区域的第四氧化层、第三硬掩模层和第五氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410074198.1A CN117995844A (zh) | 2024-01-17 | 2024-01-17 | 射频开关器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410074198.1A CN117995844A (zh) | 2024-01-17 | 2024-01-17 | 射频开关器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117995844A true CN117995844A (zh) | 2024-05-07 |
Family
ID=90888184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410074198.1A Pending CN117995844A (zh) | 2024-01-17 | 2024-01-17 | 射频开关器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117995844A (zh) |
-
2024
- 2024-01-17 CN CN202410074198.1A patent/CN117995844A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9000514B2 (en) | Fabrication of trench DMOS device having thick bottom shielding oxide | |
| US8399921B2 (en) | Metal oxide semiconductor (MOS) structure and manufacturing method thereof | |
| CN111697081B (zh) | Ldmos器件及其制造方法 | |
| CN111540785A (zh) | Ldmos器件及其制造方法 | |
| CN111653621A (zh) | Ldmos器件及其制造方法 | |
| US11855201B2 (en) | Semiconductor structure | |
| CN111354677B (zh) | 深沟槽隔离结构的制备方法及半导体器件 | |
| CN112909095B (zh) | Ldmos器件及工艺方法 | |
| CN114566540A (zh) | Ldmos器件及其制造方法 | |
| CN113594042B (zh) | Mosfet的制作方法 | |
| CN117995844A (zh) | 射频开关器件及其制作方法 | |
| CN114373800A (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN113506822A (zh) | Sgt结构及其制造方法 | |
| CN113745158A (zh) | 具有引出结构的沟槽侧壁栅极及其制造方法 | |
| CN113506819B (zh) | Ldmos器件及其制作方法 | |
| CN111863750A (zh) | 半导体器件的制备方法 | |
| CN117542880B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN114093950B (zh) | 一种阶梯型sti辅助式场板的ldmos器件及其制造方法 | |
| US20240178054A1 (en) | High voltage semiconductor device having a deep trench insulation and manufacturing process | |
| CN114023811B (zh) | 屏蔽栅沟槽型mosfet器件及其制作方法 | |
| CN114023812B (zh) | 屏蔽栅沟槽型mosfet器件及其制作方法 | |
| US20230100307A1 (en) | Method for manufacturing trench-gate mosfet | |
| CN116525660B (zh) | 纵向栅氧结构的ldmosfet器件及制造方法 | |
| CN113903668B (zh) | 沟槽型mos器件的制作方法 | |
| CN117612940A (zh) | Ldmos器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination |