CN117542880B - 横向双扩散场效应晶体管、制作方法、芯片及电路 - Google Patents
横向双扩散场效应晶体管、制作方法、芯片及电路 Download PDFInfo
- Publication number
- CN117542880B CN117542880B CN202410029501.6A CN202410029501A CN117542880B CN 117542880 B CN117542880 B CN 117542880B CN 202410029501 A CN202410029501 A CN 202410029501A CN 117542880 B CN117542880 B CN 117542880B
- Authority
- CN
- China
- Prior art keywords
- region
- field plate
- bowl
- forming
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000009792 diffusion process Methods 0.000 title abstract description 27
- 230000003647 oxidation Effects 0.000 claims abstract description 55
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 51
- 230000008569 process Effects 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 30
- 210000000746 body region Anatomy 0.000 claims description 58
- 238000002955 isolation Methods 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 40
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000005137 deposition process Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 11
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 230000008439 repair process Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底、阱区、体区、漂移区、源极、漏极、栅极和场板，场板形成于漂移区内，场板形成区域为通过刻蚀工艺形成的碗状凹槽，场板包括内壁氧化层和氧化填充层，内壁氧化层形成于碗状凹槽贴近漂移区的槽壁和槽底，内壁氧化层为平滑的层状结构，在碗状凹槽内形成碗状填充区域，氧化填充层填充于碗状填充区域内，内壁氧化层的致密性大于氧化填充层的致密性。通过本发明提供的晶体管，能够减少场板的尖角结构，不易产生电场集中，提高击穿电压，改善可靠性，减小器件面积。
Description
技术领域
本发明涉及半导体技术领域，具体地，涉及一种横向双扩散场效应晶体管制作方法、一种横向双扩散场效应晶体管、一种芯片和一种电路。
背景技术
横向双扩散场效应晶体管（Lateral Double-Diffused MOSFET，LDMOS）作为一种横向功率器件，其电极均位于器件表面，易于通过内部连接实现与低压信号电路以及其它器件的单片集成，同时又具有耐压高、增益大、线性度好、效率高、宽带匹配性能好等优点，如今已被广泛应用于功率集成电路中，尤其是低功耗和高频电路。
现有技术中，横向双扩散场效应晶体管在制作场板时，通常采用LOCOS（LocalOxidation of Silicon，硅的局部氧化）工艺，在衬底表面沉积一层氮化硅，在氮化硅上刻蚀出场板氧化窗口，再对场板氧化窗口暴露出的硅衬底进行氧化，从而形成鸟嘴状的场板。场板两侧场氧很薄，电荷也容易在此处聚集形成尖端高电场，器件长时间工作容易在此处击穿漏电而失效，严重影响器件的可靠性，随着耐压要求的提高，需要更厚、更长的LOCOS结构，LOCOS工艺属于长时间高温氧化工艺，更厚的LOCOS结构还需要再增加高温氧化时间，过长的氧化时间对于设备和工艺稳定性带来极大挑战，更长的LOCOS结构也会造成器件面积大幅增加。
发明内容
针对现有技术中场板容易击穿，可靠性差，器件面积大的技术问题，本发明提供了一种横向双扩散场效应晶体管、一种横向双扩散场效应晶体管制作方法、一种芯片和一种电路，采用该横向双扩散场效应晶体管能够保证器件电学性能的同时，提高击穿电压，改善可靠性，减小器件面积。
为实现上述目的，本发明第一方面提供一种横向双扩散场效应晶体管，包括：衬底、阱区、体区、漂移区、源极、漏极和栅极，所述横向双扩散场效应晶体管还包括：场板，形成于所述漂移区内，场板形成区域为通过刻蚀工艺形成的碗状凹槽；所述场板包括内壁氧化层和氧化填充层，所述内壁氧化层为平滑的层状结构，形成于所述碗状凹槽贴近漂移区的槽壁和槽底，所述内壁氧化层在所述碗状凹槽内形成碗状填充区域；所述氧化填充层填充于所述碗状填充区域内，所述内壁氧化层的致密性大于所述氧化填充层的致密性。
进一步地，所述横向双扩散场效应晶体管还包括：源极轻掺杂区，形成于所述体区内，且包覆于所述源极外，所述源极轻掺杂区具有与所述源极相同的导电类型，所述源极轻掺杂区的掺杂浓度小于所述源极的掺杂浓度。
进一步地，所述横向双扩散场效应晶体管还包括：浅槽隔离，形成于所述漂移区和所述阱区之间，以及所述阱区外围。
进一步地，所述场板的深度介于1000~10000埃，所述场板的横向长度介于0.1~6微米。
进一步地，所述横向双扩散场效应晶体管还包括：保护环，形成于相邻两个浅槽隔离之间。
进一步地，所述横向双扩散场效应晶体管还包括：隔离区，形成于所述漂移区和所述体区底部，所述隔离区具有与所述体区相同的导电类型，且所述隔离区的掺杂浓度小于所述体区的掺杂浓度。
本发明第二方面提供一种横向双扩散场效应晶体管制作方法，所述横向双扩散场效应晶体管制作方法包括：提供一衬底，并在衬底内形成阱区；在所述阱区内通过刻蚀工艺形成场板形成区域；其中，所述场板形成区域为碗状凹槽结构；在场板形成区域内形成场板；其中，所述场板包括内壁氧化层和氧化填充层，所述内壁氧化层为平滑的层状结构，形成于碗状凹槽贴近划定漂移区的槽壁和槽底，所述内壁氧化层在所述碗状凹槽内形成碗状填充区域；所述氧化填充层填充于所述碗状填充区域内，所述内壁氧化层的致密性大于所述氧化填充层的致密性；形成体区、漂移区、源极、漏极和栅极。
进一步地，所述在所述阱区内通过刻蚀工艺形成场板形成区域，包括：通过干法刻蚀在所述阱区内形成刻蚀沟槽；通过湿法刻蚀对所述刻蚀沟槽的槽壁和槽底进行修饰，以形成碗状凹槽结构的场板形成区域。
进一步地，所述在场板形成区域内形成场板，包括：通过热氧化方法在碗状凹槽贴近漂移区的槽壁和槽底形成所述内壁氧化层，所述内壁氧化层在所述场板形成区域内形成碗状填充区域；通过沉积工艺在所述碗状填充区域内填充形成所述氧化填充层。
进一步地，形成体区、漂移区，包括：在划定漂移区和划定体区的底部形成隔离区；在所述隔离区上方形成体区和漂移区；其中，所述隔离区具有与体区相同的导电类型，且所述隔离区的掺杂浓度小于体区的掺杂浓度。
进一步地，形成源极，包括：在所述体区内形成源极轻掺杂区；在所述源极轻掺杂区内形成源极；其中，所述源极轻掺杂区具有与源极相同的导电类型，所述源极轻掺杂区的掺杂浓度小于源极的掺杂浓度。
进一步地，所述方法还包括：在所述漂移区和所述阱区之间以及所述阱区的外围形成浅槽隔离。
进一步地，所述场板的深度介于1000~10000埃，所述场板的横向长度介于0.1~6微米。
本发明第三方面提供一种芯片，该芯片包括上文所述的横向双扩散场效应晶体管。
本发明第四方面提供一种电路，该电路包括上文所述的横向双扩散场效应晶体管。
通过本发明提供的技术方案，本发明至少具有如下技术效果：
本发明的横向双扩散场效应晶体管包括衬底、阱区、体区、漂移区、源极、漏极、栅极和场板，场板形成于漂移区内，场板形成区域为通过刻蚀工艺形成的碗状凹槽，场板包括内壁氧化层和氧化填充层，内壁氧化层形成于碗状凹槽贴近漂移区的槽壁和槽底，内壁氧化层为平滑的层状结构，在碗状凹槽内形成碗状填充区域，氧化填充层填充于碗状填充区域内，内壁氧化层的致密性大于氧化填充层的致密性。通过本发明提供的横向双扩散场效应晶体管，能够减少场板的尖角结构，不易产生电场集中，提高击穿电压，改善可靠性，减小器件面积。
本发明的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的衬底、阱区的结构示意图；
图2为本发明实施例提供的横向双扩散场效应晶体管制作方法中在形成的场板初始形成区域的结构示意图；
图3为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的场板形成区域和内壁氧化层的结构示意图；
图4为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的氧化填充层和浅槽隔离的结构示意图；
图5为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的场板、浅槽隔离、隔离区和漂移区的结构示意图；
图6为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的体区和栅极的结构示意图；
图7为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的源极轻掺杂区、源极、漏极、保护环和侧墙的结构示意图；
图8为本发明实施例提供的横向双扩散场效应晶体管制作方法的流程图。
附图标记说明
1-衬底；2-阱区；3-牺牲氧化层；4-氮化硅层；5-场板初始形成区域；6-场板形成区域；7-内壁氧化层；8-氧化填充层；9-场板；10-浅槽隔离；11-隔离区；12-漂移区；13-体区；14-栅极；15-源极轻掺杂区；16-源极；17-漏极；18-保护环；19-侧墙；20-衬底接口。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明中，在未作相反说明的情况下，使用的方位词如“上、下、顶、底”通常是针对附图所示的方向而言的或者是针对竖直、垂直或重力方向上而言的各部件相互位置关系描述用词。
下面将参考附图并结合实施例来详细说明本发明。
请参考图7，本发明实施例第一方面提供一种横向双扩散场效应晶体管，该横向双扩散场效应晶体管包括：衬底1、阱区2、体区13、漂移区12、源极16、漏极17和栅极14，所述横向双扩散场效应晶体管还包括：场板9，形成于所述漂移区12内，场板形成区域6为通过刻蚀工艺形成的碗状凹槽；所述场板9包括内壁氧化层7和氧化填充层8，所述内壁氧化层7为平滑的层状结构，形成于所述碗状凹槽贴近所述漂移区12的槽壁和槽底，所述内壁氧化层7在所述碗状凹槽内形成碗状填充区域，所述氧化填充层8填充于所述碗状填充区域内，所述内壁氧化层7的致密性大于所述氧化填充层8的致密性。
具体地，本发明实施方式中，横向双扩散场效应晶体管包括：包括衬底1、阱区2、体区13、漂移区12、源极16、漏极17、栅极14和场板9。阱区2形成于衬底1内，体区13和漂移区12形成于阱区2内，源极16形成于体区13内，漏极17形成于漂移区12内，栅极14形成于体区13上。
场板9形成于漂移区12内，场板形成区域6通过刻蚀工艺形成，为碗状凹槽。碗状凹槽的边缘平滑，没有尖角，因此也没有尖角处的电场聚集，能够避免场板击穿，改善可靠性。场板9包括内壁氧化层7和氧化填充层8，内壁氧化层7形成于碗状凹槽贴近漂移区12的槽壁和槽底，内壁氧化层7为平滑的层状结构，在碗状凹槽内形成碗状填充区域。氧化填充层8填充在碗状填充区域内，内壁氧化层7的致密性大于氧化填充层8的致密性。内壁氧化层7能够修复场板形成区域6刻蚀时的损伤和缺陷，修复微小的尖角，提升可靠性，同时还能作为氧化填充层8的缓冲层，减少填充时的等离子损伤。
根据本发明提供的横向双扩散场效应晶体管，能够减少场板的尖角结构，不易产生电场集中，提高击穿电压，改善可靠性，减小器件面积。
进一步地，所述横向双扩散场效应晶体管还包括：源极轻掺杂区15，形成于所述体区13内，且包覆于所述源极16外，所述源极轻掺杂区15具有与所述源极16相同的导电类型，所述源极轻掺杂区15的掺杂浓度小于所述源极16的掺杂浓度。
具体地，本发明实施方式中，在体区13内形成有源极轻掺杂区15，源极16形成于源极轻掺杂区15内。源极轻掺杂区15具有与源极16相同的导电类型，源极轻掺杂区15的掺杂浓度小于源极16的掺杂浓度。源极16为重掺杂，会与源极金属电极形成欧姆接触，容易产生热载流子，可靠性差。源极轻掺杂区15能够与源极16形成一定的浓度梯度，使得漏极17与源极16之间的电场分布更加均匀。由于源极轻掺杂区15的掺杂浓度较低，电子浓度也相对较低，从而降低了电场强度。这种电场分布的改变有助于减小横向电场。均匀电场有助于降低电场强度，从而减小热载流子效应。
进一步地，所述横向双扩散场效应晶体管还包括：浅槽隔离10，形成于所述漂移区12和所述阱区2之间，以及所述阱区2的外围。该浅槽隔离10用于进行隔离。
进一步地，所述场板9的深度介于1000~10000埃，所述场板9的横向长度介于0.1~6微米。
具体地，本发明实施方式中，场板9的深度大于相同工作电压下的常规场板的深度，场板9的横向长度小于相同工作电压下的常规场板的横向长度。通过增加场板9的深度能够保证击穿电压，减小晶体管横向尺寸，减小器件面积，降低导通电阻。本实施例中，场板9的深度介于1000~10000埃，横向长度介于0.1~6微米。
进一步地，所述横向双扩散场效应晶体管还包括：保护环18，形成于相邻两个浅槽隔离10之间。保护环18能够外接电压，对横向双扩散场效应晶体管进行电压保护。
进一步地，所述横向双扩散场效应晶体管还包括：隔离区11，形成于所述漂移区12和所述体区13底部，所述隔离区11具有与所述体区13相同的导电类型，且所述隔离区11的掺杂浓度小于所述体区13的掺杂浓度。
具体地，本发明实施方式中，在漂移区12和体区13底部形成有隔离区11，隔离区11的导电类型与体区13的导电类型相同，且隔离区11的掺杂浓度小于体区13的掺杂浓度。隔离区11能够隔离漂移区12和衬底1，以及体区13与衬底1，形成浓度梯度，提高结深，提高击穿电压。
请参考图1-8，本发明第二方面提供一种横向双扩散场效应晶体管制作方法，所述横向双扩散场效应晶体管制作方法包括以下步骤：S101：提供一衬底1，并在衬底1内形成阱区2；S102：在所述阱区2内通过刻蚀工艺形成场板形成区域6；其中，所述场板形成区域6为碗状凹槽结构；S103：在场板形成区域6内形成场板9；其中，所述场板9包括内壁氧化层7和氧化填充层8，所述内壁氧化层7为平滑的层状结构，形成于所述碗状凹槽贴近划定漂移区12的槽壁和槽底，所述内壁氧化层7在所述碗状凹槽内形成碗状填充区域；所述氧化填充层8填充于所述碗状填充区域内，所述内壁氧化层7的致密性大于所述氧化填充层8的致密性；S104：形成体区13、漂移区12、源极16、漏极17和栅极14。
首先执行步骤S101：提供一衬底1，并在衬底1内形成阱区2。
具体的，本发明实施方式中，提供的横向双扩散场效应晶体管即可以为N型横向双扩散场效应晶体管，也可以为P型横向双扩散场效应晶体管。本实施例中仅以N型横向双扩散场效应晶体管为例进行说明。
先提供衬底1，衬底1为硅衬底、硅锗衬底、绝缘体上硅衬底、绝缘体上锗衬底其中的一种。在本实施例中，衬底1为P型重掺杂硅衬底。本领域的技术人员可以根据划定半导体器件性能选择衬底1的类型，因此衬底的类型不应过分限制本发明的保护范围。
在衬底1上生长牺牲氧化层3，然后采用光刻工艺在P型衬底1上曝光出需要掺杂的高压N型阱区，将高能量、高剂量的N型离子注入该区域，然后经过高温退火工艺使离子浓度扩散均匀，同时激活掺杂的N型离子，形成如图1所示阱区2。
接着执行步骤S102：在所述阱区2内通过刻蚀工艺形成场板形成区域6；其中，所述场板形成区域6为碗状凹槽结构；
进一步地，所述在所述阱区2内通过刻蚀工艺形成场板形成区域6，包括：通过干法刻蚀在所述阱区2内形成刻蚀沟槽；通过湿法刻蚀对所述刻蚀沟槽的槽壁和槽底进行修饰，以形成碗状凹槽结构的场板形成区域6。
具体地，本发明实施方式中，去除掉牺牲氧化层3，在衬底1上依次生长垫底氧化层和氮化硅层4，通过干法刻蚀工艺形成如图2所示的场板初始形成区域5。接着采用湿法刻蚀液，刻蚀场板初始形成区域5的槽壁和槽底，修饰出圆滑的形貌，形成如图3所示的场板形成区域6。
接着执行步骤S103：在场板形成区域6内形成场板9；其中，所述场板9包括内壁氧化层7和氧化填充层8，所述内壁氧化层7为平滑的层状结构，形成于所述碗状凹槽贴近划定漂移区12的槽壁和槽底，所述内壁氧化层7在所述碗状凹槽内形成碗状填充区域；所述氧化填充层8填充于所述碗状填充区域内，所述内壁氧化层7的致密性大于所述氧化填充层8的致密性。
进一步地，所述在场板形成区域6内形成场板9，包括：通过热氧化方法在碗状凹槽贴近漂移区12的槽壁和槽底形成所述内壁氧化层7，所述内壁氧化层7在所述场板形成区域6内形成碗状填充区域；通过沉积工艺在所述碗状填充区域内填充形成所述氧化填充层8。
进一步地，所述方法还包括：在所述漂移区12和所述阱区2之间以及所述阱区2的外围形成浅槽隔离10。
进一步地，所述场板9的深度介于1000~10000埃，所述场板9的横向长度介于0.1~6微米。
具体地，本发明实施方式中，形成场板形成区域6之后，对场板形成区域6的槽壁和槽底进行热氧化，形成内壁氧化层7。内壁氧化层7为平滑的层状结构，能够修复场板形成区域6刻蚀时的损伤和缺陷，修复微小的尖角，提升可靠性，同时还能作为氧化填充层8的缓冲层，减少填充时的等离子损伤。
接着，通过光刻、刻蚀工艺形成浅槽隔离10的沟槽，浅槽隔离10的沟槽形成于待形成的漂移区12和阱区2之间，以及阱区2与衬底1之间。然后在浅槽隔离10的沟槽和内壁氧化层7形成的碗状填充区域内填充二氧化硅，并高温退化使二氧化硅致密化，再通过化学机械抛光进行磨平。接着通过回刻蚀工艺调整浅隔离槽10的顶部到衬底1表面的高度，再依次将氮化硅层4和垫底氧化层去除掉，最终形成如图4所示的浅隔离槽10和场板9。进一步地，在填充二氧化硅之前再对场板形成区域6的槽壁和槽底热氧化，在初次形成的氧化层上再热氧化一层氧化层，加深内壁氧化层7的厚度，以修复在刻蚀浅槽隔离10的时候，对初次形成的内壁氧化层7的损伤和缺陷。
场板9的深度大于相同工作电压下的常规场板的深度，场板9的横向长度小于相同工作电压下的常规场板的横向长度。本实施例中，场板9的深度介于1000~10000埃，横向长度介于0.1~6微米。通过增加场板9的深度能够保证击穿电压，减小晶体管横向尺寸，减小器件面积，降低导通电阻。
最后执行步骤S104：形成体区13、漂移区12、源极16、漏极17和栅极14。
进一步地，形成体区13和漂移区12，包括：在划定漂移区12和划定体区13底部形成隔离区11；在所述隔离区11上方形成体区13和漂移区12其中，所述隔离区11具有与体区13相同的导电类型，且所述隔离区11的掺杂浓度小于体区13的掺杂浓度。
进一步地，形成源极16，包括：在所述体区13内形成源极轻掺杂区15；在所述源极轻掺杂区15内形成源极16；其中，所述源极轻掺杂区15具有与源极16相同的导电类型，所述源极轻掺杂区15的掺杂浓度小于源极16的掺杂浓度。
具体地，本发明实施方式中，在形成浅槽隔离10之后，再生长一次牺牲氧化层，以减少后续离子注入工艺中的离子隧穿效应。然后在牺牲氧化层上形成光刻胶层，对光刻胶层进行刻蚀，形成刻蚀窗口，通过刻蚀窗口对阱区2进行P型轻掺杂离子注入，形成如图5所示的隔离区11。然后再形成光刻胶层，对光刻胶层进行刻蚀，形成刻蚀窗口，通过刻蚀窗口对阱区2进行N型高能离子注入，形成如图5所示的漂移区12。接着，再形成光刻胶层，对光刻胶层进行刻蚀，形成刻蚀窗口，通过刻蚀窗口对阱区2进行P型高能离子注入，形成如图6所示的体区13。高温退火，湿法刻蚀去除初始衬底1表面的牺牲氧化层。隔离区11位于漂移区12和体区13底部，隔离区11的掺杂浓度小于体区13的掺杂浓度，隔离区11能够隔离漂移区12和衬底1，以及体区13与衬底1，形成浓度梯度，提高结深，提高击穿电压。
接着，在衬底1表面进行热氧化，形成厚度介于100-150埃的氧化层。然后采用刻蚀工艺将第一层生长的部分氧化层去除掉，保留栅极区域的氧化层。然后在第一次生长的氧化层上生长第二层的氧化层，厚度介于20-50埃，通过两次生长形成最终的栅氧结构。再采用化学气相沉积工艺淀积一层多晶硅，然后通过光刻、刻蚀工艺在栅氧上形成如图6所示的栅极14。
体区13决定了晶体管的阈值电压，栅极14和体区13的交叠区域决定了晶体管的沟道长度，如果某些应用场景对阈值电压和沟道长度的稳定性要求很高，体区13可以放在栅极14之后进行。但需要增加一道刻蚀，在沉积多晶硅之后，在多晶硅形成体区13的离子注入窗口，通过离子注入窗口进行P型离子注入，得到体区13。沟道长度由栅极14和体区13在后续热制程中形成扩散的交叠区域决定。
如图7所示，接着，离子注入轻掺杂的N型离子，在阱区2内形成源极轻掺杂区15。接着采用气相沉积工艺在晶体管表面形成一层氧化物和一层氮化硅，通过刻蚀去除多余的氧化物和氮化硅，仅保留栅极14两侧的氧化物和氮化硅形成侧墙19，作为隔离。
最后，进行N型重掺杂离子注入，在源极轻掺杂区15形成源极16、在漂移区12形成漏极17，在相邻两个浅槽隔离10之间形成保护环18。保护环18能够对横向双扩散场效应晶体管进行电压保护，降低器件受到其他器件的影响，降低噪声。进行P型重掺杂离子注入，在体区13形成衬底接口20。
本发明第三方面提供一种芯片，该芯片包括上文所述的横向双扩散场效应晶体管。
本发明第四方面提供一种电路，该电路包括上文所述的横向双扩散场效应晶体管。
以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。
Claims (13)
1.一种横向双扩散场效应晶体管，包括：衬底、阱区、体区、漂移区、源极、漏极和栅极，其特征在于，所述横向双扩散场效应晶体管还包括：
场板，形成于所述漂移区内，场板形成区域为依次通过干法刻蚀工艺和湿法刻蚀工艺形成的槽壁和槽底圆滑的碗状凹槽；所述场板包括内壁氧化层和氧化填充层，所述内壁氧化层通过刻蚀浅槽隔离前和刻蚀浅槽隔离后的两次热氧化工艺形成，所述内壁氧化层为平滑的层状结构，形成于所述碗状凹槽贴近漂移区的槽壁和槽底，所述内壁氧化层在所述碗状凹槽内形成碗状填充区域；所述氧化填充层填充于所述碗状填充区域内，所述内壁氧化层的致密性大于所述氧化填充层的致密性；其中，浅槽隔离形成于所述漂移区和所述阱区之间，以及所述阱区的外围。
2.根据权利要求1所述的横向双扩散场效应晶体管，其特征在于，所述横向双扩散场效应晶体管还包括：
源极轻掺杂区，形成于所述体区内，且包覆于所述源极外，所述源极轻掺杂区具有与所述源极相同的导电类型，所述源极轻掺杂区的掺杂浓度小于所述源极的掺杂浓度。
3.根据权利要求1所述的横向双扩散场效应晶体管，其特征在于，
所述场板的深度介于1000~10000埃，所述场板的横向长度介于0.1~6微米。
4.根据权利要求1所述的横向双扩散场效应晶体管，其特征在于，所述横向双扩散场效应晶体管还包括：
保护环，形成于相邻两个浅槽隔离之间。
5.根据权利要求1所述的横向双扩散场效应晶体管，其特征在于，所述横向双扩散场效应晶体管还包括：
隔离区，形成于所述漂移区和所述体区底部，所述隔离区具有与所述体区相同的导电类型，且所述隔离区的掺杂浓度小于所述体区的掺杂浓度。
6.一种横向双扩散场效应晶体管制作方法，其特征在于，所述横向双扩散场效应晶体管制作方法包括：
提供一衬底，并在衬底内形成阱区；
在所述阱区内通过刻蚀工艺形成场板形成区域；其中，所述场板形成区域为依次通过干法刻蚀工艺和湿法刻蚀工艺形成的槽壁和槽底圆滑的碗状凹槽结构；
形成浅槽隔离，以及在场板形成区域内形成场板；其中，所述场板包括内壁氧化层和氧化填充层，所述内壁氧化层通过刻蚀浅槽隔离前和刻蚀浅槽隔离后的两次热氧化工艺形成，所述内壁氧化层为平滑的层状结构，形成于碗状凹槽贴近划定漂移区的槽壁和槽底，所述内壁氧化层在所述碗状凹槽内形成碗状填充区域；所述氧化填充层填充于所述碗状填充区域内，所述内壁氧化层的致密性大于所述氧化填充层的致密性；浅槽隔离形成于所述划定漂移区和所述阱区之间，以及所述阱区的外围；
形成体区、漂移区、源极、漏极和栅极。
7.根据权利要求6所述的横向双扩散场效应晶体管制作方法，其特征在于，所述在所述阱区内通过刻蚀工艺形成场板形成区域，包括：
通过干法刻蚀在所述阱区内形成刻蚀沟槽；
通过湿法刻蚀对所述刻蚀沟槽的槽壁和槽底进行修饰，以形成碗状凹槽结构的场板形成区域。
8.根据权利要求6所述的横向双扩散场效应晶体管制作方法，其特征在于，所述在场板形成区域内形成场板，包括：
通过热氧化方法在碗状凹槽贴近漂移区的槽壁和槽底形成所述内壁氧化层，所述内壁氧化层在所述场板形成区域内形成碗状填充区域；
通过沉积工艺在所述碗状填充区域内填充形成所述氧化填充层。
9.根据权利要求6所述的横向双扩散场效应晶体管制作方法，其特征在于，形成体区、漂移区，包括：
在划定漂移区和划定体区的底部形成隔离区；
在所述隔离区上方形成体区和漂移区；其中，所述隔离区具有与体区相同的导电类型，且所述隔离区的掺杂浓度小于体区的掺杂浓度。
10.根据权利要求6所述的横向双扩散场效应晶体管制作方法，其特征在于，形成源极，包括：
在所述体区内形成源极轻掺杂区；
在所述源极轻掺杂区内形成源极；其中，所述源极轻掺杂区具有与源极相同的导电类型，所述源极轻掺杂区的掺杂浓度小于源极的掺杂浓度。
11.根据权利要求6所述的横向双扩散场效应晶体管制作方法，其特征在于，所述场板的深度介于1000~10000埃，所述场板的横向长度介于0.1~6微米。
12.一种芯片，其特征在于，该芯片包括权利要求1-5中任一项所述的横向双扩散场效应晶体管。
13.一种电路，其特征在于，该电路包括权利要求1-5中任一项所述的横向双扩散场效应晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410029501.6A CN117542880B (zh) | 2024-01-09 | 2024-01-09 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410029501.6A CN117542880B (zh) | 2024-01-09 | 2024-01-09 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117542880A CN117542880A (zh) | 2024-02-09 |
| CN117542880B true CN117542880B (zh) | 2024-04-12 |
Family
ID=89786563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410029501.6A Active CN117542880B (zh) | 2024-01-09 | 2024-01-09 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117542880B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117976724A (zh) * | 2024-04-02 | 2024-05-03 | 华南理工大学 | 一种ldmos器件及制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6350662B1 (en) * | 1999-07-19 | 2002-02-26 | Taiwan Semiconductor Manufacturing Company | Method to reduce defects in shallow trench isolations by post liner anneal |
| CN105448914A (zh) * | 2014-08-28 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110610994A (zh) * | 2019-07-17 | 2019-12-24 | 成都芯源系统有限公司 | 一种横向双扩散金属氧化物半导体场效应晶体管 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9337330B2 (en) * | 2013-12-19 | 2016-05-10 | Texas Instruments Incorporated | Scheme to align LDMOS drain extension to moat |
| US11121224B2 (en) * | 2019-02-08 | 2021-09-14 | Texas Instruments Incorporated | Transistor with field plate over tapered trench isolation |
| CN113257914A (zh) * | 2020-05-25 | 2021-08-13 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
-
2024
- 2024-01-09 CN CN202410029501.6A patent/CN117542880B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6350662B1 (en) * | 1999-07-19 | 2002-02-26 | Taiwan Semiconductor Manufacturing Company | Method to reduce defects in shallow trench isolations by post liner anneal |
| CN105448914A (zh) * | 2014-08-28 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110610994A (zh) * | 2019-07-17 | 2019-12-24 | 成都芯源系统有限公司 | 一种横向双扩散金属氧化物半导体场效应晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117542880A (zh) | 2024-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102386211B (zh) | Ldmos器件及其制造方法 | |
| CN117542880B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN114420760B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| US9685364B2 (en) | Silicon-on-insulator integrated circuit devices with body contact structures and methods for fabricating the same | |
| US6841440B2 (en) | Semiconductor device including impurity layer having continuous portions formed at different depths and method of manufacturing the same | |
| CN115064582B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| US11923453B2 (en) | LDMOS device and method for preparing same | |
| US10615079B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN114373800B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN115642182B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN101916783B (zh) | 一种凹陷沟道的横向和纵向扩散型场效应晶体管及其制造方法 | |
| CN115274857B (zh) | Ldmos器件、ldmos器件制造方法及芯片 | |
| US9230990B2 (en) | Silicon-on-insulator integrated circuit devices with body contact structures | |
| CN111969038A (zh) | 一种场效应管制备方法及场效应管 | |
| CN117542879B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN115863397B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN115274858B (zh) | Ldmos器件、ldmos器件制造方法及芯片 | |
| CN115881778B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN116525659B (zh) | 纵向栅ldmosfet器件及制造方法、功率芯片 | |
| CN116525660B (zh) | 纵向栅氧结构的ldmosfet器件及制造方法 | |
| KR100300189B1 (ko) | 수평형에스오아이바이폴라모드전계효과트랜지스터및그형성방법 | |
| CN113903668B (zh) | 沟槽型mos器件的制作方法 | |
| CN114093950B (zh) | 一种阶梯型sti辅助式场板的ldmos器件及其制造方法 | |
| CN116646251B (zh) | 超级结器件的制造方法、超级结器件、芯片和电路 | |
| CN115911100B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |