CN117542879B - 横向双扩散场效应晶体管、制作方法、芯片及电路 - Google Patents
横向双扩散场效应晶体管、制作方法、芯片及电路 Download PDFInfo
- Publication number
- CN117542879B CN117542879B CN202410029498.8A CN202410029498A CN117542879B CN 117542879 B CN117542879 B CN 117542879B CN 202410029498 A CN202410029498 A CN 202410029498A CN 117542879 B CN117542879 B CN 117542879B
- Authority
- CN
- China
- Prior art keywords
- region
- groove
- bowl
- well region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 62
- 238000009792 diffusion process Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000011049 filling Methods 0.000 claims abstract description 91
- 230000003647 oxidation Effects 0.000 claims abstract description 36
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 36
- 210000000746 body region Anatomy 0.000 claims description 63
- 239000000758 substrate Substances 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 45
- 238000002955 isolation Methods 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 23
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 14
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000005684 electric field Effects 0.000 description 14
- 238000005468 ion implantation Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体领域。晶体管包括：衬底、体区、漂移区、源极、漏极、栅极和场板，场板形成于衬底内，场板形成区域包括碗状凹槽和倒梯形凹槽，场板包括内壁氧化层和氧化填充层，内壁氧化层形成于碗状凹槽贴近漂移区的槽壁和槽底，以及倒梯形凹槽贴近漂移区的槽壁和槽底，内壁氧化层为平滑的层状结构，在碗状凹槽内形成碗状填充区域和倒梯形填充区域，氧化填充层填充于碗状填充区域和倒梯形填充区域内，内壁氧化层的致密性大于氧化填充层的致密性。通过本发明提供的横向双扩散场效应晶体管，能够在提升击穿电压的同时降低晶体管的导通电阻，优化器件的性能，提高器件可靠性寿命。
Description
技术领域
本发明涉及半导体技术领域，具体地，涉及一种横向双扩散场效应晶体管制作方法、一种横向双扩散场效应晶体管、一种芯片和一种电路。
背景技术
横向双扩散场效应晶体管（Lateral Double-Diffused MOSFET，LDMOS）作为一种横向功率器件，其电极均位于器件表面，易于通过内部连接实现与低压信号电路以及其它器件的单片集成，同时又具有耐压高、增益大、线性度好、效率高、宽带匹配性能好等优点，如今已被广泛应用于功率集成电路中，尤其是低功耗和高频电路。
衡量LDMOS器件性能有三个重要指标：击穿电压、导通电阻和可靠性寿命。在实际应用中，通常希望LDMOS器件的导通电阻尽可能小，这样可以减少功耗，降低发热量，提高系统的效率。漂移区掺杂和场板决定了导通电阻的大小，同时也影响了器件的可靠性。漂移区掺杂往往优化空间有限，而场板可以通过新型设计以获得器件综合性能的明显提升。
现有技术中，横向双扩散场效应晶体管在制作场板时，通常在晶体管表面沉积介质层，然后再通过刻蚀在漂移区上形成具有一定图案的场板。这种场板结构会增加器件的导通电阻，使器件可靠性寿命降低，高击穿电压和低导通电阻一般难以兼得。
发明内容
针对现有技术中横向双扩散场效应晶体管的导通电阻大，器件可靠性寿命低的技术问题，本发明提供了一种横向双扩散场效应晶体管、一种横向双扩散场效应晶体管制作方法、一种芯片和一种电路，采用该横向双扩散场效应晶体管能够在提升击穿电压的同时降低晶体管的导通电阻，减弱尖端电场强度，优化器件的性能，提高器件可靠性寿命。
为实现上述目的，本发明第一方面提供一种横向双扩散场效应晶体管，包括：衬底、体区、漂移区、源极、漏极和栅极，所述横向双扩散场效应晶体管还包括：场板，形成于所述漂移区内，场板形成区域包括：通过刻蚀工艺形成的碗状凹槽，以及形成于碗状凹槽底部的倒梯形凹槽；所述场板包括内壁氧化层和氧化填充层；所述内壁氧化层为平滑的层状结构，形成于碗状凹槽贴近漂移区的槽壁和槽底以及倒梯形凹槽贴近漂移区的槽壁和槽底，由此在场板形成区域内形成碗状填充区域和倒梯形填充区域；所述氧化填充层填充于所述碗状填充区域和所述倒梯形填充区域内；所述内壁氧化层的致密性大于所述氧化填充层的致密性。
进一步地，所述横向双扩散场效应晶体管还包括：第一阱区，形成于所述漂移区外围，具有与所述体区相同的导电类型；第二阱区，形成于所述第一阱区外围，具有与所述漂移区相同的导电类型；第三阱区，形成于所述第二阱区外围，具有与所述体区相同的导电类型。
进一步地，所述横向双扩散场效应晶体管还包括：浅槽隔离，形成于所述漂移区与所述第一阱区之间、所述第一阱区与所述第二阱区之间、所述第二阱区与所述第三阱区之间以及所述第三阱区外围。
进一步地，所述碗状凹槽的深度小于所述浅槽隔离的深度。
进一步地，所述横向双扩散场效应晶体管还包括：第一保护环，形成于所述第一阱区内，具有与所述体区相同的导电类型；第二保护环，形成于所述第二阱区内，具有与所述漂移区相同的导电类型；第三保护环，形成于所述第三阱区内，具有与所述体区相同的导电类型。
进一步地，所述横向双扩散场效应晶体管还包括：源极轻掺杂区，形成于所述体区内且包覆于所述源极外，所述源极轻掺杂区具有与所述源极相同的导电类型，所述源极轻掺杂区的掺杂浓度小于所述源极的掺杂浓度。
进一步地，所述横向双扩散场效应晶体管还包括：埋层，形成于所述漂移区、所述体区、所述第一阱区和所述第二阱区底部。
本发明第二方面提供一种横向双扩散场效应晶体管制作方法，所述横向双扩散场效应晶体管制作方法包括：提供一衬底，并在衬底的划定漂移区内形成场板形成区域；其中，所述场板形成区域包括：通过刻蚀工艺形成的碗状凹槽以及形成于碗状凹槽底部的倒梯形凹槽；在所述场板形成区域内形成场板；其中，所述场板包括内壁氧化层和氧化填充层，所述内壁氧化层为平滑的层状结构，形成于碗状凹槽贴近划定漂移区的槽壁和槽底以及倒梯形凹槽贴近划定漂移区的槽壁和槽底，由此在场板形成区域内形成碗状填充区域和倒梯形填充区域；所述氧化填充层填充于所述碗状填充区域和所述倒梯形填充区域内，所述内壁氧化层的致密性大于所述氧化填充层的致密性；在衬底上形成体区、漂移区、源极、漏极和栅极。
进一步地，所述在衬底的划定漂移区内形成场板形成区域，包括：通过干法刻蚀在衬底的划定漂移区内形成刻蚀沟槽；通过湿法刻蚀对所述刻蚀沟槽的边角进行修饰，形成碗状凹槽；对所述碗状凹槽贴近划定漂移区的槽壁和槽底进行热氧化，形成第一氧化层；通过干法刻蚀在所述碗状凹槽的底部形成倒梯形凹槽，由此形成包括碗状凹槽和倒梯形凹槽的场板形成区域。
进一步地，所述在所述场板形成区域内形成场板，包括：对碗状凹槽贴近划定漂移区的槽壁和槽底以及倒梯形凹槽贴近划定漂移区的槽壁和槽底进行热氧化，以增加第一氧化层的厚度，并在倒梯形凹槽贴近划定漂移区的槽壁和槽底形成第二氧化层，将第二氧化层和加厚之后的第一氧化层作为内壁氧化层，所述内壁氧化层在所述场板形成区域内形成碗状填充区域和倒梯形填充区域；通过沉积工艺分别在所述倒梯形填充区域和所述碗状填充区域内填充形成所述氧化填充层。
进一步地，在衬底的划定漂移区内形成场板形成区域之前，所述方法还包括：在划定漂移区外围形成第一阱区，在划定第二阱区外围形成第三阱区，所述第一阱区和所述第三阱区具有与划定体区相同的导电类型；在所述第一阱区外围形成第二阱区，所述第二阱区具有与划定漂移区相同的导电类型。
进一步地，在形成体区、漂移区、源极、漏极和栅极之前，所述方法还包括：在所述漂移区与所述第一阱区之间、所述第一阱区与所述第二阱区之间、所述第二阱区与所述第三阱区之间以及所述第三阱区外围形成浅槽隔离。
进一步地，所述碗状凹槽的深度小于所述浅槽隔离的深度。
进一步地，在形成第一阱区和第二阱区之前，所述方法还包括：在划定漂移区、体区、第一阱区和第二阱区底部形成埋层。
进一步地，所述方法还包括：在所述体区内形成源极轻掺杂区，所述源极轻掺杂区具有与源极相同的导电类型，所述源极轻掺杂区的掺杂浓度小于源极的掺杂浓度；在所述源极轻掺杂区内形成所述源极。
本发明第三方面提供一种芯片，该芯片包括上文所述的横向双扩散场效应晶体管。
本发明第四方面提供一种电路，该电路包括上文所述的横向双扩散场效应晶体管。
通过本发明提供的技术方案，本发明至少具有如下技术效果：
本发明的横向双扩散场效应晶体管包括衬底、体区、漂移区、源极、漏极、栅极和场板，场板形成于漂移区内，场板形成区域为通过刻蚀工艺形成的碗状凹槽，以及形成于碗状凹槽底部的倒梯形凹槽，场板包括内壁氧化层和氧化填充层，内壁氧化层形成于碗状凹槽贴近漂移区的槽壁和槽底，以及倒梯形凹槽贴近漂移区的槽壁和槽底，内壁氧化层为平滑的层状结构，在碗状凹槽内形成碗状填充区域和倒梯形填充区域，氧化填充层填充于碗状填充区域和倒梯形填充区域内，内壁氧化层的致密性大于氧化填充层的致密性；通过本发明提供的横向双扩散场效应晶体管，能够在提升击穿电压的同时降低晶体管的导通电阻，减弱尖端电场强度，优化器件的性能，提高器件可靠性寿命。
本发明的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的衬底、埋层、第一阱区、第二阱区和第三阱区的结构示意图；
图2为本发明实施例提供的横向双扩散场效应晶体管制作方法中在形成的刻蚀沟槽的结构示意图；
图3为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的碗状凹槽和第一氧化层的结构示意图；
图4为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的倒梯形凹槽的结构示意图；
图5为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的场板、浅槽隔离、隔离区、体区和漂移区的结构示意图；
图6为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的栅极和源极轻掺杂区的结构示意图；
图7为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的源极、漏极、衬底端、第一保护环、第二保护环和第三保护环的结构示意图；
图8为本发明实施例提供的横向双扩散场效应晶体管制作方法的流程图。
附图标记说明
1-初始衬底；2-埋层；3-外延层；4-牺牲氧化层；5-第一阱区；6-第三阱区；7-第二阱区；8-垫底氧化层；9-氮化硅层；10-刻蚀沟槽；11-碗状凹槽；12-第一氧化层；13-倒梯形凹槽；14-浅槽隔离；15-内壁氧化层；16-氧化填充层；17-场板；18-隔离区；19-漂移区；20-体区；21-栅极；22-源极轻掺杂区；23-源极；24-漏极；25-衬底接口；26-第一保护环；27-第二保护环；28-第三保护环。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明中，在未作相反说明的情况下，使用的方位词如“上、下、顶、底”通常是针对附图所示的方向而言的或者是针对竖直、垂直或重力方向上而言的各部件相互位置关系描述用词。
下面将参考附图并结合实施例来详细说明本发明。
请参考图7，本发明实施例第一方面提供一种横向双扩散场效应晶体管，该横向双扩散场效应晶体管包括：衬底、体区20、漂移区19、源极23、漏极24和栅极21，所述横向双扩散场效应晶体管还包括：场板17，形成于所述漂移区19内，场板形成区域包括：通过刻蚀工艺形成的碗状凹槽11，以及形成于碗状凹槽11底部的倒梯形凹槽13；所述场板17包括内壁氧化层15和氧化填充层16；所述内壁氧化层15为平滑的层状结构，形成于碗状凹槽11贴近漂移区19的槽壁和槽底以及倒梯形凹槽13贴近漂移区19的槽壁和槽底，由此在场板形成区域内形成碗状填充区域和倒梯形填充区域；所述氧化填充层16填充于所述碗状填充区域和所述倒梯形填充区域内；所述内壁氧化层15的致密性大于所述氧化填充层16的致密性。
具体地，本发明实施方式中，横向双扩散场效应晶体管包括：衬底、体区20、漂移区19、源极23、漏极24、栅极21和场板17。体区20和漂移区19形成于衬底内，源极23形成于体区20内，漏极24形成于漂移区19内，栅极21形成于体区20上。
场板17形成在漂移区19内，场板17的形成区域通过刻蚀工艺形成，包括碗状凹槽11，以及位于碗状凹槽11底部的倒梯形凹槽13。碗状凹槽11和倒梯形凹槽13的边角平滑，没有尖角，因此也没有尖角处的电场聚集，能够避免场板击穿，改善可靠性。场板17包括内壁氧化层15和氧化填充层16。内壁氧化层15形成于碗状凹槽11贴近漂移区19的槽壁和槽底，以及倒梯形凹槽13贴近漂移区19的槽壁和槽底，内壁氧化层15为平滑的层状结构，在场板形成区域形成碗状填充区域和倒梯形填充区域，氧化填充层16填充于碗状填充区域和倒梯形填充区域内，内壁氧化层15的致密性大于氧化填充层16的致密性。内壁氧化层15能够修复碗状凹槽11和倒梯形凹槽13刻蚀时的损伤和缺陷，修复微小的尖角，提升可靠性，同时还能作为氧化填充层16的缓冲层，减少填充时的等离子损伤。碗状填充区域的深度小于倒梯形填充区域的深度，且碗状填充区域的横向宽度大于倒梯形填充区域的横向宽度，可以降低晶体管的导通电阻，同时中间较深的倒梯形填充区域也能够保证晶体管的击穿电压。
根据本发明提供的横向双扩散场效应晶体管，能够在提升击穿电压的同时降低晶体管的导通电阻，减弱尖端电场强度，优化器件的性能，提高器件可靠性寿命。
进一步地，所述横向双扩散场效应晶体管还包括：第一阱区5，形成于所述漂移区19外围，具有与所述体区20相同的导电类型；第二阱区7，形成于所述第一阱区5外围，具有与所述漂移区19相同的导电类型；第三阱区6，形成于所述第二阱区7外围，具有与所述体区20相同的导电类型。
具体地，本发明实施方式中，横向双扩散场效应晶体管还包括：第一阱区5、第二阱区7和第三阱区6。第一阱区5形成于漂移区19的外围，第二阱区7形成于第一阱区5的外围，第三阱区6形成于第二阱区7的外围，第一阱区5和第三阱区6具有与体区20相同的导电类型，第二阱区7具有与漂移区19相同的导电类型。第一阱区5、第二阱区7和第三阱区6的掺杂浓度小于漂移区19和体区20的掺杂浓度，当晶体管处于高压状态时，能够承受更高的电压，增强LDMOS晶体管的稳定性，防止器件在高压状态下发生击穿。同时还能够降低LDMOS晶体管的电阻，提高器件的导通性能，提高电流传输效率。
进一步地，所述横向双扩散场效应晶体管还包括：浅槽隔离14，形成于所述漂移区19与所述第一阱区5之间、所述第一阱区5与所述第二阱区7之间、所述第二阱区7与所述第三阱区6之间以及所述第三阱区6外围。该浅槽隔离14用于进行隔离。
进一步地，所述碗状凹槽11的深度小于所述浅槽隔离14的深度。
具体地，本发明实施方式中，碗状凹槽11的深度介于500~3000埃，横向长度介于0.2~6微米。浅槽隔离14的深度介于2500~6000埃，碗状凹槽11的深度明显小于浅槽隔离14的深度，能够提高栅极对漂移区电场的控制能力，在栅极施加电压时，较小的碗状凹槽11深度使得电场更容易穿透并控制漂移区，从而降低导通电阻。
进一步地，所述横向双扩散场效应晶体管还包括：第一保护环26，形成于所述第一阱区4内，具有与所述体区20相同的导电类型；第二保护环27，形成于所述第二阱5区内，具有与所述漂移区19相同的导电类型；第三保护环28，形成于所述第三阱区6内，具有与所述体区20相同的导电类型。保护环能够对横向双扩散场效应晶体管进行电压保护，降低器件受到其他器件的影响，降低噪声。
进一步地，所述横向双扩散场效应晶体管还包括：源极轻掺杂区22，形成于所述体区20内且包覆于所述源极23外，所述源极轻掺杂区22具有与所述源极23相同的导电类型，所述源极轻掺杂区22的掺杂浓度小于所述源极23的掺杂浓度。
具体地，本发明实施方式中，在体区20内形成有源极轻掺杂区22，源极23形成于源极轻掺杂区22内。源极轻掺杂区22具有与源极23相同的导电类型，源极轻掺杂区22的掺杂浓度小于源极23的掺杂浓度。源极23为重掺杂，会与源极金属电极形成欧姆接触，容易产生热载流子，可靠性差。源极轻掺杂区22能够与源极23形成一定的浓度梯度，使得漏极与源极之间的电场分布更加均匀。由于源极轻掺杂区22的掺杂浓度较低，电子浓度也相对较低，从而降低了电场强度。这种电场分布的改变有助于减小横向电场。均匀电场有助于降低电场强度，从而减小热载流子效应。
进一步地，所述横向双扩散场效应晶体管还包括：埋层2，形成于所述漂移区19、所述体区20、所述第一阱区5和所述第二阱区7底部。
具体地，本发明实施方式中，在漂移区19、体区20、第一阱区5和第二阱区7的底部形成有埋层2，埋层2能够提高晶体管的击穿电压，从而提高晶体管承受高压的能力；减小寄生电容，降低寄生效应；降低静电放电脉冲作用下的电流密度和功率密度，使得电流和温度分布更加均匀，从而有效抑制器件的自加热效应，避免电流丝现象引起的性能退化和电流集中导致的金属接触烧熔，帮助分散热量，降低晶体管的温度，提高晶体管的热稳定性。
进一步地，所述横向双扩散场效应晶体管还包括：隔离区18，形成于所述漂移区19和所述体区20的底部与埋层2之间，所述隔离区18具有与所述体区20相同的导电类型，且所述隔离区18的掺杂浓度小于所述体区20的掺杂浓度。
具体地，本发明实施方式中，在漂移区19和体区20底部形成有隔离区18，隔离区18的导电类型与体区20的导电类型相同，且隔离区18的掺杂浓度小于体区20的掺杂浓度。隔离区18能够隔离漂移区19和衬底，以及体区20与衬底，形成浓度梯度，提高结深，提高击穿电压。
请参考图1-8，本发明第二方面提供一种横向双扩散场效应晶体管制作方法，所述横向双扩散场效应晶体管制作方法包括：S101：提供一衬底，并在衬底的划定漂移区19内形成场板形成区域；其中，所述场板形成区域包括：通过刻蚀工艺形成的碗状凹槽11以及形成于碗状凹槽11底部的倒梯形凹槽13；S102：在所述场板形成区域内形成场板17；其中，所述场板17包括内壁氧化层15和氧化填充层16，所述内壁氧化层15为平滑的层状结构，形成于碗状凹槽11贴近划定漂移区19的槽壁和槽底以及倒梯形凹槽13贴近划定漂移区19的槽壁和槽底，由此在场板形成区域内形成碗状填充区域和倒梯形填充区域；所述氧化填充层16填充于所述碗状填充区域和所述倒梯形填充区域内，所述内壁氧化层15的致密性大于所述氧化填充层16的致密性；S103：在衬底上形成体区20、漂移区19、源极23、漏极24和栅极21。
首先执行步骤S101：提供一衬底，并在衬底的划定漂移区19内形成场板形成区域；其中，所述场板形成区域包括：通过刻蚀工艺形成的碗状凹槽11以及形成于碗状凹槽11底部的倒梯形凹槽13。
具体的，本发明实施方式中，提供的横向双扩散场效应晶体管即可以为N型横向双扩散场效应晶体管，也可以为P型横向双扩散场效应晶体管。本实施例中仅以N型横向双扩散场效应晶体管为例进行说明。
先提供衬底，衬底为硅衬底、硅锗衬底、绝缘体上硅衬底、绝缘体上锗衬底其中的一种。然后在衬底内形成场板形成区域。在本实施例中，衬底为P型重掺杂硅衬底。本领域的技术人员可以根据待形成的半导体器件性能选择衬底的类型，因此衬底的类型不应过分限制本发明的保护范围。
进一步地，在形成第一阱区5和第二阱区7之前，所述方法还包括：在划定漂移区19、体区20、第一阱区5和第二阱区7底部形成埋层2。
具体地，本发明实施方式中，为了提高器件的击穿电压，减小寄生效应，设置了埋层2。请参考图1，先提供一初始衬底1，在初始衬底1上生长牺牲氧化层，然后采用光刻工艺在初始衬底1上曝光出需要掺杂的N型埋层2的区域，然后经过高温退化工艺使离子浓度扩散均匀，同时激活掺杂的N型离子，形成埋层2。接着去掉牺牲氧化层，生长一层P型外延层3，外延层3的厚度介于3~10微米，将初始衬底1和外延层3作为衬底。
进一步地，在衬底的划定漂移区19内形成场板形成区域之前，所述方法还包括：在划定漂移区19外围形成第一阱区5，在划定第二阱区7外围形成第三阱区6，所述第一阱区5和所述第三阱区6具有与划定体区20相同的导电类型；在所述第一阱区5外围形成第二阱区7，所述第二阱区7具有与划定漂移区19相同的导电类型。
具体地，本发明实施方式中，再重新生长一层牺牲氧化层4，然后采用二次光刻工艺分别在衬底上曝光出需要掺杂的第一阱区5、第二阱区7和第三阱区6，将高能量、高剂量的N型、P型离子分别注入对应的区域，然后经过高温退火工艺使离子浓度扩散均匀，同时激活掺杂的N型离子和P型离子，形成如图1所示的P型第一阱区5和第三阱区6，以及N型第二阱区7。
接着执行步骤S102：在所述场板形成区域内形成场板17；其中，所述场板17包括内壁氧化层15和氧化填充层16，所述内壁氧化层15为平滑的层状结构，形成于碗状凹槽11贴近划定漂移区19的槽壁和槽底以及倒梯形凹槽13贴近划定漂移区19的槽壁和槽底，由此在场板形成区域内形成碗状填充区域和倒梯形填充区域；所述氧化填充层16填充于所述碗状填充区域和所述倒梯形填充区域内，所述内壁氧化层15的致密性大于所述氧化填充层16的致密性。
进一步地，所述在衬底1的划定漂移区19内形成场板形成区域，包括：通过干法刻蚀在衬底的划定漂移区19内形成刻蚀沟槽10；通过湿法刻蚀对所述刻蚀沟槽10的边角进行修饰，形成碗状凹槽11；对所述碗状凹槽11贴近划定漂移区19的槽壁和槽底进行热氧化，形成第一氧化层12；通过干法刻蚀在所述碗状凹槽11的底部形成倒梯形凹槽13，由此形成包括碗状凹槽11和倒梯形凹槽13的场板形成区域。
进一步地，在形成体区20、漂移区19、源极23、漏极24和栅极21之前，所述方法还包括：在所述漂移区19与所述第一阱区5之间、所述第一阱区5与所述第二阱区7之间、所述第二阱区7与所述第三阱区6之间以及所述第三阱区6外围形成浅槽隔离14。
具体地，本发明实施方式中，去除掉牺牲氧化层4，在衬底上依次生长垫底氧化层8和氮化硅层9，通过干法刻蚀工艺形成如图2所示的刻蚀沟槽10。接着采用湿法刻蚀液，对刻蚀沟槽10的槽壁和槽底进行刻蚀，修饰出圆滑的形貌，形成如图3所示的碗状凹槽11。湿法刻蚀液包括氢氟酸和硝酸的混合溶液或其他湿法刻蚀溶液。对碗状凹槽11贴近衬底的划定漂移区19的槽壁和槽底进行热氧化，以形成第一氧化层12。第一氧化层12使得碗状凹槽11更加圆滑，保护下一步刻蚀形成倒梯形凹槽13时对碗状凹槽11的损伤和缺陷，修复微小的尖角。
然后通过光刻、刻蚀工艺在碗状凹槽11的底部形成图4所示的倒梯形凹槽13，以形成场板形成区域。在划定漂移区19与第一阱区5之间、第一阱区5与第二阱区7之间、第二阱区7与第三阱区6之间、以及第三阱区6外围形成浅槽隔离14的凹槽。
进一步地，所述在所述场板形成区域内形成场板17，包括：对碗状凹槽11贴近划定漂移区19的槽壁和槽底以及倒梯形凹槽13贴近划定漂移区19的槽壁和槽底进行热氧化，以增加第一氧化层12的厚度，并在倒梯形凹槽13贴近划定漂移区19的槽壁和槽底形成第二氧化层，将第二氧化层和加厚之后的第一氧化层作为内壁氧化层15，所述内壁氧化层15在所述场板形成区域内形成碗状填充区域和倒梯形填充区域；通过沉积工艺分别在所述倒梯形填充区域和所述碗状填充区域内填充形成所述氧化填充层16。
具体地，本发明实施方式中，对碗状凹槽11贴近划定漂移区19的槽壁和槽底以及倒梯形凹槽13贴近划定漂移区19的槽壁和槽底进行热氧化，以增加第一氧化层12的厚度，并在倒梯形凹槽13贴近划定漂移区19的槽壁和槽底形成第二氧化层，将第二氧化层和加厚之后的第一氧化层12作为内壁氧化层15，内壁氧化层15在场板形成区域形成碗状填充区域和倒梯形填充区域。然后分别在倒梯形填充区域、碗状填充区域以及浅槽隔离14的凹槽内填充二氧化硅，并高温退化使二氧化硅致密化，再通过化学机械抛光进行磨平，形成氧化填充层16和浅隔离槽14。接着通过回刻蚀工艺调整浅隔离槽14的顶部到衬底表面的高度，再依次将氮化硅层9和垫底氧化层8去除掉，最终形成如图5所示的浅隔离槽14和场板17。第二次热氧化能够使得倒梯形凹槽13的边角更加圆滑，减小尖端电场强度。而且能够加深第一氧化层12的厚度，以修复在刻蚀浅槽隔离14的时候，对初次形成的第一氧化层12的损伤。
进一步地，所述碗状凹槽11的深度小于所述浅槽隔离14的深度。
具体地，本发明实施方式中，碗状凹槽11的深度介于500~3000埃，横向长度介于0.2~6微米。浅槽隔离14的深度介于2500~6000埃，碗状凹槽11的深度远远小于浅槽隔离14的深度，能够提高栅极对沟道电场的控制能力，在栅极施加电压时，较小的碗状凹槽11深度使得电场更容易穿透并控制低掺杂的漂移区，从而降低了漂移区的电阻；还能够缩短沟道长度，降低电子迁移距离；同时还有助于提高开关速度，从而降低导通电阻。
最后执行步骤S103：在衬底上形成体区20、漂移区19、源极23、漏极24和栅极21。
进一步地，所述方法还包括：在所述体区20内形成源极轻掺杂区22，所述源极轻掺杂区22具有与所述源极23相同的导电类型，所述源极轻掺杂区22的掺杂浓度小于所述源极23的掺杂浓度；在所述源极轻掺杂区22内形成所述源极23。
具体地，本发明实施方式中，在形成浅槽隔离14之后，再生长一次牺牲氧化层，以减少后续离子注入工艺中的离子隧穿效应。然后在牺牲氧化层上形成光刻胶层，对光刻胶层进行刻蚀，形成刻蚀窗口，通过刻蚀窗口衬底进行P型轻掺杂离子注入，形成如图6所示的隔离区18。然后再形成光刻胶层，对光刻胶层进行刻蚀，形成刻蚀窗口，通过刻蚀窗口对衬底进行N型高能离子注入，形成如图6所示的漂移区19。接着，再形成光刻胶层，对光刻胶层进行刻蚀，形成刻蚀窗口，通过刻蚀窗口对衬底进行P型高能离子注入，形成如图6所示的体区20。高温退火，湿法刻蚀去除衬底表面的牺牲氧化层。隔离区18位于漂移区19和体区20底部，隔离区18的掺杂浓度小于体区20的掺杂浓度，隔离区18能够隔离漂移区19和下面的衬底，以及体区20与下面的衬底，形成浓度梯度，提高结深，提高击穿电压。
接着，在衬底表面进行热氧化，形成厚度介于70~150埃的氧化层。然后采用刻蚀工艺将第一层生长的部分氧化层去除掉，保留栅极区域的氧化层。然后在第一次生长的氧化层上生长第二层的氧化层，厚度介于20~50埃，通过两次生长形成最终的栅氧结构。再采用化学气相沉积工艺淀积一层多晶硅，然后通过光刻、刻蚀工艺在栅氧上形成如图6所示的栅极21。
体区20决定了晶体管的阈值电压，栅极21和体区20的交叠区域决定了晶体管的沟道长度，如果某些应用场景对阈值电压和沟道长度的稳定性要求很高，体区20可以放在栅极21之后进行。但需要增加一道刻蚀，在沉积多晶硅之后，在多晶硅形成体区20的离子注入窗口，通过离子注入窗口进行P型离子注入，得到体区20。沟道长度由栅极21和体区20在后续热制程中形成扩散的交叠区域决定。
接着，离子注入轻掺杂的N型离子，在体区20内形成源极轻掺杂区22。接着采用气相沉积工艺在晶体管表面形成一层氧化物和一层氮化硅，通过刻蚀去除多余的氧化物和氮化硅，仅保留栅极21两侧的氧化物和氮化硅形成侧墙（图中未示出），作为隔离。
请参考图7，进行N型重掺杂离子注入，在源极轻掺杂区22形成源极23、在漂移区19形成漏极24，在第二阱区7内形成第二保护环27。进行P型重掺杂离子注入，在体区20形成衬底接口25，在第一阱区5和第三阱区6内分别形成第一保护环26和第三保护环28。保护环能够对横向双扩散场效应晶体管进行隔离和电压保护，降低器件受到其他器件的影响，降低噪声。
本发明第三方面提供一种芯片，该芯片包括上文所述的横向双扩散场效应晶体管。
本发明第四方面提供一种电路，该电路包括上文所述的横向双扩散场效应晶体管。
以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。
Claims (17)
1.一种横向双扩散场效应晶体管，包括：衬底、体区、漂移区、源极、漏极和栅极，其特征在于，所述横向双扩散场效应晶体管还包括：
场板，形成于所述漂移区内，场板形成区域包括：依次通过干法刻蚀和湿法刻蚀工艺形成的碗状凹槽，以及形成于碗状凹槽底部的倒梯形凹槽；所述场板包括内壁氧化层和氧化填充层；所述内壁氧化层为通过刻蚀倒梯形凹槽前和刻蚀倒梯形凹槽后的两次热氧化工艺形成的平滑的层状结构，形成于碗状凹槽贴近漂移区的槽壁和槽底以及倒梯形凹槽贴近漂移区的槽壁和槽底，由此在场板形成区域内形成碗状填充区域和倒梯形填充区域；所述氧化填充层填充于所述碗状填充区域和所述倒梯形填充区域内；所述内壁氧化层的致密性大于所述氧化填充层的致密性。
2.根据权利要求1所述的横向双扩散场效应晶体管，其特征在于，所述横向双扩散场效应晶体管还包括：
第一阱区，形成于所述漂移区外围，具有与所述体区相同的导电类型；
第二阱区，形成于所述第一阱区外围，具有与所述漂移区相同的导电类型；
第三阱区，形成于所述第二阱区外围，具有与所述体区相同的导电类型。
3.根据权利要求2所述的横向双扩散场效应晶体管，其特征在于，所述横向双扩散场效应晶体管还包括：
浅槽隔离，形成于所述漂移区与所述第一阱区之间、所述第一阱区与所述第二阱区之间、所述第二阱区与所述第三阱区之间以及所述第三阱区外围。
4.根据权利要求3所述的横向双扩散场效应晶体管，其特征在于，所述碗状凹槽的深度小于所述浅槽隔离的深度。
5.根据权利要求3所述的横向双扩散场效应晶体管，其特征在于，所述横向双扩散场效应晶体管还包括：
第一保护环，形成于所述第一阱区内，具有与所述体区相同的导电类型；
第二保护环，形成于所述第二阱区内，具有与所述漂移区相同的导电类型；
第三保护环，形成于所述第三阱区内，具有与所述体区相同的导电类型。
6.根据权利要求1所述的横向双扩散场效应晶体管，其特征在于，所述横向双扩散场效应晶体管还包括：
源极轻掺杂区，形成于所述体区内且包覆于所述源极外，所述源极轻掺杂区具有与所述源极相同的导电类型，所述源极轻掺杂区的掺杂浓度小于所述源极的掺杂浓度。
7.根据权利要求2所述的横向双扩散场效应晶体管，其特征在于，所述横向双扩散场效应晶体管还包括：
埋层，形成于所述漂移区、所述体区、所述第一阱区和所述第二阱区底部。
8.一种横向双扩散场效应晶体管制作方法，其特征在于，所述横向双扩散场效应晶体管制作方法包括：
提供一衬底，并在衬底的划定漂移区内形成场板形成区域；其中，所述场板形成区域包括：依次通过干法刻蚀和湿法刻蚀工艺形成的碗状凹槽以及形成于碗状凹槽底部的倒梯形凹槽；
在所述场板形成区域内形成场板；其中，所述场板包括内壁氧化层和氧化填充层，所述内壁氧化层为通过刻蚀倒梯形凹槽前和刻蚀倒梯形凹槽后的两次热氧化工艺形成的平滑的层状结构，形成于碗状凹槽贴近划定漂移区的槽壁和槽底以及倒梯形凹槽贴近划定漂移区的槽壁和槽底，由此在场板形成区域内形成碗状填充区域和倒梯形填充区域；所述氧化填充层填充于所述碗状填充区域和所述倒梯形填充区域内，所述内壁氧化层的致密性大于所述氧化填充层的致密性；
在衬底上形成体区、漂移区、源极、漏极和栅极。
9.根据权利要求8所述的横向双扩散场效应晶体管制作方法，其特征在于，所述在衬底的划定漂移区内形成场板形成区域，包括：
通过干法刻蚀在衬底的划定漂移区内形成刻蚀沟槽；
通过湿法刻蚀对所述刻蚀沟槽的边角进行修饰，形成碗状凹槽；
对所述碗状凹槽贴近划定漂移区的槽壁和槽底进行热氧化，形成第一氧化层；
通过干法刻蚀在所述碗状凹槽的底部形成倒梯形凹槽，由此形成包括碗状凹槽和倒梯形凹槽的场板形成区域。
10.根据权利要求9所述的横向双扩散场效应晶体管制作方法，其特征在于，所述在所述场板形成区域内形成场板，包括：
对碗状凹槽贴近划定漂移区的槽壁和槽底以及倒梯形凹槽贴近划定漂移区的槽壁和槽底进行热氧化，以增加第一氧化层的厚度，并在倒梯形凹槽贴近划定漂移区的槽壁和槽底形成第二氧化层，将第二氧化层和加厚之后的第一氧化层作为内壁氧化层，所述内壁氧化层在所述场板形成区域内形成碗状填充区域和倒梯形填充区域；
通过沉积工艺分别在所述倒梯形填充区域和所述碗状填充区域内填充形成所述氧化填充层。
11.根据权利要求8所述的横向双扩散场效应晶体管制作方法，其特征在于，在衬底的划定漂移区内形成场板形成区域之前，所述方法还包括：
在划定漂移区外围形成第一阱区，在划定第二阱区外围形成第三阱区，所述第一阱区和所述第三阱区具有与划定体区相同的导电类型；
在所述第一阱区外围形成第二阱区，所述第二阱区具有与划定漂移区相同的导电类型。
12.根据权利要求11所述的横向双扩散场效应晶体管制作方法，其特征在于，在形成体区、漂移区、源极、漏极和栅极之前，所述方法还包括：
在所述漂移区与所述第一阱区之间、所述第一阱区与所述第二阱区之间、所述第二阱区与所述第三阱区之间以及所述第三阱区外围形成浅槽隔离。
13.根据权利要求12所述的横向双扩散场效应晶体管制作方法，其特征在于，所述碗状凹槽的深度小于所述浅槽隔离的深度。
14.根据权利要求11所述的横向双扩散场效应晶体管制作方法，其特征在于，在形成第一阱区和第二阱区之前，所述方法还包括：
在划定漂移区、体区、第一阱区和第二阱区底部形成埋层。
15.根据权利要求8所述的横向双扩散场效应晶体管制作方法，其特征在于，所述方法还包括：
在所述体区内形成源极轻掺杂区，所述源极轻掺杂区具有与源极相同的导电类型，所述源极轻掺杂区的掺杂浓度小于源极的掺杂浓度；
在所述源极轻掺杂区内形成所述源极。
16.一种芯片，其特征在于，该芯片包括权利要求1-7中任一项所述的横向双扩散场效应晶体管。
17.一种电路，其特征在于，该电路包括权利要求1-7中任一项所述的横向双扩散场效应晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410029498.8A CN117542879B (zh) | 2024-01-09 | 2024-01-09 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410029498.8A CN117542879B (zh) | 2024-01-09 | 2024-01-09 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117542879A CN117542879A (zh) | 2024-02-09 |
| CN117542879B true CN117542879B (zh) | 2024-04-02 |
Family
ID=89792305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410029498.8A Active CN117542879B (zh) | 2024-01-09 | 2024-01-09 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117542879B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114520264A (zh) * | 2020-11-19 | 2022-05-20 | 世界先进积体电路股份有限公司 | 高压半导体装置 |
| CN115939141A (zh) * | 2023-01-19 | 2023-04-07 | 北京智芯微电子科技有限公司 | 全隔离横向双扩散半导体器件及制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488196B1 (ko) * | 2003-09-29 | 2005-05-09 | 삼성전자주식회사 | 돌출된 드레인을 가지는 트랜지스터 및 이의 제조 방법 |
| US8120105B2 (en) * | 2009-07-31 | 2012-02-21 | Micrel, Inc. | Lateral DMOS field effect transistor with reduced threshold voltage and self-aligned drift region |
| US20230030436A1 (en) * | 2021-07-30 | 2023-02-02 | Applied Materials, Inc. | Plasma treatment process to densify oxide layers |
-
2024
- 2024-01-09 CN CN202410029498.8A patent/CN117542879B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114520264A (zh) * | 2020-11-19 | 2022-05-20 | 世界先进积体电路股份有限公司 | 高压半导体装置 |
| CN115939141A (zh) * | 2023-01-19 | 2023-04-07 | 北京智芯微电子科技有限公司 | 全隔离横向双扩散半导体器件及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117542879A (zh) | 2024-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3954493B2 (ja) | パワーｍｏｓｆｅｔ及び自己整合本体注入工程を用いたパワーｍｏｓｆｅｔの製造方法。 | |
| US6365942B1 (en) | MOS-gated power device with doped polysilicon body and process for forming same | |
| US11239351B2 (en) | Semiconductor device with a LOCOS trench | |
| CN108447911B (zh) | 一种深浅沟槽半导体功率器件及其制备方法 | |
| US6373098B1 (en) | Trench-gated device having trench walls formed by selective epitaxial growth and process for forming device | |
| CN115528117B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| KR102158345B1 (ko) | 측면 절연 게이트 양극성 트랜지스터 및 이의 제조방법 | |
| CN115939141A (zh) | 全隔离横向双扩散半导体器件及制造方法 | |
| CN117497567B (zh) | 一种sgtmos器件及其制备方法、芯片 | |
| CN113594255A (zh) | 沟槽型mosfet器件及其制备方法 | |
| CN117542879B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN114582965B (zh) | 一种低开关损耗功率器件结构及其制造方法 | |
| CN114373800B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN111725306A (zh) | 一种沟槽型功率半导体器件及其制造方法 | |
| CN112582463B (zh) | 功率半导体器件及其制造方法 | |
| CN113690293B (zh) | Igbt器件及其制备方法 | |
| CN117542880B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN116936626A (zh) | Igbt器件及其制造方法 | |
| JP2014011369A (ja) | 半導体装置及びそれを用いた電力変換装置 | |
| CN111969038A (zh) | 一种场效应管制备方法及场效应管 | |
| CN116525659B (zh) | 纵向栅ldmosfet器件及制造方法、功率芯片 | |
| CN114093950B (zh) | 一种阶梯型sti辅助式场板的ldmos器件及其制造方法 | |
| CN113690301B (zh) | 半导体器件及其制备方法 | |
| US11222974B2 (en) | Trench gate semiconductor device and method of manufacture | |
| CN116525660B (zh) | 纵向栅氧结构的ldmosfet器件及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |