CN115528117B - 横向双扩散场效应晶体管、制作方法、芯片及电路 - Google Patents

横向双扩散场效应晶体管、制作方法、芯片及电路 Download PDF

Info

Publication number
CN115528117B
CN115528117B CN202211436896.9A CN202211436896A CN115528117B CN 115528117 B CN115528117 B CN 115528117B CN 202211436896 A CN202211436896 A CN 202211436896A CN 115528117 B CN115528117 B CN 115528117B
Authority
CN
China
Prior art keywords
region
type doped
drain
doped region
conductive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211436896.9A
Other languages
English (en)
Other versions
CN115528117A (zh
Inventor
陈燕宁
余山
付振
刘芳
王凯
吴波
邓永峰
郁文
邵亚利
沈美根
张东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Original Assignee
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Smartchip Microelectronics Technology Co Ltd, Beijing Core Kejian Technology Co Ltd filed Critical Beijing Smartchip Microelectronics Technology Co Ltd
Priority to CN202211436896.9A priority Critical patent/CN115528117B/zh
Publication of CN115528117A publication Critical patent/CN115528117A/zh
Application granted granted Critical
Publication of CN115528117B publication Critical patent/CN115528117B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Abstract

本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：SOI衬底，SOI衬底的上层硅为凸字型结构，包括第一凸台和第二凸台；第一凸台被划分为体区和漂移区；氧化场板形成于漂移区上；源区第一导电类型掺杂区形成于靠近体区的第二凸台上；源区第二导电类型掺杂区形成于源区第一导电类型掺杂区上；源极形成于源区第二导电类型掺杂区上；漏区第一导电类型掺杂区形成于靠近漂移区的第二凸台上；漏区第二导电类型掺杂区形成于漏区第一导电类型掺杂区上；漏极形成于漏区第二导电类型掺杂区上。通过本发明提供的晶体管，能够改善自热效应，避免载流子迁移率下降，提高击穿电压、器件的性能和可靠性。

Description

横向双扩散场效应晶体管、制作方法、芯片及电路
技术领域
本发明涉及半导体技术领域，具体地，涉及一种横向双扩散场效应晶体管制作方法、一种横向双扩散场效应晶体管、一种芯片和一种电路。
背景技术
横向双扩散场效应晶体管（Lateral Double-Diffused MOSFET，LDMOS）作为一种横向功率器件，其电极均位于器件表面，易于通过内部连接实现与低压信号电路以及其它器件的单片集成，同时又具有耐压高、增益大、线性度好、效率高、宽带匹配性能好等优点，如今已被广泛应用于功率集成电路中，尤其是低功耗和高频电路。
现有技术中，横向双扩散场效应晶体管的工作电压和电流都较大，在导通时，大电流通过漂移区时，都是沿着漂移区的表面流通，这样容易引起横向双扩散场效应晶体管的负阻效应。且漏极做的比较浅，漏极与漂移区界面处电场比较强，再加上大电流，引起很强的热电子效应，降低了器件的可靠性。
发明内容
针对现有技术中容易引起横向双扩散场效应晶体管的负阻效应，且热电子效应强，器件可靠性低的技术问题，本发明提供了一种横向双扩散场效应晶体管制作方法、一种横向双扩散场效应晶体管、一种芯片和一种电路，采用该方法制备出的横向双扩散场效应晶体管能够改善晶体管的自热效应，避免载流子迁移率下降，降低热载流子效应，提高击穿电压，提高器件性能和可靠性。
为实现上述目的，本发明一方面提供一种横向双扩散场效应晶体管，包括：SOI衬底，所述SOI衬底由下至上依次包括硅衬底、氧化层和上层硅，所述上层硅为凸字型结构，包括位于中间的第一凸台和位于所述第一凸台两侧的第二凸台；所述第一凸台被划分为体区和漂移区，所述体区具有第一导电类型，所述漂移区具有与所述第一导电类型不同的第二导电类型；氧化场板，形成于所述漂移区上；源区第一导电类型掺杂区，形成于靠近所述体区的第二凸台上；源区第二导电类型掺杂区，形成于所述源区第一导电类型掺杂区上，且所述源区第二导电类型掺杂区的上表面低于所述体区的上表面；源极，形成于所述源区第二导电类型掺杂区上；漏区第一导电类型掺杂区，形成于靠近所述漂移区的第二凸台上；漏区第二导电类型掺杂区，形成于所述漏区第一导电类型掺杂区上，且所述漏区第二导电类型掺杂区的上表面低于所述漂移区的上表面；漏极，形成于所述漏区第二导电类型掺杂区上。
进一步地，所述横向双扩散场效应晶体管还包括：源栅场板，形成于所述源极、所述体区和部分氧化场板上；漏极场板，形成于所述漏极和部分氧化场板上，所述源栅场板与所述漏极场板之间具有间隔。
进一步地，所述源极和所述漏极为凹字形结构。
进一步地，所述漏区第二导电类型掺杂区的掺杂浓度大于所述漏区第一导电类型掺杂区的掺杂浓度。
进一步地，所述漏区第二导电类型掺杂区的掺杂浓度介于1e17cm-3-5e19cm-3。
进一步地，所述漏区第一导电类型掺杂区的掺杂浓度介于1e17 cm-3-3e19 cm-3。
进一步地，所述上层硅具有第二导电类型。
本发明第二方面提供一种横向双扩散场效应晶体管制作方法，所述横向双扩散场效应晶体管制作方法包括：形成SOI衬底，所述SOI衬底由下至上依次包括硅衬底、氧化层和上层硅，所述上层硅为凸字型结构，包括位于中间的第一凸台和位于所述第一凸台两侧的第二凸台；形成体区、漂移区、源区第一导电类型掺杂区、源区第二导电类型掺杂区、漏区第一导电类型掺杂区、漏区第二导电类型掺杂区、源极、漏极和氧化场板，其中，所述上层硅被划分为所述体区和所述漂移区，所述体区和所述漂移区均为凸台状立方体结构，所述体区具有第一导电类型，所述漂移区具有与所述第一导电类型不同的第二导电类型；所述源区第一导电类型掺杂区形成于靠近所述体区的第二凸台上；所述漏区第一导电类型掺杂区形成于靠近所述漂移区的第二凸台上；所述源区第二导电类型掺杂区形成于所述源区第一导电类型掺杂区上，且所述源区第二导电类型掺杂区的上表面低于所述体区的上表面；所述漏区第二导电类型掺杂区形成于所述漏区第一导电类型掺杂区上，且所述漏区第二导电类型掺杂区的上表面低于所述漂移区的上表面；所述源极形成于所述源区第二导电类型掺杂区上；所述漏极形成于所述漏区第二导电类型掺杂区上；所述氧化场板形成于所述漂移区上。
进一步地，所述形成SOI衬底，包括：提供初始SOI衬底，所述初始SOI衬底由下至上依次包括硅衬底、氧化层和初始上层硅；对所述初始上层硅进行刻蚀，形成具有凸字型结构上层硅的SOI衬底。
进一步地，所述源极和所述漏极为凹字形结构。
进一步地，所述上层硅具有第二导电类型。
进一步地，所述形成体区、漂移区、源区第一导电类型掺杂区、源区第二导电类型掺杂区、漏区第一导电类型掺杂区、漏区第二导电类型掺杂区和氧化场板，包括：在所述上层硅的第一凸台上形成初始氧化层；利用离子注入工艺分别在两个第二凸台上形成所述源区第一导电类型掺杂区和所述漏区第一导电类型掺杂区；利用外延工艺在所述源区第一导电类型掺杂区上形成所述源区第二导电类型掺杂区，在所述漏区第一导电类型掺杂区上形成所述漏区第二导电类型掺杂区，且所述源区第二导电类型掺杂区和所述漏区第二导电类型掺杂区的上表面低于所述上层硅的上表面；利用外延工艺在所述源区第二导电类型掺杂区上形成初始源极，在所述漏区第二导电类型掺杂区上形成初始漏极；利用刻蚀工艺去除靠近所述初始源极的初始氧化层，形成所述氧化场板；利用离子注入工艺将未被所述氧化场板覆盖的上层硅形成所述体区，将被所述氧化场板覆盖的上层硅形成所述漂移区；利用刻蚀工艺去除部分初始源极和初始漏极，形成凹字形结构的源极和漏极。
进一步地，所述方法还包括：在晶体管表面形成金属层；利用刻蚀工艺去除所述氧化场板表面中间部分的金属层，形成源栅场板和漏极场板，所述源栅场板形成于所述源极、所述体区和部分氧化场板上，所述漏极场板，形成于所述漏极和部分氧化场板上，且所述源栅场板与所述漏极场板之间具有间隔。
进一步地，所述漏区第二导电类型掺杂区的掺杂浓度大于所述漏区第一导电类型掺杂区的掺杂浓度。
本发明第三方面提供一种芯片，该芯片包括上文所述的横向双扩散场效应晶体管。
本发明第四方面提供一种电路，该电路包括上文所述的横向双扩散场效应晶体管。
通过本发明提供的技术方案，本发明至少具有如下技术效果：
本发明的横向双扩散场效应晶体管包括一SOI衬底，该SOI衬底由下至上依次包括硅衬底、氧化层和上层硅，上层硅为凸字型结构，包括位于中间的第一凸台和位于第一凸台两侧的第二凸台。第一凸台被划分为具有第一导电类型的体区和具有第二导电类型的漂移区，氧化场板形成于漂移区上，源区第一导电类型掺杂区形成于靠近体区的第二凸台上，源区第二导电类型掺杂区形成于源区第一导电类型掺杂区上，且源区第二导电类型掺杂区的上表面低于体区的上表面，源极形成于源区第二导电类型掺杂区上，漏区第一导电类型掺杂区形成于靠近漂移区的第二凸台上，漏区第二导电类型掺杂区形成于漏区第一导电类型掺杂区上，且漏区第二导电类型掺杂区的上表面低于漂移区的上表面，漏极形成于漏区第二导电类型掺杂区上。通过本发明提供的横向双扩散场效应晶体管，漏区第一导电类型掺杂区和漏区第二导电类型掺杂区在漏极下形成反向PN结，通过反向PN结将载流子引到漏极，在晶体管导通时漏极加较大的电压，PN结击穿，多了一个载流子流通的通道，载流子可以依次从漏区第一导电类型掺杂区、漏区第二导电类型掺杂区到漏极，减少了表面载流子的分布，能够改善自热效应，避免载流子迁移率下降，降低热载流子效应，提高击穿电压，提高器件性能和可靠性。SOI衬底的氧化层对硅衬底进行隔离，保证载流子从漏区第一导电类型掺杂区流通，同时漂移区和漏区第一导电类型掺杂区形成正向PN结，能够承担一部分电场，进而提高击穿电压。
本发明的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的初始SOI衬底的结构示意图；
图2为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的源区第一导电类型掺杂区和漏区第一导电类型掺杂区的结构示意图；
图3为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的源区第二导电类型掺杂区、漏区第二导电类型掺杂区、初始源极和初始漏极的结构示意图；
图4为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的氧化场板、体区和漂移区的结构示意图；
图5为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的源极和漏极的结构示意图；
图6为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的金属层的结构示意图；
图7为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的横向双扩散场效应晶体管的结构示意图；
图8为本发明实施例提供的横向双扩散场效应晶体管制作方法的流程图。
附图标记说明
1-硅衬底；2-氧化层；3-上层硅；4-初始氧化层；5-源区第一导电类型掺杂区；6-漏区第一导电类型掺杂区；7-源区第二导电类型掺杂区；8-漏区第二导电类型掺杂区；9-初始源极；10-初始漏极；11-氧化场板；12-体区；13-漂移区；14-栅氧化层；15-源极；16-漏极；17-金属层；18-源栅场板；19-漏极场板。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明中，在未作相反说明的情况下，使用的方位词如“上、下、顶、底”通常是针对附图所示的方向而言的或者是针对竖直、垂直或重力方向上而言的各部件相互位置关系描述用词。
下面将参考附图并结合实施例来详细说明本发明。
请参考图7，本发明实施例第一方面提供一种横向双扩散场效应晶体管，该横向双扩散场效应晶体管包括：SOI衬底，所述SOI衬底由下至上依次包括硅衬底1、氧化层2和上层硅3，所述上层硅3为凸字型结构，包括位于中间的第一凸台和位于所述第一凸台两侧的第二凸台；所述第一凸台被划分为体区12和漂移区13，所述体区12具有第一导电类型，所述漂移区13具有与所述第一导电类型不同的第二导电类型；氧化场板11，形成于所述漂移区13上；源区第一导电类型掺杂区5，形成于靠近所述体区12的第二凸台上；源区第二导电类型掺杂区7，形成于所述源区第一导电类型掺杂区5上，且所述源区第二导电类型掺杂区7的上表面低于所述体区12的上表面；源极15，形成于所述源区第二导电类型掺杂区7上；漏区第一导电类型掺杂区6，形成于靠近所述漂移区13的第二凸台上；漏区第二导电类型掺杂区8，形成于所述漏区第一导电类型掺杂区6上，且所述漏区第二导电类型掺杂区8的上表面低于所述漂移区13的上表面；漏极16，形成于所述漏区第二导电类型掺杂区8上。
具体地，本发明实施方式中，横向双扩散场效应晶体管包括一SOI衬底，该SOI衬底由下至上依次包括硅衬底1、氧化层2和上层硅3，上层硅3为凸字型结构，包括位于中间的第一凸台和位于第一凸台两侧的第二凸台。第一凸台被划分为体区12和漂移区13，体区12具有第一导电类型，漂移区13具有第二导电类型，氧化场板11形成于漂移区13上，栅极14形成在体区12上。源区第一导电类型掺杂区5形成于靠近体区12的第二凸台上，源区第二导电类型掺杂区7形成于源区第一导电类型掺杂区5上，且源区第二导电类型掺杂区7的上表面低于体区12的上表面，源极15形成于源区第二导电类型掺杂区7上，漏区第一导电类型掺杂区6形成于靠近漂移区13的第二凸台上，漏区第二导电类型掺杂区8形成于漏区第一导电类型掺杂区6上，且漏区第二导电类型掺杂区8的上表面低于漂移区13的上表面，漏极16形成于漏区第二导电类型掺杂区8上。
通过本发明提供的横向双扩散场效应晶体管，漏区第一导电类型掺杂区6和漏区第二导电类型掺杂区8在漏极16下形成反向PN结，通过反向PN结将载流子引到漏极16，多了一个载流子流通的通道，在PN结未击穿前，载流子从漏区第二导电类型掺杂区8到漏极16，在晶体管导通时漏极加较大的电压，PN结击穿，载流子可以依次从漏区第一导电类型掺杂区6、漏区第二导电类型掺杂区8到漏极16，减少了表面载流子的分布，能够改善自热效应，避免载流子迁移率下降，降低热载流子效应，提高击穿电压，提高器件性能和可靠性。SOI衬底的氧化层对硅衬底进行隔离，保证载流子从漏区第一导电类型掺杂区6流通，同时漂移区13和漏区第一导电类型掺杂区6形成正向PN结，能够承担一部分电场，进而提高击穿电压。
进一步地，所述横向双扩散场效应晶体管还包括：源栅场板18，形成于所述源极15、所述体区12和部分氧化场板11上；漏极场板19，形成于所述漏极16和部分氧化场板11上，所述源栅场板18与所述漏极场板19之间具有间隔。
具体地，本发明实施方式中，在晶体管表面还形成有第二个场板，包括源极15、体区12和部分氧化场板11上的源栅场板18，以及漏极16和部分氧化场板11上的漏极场板19，源栅场板18与漏极场板19之间具有间隔。源栅场板18和漏极场板19由金属材料制成，源栅场板18和漏极场板19能够与氧化场板11一起作为场板组，降低表面电场，减小场板边缘尖锋电场，提高击穿电压。
进一步地，所述源极15和所述漏极16为凹字形结构。
具体地，本发明实施方式中，源极15和漏极16为凹字形结构，该结构能够增加源栅场板18和漏极场板19与对应的源极15和漏极16的接触面积，有利于源极15和漏极16散热，提高晶体管的散热效果。
进一步地，所述漏区第二导电类型掺杂区8的掺杂浓度大于所述漏区第一导电类型掺杂区6的掺杂浓度。
具体地，本发明实施方式中，漏区第二导电类型掺杂区8的掺杂浓度大于漏区第一导电类型掺杂区6的掺杂浓度，漏区第一导电类型掺杂区6的掺杂浓度较低，能够避免在制作漏区第一导电类型掺杂区6时向下外扩，漏区第二导电类型掺杂区8的掺杂浓度大，能够保证晶体管的击穿电压。
进一步地，所述漏区第二导电类型掺杂区8的掺杂浓度介于1e17cm-3-5e19cm-3。
进一步地，所述漏区第一导电类型掺杂区6的掺杂浓度介于1e17cm-3-3e19cm-3。
进一步地，所述上层硅3具有第二导电类型。
具体地，本发明实施方式中，上层硅3具有第二导电类型，在后续工艺时，可以通过一步刻蚀工艺同时制作出氧化场板11、体区12和漂移区13，相比采用第一导电类型的上层硅3，减少了刻蚀、氧化两部的工艺步骤，提高了晶体管制作效率，降低了制造成本。
请参考图1-8，本发明第二方面提供一种横向双扩散场效应晶体管制作方法，所述横向双扩散场效应晶体管制作方法包括以下步骤：
S101：形成SOI衬底，所述SOI衬底由下至上依次包括硅衬底1、氧化层2和上层硅3，所述上层硅3为凸字型结构，包括位于中间的第一凸台和位于所述第一凸台两侧的第二凸台；
S102：形成体区12、漂移区13、源区第一导电类型掺杂5区、源区第二导电类型掺杂区7、漏区第一导电类型掺杂区6、漏区第二导电类型掺杂区8、源极15、漏极16和氧化场板11，其中，所述上层硅3被划分为所述体区12和所述漂移区13，所述体区12和所述漂移区13均为凸台状立方体结构，所述体区12具有第一导电类型，所述漂移区13具有与所述第一导电类型不同的第二导电类型；所述源区第一导电类型掺杂区5形成于靠近所述体区12的第二凸台上；所述漏区第一导电类型掺杂区6形成于靠近所述漂移区13的第二凸台上；所述源区第二导电类型掺杂区7形成于所述源区第一导电类型掺杂区5上，且所述源区第二导电类型掺杂区7的上表面低于所述体区12的上表面；所述漏区第二导电类型掺杂区8形成于所述漏区第一导电类型掺杂区6上，且所述漏区第二导电类型掺杂区8的上表面低于所述漂移区13的上表面；所述源极15形成于所述源区第二导电类型掺杂区7上；所述漏极16形成于所述漏区第二导电类型掺杂区8上；所述氧化场板11形成于所述漂移区13上。
首先执行步骤S101：形成SOI衬底，所述SOI衬底由下至上依次包括硅衬底1、氧化层2和上层硅3，所述上层硅3为凸字型结构，包括位于中间的第一凸台和位于所述第一凸台两侧的第二凸台。
进一步地，所述形成SOI衬底，包括：提供初始SOI衬底，所述初始SOI衬底由下至上依次包括硅衬底1、氧化层2和初始上层硅；对所述初始上层硅进行刻蚀，形成具有凸字型结构上层硅3的SOI衬底。
具体的，本发明实施方式中，提供的横向双扩散场效应晶体管即可以为N型横向双扩散场效应晶体管，也可以为P型横向双扩散场效应晶体管。当该横向双扩散场效应晶体管为N型横向双扩散场效应晶体管时，第一掺杂类型为P型，第二掺杂类型为N型；当该横向双扩散场效应晶体管为P型横向双扩散场效应晶体管时，第一掺杂类型为N型，第二掺杂类型为P型，本发明对此不作限制，下文本实施例中仅以N型横向双扩散场效应晶体管为例进行说明。
先提供如图1所示的初始SOI衬底，初始SOI衬底由下至上依次包括硅衬底1、氧化层2和初始上层硅。然后对初始上层硅进行刻蚀，形成具有凸字型结构上层硅3的SOI衬底，上层硅3包括位于中间的第一凸台和位于第一凸台两侧的第二凸台。
接着执行步骤S102：形成体区12、漂移区13、源区第一导电类型掺杂5区、源区第二导电类型掺杂区7、漏区第一导电类型掺杂区6、漏区第二导电类型掺杂区8、源极15、漏极16和氧化场板11，其中，所述上层硅3被划分为所述体区12和所述漂移区13，所述体区12和所述漂移区13均为凸台状立方体结构，所述体区12具有第一导电类型，所述漂移区13具有与所述第一导电类型不同的第二导电类型；所述源区第一导电类型掺杂区5形成于靠近所述体区12的第二凸台上；所述漏区第一导电类型掺杂区6形成于靠近所述漂移区13的第二凸台上；所述源区第二导电类型掺杂区7形成于所述源区第一导电类型掺杂区5上，且所述源区第二导电类型掺杂区7的上表面低于所述体区12的上表面；所述漏区第二导电类型掺杂区8形成于所述漏区第一导电类型掺杂区6上，且所述漏区第二导电类型掺杂区8的上表面低于所述漂移区13的上表面；所述源极15形成于所述源区第二导电类型掺杂区7上；所述漏极16形成于所述漏区第二导电类型掺杂区8上；所述氧化场板11形成于所述漂移区13上。
进一步地，所述源极15和所述漏极16为凹字形结构。
进一步地，所述上层硅3具有第二导电类型。
进一步地，所述形成体区12、漂移区13、源区第一导电类型掺杂区5、源区第二导电类型掺杂区7、漏区第一导电类型掺杂区6、漏区第二导电类型掺杂区8和氧化场板11，包括：在所述上层硅3的第一凸台上形成初始氧化层4；利用离子注入工艺分别在两个第二凸台上形成所述源区第一导电类型掺杂区5和所述漏区第一导电类型掺杂区6；利用外延工艺在所述源区第一导电类型掺杂区5上形成所述源区第二导电类型掺杂区7，在所述漏区第一导电类型掺杂区6上形成所述漏区第二导电类型掺杂区8，且所述源区第二导电类型掺杂7区和所述漏区第二导电类型掺杂区8的上表面低于所述上层硅3的上表面；利用外延工艺在所述源区第二导电类型掺杂区7上形成初始源极9，在所述漏区第二导电类型掺杂区8上形成初始漏极10；利用刻蚀工艺去除靠近所述初始源极9的初始氧化层4，形成所述氧化场板11；利用离子注入工艺将未被所述氧化场板11覆盖的上层硅3形成所述体区12，将被所述氧化场板11覆盖的上层硅3形成所述漂移区13；利用刻蚀工艺去除部分初始源极9和初始漏极10，形成凹字形结构的源极15和漏极16。
具体地，本发明实施方式中，在SOI衬底表面形成一层二氧化硅，然后对二氧化硅进行刻蚀，在上层硅3的第一凸台上形成初始氧化层4，如图2所示。本实施例中可以在初始SOI衬底的初始上层硅表面沉积形成一层二氧化硅，然后刻蚀掉两端的二氧化硅，接着刻蚀部分暴露出的初始上层硅形成具有凸字型结构上层硅3的SOI衬底。
接着，对两个凸台进行P型离子注入，在两个第二凸台上形成源区第一导电类型掺杂区5和漏区第一导电类型掺杂区6，如图2所示。在P型硅上选择性外延N型硅和重掺杂的N型硅，形成源区第二导电类型掺杂区7、漏区第二导电类型掺杂区8、初始源极9和初始漏极10，如图3所示。
然后，在晶体管表面形成一层光刻胶，对光刻胶进行刻蚀，在二氧化硅层靠近初始源极9一侧形成刻蚀窗口，通过刻蚀窗口对二氧化硅进行刻蚀，暴露出部分第一凸台，将未被刻蚀的二氧化硅作为氧化场板11。然后对未被氧化场板11覆盖的上层硅3进行P型离子注入，形成体区12，被氧化场板11覆盖的上层硅3作为漂移区13，如图4所示。然后对晶体管表面进行热氧化，形成一层薄的氧化层，体区12上的氧化层作为栅氧化层14。然后利用刻蚀工艺去除部分初始源极9和初始漏极10，形成凹字形结构的源极15和漏极16，如图5所示。本实施例中可以直接将初始源极9和初始漏极10作为源极和漏极，但是凹字形结构的源极和漏极能够增加源极15和漏极16和所连接的金属接触极的接触面积，有利于源极15和漏极16散热，提高晶体管的散热效果。
进一步地，所述方法还包括：在晶体管表面形成金属层17；利用刻蚀工艺去除所述氧化场板11表面中间部分的金属层，形成源栅场板18和漏极场板19，所述源栅场板18形成于所述源极15、所述体区12和部分氧化场板11上，所述漏极场板19，形成于所述漏极16和部分氧化场板11上，且所述源栅场板18与所述漏极场板19之间具有间隔。
具体的，本发明实施方式中，在晶体管表面还形成有第二个场板，先通过物理气相沉积在晶体管表面形成图6所示的金属层17，然后利用刻蚀工艺去除氧化场板11表面中间部分的金属层，形成图7所示的源栅场板18和漏极场板19。源栅场板18和漏极场板19能够与氧化场板11一起作为场板组，降低表面电场，减小场板边缘尖锋电场，提高击穿电压。本实施例中可以直接将初始源极9和初始漏极10作为源极和漏极，但是凹字形结构的源极和漏极能够增加源栅场板18和漏极场板19与所对应的源极15和漏极16的接触面积，有利于源极15和漏极16散热，提高晶体管的散热效果。
进一步地，所述漏区第二导电类型掺杂区8的掺杂浓度大于所述漏区第一导电类型掺杂区6的掺杂浓度。
本发明第三方面提供一种芯片，该芯片包括上文所述的横向双扩散场效应晶体管。
本发明第四方面提供一种电路，该电路包括上文所述的横向双扩散场效应晶体管。
以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (16)

1.一种横向双扩散场效应晶体管，其特征在于，所述横向双扩散场效应晶体管包括：
SOI衬底，所述SOI衬底由下至上依次包括硅衬底、氧化层和上层硅，所述上层硅为凸字型结构，包括位于中间的第一凸台和位于所述第一凸台两侧的第二凸台；
所述第一凸台被划分为体区和漂移区，所述体区具有第一导电类型，所述漂移区具有与所述第一导电类型不同的第二导电类型；
氧化场板，形成于所述漂移区上；
源区第一导电类型掺杂区，形成于靠近所述体区的第二凸台上；
源区第二导电类型掺杂区，形成于所述源区第一导电类型掺杂区上，且所述源区第二导电类型掺杂区的上表面低于所述体区的上表面；
源极，形成于所述源区第二导电类型掺杂区上；
漏区第一导电类型掺杂区，形成于靠近所述漂移区的第二凸台上；
漏区第二导电类型掺杂区，形成于所述漏区第一导电类型掺杂区上，且所述漏区第二导电类型掺杂区的上表面低于所述漂移区的上表面；
漏极，形成于所述漏区第二导电类型掺杂区上，其中，所述漏区第一导电类型掺杂区和所述漏区第二导电类型掺杂区在所述漏极下形成反向PN结，在所述漏极的电压大于设定电压的情况下，PN结击穿，载流子可以依次从所述漏区第一导电类型掺杂区、所述漏区第二导电类型掺杂区到所述漏极，以减少表面载流子分布。
2.根据权利要求1所述的横向双扩散场效应晶体管，其特征在于，所述横向双扩散场效应晶体管还包括：
源栅场板，形成于所述源极、所述体区和部分氧化场板上；
漏极场板，形成于所述漏极和部分氧化场板上，所述源栅场板与所述漏极场板之间具有间隔。
3.根据权利要求1所述的横向双扩散场效应晶体管，其特征在于，所述源极和所述漏极为凹字形结构。
4.根据权利要求1所述的横向双扩散场效应晶体管，其特征在于，所述漏区第二导电类型掺杂区的掺杂浓度大于所述漏区第一导电类型掺杂区的掺杂浓度。
5.根据权利要求1所述的横向双扩散场效应晶体管，其特征在于，所述漏区第二导电类型掺杂区的掺杂浓度介于1e17cm-3-5e19cm-3。
6.根据权利要求1所述的横向双扩散场效应晶体管，其特征在于，所述漏区第一导电类型掺杂区的掺杂浓度介于1e17cm-3-3e19cm-3。
7.根据权利要求1所述的横向双扩散场效应晶体管，其特征在于，所述上层硅具有第二导电类型。
8.一种横向双扩散场效应晶体管制作方法，其特征在于，所述横向双扩散场效应晶体管制作方法包括：
形成SOI衬底，所述SOI衬底由下至上依次包括硅衬底、氧化层和上层硅，所述上层硅为凸字型结构，包括位于中间的第一凸台和位于所述第一凸台两侧的第二凸台；
形成体区、漂移区、源区第一导电类型掺杂区、源区第二导电类型掺杂区、漏区第一导电类型掺杂区、漏区第二导电类型掺杂区、源极、漏极和氧化场板，其中，所述上层硅被划分为所述体区和所述漂移区，所述体区和所述漂移区均为凸台状立方体结构，所述体区具有第一导电类型，所述漂移区具有与所述第一导电类型不同的第二导电类型；所述源区第一导电类型掺杂区形成于靠近所述体区的第二凸台上；所述漏区第一导电类型掺杂区形成于靠近所述漂移区的第二凸台上；所述源区第二导电类型掺杂区形成于所述源区第一导电类型掺杂区上，且所述源区第二导电类型掺杂区的上表面低于所述体区的上表面；所述漏区第二导电类型掺杂区形成于所述漏区第一导电类型掺杂区上，且所述漏区第二导电类型掺杂区的上表面低于所述漂移区的上表面；所述源极形成于所述源区第二导电类型掺杂区上；所述漏极形成于所述漏区第二导电类型掺杂区上；所述氧化场板形成于所述漂移区上，其中，所述漏区第一导电类型掺杂区和所述漏区第二导电类型掺杂区在所述漏极下形成反向PN结，在所述漏极的电压大于设定电压的情况下，PN结击穿，载流子可以依次从所述漏区第一导电类型掺杂区、所述漏区第二导电类型掺杂区到所述漏极，以减少表面载流子分布。
9.根据权利要求8所述的横向双扩散场效应晶体管制作方法，其特征在于，所述形成SOI衬底，包括：
提供初始SOI衬底，所述初始SOI衬底由下至上依次包括硅衬底、氧化层和初始上层硅；
对所述初始上层硅进行刻蚀，形成具有凸字型结构上层硅的SOI衬底。
10.根据权利要求8所述的横向双扩散场效应晶体管制作方法，其特征在于，所述源极和所述漏极为凹字形结构。
11.根据权利要求10所述的横向双扩散场效应晶体管制作方法，其特征在于，所述上层硅具有第二导电类型。
12.根据权利要求11所述的横向双扩散场效应晶体管制作方法，其特征在于，所述形成体区、漂移区、源区第一导电类型掺杂区、源区第二导电类型掺杂区、漏区第一导电类型掺杂区、漏区第二导电类型掺杂区和氧化场板，包括：
在所述上层硅的第一凸台上形成初始氧化层；
利用离子注入工艺分别在两个第二凸台上形成所述源区第一导电类型掺杂区和所述漏区第一导电类型掺杂区；
利用外延工艺在所述源区第一导电类型掺杂区上形成所述源区第二导电类型掺杂区，在所述漏区第一导电类型掺杂区上形成所述漏区第二导电类型掺杂区，且所述源区第二导电类型掺杂区和所述漏区第二导电类型掺杂区的上表面低于所述上层硅的上表面；
利用外延工艺在所述源区第二导电类型掺杂区上形成初始源极，在所述漏区第二导电类型掺杂区上形成初始漏极；
利用刻蚀工艺去除靠近所述初始源极的初始氧化层，形成所述氧化场板；
利用离子注入工艺将未被所述氧化场板覆盖的上层硅形成所述体区，将被所述氧化场板覆盖的上层硅形成所述漂移区；
利用刻蚀工艺去除部分初始源极和初始漏极，形成凹字形结构的源极和漏极。
13.根据权利要求8所述的横向双扩散场效应晶体管制作方法，其特征在于，所述方法还包括：
在晶体管表面形成金属层；
利用刻蚀工艺去除所述氧化场板表面中间部分的金属层，形成源栅场板和漏极场板，所述源栅场板形成于所述源极、所述体区和部分氧化场板上，所述漏极场板，形成于所述漏极和部分氧化场板上，且所述源栅场板与所述漏极场板之间具有间隔。
14.根据权利要求8所述的横向双扩散场效应晶体管制作方法，其特征在于，所述漏区第二导电类型掺杂区的掺杂浓度大于所述漏区第一导电类型掺杂区的掺杂浓度。
15.一种芯片，其特征在于，该芯片包括权利要求1-7中任一项所述的横向双扩散场效应晶体管。
16.一种电路，其特征在于，该电路包括权利要求1-7中任一项所述的横向双扩散场效应晶体管。
CN202211436896.9A 2022-11-16 2022-11-16 横向双扩散场效应晶体管、制作方法、芯片及电路 Active CN115528117B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211436896.9A CN115528117B (zh) 2022-11-16 2022-11-16 横向双扩散场效应晶体管、制作方法、芯片及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211436896.9A CN115528117B (zh) 2022-11-16 2022-11-16 横向双扩散场效应晶体管、制作方法、芯片及电路

Publications (2)

Publication Number Publication Date
CN115528117A CN115528117A (zh) 2022-12-27
CN115528117B true CN115528117B (zh) 2023-06-27

Family

ID=84705212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211436896.9A Active CN115528117B (zh) 2022-11-16 2022-11-16 横向双扩散场效应晶体管、制作方法、芯片及电路

Country Status (1)

Country Link
CN (1) CN115528117B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115881778B (zh) * 2023-01-19 2023-05-05 北京智芯微电子科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路
CN115863397B (zh) * 2023-01-19 2023-04-21 北京智芯微电子科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257047A (zh) * 2008-04-03 2008-09-03 北京大学 一种耐高压的横向双扩散mos晶体管
US8604525B2 (en) * 2009-11-02 2013-12-10 Vishay-Siliconix Transistor structure with feed-through source-to-substrate contact
CN101950759A (zh) * 2010-08-27 2011-01-19 电子科技大学 一种Super Junction VDMOS器件
US20140001551A1 (en) * 2012-06-29 2014-01-02 Richtek Technology Corporation, R.O.C. Lateral Double Diffused Metal Oxide Semiconductor Device and Manufacturing Method Thereof
CN103035730B (zh) * 2012-12-07 2015-12-02 上海华虹宏力半导体制造有限公司 射频ldmos器件及其制造方法
CN106972060B (zh) * 2017-03-23 2023-05-26 苏州远创达科技有限公司 半导体功率器件
CN111710723B (zh) * 2020-07-16 2022-09-16 杰华特微电子股份有限公司 横向双扩散晶体管及其制造方法
CN213988891U (zh) * 2020-11-09 2021-08-17 开泰半导体(深圳)有限公司 Mos型功率半导体器件
CN114420760B (zh) * 2022-03-28 2022-05-31 北京芯可鉴科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路
CN115084232B (zh) * 2022-07-21 2023-01-17 北京芯可鉴科技有限公司 异质结横向双扩散场效应晶体管、制作方法、芯片及电路

Also Published As

Publication number Publication date
CN115528117A (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
JP6667893B2 (ja) 半導体装置および半導体装置の製造方法
CN115528117B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
US9385202B2 (en) Semiconductor device having a patterned gate dielectric
US7157785B2 (en) Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
JP5565461B2 (ja) 半導体装置
US10186610B2 (en) Semiconductor device and method of manufacturing the semiconductor device
US8058129B2 (en) Lateral double diffused MOS device and method for manufacturing the same
CN106356399B (zh) 半导体器件
JP2019003968A (ja) 半導体装置および半導体装置の製造方法
CN108258039B (zh) 电导率调制漏极延伸mosfet
JP2012033809A (ja) Ｍｏｓ型半導体装置
US11322604B2 (en) Semiconductor device and manufacturing method thereof
CN115064582A (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
JP2001127285A (ja) 縦型電界効果トランジスタ
US9525058B2 (en) Integrated circuit and method of manufacturing an integrated circuit
JP2001168335A (ja) 縦型半導体装置
TWI488307B (zh) Power transistor structure and manufacturing method
CN111640786B (zh) 一种具有多沟槽的ligbt器件
CN115881778B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
JP7043750B2 (ja) ＳｉＣ－ＭＯＳＦＥＴ
CN115863397B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN115020478B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN115911100B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
US20230231042A1 (en) Semiconductor device and method of manufacturing the same
CN114429987B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant