JP6667893B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6667893B2 JP6667893B2 JP2015206285A JP2015206285A JP6667893B2 JP 6667893 B2 JP6667893 B2 JP 6667893B2 JP 2015206285 A JP2015206285 A JP 2015206285A JP 2015206285 A JP2015206285 A JP 2015206285A JP 6667893 B2 JP6667893 B2 JP 6667893B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- trench
- semiconductor layer
- region
- carbide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 501
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 239000010410 layer Substances 0.000 claims description 250
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 206
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 206
- 229910052751 metal Inorganic materials 0.000 claims description 59
- 239000002184 metal Substances 0.000 claims description 59
- 239000012535 impurity Substances 0.000 claims description 42
- 230000000149 penetrating effect Effects 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 16
- 239000002344 surface layer Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000003763 carbonization Methods 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 description 66
- 239000000758 substrate Substances 0.000 description 29
- 238000005468 ion implantation Methods 0.000 description 21
- 230000005684 electric field Effects 0.000 description 18
- 230000000052 comparative effect Effects 0.000 description 17
- 238000000206 photolithography Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- 230000032683 aging Effects 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
Description
実施の形態1にかかる半導体装置の構造について説明する。図1は、実施の形態1にかかる半導体装置の活性領域の構造を示す断面図である。図2は、図1のコンタクトトレンチ付近の平面レイアウトを示す平面図である。図2では、ゲート絶縁膜6を図示省略する。図1に示す実施の形態1にかかる半導体装置は、活性領域において、半導体基体(半導体チップ)10のおもて面側に、ゲートトレンチ(第1トレンチ)5と、コンタクトトレンチ(第2トレンチ)8と、を備えたトレンチ型SiC−MOSFETである。活性領域とは、電流駆動を担う領域(オン状態のときに電流が流れる領域)である。ゲートトレンチ5とは、ゲート絶縁膜6を介してゲート電極7が埋め込まれたトレンチである。コンタクトトレンチ8とは、後述するおもて面電極(金属電極:ソース電極11および金属膜12)が埋め込まれ、当該おもて面電極とのコンタクト(電気的接触部)を内壁8a〜8cに形成したトレンチである。
次に、実施の形態2にかかる半導体装置の構造について説明する。図11は、実施の形態2にかかる半導体装置の活性領域の構造を示す断面図である。図11のコンタクトトレンチ8付近の平面レイアウトは、実施の形態1と同様である(図2参照)。実施の形態2にかかる半導体装置が実施の形態1にかかる半導体装置と異なる点は、ゲートトレンチ51の底部51aおよびコーナー部51bの全面にわたってゲート絶縁膜6を介してゲート電極7を覆うp型半導体領域(以下、第2p型半導体領域(第4半導体領域)とする)52が設けられている点である。
次に、実施の形態3にかかる半導体装置の構造について説明する。図17は、実施の形態3にかかる半導体装置の活性領域の構造を示す断面図である。図17のコンタクトトレンチ8付近の平面レイアウトは、実施の形態1と同様である(図2参照)。実施の形態3にかかる半導体装置が実施の形態1にかかる半導体装置と異なる点は、p型ベース領域3のゲートトレンチ5側の不純物濃度をコンタクトトレンチ8側の不純物濃度よりも低くした点である。
次に、実施の形態4にかかる半導体装置の構造について説明する。図18は、実施の形態4にかかる半導体装置の活性領域の構造を示す断面図である。図18のコンタクトトレンチ8付近の平面レイアウトは、実施の形態1と同様である(図2参照)。実施の形態4にかかる半導体装置は、実施の形態2に実施の形態3を適用した構成となっている。
次に、実施の形態5にかかる半導体装置の構造について説明する。図19は、実施の形態5にかかる半導体装置の活性領域の構造を示す断面図である。図20は、図19のコンタクトトレンチ付近の平面レイアウトを示す平面図である。図20では、ゲート絶縁膜6を図示省略する。実施の形態5にかかる半導体装置が実施の形態1にかかる半導体装置と異なる点は、隣り合うゲートトレンチ5とコンタクトトレンチ8との間のコンタクトトレンチ8側に、かつn+型ソース領域(第2半導体領域)54よりも深い位置にp+型コンタクト領域(第5半導体領域)55が選択的に設けられている点である。n+型ソース領域54は、隣り合うゲートトレンチ5とコンタクトトレンチ8との間において、p型ベース領域3の基体おもて面側の表面層全体にわたって設けられ、基体おもて面の全面に露出されている(図20)。
次に、本発明にかかる半導体装置のソース・ドレイン間に流れる電流のうち寄生ショットキーダイオードを介して流れる電流(以下、ショットキーダイオード成分とする)の比率について検証した。図21は、比較例1として挙げるトレンチ型SiC−MOSFETの活性領域の構造を示す断面図である。図22は、実施例にかかる半導体装置のショットキーダイオード成分の比率を示す特性図である。上述した実施の形態1にかかる半導体装置(図1,2参照)の製造方法にしたがい、上記諸条件でトレンチ型SiC−MOSFETを作製した(以下、実施例とする)。すなわち、実施例においては、コンタクトトレンチ8の側壁8cに寄生ショットキーダイオードが形成されている。
次に、上記実施例のリーク電流について検証した。図23は、比較例2として挙げるトレンチ型SiC−MOSFETの活性領域の構造を示す断面図である。図24は、実施例にかかる半導体装置のリーク電流を示す特性図である。比較として、図23に示すように、寄生ショットキーダイオードを内蔵することで、リーク電流が大きくなってしまう従来のトレンチ型SiC−MOSFETを作製した(以下、比較例2とする)。比較例2は、例えば上記特許文献4に相当する。具体的には、比較例2には、コンタクトトレンチ108の底部108aでおもて面電極を覆うp型半導体領域133が設けられ、コンタクトトレンチ108の側壁108cおよびコーナー部108bに寄生ショットキーダイオードが形成される。比較例2のp型半導体領域133以外の構成は、従来例2(図26参照)と同様である。
2 n型ドリフト領域
2a 第1n-型ドリフト領域
2b 第2n型ドリフト領域
3 p型ベース領域
4,54 n+型ソース領域
5,51 ゲートトレンチ
6 ゲート絶縁膜
7 ゲート電極
8 コンタクトトレンチ
8a コンタクトトレンチの底部
8b コンタクトトレンチのコーナー部
8c コンタクトトレンチの側壁
9 層間絶縁膜
9a コンタクトホール
10 半導体基体
11 ソース電極
12 金属膜
13 p型半導体領域
14,55 p+型コンタクト領域
21,22 寄生pnダイオード
23 寄生ショットキーダイオード
31,32 空乏層
33 ソース・ドレイン間に流れる電流
51a ゲートトレンチの底部
51b ゲートトレンチのコーナー部
51c ゲートトレンチの側壁
52 ゲートトレンチの底部のp型半導体領域
53a p-型領域
53b p型領域
d1 ゲートトレンチの深さ
d2 コンタクトトレンチの深さ
d3 ゲートトレンチの底部からコンタクトトレンチの底部のp型半導体領域の下面までの距離
d4 コンタクトトレンチの側壁のショットキー接合が形成されている部分の深さ方向の距離
w1 ゲートトレンチの幅
w2 コンタクトトレンチの幅
w3 コンタクトトレンチの底部のp型半導体領域の幅
w4 ゲートトレンチの底部のp型半導体領域の幅
x ゲートトレンチおよびコンタクトトレンチのストライプ状に延びる方向(第1方向)
y ゲートトレンチおよびコンタクトトレンチが並ぶ方向(第2方向)
z 深さ方向
Claims (14)
- 第1導電型の第1炭化珪素半導体層の内部の、前記第1炭化珪素半導体層の表面よりも深い位置に選択的に設けられた第2導電型の第1半導体領域と、
前記第1炭化珪素半導体層の表面に設けられた第2導電型の第2炭化珪素半導体層と、
前記第2炭化珪素半導体層の内部に選択的に設けられた第1導電型の第2半導体領域と、
前記第2半導体領域および前記第2炭化珪素半導体層を貫通して前記第1炭化珪素半導体層に達する第1トレンチと、
前記第1トレンチと離して設けられ、前記第2半導体領域および前記第2炭化珪素半導体層を貫通し、前記第1炭化珪素半導体層を経て前記第1半導体領域に達する第2トレンチと、
前記第1トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
前記第2半導体領域および前記第2炭化珪素半導体層に接し、かつ前記第2トレンチの底部およびコーナー部において前記第1半導体領域に接するように前記第2トレンチの内部に埋め込まれ、前記第2トレンチの側壁に前記第1炭化珪素半導体層とのショットキー接合を形成する金属電極と、
を備え、
前記第2トレンチの側壁の前記ショットキー接合が形成されている部分の深さ方向の距離は、1つの前記第1トレンチを挟んで隣り合う前記第2トレンチの中心間の距離に対して1/10以上となる高さであることを特徴とする半導体装置。 - 第1導電型の第1炭化珪素半導体層の内部の、前記第1炭化珪素半導体層の表面よりも深い位置に選択的に設けられた第2導電型の第1半導体領域と、
前記第1炭化珪素半導体層の表面に設けられた第2導電型の第2炭化珪素半導体層と、
前記第2炭化珪素半導体層の内部に選択的に設けられた第1導電型の第2半導体領域と、
前記第2半導体領域および前記第2炭化珪素半導体層を貫通して前記第1炭化珪素半導体層に達する第1トレンチと、
前記第1トレンチと離して設けられ、前記第2半導体領域および前記第2炭化珪素半導体層を貫通し、前記第1炭化珪素半導体層を経て前記第1半導体領域に達する第2トレンチと、
前記第1トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
前記第2半導体領域および前記第2炭化珪素半導体層に接し、かつ前記第2トレンチの底部およびコーナー部において前記第1半導体領域に接するように前記第2トレンチの内部に埋め込まれ、前記第2トレンチの側壁に前記第1炭化珪素半導体層とのショットキー接合を形成する金属電極と、
を備え、
前記第2炭化珪素半導体層は、前記第1トレンチに接する第1領域と、前記第2トレンチに接する第2領域と、からなり、
前記第2領域は、前記第1領域よりも不純物濃度が高く、かつ前記第1領域よりも深いことを特徴とする半導体装置。 - 第1導電型の第1炭化珪素半導体層の内部の、前記第1炭化珪素半導体層の表面よりも深い位置に選択的に設けられた第2導電型の第1半導体領域と、
前記第1炭化珪素半導体層の表面に設けられた第2導電型の第2炭化珪素半導体層と、
前記第2炭化珪素半導体層の内部に選択的に設けられた第1導電型の第2半導体領域と、
前記第2半導体領域および前記第2炭化珪素半導体層を貫通して前記第1炭化珪素半導体層に達する第1トレンチと、
前記第1トレンチと離して設けられ、前記第2半導体領域および前記第2炭化珪素半導体層を貫通し、前記第1炭化珪素半導体層を経て前記第1半導体領域に達する第2トレンチと、
前記第1トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
前記第2半導体領域および前記第2炭化珪素半導体層に接し、かつ前記第2トレンチの底部およびコーナー部において前記第1半導体領域に接するように前記第2トレンチの内部に埋め込まれ、前記第2トレンチの側壁に前記第1炭化珪素半導体層とのショットキー接合を形成する金属電極と、
前記第2炭化珪素半導体層の内部の、前記第2半導体領域よりも深い位置に選択的に設けられ、前記第2トレンチの側壁において前記金属電極に接する、前記第2炭化珪素半導体層よりも不純物濃度の高い第2導電型の第5半導体領域と、
を備えることを特徴とする半導体装置。 - 前記第1半導体領域の幅は、前記第2トレンチの幅よりも広いことを特徴とする請求項1〜3のいずれか一つに記載の半導体装置。
- 前記第2トレンチの深さは、前記第1トレンチの深さ以上であることを特徴とする請求項1〜4のいずれか一つに記載の半導体装置。
- 前記第1炭化珪素半導体層の内部に選択的に設けられ、前記第1トレンチの底部およびコーナー部において前記ゲート絶縁膜を介して前記ゲート電極に対向する第2導電型の第4半導体領域をさらに備えることを特徴とする請求項1〜4のいずれか一つに記載の半導体装置。
- 前記第2トレンチの深さは、前記第1トレンチの深さ以下であることを特徴とする請求項6に記載の半導体装置。
- 前記第2炭化珪素半導体層の内部に選択的に設けられた、前記第2炭化珪素半導体層よりも不純物濃度の高い第2導電型の第5半導体領域をさらに備え、
前記第2半導体領域と前記第5半導体領域とは、前記第1トレンチと前記第2トレンチとが並ぶ方向と直交する方向に交互に配置されていることを特徴とする請求項1または2に記載の半導体装置。 - 前記金属電極は、金属膜とソース電極との積層膜であることを特徴とする請求項1〜3のいずれか一つに記載の半導体装置。
- 前記第1炭化珪素半導体層の、前記第2炭化珪素半導体層側に対して反対側の表面に設けられた、前記第1炭化珪素半導体層よりも不純物濃度の高い第1導電型の第3炭化珪素半導体層をさらに備えることを特徴とする請求項1〜9のいずれか一つに記載の半導体装置。
- 第1導電型の第1炭化珪素半導体層の内部の、前記第1炭化珪素半導体層の表面よりも深い位置に第2導電型の第1半導体領域を選択的に形成する第1工程と、
前記第1炭化珪素半導体層の表面に、第2導電型の第2炭化珪素半導体層を形成する第2工程と、
前記第2炭化珪素半導体層の内部に、第1導電型の第2半導体領域を選択的に形成する第3工程と、
前記第2半導体領域および前記第2炭化珪素半導体層を貫通して前記第1炭化珪素半導体層に達する第1トレンチを形成する第4工程と、
前記第1トレンチと離して、前記第2半導体領域および前記第2炭化珪素半導体層を貫通し、前記第1炭化珪素半導体層を経て前記第1半導体領域に達する第2トレンチを形成する第5工程と、
前記第1トレンチの内部にゲート絶縁膜を介してゲート電極を形成する第6工程と、
前記第2半導体領域および前記第2炭化珪素半導体層に接し、かつ前記第2トレンチの底部およびコーナー部において前記第1半導体領域に接するように前記第2トレンチの内部に金属電極を埋め込み、前記第2トレンチの側壁に前記第1炭化珪素半導体層と前記金属電極とのショットキー接合を形成する第7工程と、
を含み、
前記第2トレンチの側壁の前記ショットキー接合が形成されている部分の深さ方向の距離を、1つの前記第1トレンチを挟んで隣り合う前記第2トレンチの中心間の距離に対して1/10以上となる高さにすることを特徴とする半導体装置の製造方法。 - 第1導電型の第1炭化珪素半導体層の内部の、前記第1炭化珪素半導体層の表面よりも深い位置に第2導電型の第1半導体領域を選択的に形成する第1工程と、
前記第1炭化珪素半導体層の表面に、第2導電型の第2炭化珪素半導体層を形成する第2工程と、
前記第2炭化珪素半導体層の内部に、第1導電型の第2半導体領域を選択的に形成する第3工程と、
前記第2半導体領域および前記第2炭化珪素半導体層を貫通して前記第1炭化珪素半導体層に達する第1トレンチを形成する第4工程と、
前記第1トレンチと離して、前記第2半導体領域および前記第2炭化珪素半導体層を貫通し、前記第1炭化珪素半導体層を経て前記第1半導体領域に達する第2トレンチを形成する第5工程と、
前記第1トレンチの内部にゲート絶縁膜を介してゲート電極を形成する第6工程と、
前記第2半導体領域および前記第2炭化珪素半導体層に接し、かつ前記第2トレンチの底部およびコーナー部において前記第1半導体領域に接するように前記第2トレンチの内部に金属電極を埋め込み、前記第2トレンチの側壁に前記第1炭化珪素半導体層と前記金属電極とのショットキー接合を形成する第7工程と、
を含み、
前記第2工程では、前記第2炭化珪素半導体層として第1領域と、前記第1領域よりも不純物濃度が高く、かつ前記第1領域よりも深い第2領域と、を形成し、
前記第4工程では、前記第6工程の際に前記第1トレンチの側壁において前記第1領域と前記ゲート絶縁膜とが接触するように、側壁に前記第1領域が露出する前記第1トレンチを形成し、
前記第5工程では、前記第7工程の際に前記第2トレンチの側壁において前記第2領域と前記金属電極とが接触するように、側壁に前記第2領域が露出する前記第2トレンチを形成することを特徴とする半導体装置の製造方法。 - 第1導電型の第1炭化珪素半導体層の内部の、前記第1炭化珪素半導体層の表面よりも深い位置に第2導電型の第1半導体領域を選択的に形成する第1工程と、
前記第1炭化珪素半導体層の表面に、第2導電型の第2炭化珪素半導体層を形成する第2工程と、
前記第2炭化珪素半導体層の内部に、第1導電型の第2半導体領域を選択的に形成する第3工程と、
前記第2半導体領域および前記第2炭化珪素半導体層を貫通して前記第1炭化珪素半導体層に達する第1トレンチを形成する第4工程と、
前記第1トレンチと離して、前記第2半導体領域および前記第2炭化珪素半導体層を貫通し、前記第1炭化珪素半導体層を経て前記第1半導体領域に達する第2トレンチを形成する第5工程と、
前記第1トレンチの内部にゲート絶縁膜を介してゲート電極を形成する第6工程と、
前記第2半導体領域および前記第2炭化珪素半導体層に接し、かつ前記第2トレンチの底部およびコーナー部において前記第1半導体領域に接するように前記第2トレンチの内部に金属電極を埋め込み、前記第2トレンチの側壁に前記第1炭化珪素半導体層と前記金属電極とのショットキー接合を形成する第7工程と、
を含み、
前記第5工程の後、前記第6工程の前に、前記第2トレンチの側壁に対して斜めの方向から第2導電型不純物を導入して、前記第2炭化珪素半導体層の内部の、前記第2半導体領域よりも深い位置に、前記第2炭化珪素半導体層よりも不純物濃度の高い第2導電型の第5半導体領域を選択的に形成し、
前記第7工程では、前記第2トレンチの側壁において前記第5半導体領域と前記金属電極とを接触させることを特徴とする半導体装置の製造方法。 - 前記第1工程は、
前記第1炭化珪素半導体層の一部である第1導電型の下部炭化珪素半導体層を形成する工程と、
前記下部炭化珪素半導体層の表面層に前記第1半導体領域を選択的に形成する工程と、
前記下部炭化珪素半導体層の表面に、前記第1炭化珪素半導体層の残りの部分である第1導電型の上部炭化珪素半導体層を形成して、前記下部炭化珪素半導体層および前記上部炭化珪素半導体層からなり、表面よりも深い位置に前記第1半導体領域が位置する前記第1炭化珪素半導体層を形成する工程と、を含むことを特徴とする請求項11〜13のいずれか一つに記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015206285A JP6667893B2 (ja) | 2015-10-20 | 2015-10-20 | 半導体装置および半導体装置の製造方法 |
US15/252,623 US9653599B2 (en) | 2015-10-20 | 2016-08-31 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015206285A JP6667893B2 (ja) | 2015-10-20 | 2015-10-20 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017079251A JP2017079251A (ja) | 2017-04-27 |
JP6667893B2 true JP6667893B2 (ja) | 2020-03-18 |
Family
ID=58523150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015206285A Active JP6667893B2 (ja) | 2015-10-20 | 2015-10-20 | 半導体装置および半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9653599B2 (ja) |
JP (1) | JP6667893B2 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10403712B2 (en) * | 2016-06-02 | 2019-09-03 | Infineon Technologies Americas Corp. | Combined gate trench and contact etch process and related structure |
JP6763727B2 (ja) | 2016-09-15 | 2020-09-30 | トヨタ自動車株式会社 | スイッチング装置とその製造方法 |
JP6720818B2 (ja) * | 2016-10-07 | 2020-07-08 | トヨタ自動車株式会社 | 半導体装置 |
JP6871058B2 (ja) * | 2017-05-22 | 2021-05-12 | 株式会社東芝 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
JP7081087B2 (ja) * | 2017-06-02 | 2022-06-07 | 富士電機株式会社 | 絶縁ゲート型半導体装置及びその製造方法 |
CN110709997B (zh) * | 2017-06-06 | 2023-02-28 | 三菱电机株式会社 | 半导体装置以及电力变换装置 |
JP6946764B2 (ja) * | 2017-06-09 | 2021-10-06 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6844482B2 (ja) * | 2017-09-26 | 2021-03-17 | 株式会社豊田中央研究所 | 窒化物半導体装置とその製造方法 |
JP7059555B2 (ja) * | 2017-10-05 | 2022-04-26 | 富士電機株式会社 | 半導体装置 |
JP7059556B2 (ja) * | 2017-10-05 | 2022-04-26 | 富士電機株式会社 | 半導体装置 |
JP2019083243A (ja) | 2017-10-30 | 2019-05-30 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP6984347B2 (ja) * | 2017-11-24 | 2021-12-17 | 富士電機株式会社 | 半導体装置 |
JP7029711B2 (ja) * | 2017-11-29 | 2022-03-04 | 国立研究開発法人産業技術総合研究所 | 半導体装置 |
DE102017128633A1 (de) | 2017-12-01 | 2019-06-06 | Infineon Technologies Ag | Siliziumcarbid-halbleiterbauelement mit grabengatestrukturen und abschirmgebieten |
JP7151076B2 (ja) * | 2017-12-11 | 2022-10-12 | 富士電機株式会社 | 絶縁ゲート型半導体装置 |
JP2019110160A (ja) | 2017-12-15 | 2019-07-04 | 株式会社東芝 | 半導体装置 |
JP6923457B2 (ja) | 2018-01-19 | 2021-08-18 | 株式会社日立製作所 | 炭化ケイ素半導体装置およびその製造方法、電力変換装置、自動車並びに鉄道車両 |
JP6981890B2 (ja) * | 2018-01-29 | 2021-12-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10937901B2 (en) * | 2018-03-14 | 2021-03-02 | Fuji Electric Co., Ltd. | Insulated gate semiconductor device with injuction supression structure and method of manufacturing same |
JP7155641B2 (ja) * | 2018-06-14 | 2022-10-19 | 富士電機株式会社 | 半導体装置 |
JP7243094B2 (ja) * | 2018-09-11 | 2023-03-22 | 富士電機株式会社 | 半導体装置 |
JP7333509B2 (ja) * | 2018-11-05 | 2023-08-25 | 国立大学法人 筑波大学 | 炭化珪素半導体装置 |
US10985248B2 (en) * | 2018-11-16 | 2021-04-20 | Infineon Technologies Ag | SiC power semiconductor device with integrated Schottky junction |
JP7310144B2 (ja) * | 2019-01-10 | 2023-07-19 | 富士電機株式会社 | 炭化珪素半導体装置 |
CN112823414A (zh) * | 2019-04-16 | 2021-05-18 | 富士电机株式会社 | 半导体装置及制造方法 |
WO2021014570A1 (ja) * | 2019-07-23 | 2021-01-28 | 三菱電機株式会社 | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 |
JP2021057552A (ja) * | 2019-10-02 | 2021-04-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
EP3881360B1 (en) * | 2019-11-08 | 2022-05-04 | Hitachi Energy Switzerland AG | Insulated gate bipolar transistor |
US11270928B2 (en) * | 2020-04-02 | 2022-03-08 | Macom Technology Solutions Holdings, Inc. | Unibody lateral via |
CN111627983A (zh) * | 2020-05-29 | 2020-09-04 | 东莞南方半导体科技有限公司 | 一种沟槽型SiC器件 |
CN112086507A (zh) * | 2020-10-22 | 2020-12-15 | 电子科技大学 | 一种SiC MOSFET器件元胞及其制造方法 |
CN113972261A (zh) * | 2021-10-11 | 2022-01-25 | 松山湖材料实验室 | 碳化硅半导体器件及制备方法 |
CN116344587A (zh) * | 2023-04-26 | 2023-06-27 | 无锡新洁能股份有限公司 | 一种沟槽型碳化硅mosfet器件及其制备工艺 |
CN117334745A (zh) * | 2023-12-01 | 2024-01-02 | 深圳天狼芯半导体有限公司 | 一种源极沟槽集成SBD超结SiC MOS及制备方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6621107B2 (en) | 2001-08-23 | 2003-09-16 | General Semiconductor, Inc. | Trench DMOS transistor with embedded trench schottky rectifier |
JP2006093457A (ja) | 2004-09-24 | 2006-04-06 | Toyota Motor Corp | 絶縁ゲート型半導体装置 |
JP5132123B2 (ja) * | 2006-11-01 | 2013-01-30 | 株式会社東芝 | 電力用半導体素子 |
JP4450241B2 (ja) | 2007-03-20 | 2010-04-14 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
JP4577355B2 (ja) | 2007-12-26 | 2010-11-10 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP5617175B2 (ja) | 2008-04-17 | 2014-11-05 | 富士電機株式会社 | ワイドバンドギャップ半導体装置とその製造方法 |
JP2011134910A (ja) | 2009-12-24 | 2011-07-07 | Rohm Co Ltd | SiC電界効果トランジスタ |
JP5858934B2 (ja) * | 2011-02-02 | 2016-02-10 | ローム株式会社 | 半導体パワーデバイスおよびその製造方法 |
US8507978B2 (en) * | 2011-06-16 | 2013-08-13 | Alpha And Omega Semiconductor Incorporated | Split-gate structure in trench-based silicon carbide power device |
JP2013084904A (ja) * | 2011-09-29 | 2013-05-09 | Toshiba Corp | 半導体装置 |
JP6021246B2 (ja) * | 2012-05-09 | 2016-11-09 | ローム株式会社 | 半導体装置およびその製造方法 |
JP5991020B2 (ja) | 2012-05-18 | 2016-09-14 | 株式会社豊田中央研究所 | 炭化珪素単結晶を主材料とする半導体装置 |
JP5751213B2 (ja) | 2012-06-14 | 2015-07-22 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP2015065365A (ja) * | 2013-09-26 | 2015-04-09 | 三菱電機株式会社 | 絶縁ゲート型炭化珪素半導体装置およびその製造方法 |
JP2015072999A (ja) * | 2013-10-02 | 2015-04-16 | 株式会社デンソー | 炭化珪素半導体装置 |
US9484452B2 (en) * | 2014-12-10 | 2016-11-01 | Alpha And Omega Semiconductor Incorporated | Integrating enhancement mode depleted accumulation/inversion channel devices with MOSFETs |
JP6478884B2 (ja) * | 2015-09-11 | 2019-03-06 | 株式会社東芝 | 半導体装置 |
-
2015
- 2015-10-20 JP JP2015206285A patent/JP6667893B2/ja active Active
-
2016
- 2016-08-31 US US15/252,623 patent/US9653599B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20170110571A1 (en) | 2017-04-20 |
JP2017079251A (ja) | 2017-04-27 |
US9653599B2 (en) | 2017-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6667893B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US10186610B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
US10361302B2 (en) | High voltage MOSFET devices and methods of making the devices | |
US10217858B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP6946764B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US10396194B2 (en) | Semiconductor device and method of manufacturing thereof | |
KR101396611B1 (ko) | 반도체 장치 | |
JP5984282B2 (ja) | 縦型トレンチ型絶縁ゲートmos半導体装置 | |
KR101613930B1 (ko) | 탄화규소 반도체 장치 및 그 제조 방법 | |
US10304954B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US7932559B2 (en) | Semiconductor device | |
US10692999B2 (en) | High voltage MOSFET devices and methods of making the devices | |
JP5201307B2 (ja) | 半導体装置 | |
CN115528117A (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
JP2019216223A (ja) | 半導体装置 | |
JP4929594B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012238898A (ja) | ワイドバンドギャップ半導体縦型mosfet | |
JP2006100779A (ja) | 半導体装置およびその製造方法 | |
KR101910975B1 (ko) | 트렌치 게이트를 포함한 파워 모스 트랜지스터 및 그 제조방법 | |
JP2003158265A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2023104409A (ja) | 炭化珪素半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20180816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6667893 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |