JP2019110160A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019110160A
JP2019110160A JP2017240816A JP2017240816A JP2019110160A JP 2019110160 A JP2019110160 A JP 2019110160A JP 2017240816 A JP2017240816 A JP 2017240816A JP 2017240816 A JP2017240816 A JP 2017240816A JP 2019110160 A JP2019110160 A JP 2019110160A
Authority
JP
Japan
Prior art keywords
region
along
extension
semiconductor
partial region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017240816A
Other languages
English (en)
Other versions
JP2019110160A5 (ja
Inventor
真也 京極
Shinya Kyogoku
真也 京極
良介 飯島
Ryosuke Iijima
良介 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017240816A priority Critical patent/JP2019110160A/ja
Priority to US16/048,679 priority patent/US10431649B2/en
Publication of JP2019110160A publication Critical patent/JP2019110160A/ja
Publication of JP2019110160A5 publication Critical patent/JP2019110160A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】オン抵抗を低減できる半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、第１導電部、第１延在部、第１導電領域、第１延在領域、及び、炭化珪素を含む半導体部を含む。第１導電部は、第１〜第６部分を含む。第１延在部は、第１方向に沿い第１導電部と電気的に接続され、導電性である。第１延在部の第１方向に沿う第１延在部長さは、第１部分の第１方向に沿う第１部分長さよりも長い。第１導電領域は、第１〜第６部分の間に設けられる。第１延在領域は、第１方向に沿い第１導電領域と電気的に接続され、導電性である。第１延在領域の第１方向に沿う第１延在領域長さは、第１部分長さよりも長い。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
半導体装置において、オン抵抗の低減が望まれる。
特開２０１４−１７５３１３号公報
本発明の実施形態は、オン抵抗を低減できる半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１導電部、第１延在部、第１導電領域、第１延在領域、半導体部及び絶縁部を含む。前記第１導電部は、第１方向に沿う第１部分と、前記第１方向に沿う第２部分であって、前記第１部分から前記第２部分への方向は前記第１方向と交差した前記第２部分と、前記第１方向と交差する第２方向に沿う第３部分と、前記第２方向に沿う第４部分であって、前記第３部分から前記第４部分への方向は前記第２方向と交差した前記第４部分と、第３方向に沿う第５部分であって、前記第３方向は、前記第１方向及び前記第２方向を含む平面に沿い前記第１方向及び前記第２方向と交差する、前記第５部分と、前記第３方向に沿う第６部分であって、前記第５部分から前記第６部分への方向は前記第３方向と交差した前記第６部分と、を含む。前記第１部分は、前記第３部分及び前記第６部分と連続し、前記第３部分は前記第１部分及び前記第５部分と連続し、前記第５部分は、前記第３部分及び前記第２部分と連続し、第４部分は、前記第２部分及び前記第６部分と連続する。前記第１延在部は、前記第１方向に沿い前記第１導電部と電気的に接続された導電性である。前記第１延在部の前記第１方向に沿う第１延在部長さは、前記第１部分の前記第１方向に沿う第１部分長さよりも長く、前記第２部分の前記第１方向に沿う第２部分長さよりも長い。前記第１導電領域は、前記第１部分と前記第２部分との間、前記第３部分と前記第４部分との間、及び、前記第５部分と前記第６部分との間に設けられる。前記第１延在領域は、前記第１方向に沿い前記第１導電領域と電気的に接続された導電性である。前記第１延在領域の前記第１方向に沿う第１延在領域長さは、前記第１部分長さよりも長く、前記第２部分長さよりも長い。前記第１延在領域から前記第１延在部への方向は、前記第１方向と交差する。前記半導体部は、第１〜第３半導体領域を含み炭化珪素を含む。前記第１半導体領域は、第１導電形であり、第１〜第５部分領域を含む。前記第１部分領域から前記第１部分に向かう方向は、前記平面と交差する第４方向に沿う。前記第２部分領域から前記第１導電領域に向かう方向は、前記第４方向に沿う。前記第３部分領域は、前記第１部分領域と前記第２部分領域との間に位置する。前記第４部分領域から前記第１延在部への方向は、前記第４方向に沿う。前記第５部分領域から前記第１延在領域に向かう方向は、前記第４方向に沿う。前記第２半導体領域は、前記第１導電形であり、第６部分領域を含む。前記第２半導体領域における前記第１導電形の第２不純物濃度は、前記第１半導体領域における前記第１導電形の第１不純物濃度よりも高い。前記第３半導体領域は、第２導電形であり、第７〜第１０部分領域を含む。前記第７部分領域は、前記第４方向において前記第３部分領域と前記第６部分領域との間に位置する。前記第８部分領域は、前記第４方向において前記第２部分領域と前記第１導電領域との間に位置する。前記第９部分領域は、前記第７部分領域と前記第８部分領域との間に位置する。前記第１０部分領域は、前記第４方向において前記第５部分領域と前記第１延在領域との間に位置する。前記絶縁部は、前記第１導電部と前記半導体部との間、及び前記第１延在部と前記半導体部との間に設けられる。
図１（ａ）及び図１（ｂ）は、実施形態に係る半導体装置を例示する模式的平面図である。 実施形態に係る半導体装置を模式的断面図である。 実施形態に係る半導体装置を模式的断面図である。 実施形態に係る半導体装置を模式的断面図である。 実施形態に係る半導体装置を例示する模式的平面図である。 実施形態に係る別の半導体装置を模式的断面図である。 実施形態に係る別の半導体装置を模式的断面図である。 実施形態に係る別の半導体装置を模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図１（ａ）、図１（ｂ）及び図５は、実施形態に係る半導体装置を例示する模式的平面図である。
図２〜図４は、実施形態に係る半導体装置を模式的断面図である。
図２は、図１（ｂ）のＡ１−Ａ２線断面図である。図３は、図１（ｂ）のＢ１−Ｂ２線断面図である。図４は、図１（ｂ）のＣ１−Ｃ２線断面図である。図１（ａ）、図１（ｂ）及び図５は、図２〜図４の矢印ＡＡから見た平面図である。図１（ａ）及び図５は、一部の要素を省略した平面図である。
図１（ａ）、図２、図３及び図４に示すように、本実施形態に係る半導体装置１１０は、第１導電部ｃｐ１、第１延在部ｅｐ１、第１導電領域ｃｒ１、第１延在領域ｅｒ１、半導体部１０ｓ、及び絶縁部３１を含む。
半導体部１０ｓは、炭化珪素を含む。半導体部１０ｓは、例えば、第１半導体領域１１、第２半導体領域１２、及び第３半導体領域１３を含む。この例では、半導体部１０ｓは、第４半導体領域１４をさらに含む。半導体部１０ｓは、後述する第５半導体領域１５をさらに含んでも良い。半導体部１０ｓは、後述する第６半導体領域１６及び第７半導体領域１７をさらに含んでも良い。
図１（ａ）に示すように、第１導電部ｃｐ１は、第１〜第６部分ｐ１〜ｐ６を含む。第１部分ｐ１は、第１方向Ｄ１に沿う。第１部分ｐ１は、例えば、第１方向Ｄ１に沿って延びる。
第１方向Ｄ１をＸ軸方向とする。Ｘ軸方向に対して垂直な１つの方向をＹ軸方向とする。Ｘ軸方向及びＹ軸方向に対して垂直な方向をＺ軸方向とする。
第２部分ｐ２は、第１方向Ｄ１（Ｘ軸方向）に沿う。第２部分ｐ２は、例えば、第１方向Ｄ１に沿って延びる。第１部分ｐ１から第２部分ｐ２への方向は、第１方向Ｄ１と交差する。
第３部分ｐ３は、第２方向Ｄ２に沿う。第３部分ｐ３は、例えば、第２方向Ｄ２に沿って延びる。第２方向Ｄ２は、第１方向Ｄ１と交差する。この例では、第１方向Ｄ１と第２方向Ｄ２との間の角度は、約６０度である。
第４部分ｐ４は、第２方向Ｄ２に沿う。第４部分ｐ３は、例えば、第２方向Ｄ２に沿って延びる。第３部分ｐ３から第４部分ｐ４への方向は、第２方向Ｄ２と交差する。
第５部分ｐ５は、第３方向Ｄ３に沿う。第３部分ｐ３は、例えば、第３方向Ｄ３に沿って延びる。第３方向Ｄ３は、第１方向Ｄ１及び第２方向Ｄ２を含む平面（例えば、Ｘ−Ｙ平面）に沿い、第１方向Ｄ１及び第２方向Ｄ２と交差する。この例では、第１方向Ｄ１と第２方向Ｄ２との間の角度は、約６０度である。
第６部分ｐ６は、第３方向Ｄ３に沿う。第６部分ｐ６は、例えば、第３方向Ｄ３に沿って延びる。第５部分ｐ５から第６部分ｐ６への方向は、第３方向Ｄ３と交差する。
第１部分ｐ１は、第３部分ｐ３及び第６部分と連続する。第３部分ｐ３は、第１部分ｐ１及び第５部分ｐ５と連続する。第５部分ｐ５は、第３部分ｐ３及び第２部分ｐ２と連続する。第４部分ｐ４は、第２部分ｐ２及び第６部分ｐ６と連続する。
第１導電部ｃｐ１の形状（平面形状の一部）は、六角形である。
第１延在部ｅｐ１は、第１方向Ｄ１に沿う。第１延在部ｅｐ１は、例えば、第１方向Ｄ１に沿って延びる。第１延在部ｅｐ１は、第１導電部ｃｐ１と電気的に接続される。第１延在部ｅｐ１は、導電性である。
この例では、第１延在部ｅｐ１は、第４部分ｐ４及び第６部分ｐ６と連続する。例えば、第１延在部ｅｐ１は、第４部分ｐ４及び第６部分ｐ６の交点ｐ４６と接続される。
図１（ａ）に示すように、第１導電部ｃｐ１は、複数の六角形の部分を含む。複数の六角形の部分の１つが、上記の第１〜第６部分ｐ１〜ｐ６を含む。実施形態において、複数の六角形の部分の１つ（着目している１つ）と、第１延在部ｅｐ１と、が直接接続されていなくても良い。第１〜第６部分ｐ１〜ｐ６を含む六角形の部分と、第１延在部ｅｐ１と、の間に、複数の六角形の部分の少なくとも一部が位置しても良い。以下に説明する例では、第１延在部ｅｐ１が第４部分ｐ４及び第６部分ｐ６と連続する。
第１導電領域ｃｒ１は、第１部分ｐ１と第２部分ｐ２との間に設けられる。第１導電領域ｃｒ１は、第３部分ｐ３と第４部分ｐ４との間に設けられる。第１導電領域ｃｒ１は、第５部分ｐ５と第６部分ｐ６との間に設けられる。
第１延在領域ｅｒ１は、第１方向Ｄ１（Ｘ軸方向）に沿う。第１延在領域ｅｒ１は、例えば、第１方向Ｄ１（Ｘ軸方向）に沿って延びる。第１延在領域ｅｒ１は、第１導電領域ｃｒ１と電気的に接続される。第１延在領域ｅｒ１は、導電性である。第１延在領域ｅｒ１から第１延在部ｅｐ１への方向（例えばＹ軸方向）は、第１方向Ｄ１と交差する。この例では、第２部分ｐ２から第１延在領域ｅｒ１への方向は、第１方向Ｄ１（Ｘ軸方向）に沿う。
図１（ｂ）、図２及び図３に示すように、第１導電層５１が設けられている。図１（ａ）は、第１導電層５１（及び後述する層間絶縁部３５）を省略した模式図である。第１導電層５１の一部が、第１導電領域ｃｒ１（図２参照）となる。第１導電層５１の別の一部が、第１延在領域ｅｒ１（図３参照）となる。このように、第１延在領域ｅｒ１は、第１導電領域ｃｒ１と電気的に接続されている。
第１半導体領域１１、第２半導体領域１２及び第３半導体領域１３は、炭化珪素を含む。
第１半導体領域１１は、第１導電形である。第２半導体領域１２は、第１導電形である。第３半導体領域１３は、第２導電形である。
例えば、第１導電形はｎ形であり、第２導電形はｐ形である。実施形態において、第１導電形がｐ形であり、第２導電形がｎ形でも良い。以下では、第１導電形がｎ形で、第２導電形がｐ形とする。
ｎ形の不純物は、例えば、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくともいずれかを含む。ｐ形の不純物は、例えば、Ｂ、Ａｌ及びＧａよりなる群から選択された少なくともいずれかを含む。
図２〜図４に示すように、第１半導体領域１１は、第１〜第５部分領域ｐｒ１〜ｐｒ５を含む。
図４に示すように、第１部分領域ｐｒ１から第１部分ｐ１に向かう方向は、第４方向Ｄ４に沿う。第４方向Ｄ４は、上記の平面（例えば、Ｘ−Ｙ平面）と交差する。第４方向Ｄ４は、例えば、Ｚ軸方向である。第２部分領域ｐｒ２から第１導電領域ｃｒ１に向かう方向は、第４方向Ｄ４（例えばＺ軸方向）に沿う。第３部分領域ｐｒ３（の少なくとも一部）は、第１部分領域ｐｒ１と第２部分領域ｐｒ２との間に位置する。
図４に示すように、第４部分領域ｐｒ４から第１延在部ｅｐ１への方向は、第４方向Ｄ４（例えば、Ｚ軸方向）沿う。
図３に示すように、第５部分領域ｐｒ５から第１延在領域ｅｒ１に向かう方向は、第４方向Ｄ４（例えば、Ｚ軸方向）に沿う。
図４に示すように、第２半導体領域１２は、第６部分領域ｐｒ６を含む。第２半導体領域１２における第１導電形の第２不純物濃度は、第１半導体領域１１における第１導電形の第１不純物濃度よりも高い。
第１半導体領域１１は、例えば、ｎ形である。第２半導体領域１２は、例えば、ｎ＋形である。
第１半導体領域１１における第１導電形の不純物濃度は、１×１０１５ｃｍ−３以上１×１０１８ｃｍ−３以下である。第２半導体領域１２における第１導電形の不純物濃度は、１×１０１７ｃｍ−３以上１×１０２１ｃｍ−３以下である。
図４に示すように、第３半導体領域１３は、第７〜第１０部分領域ｐｒ７〜ｐｒ１０を含む。
図４に示すように、第７部分領域ｐｒ７は、第４方向Ｄ４（例えば、Ｚ軸方向）において、第３部分領域ｐｒ３と第６部分領域ｐｒ６との間に位置する。第８部分領域ｐｒ８は、第４方向Ｄ４において、第２部分領域ｐｒ３と第１導電領域ｃｒ１との間に位置する。第９部分領域ｐｒ９は、第７部分領域ｐｒ７と第８部分領域ｐｒ８との間に位置する。第９部分領域ｐｒ９は、第７部分領域ｐｒ７を第８部分領域ｐｒ８と接続する。第９部分領域ｐｒ９は、第８部分領域ｐｒ８と連続している。第９部分領域ｐｒ９は、Ｙ軸方向において、第１導電領域ｃｒ１と第３部分領域ｐｒ３との間に位置する。
図３に示すように、第１０部分領域ｐｒ１０は、第４方向Ｄ４（例えば、Ｚ軸方向）において、第５部分領域ｐｒ５（第１半導体領域１１）と第１延在領域ｅｒ１との間に位置する。
第８部分領域ｐｒ８は、第１導電領域ｃｒ１と電気的に接続される。第１０部分領域は、第１延在領域ｅｒ１と電気的に接続される。これらの電気的な接続は、例えば、第４半導体領域１４を介して行われる。
図４に示すように、例えば、第４半導体領域１４は、第１１部分領域ｐｒ１１を含む。第１１部分領域ｐｒ１は、第４方向Ｄ４（例えば、Ｚ軸方向）において、第８部分領域ｐｒ８（第３半導体領域１３の一部）と、第１導電領域ｃｒ１と、の間に位置する。
図３に示すように、第４半導体領域１４は、第１２部分領域ｐｒ１２をさらに含む。第１２部分領域ｐｒ１２は、第４方向Ｄ４（例えば、Ｚ軸方向）において、第１０部分領域ｐｒ１０（第３半導体領域１３の別の一部）と、第１延在領域ｅｒ１と、の間に位置する。
第４半導体領域１４における第２導電形の第４不純物濃度は、第３半導体領域１３における第２導電形の第３不純物濃度よりも高い。
第３半導体領域１３は、例えば、ｐ＋形である。第４半導体領域１４は、例えば、ｐ＋＋形である。
第３半導体領域１３における第２導電形の不純物濃度は、１×１０１６ｃｍ−３以上１×１０２０ｃｍ−３以下である。第４半導体領域１４における第２導電形の不純物濃度は、１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。
図２〜図４に示すように、絶縁部３１は、第１導電部ｃｐ１と半導体部１０ｓとの間、及び、第１延在部ｅｐ１と半導体部１０ｓと、の間に設けられる。絶縁部３１は、第１導電部ｃｐ１と半導体部１０ｓとを互いに電気的に絶縁する。絶縁部３１は、第１延在部ｅｐ１と半導体部１０ｓとを互いに電気的に絶縁する。
例えば、図４に示すように、絶縁部３１の一部は、第４方向Ｄ４において、第１部分領域ｐｒ１と第１部分ｐ１（第１導電部ｃｐ１）との間に設けられる。絶縁部３１の別の一部は、Ｙ軸方向において、第３部分領域ｐｒ３（第１半導体領域１１）と第１部分ｐ１との間に設けられる。絶縁部３１の別の一部は、Ｙ軸方向において、第７部分領域ｐｒ７（第３半導体領域１３）と第１部分ｐ１との間に設けられる。絶縁部３１の別の一部は、Ｙ軸方向において、第６部分領域ｐｒ６（第２半導体領域１２）３と第１部分ｐ１との間に設けられる。
図１（ａ）に示すように、半導体装置１１０において、活性部ＡＰ及び周辺部ＰＰが設けられる。活性部ＡＰから周辺部ＰＰに向かう方向は、第１方向Ｄ１に沿う。例えば、活性部ＡＰと周辺部ＰＰとの間の領域は、Ｙ軸方向に沿う。第１延在部ｅｐ１及び第１延在領域ｅｒ１は、活性部ＡＰと周辺部ＰＰとの間の領域（接続部ＣＰ）に設けられる。
この例では、電極５２が設けられている。図２〜図４に示すように、第１半導体領域１１の少なくとも一部は、第４方向Ｄ４（例えばＺ軸方向）において、第１導電部ｃｐ１と電極５２との間、第１延在部ｅｐ１と電極５２との間、第１導電領域ｃｒ１と電極５２との間、及び、第１延在領域ｅｒ１と電極５２との間に位置する。
第１導電層５１（第１導電領域ｃｒ１及び第１延在領域ｅｒ１など）は、例えば、ソース電極として機能する。電極５２は、例えば、ドレイン電極として機能する。第１導電部ｃｐ１は、ゲート電極として機能する。第１延在部ｅｐ１がゲート電極として機能しても良い。
半導体装置１１０は、例えば、縦型のトランジスタである。第１半導体領域１１は、例えばドリフト領域として機能する。第２半導体領域１２は、例えば、ソース電極（第１導電層５１）とのコンタクト領域として機能する。第２半導体領域１２の第６部分領域ｐｒ６、第３半導体領域１３の第７部分領域ｐｒ７、及び、第１半導体領域１１の第３部分領域ｐｒ３の少なくとも一部が、チャネル領域として機能する。第４半導体領域１４の第１１部分領域ｐｒ１１の少なくとも一部は、第８部分領域ｐｒ８（第３半導体領域１３）と、第１導電領域ｃｒ１（第１導電層５１）と、の間のコンタクト領域として機能する。第４半導体領域１４の第１２部分領域ｐｒ１２の少なくとも一部は、第１０部分領域ｐｒ１０（第３半導体領域１３）と、第１延在領域ｅｒ１（第１導電層５１）と、の間のコンタクト領域として機能する。
例えば、第１導電部ｃｐ１は、ゲートトレンチに形成される。例えば、第１導電領域ｃｒ１は、コンタクトトレンチに形成される。
図２及び図３に示すように、第６半導体領域１６及び第７半導体領域１７がさらに設けられても良い。第６半導体領域１６は、第１半導体領域１１と電極５２との間に位置する。第１７半導体領域１７は、第５半導体領域１６と電極５２との間に位置する。第６半導体領域１６は、第１導電形（例えば、ｎ−形）である。第７半導体領域１７は、例えば、第１導電形（例えば、ｎ＋形であり、例えば、ｎ＋基板）である。この場合、半導体装置１１０は、例えば、ＭＯＳ型トランジスタとして機能する。第７半導体領域１７は、第２導電形（例えば、ｐ＋形であり、例えばｐ＋基板）でも良い。この場合、半導体装置１１０は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）として機能する。
上記のように、実施形態においては、ゲート電極として機能する第１導電部ｃｐ１の形状（平面形状の一部）は、六角形である。一方、第１導電部ｃｐ１と電気的に接続される第１延在部ｅｐ１は、ライン状である。例えば、半導体装置１１０の活性部ＡＰにおいては、六角形のセルが設けられる。そして、活性部ＡＰと周辺部ＰＰとの間の領域（接続部ＣＰ）では、疑似的なストライプ状の領域が設けられる。これにより、例えば、オン抵抗の上昇を抑制できる。オン抵抗を実質的に上昇させないで、耐圧を向上できる。
半導体装置において、活性部ＡＰの周りにおいて、電界が集中し易い。１つの例において、活性部ＡＰにおいて、六角形のゲートトレンチが設けられ、ゲートトレンチの六角形の中にコンタクトトレンチが設けられる。
第１参考例においては、活性部ＡＰの周りにおいても、活性部ＡＰと同様に、六角形のゲートトレンチが設けられ、ゲートトレンチの六角形の中にコンタクトトレンチが設けられる。第１参考例において、最外周において、ゲートトレンチの六角形の外側に点状のコンタクトトレンチが設けられる。このような第１参考例においては、最外周のゲートトレンチの一部の外側には、コンタクトトレンチが無い。このため、最外周のゲートトレンチの一部において、電界が集中し、耐圧が低くなる。
一方、第２参考例においては、最外周において、ゲートトレンチを囲むように、線状のコンタクトトレンチが設けられる。この線状のコンタクトトレンチは、例えば、図１（ａ）に例示するＹ軸方向に沿って延びる。この線状のコンタクトトレンチは、活性部ＡＰと周辺部ＰＰとを分断する。この第２参考例においては、ゲートトレンチが線状のコンタクトトレンチに囲まれるため、高い耐圧が得られると考えられる。しかしながら、この第２参考例においては、線状のコンタクトトレンチが設けられるため、ゲートトトレンチに設けられた第１導電部ｃｐ１（ゲート）の周辺部ＰＰへの接続が困難である。この第２参考例において、第１導電部ｃｐ１の周辺部ＰＰへの接続を行う場合には、線状のコンタクト領域のｐ＋領域（例えば第３半導体領域１３など）への接続場所が遠くなり、スイッチング特性が劣化する。
これに対して、実施形態においては、例えば、活性部ＡＰと周辺部ＰＰとの間の接続部ＣＰにおいて、Ｘ軸方向（第１方向Ｄ１）に延びる延在領域（第１延在領域ｅｒ１）が設けられる。そして、接続部ＣＰにおいて、Ｘ軸方向に延びる延在部（第１延在部ｅｐ１）が設けられる。例えば、外側の六角形において、第４部分ｐ４と第６部分ｐ６との交点ｐ４６（図１（ａ）参照）に、第１延在部ｅｐ１が接続される。一方、第２部分ｐ２の外側には、第１延在領域ｅｒ１（コンタクトトレンチ）が存在する。第１導電部ｃｐ１（ゲートトレンチ）は、延在部（第１延在部ｅｐ１）により周辺部ＰＰに接続されることが可能である。そして、第１導電部ｃｐ１（ゲートトレンチ）の第２部分ｐ２の近傍に第１延在領域ｅｒ１が設けられているため、第２部分ｐ２において、電界集中が抑制できる。延在領域（第１延在領域ｅｒ１）は、ｐ＋領域（例えば第３半導体領域１３など）と接続が容易である。高いスイッチング特性が維持できる。
実施形態においては、高い耐圧が得られる。活性部ＡＰにおいては、六角形のセルにより高いチャネル密度が得られる。このため、低いオン抵抗が得られる。例えば、高い耐圧及び高いスイッチング特性を維持しつつ、低いオン抵抗が得られる。実施形態においては、オン抵抗を低減できる半導体装置を提供できる。
実施形態において、第１延在部ｅｐ１及び第１延在領域ｅｒ１は、例えば、ストライプ状である。図５に示すように、第１延在部ｅｐ１の第１方向Ｄ１に沿う第１延在部長さＬｅｐ１は、第１部分ｐ１の第１方向Ｄ１に沿う第１部分長さＬｐ１よりも長い。第１延在部長さＬｅｐ１は、第２部分ｐ２の第１方向Ｄ１に沿う第２部分長さＬｐ２よりも長い。第１延在部長さＬｅｐ１は、例えば、第１部分長さＬｐ１の２倍以上である。第１延在部長さＬｅｐ１は、例えば、第２部分長さＬｐ２の２倍以上である。
第１延在領域ｅｒ１の第１方向Ｄ１に沿う第１延在領域長さＬｅｒ１は、第１部分長さＬｐ１よりも長い。第１延在領域長さＬｅｒ１は、第２部分長さＬｐ２よりも長い。第１延在領域長さＬｅｒ１は、例えば、第１部分長さＬｐ１の２倍以上である。第１延在領域長さＬｅｒ１は、例えば、第２部分長さＬｐ２の２倍以上である。
図１（ａ）及び図５に示すように、第２延在領域ｅｒ２がさらに設けられても良い。第２延在領域ｅｒ２は、第１方向Ｄ１（Ｘ軸方向）に沿う。第２延在領域ｅｒ２は、第１導電領域ｃｒ１及び第１延在領域ｅｒ１と電気的に接続される。
第２延在領域ｅｒ２の第１方向Ｄ１に沿う第２延在領域長さＬｅｒ２は、第１部分長さＬｐ１よりも長い。第２延在領域長さＬｅｒ２は、第２部分長さＬｐ２よりも長い。第２延在領域長さＬｅｒ２は、例えば、第１部分長さＬｐ１の２倍以上である。第２延在領域長さＬｅｒ２は、例えば、第２部分長さＬｐ２の２倍以上である。
第１延在領域ｅｒ１と第２延在領域ｅｒ２との間に、第１延在部ｅｐ１が設けられる。複数の延在部（第１延在部ｅｐ１など）と、複数の延在領域（第１延在領域ｅｒ１と第２延在領域ｅｒ２）と、が設けられても良い。複数の延在部及び複数の延在領域が交互に設けられても良い。
既に説明したように、第１導電部ｃｐ１の一部の形状は六角形である。六角形に含まれる６つの部分（例えば辺）の長さは、互いに実質的に同じである。
例えば、図５に示すように、第２部分長さＬｐ２は、第１部分長さＬｐ１の０．８倍以上１．２倍以下である。第３部分ｐ３の第２方向Ｄ２に沿う第３部分長さＬｐ３は、第１部分長さＬｐ１の０．８倍以上１．２倍以下である。第４部分ｐ４の第２方向Ｄ２に沿う第４部分長さＬｐ４は、第１部分長さＬｐ１の０．８倍以上１．２倍以下である。第５部分ｐ５の第３方向Ｄ３に沿う第５部分長さＬｐ５は、第１部分長さＬｐ１の０．８倍以上１．２倍以下である。第６部分ｐ６の第３方向Ｄ３に沿う第６部分長さＬｐ６は、第１部分長さＬｐ１の０．８倍以上１．２倍以下である。
図５に示すように、第１部分長さＬｐ１は、第１直交方向Ｄｘ１に沿う第１部分ｐ１の長さＬｘ１よりも長い。第１直交方向Ｄｘ１は、上記の平面（Ｘ−Ｙ平面）に沿い、第１方向Ｄ１に対して垂直である。第２部分長さＬｐ２は、第２部分ｐ２の第１直交方向Ｄｘ１に沿う長さＬｘ２よりも長い。
第３部分ｐ３の第２方向Ｄ２に沿う第３部分長さＬｐ３は、第３部分ｐ３の第２直交方向Ｄｘ２に沿う長さＬｘ３よりも長い。第２直交方向Ｄｘ２は、上記の平面（Ｘ−Ｙ平面）に沿い、第２方向Ｄ２に対して垂直である。第４部分ｐ４の第２方向Ｄ２に沿う第４部分長さＬｐ４は、第４部分ｐ４の第２直交方向Ｄｘ２に沿う長さＬｘ４よりも長い。
第５部分ｐ５の第３方向Ｄ３に沿う第５部分長さＬｐ５は、第５部分ｐ５の第３直交方向Ｄｘ３に沿う長さＬｘ３よりも長い。第３直交方向Ｄｘ３は、上記の平面（Ｘ−Ｙ平面）に沿い、第３方向Ｄ３に対して垂直である。第６部分ｐ６の第３方向Ｄ３に沿う第６部分長さＬｐ６は、第６部分ｐ６の第３直交方向Ｄｘ３に沿う長さＬｘ６よりも長い。
第１延在部長さＬｅｐ１は、第１直交方向Ｄｘ１に沿う第１延在部ｅｐ１の長さＬｅｐｘ１よりも長い。
第１方向Ｄ１に沿う第１延在領域ｅｒ１の第１延在領域長さＬｅｒ１は、第１直交方向Ｄｘ１に沿う第１延在領域ｅｒ１の長さＬｅｒｘ１よりも長い。
第１方向Ｄ１に沿う第１導電領域ｃｒ１の第１導電領域長さＬｃｒ１は、第１部分長さＬｐ１よりも短い。第１導電領域長さＬｃｒ１は、第２部分長さＬｐ２よりも短い。
例えば、図１（ａ）及び図３に示すように、絶縁部３１に開口部３１ｏが設けられる。この開口部３１ｏにおいて、第１延在領域ｅｒ１が、第４半導体領域１４（第１２部分領域ｐｒ１２）を介して、第３半導体領域１３（第１０部分領域ｐｒ１０）と電気的に接続される。
このように、実施形態においては、ストライプ状の領域（接続部ＣＰ）に設けられた開口部３１ｏにおいて、接続が行われる。実施形態において、この接続領域（開口部３１ｏ）と、第１導電部ｃｐ１と、の間の距離は、比較的短くできる。
図３に示すように、第１延在領域ｅｒ１は、第１２部分領域ｐｒ１２と接する領域ｅｒｒ１を含む。第１２部分領域ｐｒ１２と接するこの領域ｅｒｒ１と、第１部分ｐ１と、の間の第１方向Ｄ１（例えばＸ軸方向）に沿う距離を距離ｄ１とする。実施形態において、距離ｄ１は、例えば、例えば、第１部分長さＬｐ１の１倍以上５倍以下である。これにより、例えば、ゲート電極とソース電極と間の良好な絶縁性を確保することができる。
図２に示すように、第１半導体領域１１は、第１３部分領域ｐｒ１３をさらに含んでも良い。第１３部分領域ｐｒ１３は、第１方向Ｄ１（Ｘ軸方向）において、第１導電領域ｃｒ１と第１延在部ｅｐ１との間に位置する。第３半導体領域１３は、第１４部分領域ｐｒ１４をさらに含んでも良い。第１４部分領域ｐｒ１４は、第１方向Ｄ１において、第１導電領域ｃｒ１と第１３部分領域ｐｒ１３との間に位置する。
図３に示すように、第１半導体領域１１は、第１５部分領域ｐｒ１５及び第１６部分領域ｐｒ１６をさらに含んでも良い。第１５部分領域ｐｒ１５から第２部分ｐ２に向かう方向は、第４方向Ｄ４（例えば、Ｚ軸方向）に沿う。第１６部分領域ｐｒ１６は、第１方向Ｄ１（Ｘ軸方向）において、第１５部分領域ｐｒ１５と第５部分領域ｐｒ５との間に位置する。第３半導体領域１３は、第１７部分領域ｐｒ１７をさらに含んでも良い。第１７部分領域ｐｒ１７は、第１方向Ｄ１において、第１６部分領域ｐｒ１６と第１延在領域ｅｒ１との間に位置する。
既に説明したように、活性部ＡＰに、複数の六角形のセルが設けられる。以下、複数のセルの例について説明する。
図１（ａ）に示すように、第２導電領域ｃｒ２がさらに設けられる。第２導電領域ｃｒ２は、第１導電領域ｃｒ１及び第１延在領域ｅｒ１と電気的に接続される。第２導電領域ｃｒ１は、第１導電層５１の一部である。
第１導電部ｃｐ１は、第７〜第１１部分ｐ７〜ｐ１１をさらに含む。
第７部分ｐ７は、第３方向Ｄ３に沿う。第６部分ｐ６と第７部分ｐ７との間に、第５部分ｐ５が位置する。
第８部分ｐ８は、第１方向Ｄ１に沿う。第８部分ｐ８から第１延在部ｅｐ１への方向は、第１方向Ｄ１（Ｘ軸方向）に沿う。
第９部分ｐ９は、第１方向（Ｘ軸方向）に沿う。第８部分ｐ８から第９部分ｐ９への方向は、第１方向Ｄ１と交差する。
第１０部分ｐ１０は、第３方向Ｄ３に沿う。第１１部分ｐ１１は、第３方向Ｄ３に沿う。第１０部分ｐ１０から第１１部分ｐ１１への方向は、第３方向Ｄ３と交差する。
第２導電領域ｃｒ２は、第５部分ｐ５と第７部分ｐ７との間、第８部分ｐ８と第９部分ｐ９との間、及び、第１０部分ｐ１０と第１１部分ｐ１１との間に位置する。
例えば、第２導電領域ｃｒ２から第２部分ｐ２に向かう方向は、第１方向Ｄ１（Ｘ軸方向）に沿う。
図２に示すように、例えば、第１半導体領域１１は、第１８部分領域ｐｒ１８及び第１９部分領域ｐｒ１９をさらに含む。第１８部分領域ｐｒ１８から第８部分ｐ８への方向は、第４方向Ｄ４（例えば、Ｚ軸方向）に沿う。第１９部分領域ｐｒ１９は、第１方向Ｄ１（Ｘ軸方向）において、第８部分ｐ８と第１導電領域ｃｒ１との間に位置する。
図２に示すように、第２半導体領域１２は、第２０部分領域ｐｒ２０をさらに含む。第３半導体領域１３は、第２１部分領域ｐｒ２１をさらに含む。第２１部分領域ｐｒ２１は、第４方向Ｄ４（例えば、Ｚ軸方向）において、第１９部分領域ｐｒ１９と第２０部分領域ｐｒ２０との間に設けられる。
図１（ａ）に示すように、既に説明したように、第２延在領域ｅｒ２がさらに設けられても良い。第２延在領域ｅｒ２は、第１方向Ｄ１（Ｘ軸方向）に沿い、第１導電領域ｃｒ１及び第１延在領域ｅｒ１と電気的に接続される。第２延在領域ｅｒ２は、導電性である。第２延在領域ｅｒ２は、第２導電領域ｃｒ２とさらに電気的に接続される。第１延在部ｅｐ１の少なくとも一部は、第１延在領域ｅｒ１と第２延在領域ｅｒ２との間に位置する。
第１部分ｐ１から第２延在領域ｅｒ２への方向は、第１方向Ｄ１（Ｘ軸方向）に沿う。
図１（ａ）に示すように、第３導電領域ｃｒ３がさらに設けられても良い。第３導電領域ｃｒ３は、第１導電領域ｃｒ１及び第１延在領域ｅｒ１と電気的に接続される。第３導電領域ｃｒ３は、第２延在領域ｅｒ２とさらに電気的に接続されても良い。
第２導電領域ｃｒ２、第３導電領域ｃｒ３及び第２延在領域ｅｒ２は、例えば、第１導電層５１に含まれる。
第１導電部ｃｐ１は、第１２〜第１５部分ｐ１２〜ｐ１５をさらに含む。
第１２部分ｐ１２は、第１方向Ｄ１（Ｘ軸方向）に沿う。第９部分ｐ９と第１２部分ｐ１２との間に、第８部分ｐ８が位置する。
第１３部分ｐ１３は、第２方向Ｄ２に沿う。第４部分ｐ４と第１３部分ｐ１３との間に、第３部分ｐ３が位置する。
第１４部分ｐ１４は、第３方向Ｄ３に沿う。第１４部分ｐ１４は、第８部分ｐ８及び第１０部分と連続する。
第１５部分ｐ１５は、第３方向Ｄ３に沿う。第１５部分ｐ１５は、第３部分ｐ３及び第１２部分ｐ１２と連続する。第１４部分ｐ１４から第１５部分ｐ１５への方向は、第３方向Ｄ３と交差する。
第３導電領域ｃｒ３は、第８部分ｐ８と第１２部分ｐ１２との間、第１３部分ｐ１３と第３部分ｐ３との間、及び、第１４部分ｐ１４と第１５部分ｐ１５との間に位置する。
第３導電領域ｃｒ３から第２延在領域ｅｒ２への方向は、第１方向Ｄ１（Ｘ軸方向）に沿う。
図２〜図４に示すように、半導体装置１１０において、層間絶縁部３５がさらに設けられる。層間絶縁部３５は、第１導電部ｃｐ１と第１導電層５１との間に設けられる。層間絶縁部３５は、延在部（第１延在部ｅｐ１など）と第１導電層５１との間に設けられる。
実施形態において、第１方向Ｄ１（Ｘ軸方向）は、例えば、第１半導体領域１１のｍ面に沿う。例えば、第１方向Ｄ１とｍ面との間の角度の絶対値は、例えば２度以下である。
例えば、活性部ＡＰに設けられるセルの形状が、六角形ではない参考例がある。例えば、第３参考例においては、活性部ＡＰにおいて四角形の複数のセルが設けられ、接続部ＣＰにおいてストライプ状のコンタクトトレンチが設けられる。第３参考例においては、活性部ＡＰのセルが四角形であるため、４つの辺は、互いに異なる結晶面に沿う。
これに対して、実施形態においては、活性部ＡＰに設けられるセルは、六角形である。例えば、第１導電部ｃｐ１は、上記の第１〜第６部分ｐ１〜ｐ６を含む。第１〜第６部分ｐ１〜ｐ６は、六角形の形状を形成する。実施形態においては、これらの第１〜第６部分ｐ１〜ｐ６は、同等の結晶方位に対応できる。例えば、第１〜第６部分ｐ１〜ｐ６のそれぞれは、第１半導体領域１１の３つのｍ面にそれぞれ沿う。
実施形態においては、第１〜第６部分ｐ１〜ｐ６が同等の結晶方位に対応できる。これにより、第１〜第６部分ｐ１〜ｐ６のそれぞれに対応するチャネルの特性が実質的に同じになる。半導体装置１１０において、例えば、安定した特性が得られる。
実施形態においては、同等の特性を有するチャネルを高い密度で設けることができる。これにより、安定した低いオン抵抗が得られる。
実施形態において、第１方向Ｄ１は、第１半導体領域１１のａ面に沿っても良い。
例えば、第２方向Ｄ２及び第３方向Ｄ３のいずれかは、第１半導体領域１１のｍ面またはａ面に沿っても良い。
例えば、第１方向Ｄ１と第２方向Ｄ２との間の角度（図１（ａ）参照）は、例えば、５８度以上６２度以下、または、１１８度以上１２２度以下である。第１方向Ｄ１と第３方向Ｄ３との間の角度（図１（ａ）参照）は、５８度以上６２度以下、または、１１８度以上１２２度以下である。
図６〜図８は、実施形態に係る別の半導体装置を模式的断面図である。
図６は、図１（ｂ）のＡ１−Ａ２線断面に対応する断面図である。図７は、図１（ｂ）のＢ１−Ｂ２線断面図に対応する断面図である。図８は、図１（ｂ）のＣ１−Ｃ２線断面に対応する断面図である。
図６〜図８に示すように、実施形態に係る別の半導体装置１１１は、既に説明した半導体装置１１０において、さらに第５半導体領域１５が設けられている。半導体装置１１１におけるこれ以外の構成は、半導体装置１１０と同様である。以下では、第５半導体領域１５について説明する。
第５半導体領域１５は、第２導電形である。第５半導体領域１５は、例えば、ｐ＋形である。第５半導体領域１５における第２導電形の不純物濃度は、第３半導体領域１４における第２導電形の不純物濃度と実施的に同じでも良い。
図８に示すように、例えば、第５半導体領域１５は、第２２部分領域ｐｒ２２を含む。図６に示すように、第５半導体領域１５は、第２３部分領域ｐｒ２３をさらに含んでも良い。
図８に示すように、絶縁部３１は、第４方向Ｄ４（例えば、Ｚ軸方向）において第１部分領域ｐｒ１と第１部分ｐ１との間に位置する領域３１ａを含む。第２２部分領域ｐｒ２２は、第４方向Ｄ４において、第１部分領域ｐｒ１と、第１部分領域ｐｒ１と第１部分ｐ１との間に位置する上記の領域３１ａと、の間に位置する。
図６に示すように、絶縁部３１は、第４方向Ｄ４（例えば、Ｚ軸方向）において第４部分領域ｐｒ４と第１延在部ｅｐ１との間に位置する領域３１ｂを含む。第２３部分領域ｐｒ２３は、第４方向Ｄ４において、第４部分領域ｐｒ４と、第４部分領域ｐｒ４と第１延在部ｅｐ１との間に位置する上記の領域３１ｂと、の間に位置する。
例えば、絶縁部３１は、第４方向Ｄ４において第１導電部ｃｐ１と第１半導体領域１１との間の領域を含む。第５半導体領域１５の一部は、第４方向Ｄ４において、第１半導体領域１１と、絶縁部３１の、第４方向Ｄ４において第１導電部ｃｐ１と第１半導体領域１１との間の上記の領域と、の間に設けられる。
第５半導体領域１５を設けることで、第１導電部ｃｐ１（例えばゲートトレンチ）の下部の絶縁部３１の近傍における電界が緩和できる。絶縁部３１のこの部分における劣化が抑制できる。これにより、高い耐圧が得られる。より高い信頼性が得られる。
実施形態において、第１導電部ｃｐ１及び第１延在部ｅｐ１の少なくともいずれかは、例えば、ポリシリコンを含む。導電領域（第１〜第３導電領域ｃｒ１〜ｃｒ３など）、及び、延在領域（第１延在領域ｅｒ１及び第２延在領域ｅｒ２など）は、金属（例えば、Ａｌ、Ａｇ、Ｃｕ、Ｔｉ、Ｎｉ、Ｍｏ、Ｗ及びＴａよりなる群から選択された少なくとも１つなど）を含む。電極５２は、金属（例えば、Ｔｉ、Ｎｉ、Ａｇ及びＡｕよりなる群から選択された少なくとも１つなど）を含む。絶縁部３１及び層間絶縁部３５の少なくともいずれかは、金属化合物（酸化シリコン、窒化シリコンまたは酸化アルミニウムなど）を含む。実施形態において、上記は例であり、材料について、種々の変形が可能である。
実施形態において、不純物濃度に関する情報は、例えば、ＳＩＭＳ（Secondary Ion Mass Spectrometry）などにより得られる。上記において、不純物濃度は、例えば、キャリア濃度でも良い。
実施形態によれば、オン抵抗を低減できる半導体装置を提供することができる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる、導電部、延在部、導電領域、延在領域、半導体部、半導体領域、絶縁部、及び電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ｓ…半導体部、 １１〜１６…第１〜第６半導体領域、 ３１…絶縁部、 ３１ａ、３１ｂ…領域、 ３１ｏ…開口部、 ３５…層間絶縁部、 ５１…第１導電層、 ５２…電極、 １１０、１１１…半導体装置、 ＡＡ…矢印、 ＡＰ…活性部、 ＣＰ…接続部、 Ｄ１〜Ｄ４…第１〜第４方向、 Ｄｘ１〜Ｄｘ３…第１〜第３直交方向、 Ｌｃｒ１…第１導電領域長さ、 Ｌｅｐ１…第１延在部長さ、 Ｌｅｐｘ１…長さ、 Ｌｅｒ１…第１延在領域長さ、 Ｌｅｒ２…第２延在領域長さ、 Ｌｅｒｘ１…長さ、 Ｌｐ１〜Ｌｐ６…第１〜第６部分長さ、 Ｌｘ１〜Ｌｘ６…長さ、 ＰＰ…周辺部、 ｃｐ１…第１導電部、 ｃｒ１〜ｃｒ３…第１〜第３導電領域、 ｄ１…距離、 ｅｐ１…第１延在部、 ｅｒ１、ｅｒ２…第１、第２延在領域、 ｅｒｒ１…領域、 ｐ１〜ｐ１５…第１〜第１５部分、 ｐ４６…交点、 ｐｒ１〜ｐｒ２３…第１〜第２３部分領域

Claims (20)

  1. 第１方向に沿う第１部分と、
    前記第１方向に沿う第２部分であって、前記第１部分から前記第２部分への方向は前記第１方向と交差した前記第２部分と、
    前記第１方向と交差する第２方向に沿う第３部分と、
    前記第２方向に沿う第４部分であって、前記第３部分から前記第４部分への方向は前記第２方向と交差した前記第４部分と、
    第３方向に沿う第５部分であって、前記第３方向は、前記第１方向及び前記第２方向を含む平面に沿い前記第１方向及び前記第２方向と交差する、前記第５部分と、
    前記第３方向に沿う第６部分であって、前記第５部分から前記第６部分への方向は前記第３方向と交差した前記第６部分と、
    を含む第１導電部であって、前記第１部分は、前記第３部分及び前記第６部分と連続し、前記第３部分は前記第１部分及び前記第５部分と連続し、前記第５部分は、前記第３部分及び前記第２部分と連続し、第４部分は、前記第２部分及び前記第６部分と連続した、前記第１導電部と、
    前記第１方向に沿い前記第１導電部と電気的に接続された導電性の第１延在部であって、前記第１延在部の前記第１方向に沿う第１延在部長さは、前記第１部分の前記第１方向に沿う第１部分長さよりも長く、前記第２部分の前記第１方向に沿う第２部分長さよりも長い、前記第１延在部と、
    前記第１部分と前記第２部分との間、前記第３部分と前記第４部分との間、及び、前記第５部分と前記第６部分との間に設けられた第１導電領域と、
    前記第１方向に沿い前記第１導電領域と電気的に接続された導電性の第１延在領域であって、前記第１延在領域の前記第１方向に沿う第１延在領域長さは、前記第１部分長さよりも長く、前記第２部分長さよりも長く、前記第１延在領域から前記第１延在部への方向は、前記第１方向と交差した、前記第１延在領域と、
    第１〜第３半導体領域を含み炭化珪素を含む半導体部であって、
    前記第１半導体領域は、第１導電形であり、第１〜第５部分領域を含み、前記第１部分領域から前記第１部分に向かう方向は、前記平面と交差する第４方向に沿い、前記第２部分領域から前記第１導電領域に向かう方向は、前記第４方向に沿い、前記第３部分領域は、前記第１部分領域と前記第２部分領域との間に位置し、前記第４部分領域から前記第１延在部への方向は、前記第４方向に沿い、前記第５部分領域から前記第１延在領域に向かう方向は、前記第４方向に沿う、前記第１半導体領域と、
    前記第２半導体領域は、前記第１導電形であり、第６部分領域を含み、前記第２半導体領域における前記第１導電形の第２不純物濃度は、前記第１半導体領域における前記第１導電形の第１不純物濃度よりも高い、前記第２半導体領域と、
    前記第３半導体領域は、第２導電形であり、第７〜第１０部分領域を含み、前記第７部分領域は、前記第４方向において前記第３部分領域と前記第６部分領域との間に位置し、前記第８部分領域は、前記第４方向において前記第２部分領域と前記第１導電領域との間に位置し、前記第９部分領域は、前記第７部分領域と前記第８部分領域との間に位置し、前記第１０部分領域は、前記第４方向において前記第５部分領域と前記第１延在領域との間に位置した、前記第３半導体領域と、
    前記第１導電部と前記半導体部との間、及び前記第１延在部と前記半導体部との間に設けられた絶縁部と、
    を備えた半導体装置。
  2. 前記第１延在部は、前記第４部分及び前記第６部分と連続した、請求項１記載の半導体装置。
  3. 前記第２部分から前記第１延在領域への方向は、前記第１方向に沿う、請求項１または２に記載の半導体装置。
  4. 前記第８部分領域は、前記第１導電領域と電気的に接続され、
    前記第１０部分領域は、前記第１延在領域と電気的に接続された、請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記半導体部は、第４半導体領域をさらに含み、
    前記第４半導体領域における前記第２導電形の不純物濃度は、前記第３半導体領域における前記第２導電形の不純物濃度よりも高く、
    前記第４半導体領域は、第１１部分領域及び第１２部分領域を含み、
    前記第１１部分領域は、前記第４方向において前記第８部分領域と前記第１導電領域との間に位置し、
    前記第１２部分領域は、前記第４方向において前記第１０部分領域と前記第１延在領域との間に位置した、請求項１〜４のいずれか１つに記載の半導体装置。
  6. 電極をさらに備え、
    前記第１半導体領域の少なくとも一部は、前記第４方向において、前記第１導電部と前記電極との間、前記第１延在部と前記電極との間、前記第１導電領域と前記電極との間、及び、前記第１延在領域と前記電極との間に位置した、請求項１〜５のいずれか１つに記載の半導体装置。
  7. 前記第１延在部長さは、前記第１部分長さの２倍以上である、請求項１〜６のいずれか１つに記載の半導体装置。
  8. 前記第１部分長さは、第１直交方向に沿う前記第１部分の長さよりも長く、前記第１直交方向は、前記平面に沿い前記第１方向に対して垂直であり、
    前記第２部分長さは、前記第２部分の前記第１直交方向に沿う長さよりも長く、
    前記第３部分の前記第２方向に沿う第３部分長さは、前記第３部分の第２直交方向に沿う長さよりも長く、前記第２直交方向は、前記平面に沿い前記第２方向に対して垂直であり、
    前記第４部分の前記第２方向に沿う第４部分長さは、前記第４部分の前記第２直交方向に沿う長さよりも長く、
    前記第５部分の前記第３方向に沿う第５部分長さは、前記第５部分の第３直交方向に沿う長さよりも長く、前記第３直交方向は、前記平面に沿い前記第３方向に対して垂直であり、
    前記第６部分の前記第３方向に沿う第６部分長さは、前記第６部分の前記第３直交方向に沿う長さよりも長い、請求項１〜７のいずれか１つに記載の半導体装置。
  9. 前記第１延在部長さは、前記第１直交方向に沿う前記第１延在部の長さよりも長い、請求項８記載の半導体装置。
  10. 前記第１方向に沿う前記第１導電領域の第１導電領域長さは、前記第１部分長さよりも短く、前記第２部分長さよりも短い、請求項１〜９のいずれか１つに記載の半導体装置。
  11. 前記第１半導体領域は、第１３部分領域をさらに含み、
    前記第１３部分領域は、前記第１方向において、前記第１導電領域と前記第１延在部との間に位置し、
    前記第３半導体領域は、第１４部分領域をさらに含み、
    前記第１４部分領域は、前記第１方向において、前記第１導電領域と前記第１３部分領域との間に位置した、請求項１〜１０のいずれか１つに記載の半導体装置。
  12. 前記第１半導体領域は、第１５部分領域及び第１６部分領域をさらに含み、
    前記第１５部分領域から前記第２部分に向かう方向は、前記第４方向に沿い、
    前記第１６部分領域は、前記第１方向において、前記第１５部分領域と前記第５部分領域との間に位置し、
    前記第３半導体領域は、第１７部分領域をさらに含み、
    前記第１７部分領域は、前記第１方向において、前記第１６部分領域と前記第１延在領域との間に位置した、請求項１〜１１のいずれか１つに記載の半導体装置。
  13. 前記第１導電領域及び前記第１延在領域と電気的に接続された第２導電領域をさらに備え、
    前記第１導電部は、
    前記第３方向に沿う第７部分であって、前記第６部分と前記第７部分との間に前記第５部分が位置した、前記第７部分と、
    前記第１方向に沿う第８部分であって、前記第８部分から前記第１延在部への方向は、前記第１方向に沿う、前記第８部分と、
    前記第１方向に沿う第９部分であって、前記第８部分から前記第９部分への方向は前記第１方向と交差する、前記第９部分と、
    前記第３方向に沿う第１０部分と、
    前記第３方向に沿う第１１部分であって、前記第１０部分から前記第１１部分への方向は前記第３方向と交差した前記第１１部分と、
    をさらに含み、
    前記第２導電領域は、前記第５部分と前記第７部分との間、前記第８部分と前記第９部分との間、及び、前記第１０部分と前記第１１部分との間に位置した、請求項１〜１２のいずれか１つに記載の半導体装置。
  14. 前記第１半導体領域は、第１８部分領域及び第１９部分領域をさらに含み、
    前記第１８部分領域から前記第８部分への方向は、前記第４方向に沿い、
    前記第１９部分領域は、前記第１方向において前記第８部分と前記第１導電領域との間に位置し、
    前記第２半導体領域は、第２０部分領域をさらに含み、
    前記第３半導体領域は、第２１部分領域をさらに含み、
    前記第２１部分領域は、前記第４方向において前記第１９部分領域と前記第２０部分領域との間に設けられた、請求項１３に記載の半導体装置。
  15. 前記第１方向に沿い前記第１導電領域及び前記第１延在領域と電気的に接続された導電性の第２延在領域をさらに備え、
    前記第２延在領域の前記第１方向に沿う第２延在領域長さは、前記第１部分長さよりも長く、前記第２部分長さよりも長く、
    前記第１延在部の少なくとも一部は、前記第１延在領域と前記第２延在領域との間に位置した、請求項１〜１４のいずれか１つに記載の半導体装置。
  16. 前記第１部分から前記第２延在領域への方向は、前記第１方向に沿う、請求項１５記載の半導体装置。
  17. 前記第１導電領域及び前記第１延在領域と電気的に接続された第３導電領域をさらに備え、
    前記第１導電部は、
    前記第１方向に沿う第１２部分であって、前記第９部分と前記第１２部分との間に前記第８部分が位置した、前記第１２部分と、
    前記第２方向に沿う第１３部分であって、前記第４部分と前記第１３部分との間に前記第３部分が位置した、前記第１３部分と、
    前記第３方向に沿い前記第８部分及び前記第１０部分と連続した第１４部分と、
    前記第３方向に沿い前記第３部分及び前記第１２部分と連続した第１５部分であって、前記第１４部分から前記第１５部分への方向は、前記第３方向と交差した、前記第１５部分と、
    をさらに含み、
    前記第３導電領域は、前記第８部分と前記第１２部分との間、前記第１３部分と前記第３部分との間、及び、前記第１４部分と前記第１５部分との間に位置し、
    前記第３導電領域から前記第２延在領域への方向は、前記第１方向に沿う、請求項１５または１６に記載の半導体装置。
  18. 前記半導体部は、前記第２導電形の第５半導体領域をさらに含み、
    前記第５半導体領域は、第２２部分領域及び第２３部分領域をさらに含み、
    前記絶縁部は、前記第４方向において前記第１部分領域と前記第１部分との間に位置する領域を含み、
    前記第２２部分領域は、前記第４方向において、前記第１部分領域と、前記第１部分領域と前記第１部分との間に位置する前記領域と、の間に位置し、
    前記絶縁部は、前記第４方向において前記第４部分領域と前記第１延在部との間に位置する領域を含み、
    前記第２３部分領域は、前記第４方向において、前記第４部分領域と、前記第４部分領域と前記第１延在部との間に位置する前記領域と、の間に位置した、請求項１〜１７のいずれか１つに記載の半導体装置。
  19. 前記第１方向は、前記第１半導体領域のｍ面またはａ面に沿う、請求項１〜１８のいずれか１つに記載の半導体装置。
  20. 前記第２方向及び前記第３方向の少なくともいずれかは、前記第１半導体領域のｍ面またはａ面に沿う、請求項１〜１９のいずれか１つに記載の半導体装置。
JP2017240816A 2017-12-15 2017-12-15 半導体装置 Pending JP2019110160A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017240816A JP2019110160A (ja) 2017-12-15 2017-12-15 半導体装置
US16/048,679 US10431649B2 (en) 2017-12-15 2018-07-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017240816A JP2019110160A (ja) 2017-12-15 2017-12-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2019110160A true JP2019110160A (ja) 2019-07-04
JP2019110160A5 JP2019110160A5 (ja) 2020-03-26

Family

ID=66814731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017240816A Pending JP2019110160A (ja) 2017-12-15 2017-12-15 半導体装置

Country Status (2)

Country Link
US (1) US10431649B2 (ja)
JP (1) JP2019110160A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7204491B2 (ja) * 2019-01-08 2023-01-16 株式会社東芝 半導体装置
DE102019129412A1 (de) * 2019-10-31 2021-05-06 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079955A (ja) * 2002-08-22 2004-03-11 Denso Corp 半導体装置及びその製造方法
JP2011029675A (ja) * 2010-11-11 2011-02-10 Renesas Electronics Corp 半導体装置
JP2011044513A (ja) * 2009-08-20 2011-03-03 National Institute Of Advanced Industrial Science & Technology 炭化珪素半導体装置
JP2014175314A (ja) * 2013-03-05 2014-09-22 Rohm Co Ltd 半導体装置
WO2016199546A1 (ja) * 2015-06-09 2016-12-15 三菱電機株式会社 電力用半導体装置
JP2017069270A (ja) * 2015-09-28 2017-04-06 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017175460A1 (ja) * 2016-04-07 2017-10-12 三菱電機株式会社 半導体装置および電力変換装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6135364A (ja) 1984-07-27 1986-02-19 Canon Inc 速度計
JP2012174313A (ja) 2011-02-23 2012-09-10 Advantest Corp 試験装置
JP2014038963A (ja) 2012-08-17 2014-02-27 Rohm Co Ltd 半導体装置
JP6164604B2 (ja) 2013-03-05 2017-07-19 ローム株式会社 半導体装置
JP6135364B2 (ja) 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2015207588A (ja) 2014-04-17 2015-11-19 ローム株式会社 半導体装置
JP6667893B2 (ja) 2015-10-20 2020-03-18 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2019083243A (ja) * 2017-10-30 2019-05-30 株式会社東芝 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079955A (ja) * 2002-08-22 2004-03-11 Denso Corp 半導体装置及びその製造方法
JP2011044513A (ja) * 2009-08-20 2011-03-03 National Institute Of Advanced Industrial Science & Technology 炭化珪素半導体装置
JP2011029675A (ja) * 2010-11-11 2011-02-10 Renesas Electronics Corp 半導体装置
JP2014175314A (ja) * 2013-03-05 2014-09-22 Rohm Co Ltd 半導体装置
WO2016199546A1 (ja) * 2015-06-09 2016-12-15 三菱電機株式会社 電力用半導体装置
JP2017069270A (ja) * 2015-09-28 2017-04-06 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017175460A1 (ja) * 2016-04-07 2017-10-12 三菱電機株式会社 半導体装置および電力変換装置

Also Published As

Publication number Publication date
US10431649B2 (en) 2019-10-01
US20190189736A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
US10361191B2 (en) Semiconductor device
JP5720788B2 (ja) 超接合半導体装置
JP5863574B2 (ja) 半導体装置
US10727225B2 (en) IGBT semiconductor device
US10083957B2 (en) Semiconductor device
JP6640691B2 (ja) 半導体装置及びその製造方法
JP2016152357A (ja) 半導体装置および半導体パッケージ
US9318590B2 (en) IGBT using trench gate electrode
JP2012028567A (ja) 半導体装置
US9607961B2 (en) Semiconductor device
US11233048B2 (en) Semiconductor device
JP7210182B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2019110160A (ja) 半導体装置
US9570439B2 (en) Semiconductor device and semiconductor package
JP2017126690A (ja) 半導体装置
US10756181B1 (en) Semiconductor device
TW201635474A (zh) 半導體裝置
JP2019110160A5 (ja)
JP2017157673A (ja) 半導体装置
US11563090B2 (en) Semiconductor device
US20230178535A1 (en) Semiconductor device
US20210287971A1 (en) Semiconductor device
US11322585B2 (en) Semiconductor device
JP2013069801A (ja) 半導体装置
US20230299193A1 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210715