JP5720788B2 - 超接合半導体装置 - Google Patents

超接合半導体装置 Download PDF

Info

Publication number
JP5720788B2
JP5720788B2 JP2013525609A JP2013525609A JP5720788B2 JP 5720788 B2 JP5720788 B2 JP 5720788B2 JP 2013525609 A JP2013525609 A JP 2013525609A JP 2013525609 A JP2013525609 A JP 2013525609A JP 5720788 B2 JP5720788 B2 JP 5720788B2
Authority
JP
Japan
Prior art keywords
parallel
region
layer
temperature detection
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013525609A
Other languages
English (en)
Other versions
JPWO2013015014A1 (ja
Inventor
大為 曹
大為 曹
大西　泰彦
泰彦 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013525609A priority Critical patent/JP5720788B2/ja
Publication of JPWO2013015014A1 publication Critical patent/JPWO2013015014A1/ja
Application granted granted Critical
Publication of JP5720788B2 publication Critical patent/JP5720788B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、スーパージャンクション構造を有する超接合半導体装置に関し、特に温度検出用素子を備えた超接合半導体装置に関する。
通常の縦型ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）では、オンオフ動作を繰り返すことにより、スイッチング損失や定常損失が発生し、素子の温度が上昇する。素子温度が許容温度を超えた場合、熱破壊に至ることがある。従って、素子温度を速やかに検出してオン電流に反映させて素子を前述のような熱破壊から保護する機能を備えることが望ましい。
そのような半導体装置の温度検出方法としては、ダイオードを温度検出用素子として用いる方法が知られている。この温度検出方法は温度検出用素子として用いるダイオードに定電流源から順方向電流を流したときにダイオードの両端に発生する電位差すなわち順方向電圧降下値（以降、単に順方向電圧（ＶＦ）とする）を検出する方法である。一般にダイオードの順方向電圧の温度特性は素子の温度（接合温度）変化に対して順方向電圧がリニアに変化する関係があることが知られている。従って、ダイオードの順方向電圧を検出すれば、検出した順方向電圧（ＶＦ）から素子の接合温度を求めることができる。検出した接合温度が許容温度を超えている場合に、素子のゲート電圧を下げて動作電流を制限することにより、素子を熱破壊から保護することができる。
従来の温度検出用素子を備えるＭＯＳ（金属−酸化膜−半導体からなる絶縁ゲート）型半導体装置の構成について、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）を例に説明する。図２は、従来の温度検出用素子を備えるＭＯＳ型半導体装置の構成を示す要部断面図である。図２には、ＭＯＳ型半導体装置１００の端部断面図を示す。図２に示すように、素子活性部１の一部のｎ-ドリフト層１２の表面上に絶縁膜５を介して、ダイオード（図２では温度検出ダイオードと記載）３からなる温度検出用素子を搭載した温度検出構造を有するＭＯＳ型半導体装置１００が公知になっている（例えば、下記特許文献１参照。）。
一方で、スーパージャンクション（以降ＳＪまたは超接合と略記することがある）構造を備える超接合半導体装置が知られている。このＳＪ構造は、ｎ-ドリフト層中に、基板主面に垂直な方向に延び、かつ基板主面に平行な方向に狭い幅を有するｐ型領域とｎ型領域とを基板主面に平行な方向に交互に繰り返し並べた並列構造（以降、並列ｐｎ層）を有している。並列ｐｎ層を構成するｐ型領域及びｎ型領域は、それぞれの領域を高不純物濃度からなる低抵抗領域とした場合であっても、オフ時に低耐圧で、並列ｐｎ層内のすべてのｐ型領域とｎ型領域とのｐｎ接合から拡がる空乏層が速やかに並列ｐｎ層全体を空乏化する程度の狭い幅に設定されている。このため、ＳＪ構造は、低オン抵抗と高耐圧特性との両方の特性が同時に得られる構造として知られている（例えば、下記特許文献２参照。）。
特開平６−１１７９４２号公報 特開２００６−３２４４３２号公報
しかしながら、前述の特許文献１に記載のＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）の温度検出構造を特許文献２に記載のＳＪ−ＭＯＳＦＥＴへ適用しようとした場合、温度検出構造の直下の並列ｐｎ層の部分で耐圧低下を招く虞がある。具体的には、ＳＪ−ＭＯＳＦＥＴのドリフト層は、通常のＭＯＳＦＥＴのように並列ｐｎ層を有さないドリフト層よりも不純物濃度が高くされているため、温度検出構造の直下の並列ｐｎ層のｐ型領域部分、特に並列ｐｎ層表面の絶縁膜に接する直下のｐ型領域部分で空乏化し難くなる。このことに起因して耐圧低下が起き易くなるという問題のあることが発明者らの鋭意研究により新たに判明した。
本発明は、上述した従来技術による問題点を解消するため、熱破壊を防止するとともに、耐圧低下を防止することができる超接合半導体装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる超接合半導体装置は、第１導電型の高不純物濃度の半導体基板の一方の主面の垂直方向に配向する第１導電型半導体領域と第２導電型半導体領域とが、前記半導体基板の主面に平行な方向に所定のピッチで繰り返し交互に隣接する並列ｐｎ層をドリフト層として備え、前記第１導電型半導体領域にオン状態で電流を流し、オフ状態では前記並列ｐｎ層を空乏化して電圧を阻止する構成を有する超接合半導体装置であって、次の特徴を有する。主電流経路となる素子活性部を備える。前記素子活性部内に、前記並列ｐｎ層の前記第１導電型半導体領域と前記第２導電型半導体領域とのピッチが前記所定のピッチよりも狭い温度検出領域が設けられている。前記温度検出領域の前記並列ｐｎ層の表面上に絶縁膜を介して第１導電型半導体層が設けられている。また、前記温度検出領域の前記並列ｐｎ層の表面に絶縁膜を介して設けられ、前記第１導電型半導体層と接してｐｎ接合を構成するように配置された第２導電型半導体層が設けられている。前記第１導電型半導体層と前記第２導電型半導体層とを主たる半導体層とする温度検出用素子を備える。
また、この発明にかかる超接合半導体装置は、上述した発明において、前記素子活性部は絶縁ゲート構造を備え、前記温度検出領域内の前記並列ｐｎ層の表面の前記絶縁膜が、前記絶縁ゲート構造を構成するゲート絶縁膜よりも厚いことが好ましい。
また、この発明にかかる超接合半導体装置は、上述した発明において、前記素子活性部を囲むように前記素子活性部の外周に配置され、耐圧を保持する耐圧構造部をさらに備え、前記温度検出領域内の前記並列ｐｎ層の表面の前記絶縁膜が、前記耐圧構造部の表面を保護するフィールド絶縁膜と同程度の厚さを有することがより好ましい。
また、この発明にかかる超接合半導体装置は、上述した発明において、前記温度検出領域内の前記並列ｐｎ層の平面パターンが、前記第１導電型半導体領域と前記第２導電型半導体領域とが並ぶ方向に直交する方向に延びるストライプ状であってもよい。
また、この発明にかかる超接合半導体装置は、上述した発明において、前記素子活性部内の前記並列ｐｎ層の平面パターンが、前記第１導電型半導体領域と前記第２導電型半導体領域とが並ぶ方向に直交する方向に延びるストライプ状であり、かつ、前記温度検出領域内の前記並列ｐｎ層のストライプ状の平面パターンが、前記素子活性部内の前記並列ｐｎ層のストライプ状の平面パターンに対して平行または直交していてもよい。
また、この発明にかかる超接合半導体装置は、上述した発明において、前記温度検出領域内の前記並列ｐｎ層は、前記第１導電型半導体領域内に前記第２導電型半導体領域がマトリクス状に配置された平面パターンを有することも好適である。
また、この発明にかかる超接合半導体装置は、上述した発明において、前記温度検出用素子がポリシリコンであってもよい。
上述した発明によれば、温度検出領域内の温度検出用素子の下層に、絶縁膜を介して、メインＳＪセルの繰り返しピッチより狭い繰り返しピッチの微細ＳＪセルをドリフト層として設けることにより、耐圧低下の虞のない、温度検出用素子を備えた超接合半導体装置を得ることができる。また、超接合半導体装置に温度検出用素子を備えることができるため、素子温度を速やかに検出し、オン電流に反映させて素子を熱破壊から保護することができる。
本発明にかかる超接合半導体装置によれば、熱破壊を防止するとともに、耐圧低下を防止することができる超接合半導体装置を提供することができるという効果を奏する。
図１は、本発明の実施の形態１にかかる超接合半導体装置の構成を示す断面図である。 図２は、従来の温度検出用素子を備えるＭＯＳ型半導体装置の構成を示す要部断面図である。 図３は、本発明の実施の形態１にかかる超接合半導体装置の構成を示す平面図である。 図４は、本発明の実施の形態２にかかる超接合半導体装置の構成を示す平面図である。 図５は、本発明の実施の形態３にかかる超接合半導体装置の構成を示す平面図である。
以下、添付図面を参照して、本発明のスーパージャンクション（ＳＪ）構造を有する縦型の超接合半導体装置の好適な実施の形態を詳細に説明する。本明細書及び添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋及び−は、それぞれそれが付されていない層や領域よりも高不純物濃度及び低不純物濃度であることを意味する。また、以下の実施の形態の説明及び各添付図面中の同一部分には同一符号を付し、重複する説明を省略する。以下の説明では第１導電型をｎ型、第２導電型をｐ型として説明する。本発明は、その要旨を超えない限り、以下、説明する実施の形態に限定されるものではない。
（実施の形態１）
以下、本発明の実施の形態１にかかる超接合半導体装置について、ＳＪ−ＭＯＳＦＥＴを例に詳細に説明する。図１は、本発明の実施の形態１にかかる超接合半導体装置の構成を示す断面図である。図３は、本発明の実施の形態１にかかる超接合半導体装置の構成を示す平面図である。図１は、図３のＡ−Ａ’線における断面図である。図１，３において図２と共通の部分には同一の符号を付けている。図１，３に示す本発明の実施の形態１にかかる超接合半導体装置は、温度検出用素子を備えるＳＪ−ＭＯＳＦＥＴ２００である。このＳＪ−ＭＯＳＦＥＴ２００は、同一のｎ+半導体基板６上に、ＭＯＳゲート構造１０が設けられた素子活性部１と、ダイオード３からなる温度検出用素子（以下、温度検出ダイオード３とする）が設けられた温度検出領域４とを備える。
また、ＳＪ−ＭＯＳＦＥＴ２００は、ドリフト層１２を、不純物濃度を高めたｎ型領域（以下、ｎドリフト領域とする）とｐ型領域（以下、ｐ仕切り領域とする）とを交互に配置した並列ｐｎ層（ＳＪセル）で構成している。素子活性部１内のＭＯＳゲート構造１０の下層のドリフト層１２には、メインＳＪセル１３を備えている。温度検出領域４は、素子活性部１内に設けられている。温度検出領域４内の温度検出ダイオード３の下層には、絶縁膜５を挟んでドリフト層１２に、メインＳＪセル１３の繰り返しピッチより狭い繰り返しピッチの微細ＳＪセル１３１を備えている。図３には、本発明の実施の形態１にかかる温度検出ダイオード３を備えるＳＪ−ＭＯＳＦＥＴ２００全体の平面図を示す。図３の平面図では、ＳＪ−ＭＯＳＦＥＴ２００の並列ｐｎ層（メインＳＪセル１３及び微細ＳＪセル１３１）の平面パターンが明確になるように、ＭＯＳゲート構造１０と、並列ｐｎ層表面の金属膜（ゲート電極パッドを除く）及び絶縁膜とを図示省略する。
このＳＪ−ＭＯＳＦＥＴ２００は、図１に示すように低抵抗（高不純物濃度）のｎ+半導体基板６と、その表面に形成される並列ｐｎ層（メインＳＪセル１３及び微細ＳＪセル１３１）とを有する。メインＳＪセル１３は素子活性部１に形成され、微細ＳＪセル１３１は温度検出領域４に形成される。低抵抗のｎ+半導体基板６はｎ+ドレイン領域として機能し、このｎ+ドレイン領域の裏面に形成される金属電極はドレイン電極７として機能する。ドレイン電極７としては従来と同様に、例えば、チタン（Ｔｉ）−ニッケル（Ｎｉ）−金（Ａｕ）などの半田接合の可能な積層金属膜がスパッタ法や蒸着法などにより形成される。ＳＪ構造の場合、オフ時に、高不純物濃度のｎドリフト領域１３ｂ，１３１ｂ及びｐ仕切り領域１３ａ，１３１ａ間の各ｐｎ接合から当該ｐｎ接合の両側の各領域へ空乏層が速やかに拡がり、ｐｎ接合の両側の各領域が低電圧で完全に空乏化されるように、両領域の当該領域が並ぶ方向の幅（以下、単に幅とする）を設定することによって、低オン電圧と高耐圧化とを達成することができる。
メインＳＪセル１３と微細ＳＪセル１３１とで繰り返しピッチに違いがあることが本発明の特徴の一つである。すなわち、各セルを構成するｐ仕切り領域とｎドリフト領域との配列ピッチが、メインＳＪセル１３と微細ＳＪセル１３１とで異なる。具体的には、微細ＳＪセル１３１内のｐ仕切り領域１３１ａ及びｎドリフト領域１３１ｂの幅が、メインＳＪセル１３のｐ仕切り領域１３ａ及びｎドリフト領域１３ｂの幅よりも狭い。微細ＳＪセル１３１内の各領域の配列ピッチをメインＳＪセル１３の各領域の配列ピッチよりも狭くする理由は耐圧低下を防ぐためである。すなわち、例えば、温度検出領域４内の並列ｐｎ層のｎドリフト領域１３１ｂ及びｐ仕切り領域１３１ａが素子活性部１の並列ｐｎ層のｎドリフト領域１３ｂ及びｐ仕切り領域１３ａと同じ幅または同じ配列ピッチとする。そして、並列ｐｎ層のｎ+半導体基板６側に対して反対側の表面まで延びかつその表面で接する絶縁膜５を介して温度検出ダイオード３を有する構造である場合、並列ｐｎ層の絶縁膜５に接する部分（最上部）が充分に空乏化されないという問題が生じる。その結果、空乏化されない部分に電界集中が生じ易くなり耐圧が低下するため、上記構成で微細ＳＪセル１３１を配置する。
メインＳＪセル１３は、図１に示すように、ｎ+半導体基板６の主面に平行な方向に互いに繰り返し隣接して配置されるｎドリフト領域１３ｂ及びｐ仕切り領域１３ａにより構成される。微細ＳＪセル１３１は、図１に示すように、ｎ+半導体基板６の主面に平行な方向に互いに繰り返し隣接して配置されるｎドリフト領域１３１ｂ及びｐ仕切り領域１３１ａにより構成される。ｎドリフト領域１３ｂ，１３１ｂ及びｐ仕切り領域１３ａ，１３１ａは、幅が狭く、かつｎ+半導体基板６の主面に垂直な方向に延びる層状または柱状をなしている。素子活性部１内のｎドリフト領域１３ｂ及びｐ仕切り領域１３ａの平面パターンは、図３に示すように、例えばｎドリフト領域１３ｂ及びｐ仕切り領域１３ａが並ぶ方向と直交する方向に延びるストライプ状である。一方、温度検出領域４内のｎドリフト領域１３１ｂ及びｐ仕切り領域１３１ａも、図３に示すように、例えばｎドリフト領域１３１ｂ及びｐ仕切り領域１３１ａが並ぶ方向と直交する方向に延びるストライプ状の平面パターンである。
温度検出領域４内のｎドリフト領域１３１ｂ及びｐ仕切り領域１３１ａは、素子活性部１内のｎドリフト領域１３ｂ及びｐ仕切り領域１３ａと相互に平行である。ｎドリフト領域１３１ｂ及びｐ仕切り領域１３１ａのストライプ状の平面パターンの配列ピッチは、素子活性部１内のｎドリフト領域１３ｂ及びｐ仕切り領域１３ａのストライプ状の平面パターンの配列ピッチの２分の１程度が好ましい。その理由は、温度検出領域４内のｎドリフト領域１３１ｂ及びｐ仕切り領域１３１ａ間の相互拡散が大きくなり、不純物濃度が補償されることにより両領域の不純物濃度を低下させることができるため、空乏層が拡がり易くなるからである。また、この素子活性部１と温度検出領域４との各並列ｐｎ層のストライプ状平面パターンの延びる方向は相互に平行である。図３では、素子活性部１内の、温度検出領域４の上方に図示された白抜きの矩形領域はゲート電極パッド部分である。また、図３では素子活性部１の外周を囲むように、素子活性部１端部の電界を緩和し耐圧を保持する耐圧構造部２が設けられている。この耐圧構造部２については、従来のＭＯＳＦＥＴの耐圧構造部と変わらないので、これ以上の詳細な説明を省略する。
素子活性部１には、各ｐ仕切り領域１３ａのｎ+半導体基板６側に対して反対側の表面層に、通常のＭＯＳＦＥＴと同様にｐベース領域１４が設けられている。ｐベース領域１４の内部には、並列ｐｎ層のｎ+半導体基板６側に対して反対側の表面に露出するようにｎ+ソース領域１５と高濃度のｐ+コンタクト領域１４ａとが設けられている。ｐベース領域１４の、ｎ+ソース領域１５とｎドリフト領域１３ｂとに挟まれる部分の表面上には、ゲート絶縁膜５ａを介して多結晶シリコン膜からなるゲート電極１６が設けられている。ｎ+ソース領域１５とｐ+コンタクト領域１４ａの表面には共通に接触するソース電極１７がアルミニウム（Ａｌ）を主成分とする金属膜によって設けられている。ゲート電極１６は、層間絶縁膜８によって覆われ、さらに層間絶縁膜８の上を覆うソース電極１７との電気的な絶縁を確保している。
一方、温度検出領域４には、微細ＳＪセル１３１のｎ+半導体基板６側に対して反対側の表面に厚い絶縁膜５を介して温度検出ダイオード３が形成される。温度検出ダイオード３は、絶縁膜５の表面に互いに接するように堆積されたｐ+アノード領域とｎ+カソード領域とからなり、両領域間にｐｎ接合を備えている。また、ｐ+アノード領域の表面にはアノード電極が設けられ、ｎ+カソード領域の表面にはカソード電極が設けられている。絶縁膜５は、温度検出ダイオード３と微細ＳＪセル１３１との相互干渉を抑制するために、できるだけ厚い方が好ましい。例えば、図１には図示されていない耐圧構造部２のドリフト層表面に保護膜として形成されるフィールド酸化膜と同時に形成する酸化膜を絶縁膜５とすることで、絶縁膜５が厚いフィールド酸化膜と同じ厚さとなるので、好ましい。
このように、温度検出ダイオード３は、絶縁膜５により微細ＳＪセル１３１と電気的に絶縁された状態で形成される。しかし、このように微細ＳＪセル１３１と電気的に絶縁されていても、耐圧構造部２におけるフィールドプレート効果のような影響が絶縁膜５の直下の並列ｐｎ層（微細ＳＪセル１３１）に及ぶために空乏化が不十分になる虞がある。前述のように温度検出領域４内の温度検出ダイオード３の下層の微細ＳＪセル１３１の繰り返しピッチを素子活性部１内のメインＳＪセル１３の繰り返しピッチよりも狭くすることで耐圧低下の防止の効果が生じる。この結果、温度検出領域４の微細ＳＪセル１３１では、オフ電圧による空乏層が素子活性部１内のメインＳＪセル１３より拡がり易くなるため、実施の形態１にかかるＳＪ−ＭＯＳＦＥＴ２００においては、従来のＳＪ−ＭＯＳＦＥＴで生じていた耐圧低下が防止され、高耐圧化が図られる。また、温度検出領域４の下層の微細ＳＪセル１３１には、メインＳＪセル１３のように、上部にｐベース領域１４が形成されていない。これにより、微細ＳＪセル１３１は、ｐベース領域１４が形成されていない分、ｎ+半導体基板６の主面に垂直方向のセルの長さがメインＳＪセル１３よりも長いため、この点からも素子活性部１より高耐圧化を図る効果も期待される。また、温度検出領域４にｐベース領域１４を形成するための工程が不要になるため、製造コストを抑えることができる。なお、温度検出領域４は、図３に示すように素子活性部１の中央に配置されていなくてもよい。すなわち、温度検出領域４は素子活性部１中のどこに設けてもよい。
（実施の形態２）
図４は、本発明の実施の形態２にかかる超接合半導体装置の構成を示す平面図である。実施の形態２にかかるＳＪ−ＭＯＳＦＥＴ３００が実施の形態１にかかるＳＪ−ＭＯＳＦＥＴ２００とは異なる点は、温度検出領域４のストライプ状の平面パターンと素子活性部１のストライプ状の平面パターンとが直交している点である。図４に示すように、温度検出領域４内の微細ＳＪセル１４１がｎドリフト領域１４１ｂ及びｐ仕切り領域１４１ａが並ぶ方向と直交する方向に延びるストライプ状の平面パターンである点は、図３に示す微細ＳＪセルと同様である。微細ＳＪセル１４１の平面パターンのストライプの延びる方向が素子活性部１のメインＳＪセル１３の平面パターンのストライプの延びる方向と直交する点が、図３に示す微細ＳＪセルと異なる。図４に示す微細ＳＪセルの構成とした場合においても、実施の形態１と同様の効果が得られる。微細ＳＪセル１４１とメインＳＪセル１３とのストライプ状の平面パターンを相互に直交させることにより、ＳＪセルの繰り返しピッチの設計自由度が上がり、微細化が容易になるとともに、より高耐圧化が容易になる。
（実施の形態３）
図５は、本発明の実施の形態３にかかる超接合半導体装置の構成を示す平面図である。実施の形態３にかかるＳＪ−ＭＯＳＦＥＴ４００が実施の形態１，２にかかるＳＪ−ＭＯＳＦＥＴ２００，３００とは異なる点は、温度検出領域４内の微細ＳＪセル１５１が格子状の平面パターンである点である。格子状の平面パターンとは、例えばｎドリフト領域１５１ｂ内に、矩形状の平面形状を有するｐ仕切り領域１５１ａをマトリクス状に配置した平面パターンである。実施の形態３においても微細ＳＪセル１５１は格子状の平面パターンの配列ピッチをメインＳＪセル１３のストライプ状の平面パターンの配列ピッチより狭くすることにより、実施の形態１と同様の効果が得られる。
以上、説明したように、各実施の形態によれば、温度検出領域内の温度検出ダイオードの下層に、絶縁膜を介して、メインＳＪセルの繰り返しピッチより狭い繰り返しピッチの微細ＳＪセルをドリフト層として設けることにより、耐圧低下の虞のない、温度検出用素子を備えた超接合半導体装置を得ることができる。また、超接合半導体装置に温度検出用素子を備えることができるため、素子温度を速やかに検出し、オン電流に反映させて素子を熱破壊から保護することができる。これにより、熱破壊を防止するとともに、耐圧低下を防止することができる超接合半導体装置を提供することができる。
以上において本発明では、ＳＪ−ＭＯＳＦＥＴを例に説明しているが、上述した実施の形態に限らず、温度検出ダイオードを備えたさまざまな超接合半導体装置に適用することが可能である。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる超接合半導体装置は、オンオフ動作を繰り返すスイッチング素子などに使用されるパワー半導体装置に有用である。
１ 素子活性部
２ 耐圧構造部
３ 温度検出ダイオード
４ 温度検出領域
５ 絶縁膜
６ ｎ+半導体基板
７ ドレイン電極
８ 層間絶縁膜
１０ ＭＯＳゲート構造
１２ ドリフト層
１３ メインＳＪセル
１３ａ ｐ仕切り領域
１３ｂ ｎドリフト領域
１４ ｐベース領域
１５ ｎ+ソース領域
１６ ゲート電極
１７ ソース電極
１３１，１４１，１５１ 微細ＳＪセル
１３１ａ，１４１ａ，１５１ａ ｐ仕切り領域
１３１ｂ，１４１ｂ，１５１ｂ ｎドリフト領域
２００，３００，４００ ＳＪ−ＭＯＳＦＥＴ

Claims (8)

  1. 第１導電型の高不純物濃度の半導体基板の一方の主面の垂直方向に配向する第１導電型半導体領域と第２導電型半導体領域とが、前記半導体基板の主面に平行な方向に所定のピッチで繰り返し交互に隣接する並列ｐｎ層をドリフト層として備え、前記第１導電型半導体領域にオン状態で電流を流し、オフ状態では前記並列ｐｎ層を空乏化して電圧を阻止する構成を有する超接合半導体装置であって、
    主電流経路となる素子活性部と、
    前記素子活性部内に設けられた、前記並列ｐｎ層の前記第１導電型半導体領域と前記第２導電型半導体領域とのピッチが前記所定のピッチよりも狭い温度検出領域と、
    前記温度検出領域の前記並列ｐｎ層の表面に絶縁膜を介して設けられた第１導電型半導体層と、
    前記温度検出領域の前記並列ｐｎ層の表面に絶縁膜を介して設けられ、前記第１導電型半導体層と接してｐｎ接合を構成するように配置された第２導電型半導体層と、
    前記第１導電型半導体層と前記第２導電型半導体層とを主たる半導体層とする温度検出用素子と、
    を備えることを特徴とする超接合半導体装置。
  2. 前記素子活性部は絶縁ゲート構造を備え、
    前記温度検出領域内の前記並列ｐｎ層の表面の前記絶縁膜が、前記絶縁ゲート構造を構成するゲート絶縁膜よりも厚いことを特徴とする請求項１に記載の超接合半導体装置。
  3. 前記素子活性部を囲むように前記素子活性部の外周に配置され、耐圧を保持する耐圧構造部をさらに備え、
    前記温度検出領域内の前記並列ｐｎ層の表面の前記絶縁膜が、前記耐圧構造部の表面を保護するフィールド絶縁膜と同程度の厚さを有することを特徴とする請求項２に記載の超接合半導体装置。
  4. 前記温度検出領域内の前記並列ｐｎ層の平面パターンが、前記第１導電型半導体領域と前記第２導電型半導体領域とが並ぶ方向に直交する方向に延びるストライプ状であることを特徴とする請求項１に記載の超接合半導体装置。
  5. 前記素子活性部内の前記並列ｐｎ層の平面パターンが、前記第１導電型半導体領域と前記第２導電型半導体領域とが並ぶ方向に直交する方向に延びるストライプ状であり、
    前記温度検出領域内の前記並列ｐｎ層のストライプ状の平面パターンが、前記素子活性部内の前記並列ｐｎ層のストライプ状の平面パターンに対して平行であることを特徴とする請求項４に記載の超接合半導体装置。
  6. 前記素子活性部内の前記並列ｐｎ層の平面パターンが、前記第１導電型半導体領域と前記第２導電型半導体領域とが並ぶ方向に直交する方向に延びるストライプ状であり、
    前記温度検出領域内の前記並列ｐｎ層のストライプ状の平面パターンが、前記素子活性部内の前記並列ｐｎ層のストライプ状の平面パターンに対して直交していることを特徴とする請求項４に記載の超接合半導体装置。
  7. 前記温度検出領域内の前記並列ｐｎ層は、前記第１導電型半導体領域内に前記第２導電型半導体領域がマトリクス状に配置された平面パターンを有することを特徴とする請求項１に記載の超接合半導体装置。
  8. 前記温度検出用素子がポリシリコンであることを特徴とする請求項１〜７のいずれか一つに記載の超接合半導体装置。
JP2013525609A 2011-07-22 2012-05-30 超接合半導体装置 Expired - Fee Related JP5720788B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013525609A JP5720788B2 (ja) 2011-07-22 2012-05-30 超接合半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011160756 2011-07-22
JP2011160756 2011-07-22
PCT/JP2012/064007 WO2013015014A1 (ja) 2011-07-22 2012-05-30 超接合半導体装置
JP2013525609A JP5720788B2 (ja) 2011-07-22 2012-05-30 超接合半導体装置

Publications (2)

Publication Number Publication Date
JPWO2013015014A1 JPWO2013015014A1 (ja) 2015-02-23
JP5720788B2 true JP5720788B2 (ja) 2015-05-20

Family

ID=47600874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013525609A Expired - Fee Related JP5720788B2 (ja) 2011-07-22 2012-05-30 超接合半導体装置

Country Status (6)

Country Link
US (1) US20140061644A1 (ja)
EP (1) EP2736072B1 (ja)
JP (1) JP5720788B2 (ja)
CN (1) CN103650141B (ja)
TW (1) TWI567975B (ja)
WO (1) WO2013015014A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
JP6197294B2 (ja) * 2013-01-16 2017-09-20 富士電機株式会社 半導体素子
US9891640B2 (en) 2013-06-14 2018-02-13 Infineon Technologies Ag Sensing element for semiconductor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
JP6323556B2 (ja) 2014-07-04 2018-05-16 富士電機株式会社 半導体装置
CN106575666B (zh) 2014-08-19 2021-08-06 维西埃-硅化物公司 超结金属氧化物半导体场效应晶体管
JP6503202B2 (ja) * 2015-03-12 2019-04-17 エイブリック株式会社 半導体装置
US9881997B2 (en) * 2015-04-02 2018-01-30 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP6512025B2 (ja) 2015-08-11 2019-05-15 富士電機株式会社 半導体素子及び半導体素子の製造方法
CN106560909B (zh) * 2015-09-30 2019-05-28 中芯国际集成电路制造(上海)有限公司 测试结构及其形成方法、测试方法
JP6805620B2 (ja) * 2016-08-10 2020-12-23 富士電機株式会社 半導体装置
JP6747195B2 (ja) * 2016-09-08 2020-08-26 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6963453B2 (ja) * 2017-10-02 2021-11-10 京セラ株式会社 チップ型圧電デバイス及びその製造方法
CN112005379A (zh) * 2018-04-19 2020-11-27 日产自动车株式会社 半导体装置及其制造方法
CN108878305B (zh) * 2018-06-29 2020-09-25 上海华虹宏力半导体制造有限公司 超结器件的终端结构的耐压验证方法
JP7055087B2 (ja) * 2018-11-07 2022-04-15 三菱電機株式会社 半導体装置およびその製造方法
JP7080166B2 (ja) * 2018-12-21 2022-06-03 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
CN113035949A (zh) * 2019-12-25 2021-06-25 株洲中车时代半导体有限公司 Igbt芯片
CN112349715B (zh) * 2020-11-05 2024-03-26 宁波宝芯源功率半导体有限公司 具有温度及电压检测功能的功率半导体器件及制作方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334360A (ja) * 1989-06-29 1991-02-14 Nec Corp 半導体装置
JPH06117942A (ja) 1992-10-06 1994-04-28 Fuji Electric Co Ltd 半導体装置
JP3982842B2 (ja) * 1993-08-18 2007-09-26 株式会社ルネサステクノロジ 半導体装置
JP2701824B2 (ja) * 1996-02-09 1998-01-21 株式会社デンソー 半導体装置
JP3911566B2 (ja) * 1998-01-27 2007-05-09 富士電機デバイステクノロジー株式会社 Ｍｏｓ型半導体装置
JP4774580B2 (ja) * 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP3899231B2 (ja) * 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
JP2002190575A (ja) * 2000-12-21 2002-07-05 Toyota Industries Corp 半導体装置およびその製造方法
JP2002208702A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp パワー半導体装置
JP4140232B2 (ja) * 2001-12-07 2008-08-27 株式会社デンソー 半導体装置
EP1469523B1 (en) * 2003-04-18 2008-12-24 STMicroelectronics S.r.l. A junction electronic component and an integrated power device incorporating said component
JP4166627B2 (ja) * 2003-05-30 2008-10-15 株式会社デンソー 半導体装置
JP2006313892A (ja) * 2005-04-07 2006-11-16 Toshiba Corp 半導体素子
US7541643B2 (en) * 2005-04-07 2009-06-02 Kabushiki Kaisha Toshiba Semiconductor device
JP4997715B2 (ja) 2005-05-18 2012-08-08 富士電機株式会社 半導体装置およびその製造方法
JP4921730B2 (ja) * 2005-06-20 2012-04-25 株式会社東芝 半導体装置
US8084815B2 (en) * 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
US7671636B2 (en) * 2006-03-22 2010-03-02 Denso Corporation Switching circuit and driving circuit for transistor
JP2008177328A (ja) * 2007-01-18 2008-07-31 Denso Corp 半導体装置およびその製造方法
JP5309497B2 (ja) * 2007-08-09 2013-10-09 富士電機株式会社 半導体装置
JP5298488B2 (ja) * 2007-09-28 2013-09-25 富士電機株式会社 半導体装置
JP4737255B2 (ja) * 2007-11-20 2011-07-27 株式会社デンソー Ｓｏｉ基板を用いた半導体装置
US8278731B2 (en) * 2007-11-20 2012-10-02 Denso Corporation Semiconductor device having SOI substrate and method for manufacturing the same
US8089134B2 (en) * 2008-02-06 2012-01-03 Fuji Electric Sytems Co., Ltd. Semiconductor device
JP5560538B2 (ja) * 2008-05-22 2014-07-30 富士電機株式会社 半導体装置の製造方法
US20120273916A1 (en) * 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
JP2011066184A (ja) * 2009-09-17 2011-03-31 Renesas Electronics Corp 半導体装置、及びその製造方法
CN102214689B (zh) * 2010-04-06 2012-11-07 上海华虹Nec电子有限公司 超级结器件的终端保护结构及其制造方法
JP5757101B2 (ja) * 2011-02-17 2015-07-29 富士電機株式会社 超接合半導体素子

Also Published As

Publication number Publication date
CN103650141A (zh) 2014-03-19
JPWO2013015014A1 (ja) 2015-02-23
EP2736072B1 (en) 2017-01-11
WO2013015014A1 (ja) 2013-01-31
EP2736072A4 (en) 2015-02-25
TWI567975B (zh) 2017-01-21
US20140061644A1 (en) 2014-03-06
TW201316506A (zh) 2013-04-16
CN103650141B (zh) 2016-06-29
EP2736072A1 (en) 2014-05-28

Similar Documents

Publication Publication Date Title
JP5720788B2 (ja) 超接合半導体装置
JP6835241B2 (ja) 半導体装置
JP5664142B2 (ja) 半導体装置
JP6729003B2 (ja) 半導体装置および半導体装置の製造方法
JP4839519B2 (ja) 半導体装置
JP5509908B2 (ja) 半導体装置およびその製造方法
JP6009731B2 (ja) 半導体装置
JP2013149761A (ja) 半導体装置
JP2019087647A (ja) 絶縁ゲート型半導体装置及びその製造方法
JP7091693B2 (ja) 半導体装置
JP5751763B2 (ja) 半導体装置
JP6277173B2 (ja) 半導体装置
JP6717432B2 (ja) 半導体装置
JP6278549B2 (ja) 半導体装置
JP2020150137A (ja) 半導体装置
JP2012004466A (ja) 半導体装置
US20150221641A1 (en) Semiconductor device
JP2021197384A (ja) 半導体装置
JP2017054928A (ja) 半導体装置
JP6289600B2 (ja) 半導体装置
JP2020141003A (ja) スイッチング素子とその製造方法
JP7443924B2 (ja) 半導体装置
JP5884772B2 (ja) 半導体装置
JP2019054195A (ja) 半導体装置
JP7310356B2 (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150309

R150 Certificate of patent or registration of utility model

Ref document number: 5720788

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees