JP2002190575A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002190575A JP2002190575A JP2000389626A JP2000389626A JP2002190575A JP 2002190575 A JP2002190575 A JP 2002190575A JP 2000389626 A JP2000389626 A JP 2000389626A JP 2000389626 A JP2000389626 A JP 2000389626A JP 2002190575 A JP2002190575 A JP 2002190575A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- region
- diode
- impurity concentration
- type polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 90
- 229920005591 polysilicon Polymers 0.000 claims abstract description 90
- 239000012535 impurity Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 description 8
- 238000009826 distribution Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体素子またはその周辺の温度を正確に検
出できる機能を備える半導体装置を提供する。 【解決手段】 パワーＭＯＳＦＥＴ１０の近傍に、温度
検出用ダイオード２０を形成する。温度検出用ダイオー
ド２０は、高不純物濃度のアノード領域であるＰ + 型ポ
リシリコン２３と、高不純物濃度のカソード領域である
Ｎ+ 型ポリシリコン２５と、それらの領域の間に形成さ
れる比較的不純物濃度の低いアノード領域であるＰ型ポ
リシリコン２４から構成される。
出できる機能を備える半導体装置を提供する。 【解決手段】 パワーＭＯＳＦＥＴ１０の近傍に、温度
検出用ダイオード２０を形成する。温度検出用ダイオー
ド２０は、高不純物濃度のアノード領域であるＰ + 型ポ
リシリコン２３と、高不純物濃度のカソード領域である
Ｎ+ 型ポリシリコン２５と、それらの領域の間に形成さ
れる比較的不純物濃度の低いアノード領域であるＰ型ポ
リシリコン２４から構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に半導体素子またはその周辺の温度を検出する機
能を備えた半導体装置に関する。
し、特に半導体素子またはその周辺の温度を検出する機
能を備えた半導体装置に関する。
【０００２】
【従来の技術】従来より、過電流等から半導体素子を保
護するために半導体素子を含む半導体装置に温度検出機
能を設ける技術はよく知られている。この温度検出機能
は、例えば、半導体素子の近くにダイオードを設け、そ
のダイオードに発生する電圧を検出することにより行わ
れている。このとき、ダイオードの順方向電流−電圧特
性が温度に依存して変化することが利用される。
護するために半導体素子を含む半導体装置に温度検出機
能を設ける技術はよく知られている。この温度検出機能
は、例えば、半導体素子の近くにダイオードを設け、そ
のダイオードに発生する電圧を検出することにより行わ
れている。このとき、ダイオードの順方向電流−電圧特
性が温度に依存して変化することが利用される。
【０００３】上記電流検出機能を備える半導体装置は、
例えば、特開平７−１５３９２０号公報に記載されてい
る。この半導体装置は、ＭＯＳトランジスタ、およびそ
のＭＯＳトランジスタの近傍に形成されるダイオードを
含む。ここで、このダイオードは、図３(a) に示すよう
に、Ｐ+ ポリシリコン層１０１およびＮ+ ポリシリコン
層１０２を接合することにより構成されている。そし
て、このダイオードに順方向電流を流しながら順方向の
電圧を検出することにより、その周辺の温度を検出す
る。
例えば、特開平７−１５３９２０号公報に記載されてい
る。この半導体装置は、ＭＯＳトランジスタ、およびそ
のＭＯＳトランジスタの近傍に形成されるダイオードを
含む。ここで、このダイオードは、図３(a) に示すよう
に、Ｐ+ ポリシリコン層１０１およびＮ+ ポリシリコン
層１０２を接合することにより構成されている。そし
て、このダイオードに順方向電流を流しながら順方向の
電圧を検出することにより、その周辺の温度を検出す
る。
【０００４】ダイオードは、基本的に、図３(b) に示す
等価回路で表すことができる。即ち、ダイオードは、真
性ダイオード部分１１１および抵抗成分１１２により表
わされる。ここで、このダイオードに順方向電流を流す
と、このダイオードの両端において検出される電圧Ｖs
は、真性ダイオード部分１１１において発生する順方向
電圧Ｖf と、抵抗成分１１２において発生する電圧Ｖr
との和である。ただし、図３(a) に示すダイオードは、
そのアノード領域およびカソード領域が共に高不純物濃
度領域であり、それぞれその抵抗値が小さいので、電圧
Ｖr は小さい。
等価回路で表すことができる。即ち、ダイオードは、真
性ダイオード部分１１１および抵抗成分１１２により表
わされる。ここで、このダイオードに順方向電流を流す
と、このダイオードの両端において検出される電圧Ｖs
は、真性ダイオード部分１１１において発生する順方向
電圧Ｖf と、抵抗成分１１２において発生する電圧Ｖr
との和である。ただし、図３(a) に示すダイオードは、
そのアノード領域およびカソード領域が共に高不純物濃
度領域であり、それぞれその抵抗値が小さいので、電圧
Ｖr は小さい。
【０００５】
【発明が解決しようとする課題】上述のように、従来の
ダイオードのアノード領域およびカソード領域は、図３
(a) に示すように、共に高不純物濃度領域で形成されて
いる。ところが、不純物濃度が同じ程度のＰ型領域とＮ
型領域とが互いに接合されると、当業者にはよく知られ
ているように、その接合部およびその近傍の不純物濃度
の分布が不安定になってしまう。そして、不純物濃度の
分布が不安定になると、図３(b) に示す真性ダイオード
部分１１１の順方向電圧Ｖf のばらつきが大きくなり、
結果として電圧Ｖs のばらつきが大きくなってしまう。
すなわち、半導体素子またはその周辺の温度を正確に検
出することが困難になる。
ダイオードのアノード領域およびカソード領域は、図３
(a) に示すように、共に高不純物濃度領域で形成されて
いる。ところが、不純物濃度が同じ程度のＰ型領域とＮ
型領域とが互いに接合されると、当業者にはよく知られ
ているように、その接合部およびその近傍の不純物濃度
の分布が不安定になってしまう。そして、不純物濃度の
分布が不安定になると、図３(b) に示す真性ダイオード
部分１１１の順方向電圧Ｖf のばらつきが大きくなり、
結果として電圧Ｖs のばらつきが大きくなってしまう。
すなわち、半導体素子またはその周辺の温度を正確に検
出することが困難になる。
【０００６】上記電圧Ｖf のばらつきをなくすために
は、ダイオードを構成するＰ型領域またはＮ型領域のど
ちらか一方の不純物濃度を調整し、それら２つの領域の
不純物濃度の差を大きくすればよい。例えば、図３(c)
に示すダイオードは、比較的不純物濃度の低いＰポリシ
リコン層１２１と高不純物濃度のＮ+ ポリシリコン層１
０２を接合することにより構成されている。そして、こ
の構成においては、ダイオードを構成するＰ型領域とＮ
型領域との接合部およびその近傍の不純物濃度の分布が
安定するので、上記電圧Ｖf のばらつきは小さくなる。
は、ダイオードを構成するＰ型領域またはＮ型領域のど
ちらか一方の不純物濃度を調整し、それら２つの領域の
不純物濃度の差を大きくすればよい。例えば、図３(c)
に示すダイオードは、比較的不純物濃度の低いＰポリシ
リコン層１２１と高不純物濃度のＮ+ ポリシリコン層１
０２を接合することにより構成されている。そして、こ
の構成においては、ダイオードを構成するＰ型領域とＮ
型領域との接合部およびその近傍の不純物濃度の分布が
安定するので、上記電圧Ｖf のばらつきは小さくなる。
【０００７】しかし、この構成においては、Ｐポリシリ
コン層１２１の不純物濃度が低く、その領域における抵
抗値が大きくなるので、入力電流Ｉs が変動したとき
に、電圧Ｖr のばらつきが大きくなってしまう。この結
果、検出電圧Ｖｓがばらついてしまうので、この場合も
半導体素子またはその周辺の温度を正確に検出すること
が困難になる。
コン層１２１の不純物濃度が低く、その領域における抵
抗値が大きくなるので、入力電流Ｉs が変動したとき
に、電圧Ｖr のばらつきが大きくなってしまう。この結
果、検出電圧Ｖｓがばらついてしまうので、この場合も
半導体素子またはその周辺の温度を正確に検出すること
が困難になる。
【０００８】本発明の課題は、半導体素子またはその周
辺の温度を正確に検出できる機能を備える半導体装置を
提供することである。
辺の温度を正確に検出できる機能を備える半導体装置を
提供することである。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
主半導体素子及びその主半導体素子またはその周辺の温
度を検出するためのダイオードを備える半導体装置であ
って、上記ダイオードが、第１の極性の第１のポリシリ
コンと、第２の極性の第２のポリシリコンと、上記第１
のポリシリコンと第２のポリシリコンとの間に形成され
上記第２のポリシリコンの不純物濃度と異なる不純物濃
度で第１の極性の第３のポリシリコンとから構成され
る。
主半導体素子及びその主半導体素子またはその周辺の温
度を検出するためのダイオードを備える半導体装置であ
って、上記ダイオードが、第１の極性の第１のポリシリ
コンと、第２の極性の第２のポリシリコンと、上記第１
のポリシリコンと第２のポリシリコンとの間に形成され
上記第２のポリシリコンの不純物濃度と異なる不純物濃
度で第１の極性の第３のポリシリコンとから構成され
る。
【００１０】上記構成のダイオードにおいて、第２のポ
リシリコンと第３のポリシリコンとの接合部分がＰＮ接
合となる。ここで、第２のポリシリコンの不純物濃度と
第３のポリシリコンの不純物濃度は、互いに異なってい
る。したがって、このＰＮ接合部分およびその近傍の不
純物濃度の分布が安定するので、ダイオードの順方向電
圧のばらつきが小さくなる。よって、温度検出の精度が
高くなる。
リシリコンと第３のポリシリコンとの接合部分がＰＮ接
合となる。ここで、第２のポリシリコンの不純物濃度と
第３のポリシリコンの不純物濃度は、互いに異なってい
る。したがって、このＰＮ接合部分およびその近傍の不
純物濃度の分布が安定するので、ダイオードの順方向電
圧のばらつきが小さくなる。よって、温度検出の精度が
高くなる。
【００１１】なお、上記第３のポリシリコンは、主半導
体素子を形成する工程の中で形成される。例えば、上記
主半導体素子がＭＯＳトランジスタであった場合、その
チャネル領域を形成する際に同時に上記第３のポリシリ
コンが形成されるようにできる。
体素子を形成する工程の中で形成される。例えば、上記
主半導体素子がＭＯＳトランジスタであった場合、その
チャネル領域を形成する際に同時に上記第３のポリシリ
コンが形成されるようにできる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。図１は、本発明の一実施形態
の半導体装置の要部断面図である。この半導体装置は、
縦型ＭＯＳトランジスタであるパワーＭＯＳＦＥＴ１
０、およびパワーＭＯＳＦＥＴ１０の近傍に設けられる
温度検出用ダイオード２０を備える。
を参照しながら説明する。図１は、本発明の一実施形態
の半導体装置の要部断面図である。この半導体装置は、
縦型ＭＯＳトランジスタであるパワーＭＯＳＦＥＴ１
０、およびパワーＭＯＳＦＥＴ１０の近傍に設けられる
温度検出用ダイオード２０を備える。
【００１３】パワーＭＯＳＦＥＴ１０は、ＭＯＳトラン
ジスタのドレイン領域として使用されるＮ+ 基板１１、
Ｎ+ 基板１１の上に形成されたＮ- 型エピタキシャル層
１２、Ｎ- 型エピタキシャル層１２の表面領域に形成さ
れるＰチャネル領域１３、およびＰチャネル領域１３内
の表面領域に形成されるＮ+ ソース領域１４から形成さ
れている。なお、Ｐチャネル領域１３内の表面領域には
Ｐ+ コンタクト領域１５が形成されている。このＰ+ コ
ンタクト領域１５は、Ｐチャネル領域１３をソース電位
に安定させるために設けられている。また、Ｐチャネル
領域１３の上面には、Ｎ- 型エピタキシャル層１２の上
部からＮ+ ソース領域１４の上部に達するようにゲート
酸化膜１６が形成されており、さらにその上面にゲート
ポリシリコン１７が形成されている。
ジスタのドレイン領域として使用されるＮ+ 基板１１、
Ｎ+ 基板１１の上に形成されたＮ- 型エピタキシャル層
１２、Ｎ- 型エピタキシャル層１２の表面領域に形成さ
れるＰチャネル領域１３、およびＰチャネル領域１３内
の表面領域に形成されるＮ+ ソース領域１４から形成さ
れている。なお、Ｐチャネル領域１３内の表面領域には
Ｐ+ コンタクト領域１５が形成されている。このＰ+ コ
ンタクト領域１５は、Ｐチャネル領域１３をソース電位
に安定させるために設けられている。また、Ｐチャネル
領域１３の上面には、Ｎ- 型エピタキシャル層１２の上
部からＮ+ ソース領域１４の上部に達するようにゲート
酸化膜１６が形成されており、さらにその上面にゲート
ポリシリコン１７が形成されている。
【００１４】なお、ゲートポリシリコン１７に接続して
ゲート電極１８が設けられ、また、Ｎ+ 基板１１に接続
してドレイン電極１９が設けられている。さらに、Ｎ+
ソース領域１４、Ｐ+コンタクト領域１５に接続して不
図示のソース電極が設けられている。
ゲート電極１８が設けられ、また、Ｎ+ 基板１１に接続
してドレイン電極１９が設けられている。さらに、Ｎ+
ソース領域１４、Ｐ+コンタクト領域１５に接続して不
図示のソース電極が設けられている。
【００１５】上記構成のパワーＭＯＳＦＥＴ１０におい
て、ゲート電極１８に所定の電圧が印加されると、Ｐチ
ャネル領域１３の表面近傍領域の導電型がＰ型からＮ型
に反転する（Ｎチャネル形成）。そして、このＮチャネ
ルが形成されると、パワーＭＯＳＦＥＴ１０のソース・
ドレイン間電流（主電流）は、Ｎ+ 基板１１（パワーＭ
ＯＳＦＥＴ１０のドレイン領域）、Ｎ- 型エピタキシャ
ル層１２、Ｐチャネル領域１３の表面近傍領域のＮチャ
ネル、およびＮ+ ソース領域１４を介して流れることに
なる。
て、ゲート電極１８に所定の電圧が印加されると、Ｐチ
ャネル領域１３の表面近傍領域の導電型がＰ型からＮ型
に反転する（Ｎチャネル形成）。そして、このＮチャネ
ルが形成されると、パワーＭＯＳＦＥＴ１０のソース・
ドレイン間電流（主電流）は、Ｎ+ 基板１１（パワーＭ
ＯＳＦＥＴ１０のドレイン領域）、Ｎ- 型エピタキシャ
ル層１２、Ｐチャネル領域１３の表面近傍領域のＮチャ
ネル、およびＮ+ ソース領域１４を介して流れることに
なる。
【００１６】温度検出用ダイオード２０は、Ｐ+ 型ポリ
シリコン２３、Ｐ型ポリシリコン２４、およびＮ+ 型ポ
リシリコン２５から構成され、Ｐ領域２１の上面に形成
される。ここで、Ｐ+ 型ポリシリコン２３およびＰ型ポ
リシリコン２４はアノード領域を構成し、Ｎ+ 型ポリシ
リコン２５はカソード領域を構成する。そして、Ｐ+型
ポリシリコン２３に接続してアノード電極２６が形成さ
れ、Ｎ+ 型ポリシリコン２５に接続してカソード電極２
７が形成されている。なお、Ｐ領域２１と温度検出用ダ
イオード２０との間には、絶縁膜２２が設けられてい
る。
シリコン２３、Ｐ型ポリシリコン２４、およびＮ+ 型ポ
リシリコン２５から構成され、Ｐ領域２１の上面に形成
される。ここで、Ｐ+ 型ポリシリコン２３およびＰ型ポ
リシリコン２４はアノード領域を構成し、Ｎ+ 型ポリシ
リコン２５はカソード領域を構成する。そして、Ｐ+型
ポリシリコン２３に接続してアノード電極２６が形成さ
れ、Ｎ+ 型ポリシリコン２５に接続してカソード電極２
７が形成されている。なお、Ｐ領域２１と温度検出用ダ
イオード２０との間には、絶縁膜２２が設けられてい
る。
【００１７】次に、温度検出用ダイオード２０について
詳しく説明する。温度検出用ダイオード２０は、図１に
示すように、高不純物濃度のアノード領域であるＰ+ 型
ポリシリコン２３と、高不純物濃度のカソード領域であ
るＮ+ 型ポリシリコン２５との間に、それらの領域と比
較して不純物濃度の低いアノード領域であるＰ型ポリシ
リコン２４を形成することにより構成される。ここで、
Ｐ型ポリシリコン２４およびＮ+ 型ポリシリコン２５の
不純物濃度の比は、例えば、１：１００程度とする。す
なわち、Ｐ+ 型ポリシリコン２３およびＮ+ 型ポリシリ
コン２５の不純物濃度を１０19〜１０20程度とした場
合、Ｐ型ポリシリコン２４の不純物濃度は、１０17〜１
０18程度とする。これにより、Ｐ型領域とＮ型領域との
接合部（すなわち、Ｐ型ポリシリコン２４とＮ+ 型ポリ
シリコン２５との接合部）およびその近傍の不純物濃度
の分布が安定する。この結果、図３(b) に示す真性ダイ
オード部分１１１の順方向電圧Ｖf のばらつきが小さく
なる。
詳しく説明する。温度検出用ダイオード２０は、図１に
示すように、高不純物濃度のアノード領域であるＰ+ 型
ポリシリコン２３と、高不純物濃度のカソード領域であ
るＮ+ 型ポリシリコン２５との間に、それらの領域と比
較して不純物濃度の低いアノード領域であるＰ型ポリシ
リコン２４を形成することにより構成される。ここで、
Ｐ型ポリシリコン２４およびＮ+ 型ポリシリコン２５の
不純物濃度の比は、例えば、１：１００程度とする。す
なわち、Ｐ+ 型ポリシリコン２３およびＮ+ 型ポリシリ
コン２５の不純物濃度を１０19〜１０20程度とした場
合、Ｐ型ポリシリコン２４の不純物濃度は、１０17〜１
０18程度とする。これにより、Ｐ型領域とＮ型領域との
接合部（すなわち、Ｐ型ポリシリコン２４とＮ+ 型ポリ
シリコン２５との接合部）およびその近傍の不純物濃度
の分布が安定する。この結果、図３(b) に示す真性ダイ
オード部分１１１の順方向電圧Ｖf のばらつきが小さく
なる。
【００１８】また、Ｐ型ポリシリコン２４の幅Ｓは、以
下のようにして適切に決定される。すなわち、基本的に
は、Ｐ型ポリシリコン２４は、不純物濃度が比較的低い
ので、その領域における抵抗値を小さくするためには、
幅Ｓを出来るだけ薄く形成する必要がある。ところが、
この幅Ｓが薄すぎると、Ｎ+ 型ポリシリコン２５からＰ
型領域側へ拡散する不純物がＰ型ポリシリコン２４を通
過してＰ+ 型ポリシリコン２３へ到達してしまう。そし
て、このようにしてＮ+ 型ポリシリコン２５からＰ+ 型
ポリシリコン２３にまで不純物が拡散する状態において
は、図３(a) に示したケースと同様に、Ｐ型領域とＮ型
領域との接合部およびその近傍の不純物濃度の分布が不
安定になり、結果として真性ダイオード部分１１１の順
方向電圧Ｖf のばらつきが大きくなってしまう。
下のようにして適切に決定される。すなわち、基本的に
は、Ｐ型ポリシリコン２４は、不純物濃度が比較的低い
ので、その領域における抵抗値を小さくするためには、
幅Ｓを出来るだけ薄く形成する必要がある。ところが、
この幅Ｓが薄すぎると、Ｎ+ 型ポリシリコン２５からＰ
型領域側へ拡散する不純物がＰ型ポリシリコン２４を通
過してＰ+ 型ポリシリコン２３へ到達してしまう。そし
て、このようにしてＮ+ 型ポリシリコン２５からＰ+ 型
ポリシリコン２３にまで不純物が拡散する状態において
は、図３(a) に示したケースと同様に、Ｐ型領域とＮ型
領域との接合部およびその近傍の不純物濃度の分布が不
安定になり、結果として真性ダイオード部分１１１の順
方向電圧Ｖf のばらつきが大きくなってしまう。
【００１９】したがって、Ｐ型ポリシリコン２４の幅Ｓ
は、Ｎ+ 型ポリシリコン２５に注入されている不純物が
Ｐ+ 型ポリシリコン２３に到達しない範囲（あるいは、
Ｐ+型ポリシリコン２３に注入されている不純物がＮ+
型ポリシリコン２５に到達しない範囲）で、出来るだけ
薄く形成されることが好適である。一例としては、Ｐ +
型ポリシリコン２３、Ｐ型ポリシリコン２４、およびＮ
+ 型ポリシリコン２５の各不純物濃度や、断面の形状に
よるが、幅Ｓを数ミクロン程度とする。
は、Ｎ+ 型ポリシリコン２５に注入されている不純物が
Ｐ+ 型ポリシリコン２３に到達しない範囲（あるいは、
Ｐ+型ポリシリコン２３に注入されている不純物がＮ+
型ポリシリコン２５に到達しない範囲）で、出来るだけ
薄く形成されることが好適である。一例としては、Ｐ +
型ポリシリコン２３、Ｐ型ポリシリコン２４、およびＮ
+ 型ポリシリコン２５の各不純物濃度や、断面の形状に
よるが、幅Ｓを数ミクロン程度とする。
【００２０】これにより、Ｐ型ポリシリコン２４におけ
る抵抗値は小さくなる。すなわち、図３(b) に示す抵抗
成分１１２の抵抗値が小さくなる。よって、電流Ｉs が
変動したとしても、電圧Ｖr の変動は小さい。このよう
に、本実施形態の温度検出用ダイオード２０は、Ｐ+ 型
ポリシリコン２３とＮ+ 型ポリシリコン２５との間にＰ
型ポリシリコン２４を設けることにより電圧Ｖf のばら
つきが小さくなり、また、そのＰ型ポリシリコン２４に
おける抵抗値が大きくならないようにすることにより電
圧Ｖr の変動を抑えたので、それらの電圧の和として検
出される検出電圧Ｖs のばらつきも小さくなる。従っ
て、パワーＭＯＳＦＥＴ１０またはその周辺の温度を正
確に検出することができる。さらに、このことにより、
過電流の発生を正確に検出できるようになる。
る抵抗値は小さくなる。すなわち、図３(b) に示す抵抗
成分１１２の抵抗値が小さくなる。よって、電流Ｉs が
変動したとしても、電圧Ｖr の変動は小さい。このよう
に、本実施形態の温度検出用ダイオード２０は、Ｐ+ 型
ポリシリコン２３とＮ+ 型ポリシリコン２５との間にＰ
型ポリシリコン２４を設けることにより電圧Ｖf のばら
つきが小さくなり、また、そのＰ型ポリシリコン２４に
おける抵抗値が大きくならないようにすることにより電
圧Ｖr の変動を抑えたので、それらの電圧の和として検
出される検出電圧Ｖs のばらつきも小さくなる。従っ
て、パワーＭＯＳＦＥＴ１０またはその周辺の温度を正
確に検出することができる。さらに、このことにより、
過電流の発生を正確に検出できるようになる。
【００２１】次に、図２を参照しながら、上記半導体装
置を製造する工程を説明する。なお、不純物を注入およ
び拡散する方法は、既知の技術を利用する。以下では、
パワーＭＯＳＦＥＴ１０を製造する工程との中で温度検
出用ダイオード２０が同時に形成される点を中心に説明
をする。
置を製造する工程を説明する。なお、不純物を注入およ
び拡散する方法は、既知の技術を利用する。以下では、
パワーＭＯＳＦＥＴ１０を製造する工程との中で温度検
出用ダイオード２０が同時に形成される点を中心に説明
をする。
【００２２】図２(a) においては、Ｎ- 型エピタキシャ
ル層１２の表面領域にパワーＭＯＳＦＥＴ１０のＰチャ
ネル領域１３が形成されている。このとき、温度検出用
ダイオード２０のＰ型ポリシリコン２４が同時に形成さ
れる。図２(b) においては、パワーＭＯＳＦＥＴ１０の
Ｎ+ ソース領域１４、および温度検出用ダイオード２０
のＮ+ 型ポリシリコン２５が同時に形成される。
ル層１２の表面領域にパワーＭＯＳＦＥＴ１０のＰチャ
ネル領域１３が形成されている。このとき、温度検出用
ダイオード２０のＰ型ポリシリコン２４が同時に形成さ
れる。図２(b) においては、パワーＭＯＳＦＥＴ１０の
Ｎ+ ソース領域１４、および温度検出用ダイオード２０
のＮ+ 型ポリシリコン２５が同時に形成される。
【００２３】図２(c) においては、パワーＭＯＳＦＥＴ
１０のＰ+ コンタクト領域１５、および温度検出用ダイ
オード２０のＰ+ 型ポリシリコン２３が同時に形成され
る。なお、上記図２(b) および図２(c) に示す工程は、
どちらを先に行ってもよい。このように、本実施形態の
温度検出用ダイオード２０は、パワーＭＯＳＦＥＴ１０
の製造工程の中で形成することができ、新たな製造工程
を追加する必要がない。
１０のＰ+ コンタクト領域１５、および温度検出用ダイ
オード２０のＰ+ 型ポリシリコン２３が同時に形成され
る。なお、上記図２(b) および図２(c) に示す工程は、
どちらを先に行ってもよい。このように、本実施形態の
温度検出用ダイオード２０は、パワーＭＯＳＦＥＴ１０
の製造工程の中で形成することができ、新たな製造工程
を追加する必要がない。
【００２４】なお、上記実施例の温度用ダイオード２０
は、Ｐ+ 型ポリシリコン２３、Ｐ型ポリシリコン２４、
およびＮ+ 型ポリシリコン２５から構成されるが、Ｐ型
ポリシリコン２４の代わりに、Ｎ型ポリシリコンを設け
るようにしてもよい。この場合、このＮ型ポリシリコン
の不純物濃度は、Ｐ+ 型ポリシリコン２３の不純物濃度
と比較して十分に低くする。
は、Ｐ+ 型ポリシリコン２３、Ｐ型ポリシリコン２４、
およびＮ+ 型ポリシリコン２５から構成されるが、Ｐ型
ポリシリコン２４の代わりに、Ｎ型ポリシリコンを設け
るようにしてもよい。この場合、このＮ型ポリシリコン
の不純物濃度は、Ｐ+ 型ポリシリコン２３の不純物濃度
と比較して十分に低くする。
【００２５】また、温度検出用ダイオード２０を形成す
る位置は、パワーＭＯＳＦＥＴ１０の温度を適切に検出
できる位置であれば特に限定されるものではない。さら
に、上述の実施例では、温度検出用ダイオード２０がポ
リシリコンにより形成されているが、本発明はこれに限
定されるものではない。例えば、半導体領域を利用して
温度検出用ダイオードを形成するようにしてもよい。
る位置は、パワーＭＯＳＦＥＴ１０の温度を適切に検出
できる位置であれば特に限定されるものではない。さら
に、上述の実施例では、温度検出用ダイオード２０がポ
リシリコンにより形成されているが、本発明はこれに限
定されるものではない。例えば、半導体領域を利用して
温度検出用ダイオードを形成するようにしてもよい。
【００２６】さらに、温度検出用ダイオード２０を使っ
て温度を検出する半導体素子は、パワーＭＯＳＦＥＴ１
０に限らず、ＭＯＳトランジスタあるいはバイポーラト
ランジスタなど、温度検出用ダイオードを設置できる領
域があればどのような半導体素子に使用してもよい。
て温度を検出する半導体素子は、パワーＭＯＳＦＥＴ１
０に限らず、ＭＯＳトランジスタあるいはバイポーラト
ランジスタなど、温度検出用ダイオードを設置できる領
域があればどのような半導体素子に使用してもよい。
【００２７】
【発明の効果】以上、本発明によれば、アノード領域と
カソード領域との間に不純物濃度の低い領域を設けたの
で、検出電圧のばらつきが小さくなり、温度検出の精度
が高くなる。
カソード領域との間に不純物濃度の低い領域を設けたの
で、検出電圧のばらつきが小さくなり、温度検出の精度
が高くなる。
【００２８】また、本発明の半導体装置は、主半導体素
子を製造する工程の中で温度検出用ダイオードを形成す
ることができ、製造工程を新たに追加する必要がない。
子を製造する工程の中で温度検出用ダイオードを形成す
ることができ、製造工程を新たに追加する必要がない。
【図１】本発明の一実施形態の半導体装置の要部断面図
である。
である。
【図２】本発明の半導体装置の製造工程を説明する図で
ある。
ある。
【図３】図３(a) は、従来のダイオードを示す図、図３
(b) は、ダイオードの等価回路を示す図、図３(c) は他
の形態のダイオードを示す図である。
(b) は、ダイオードの等価回路を示す図、図３(c) は他
の形態のダイオードを示す図である。
１０ パワーＭＯＳＦＥＴ １１ Ｎ+ 基板 １２ Ｎ- 型エピタキシャル層 １３ Ｐチャネル領域 １４ Ｎ+ ソース領域 １５ Ｐ+ コンタクト領域 １７ ゲートポリシリコン ２０ 温度検出用ダイオード ２３ Ｐ+ 型ポリシリコン ２４ Ｐ型ポリシリコン ２５ Ｎ+ 型ポリシリコン
Claims (3)
- 【請求項１】 主半導体素子及びその主半導体素子また
はその周辺の温度を検出するためのダイオードを備える
半導体装置であって、 上記ダイオードが、 第１の極性の第１のポリシリコンと、 第２の極性の第２のポリシリコンと、 上記第１のポリシリコンと第２のポリシリコンとの間に
形成され、上記第２のポリシリコンの不純物濃度と異な
る不純物濃度で第１の極性の第３のポリシリコンとから
構成される半導体装置。 - 【請求項２】 上記第３のポリシリコンの不純物濃度
が、上記第２のポリシリコンの不純物濃度よりも低いこ
とを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 ＭＯＳトランジスタ、および第１の極性
の第１のポリシリコンと第２の極性の第２のポリシリコ
ンと上記第１のポリシリコンと第２のポリシリコンとの
間に形成され上記第２のポリシリコンの不純物濃度と異
なる不純物濃度で第１の極性の第３のポリシリコンとか
ら構成される温度検出用ダイオードを備える半導体装置
を製造する方法であって、 上記第３のポリシリコンが上記ＭＯＳトランジスタのチ
ャネル領域を形成する際に同時に形成されることを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000389626A JP2002190575A (ja) | 2000-12-21 | 2000-12-21 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000389626A JP2002190575A (ja) | 2000-12-21 | 2000-12-21 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002190575A true JP2002190575A (ja) | 2002-07-05 |
Family
ID=18856136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000389626A Withdrawn JP2002190575A (ja) | 2000-12-21 | 2000-12-21 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002190575A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103650141A (zh) * | 2011-07-22 | 2014-03-19 | 富士电机株式会社 | 超结半导体装置 |
| KR20140140478A (ko) * | 2013-05-29 | 2014-12-09 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| WO2014199558A1 (ja) * | 2013-06-12 | 2014-12-18 | 富士電機株式会社 | 半導体装置の製造方法 |
| CN105308754A (zh) * | 2013-12-12 | 2016-02-03 | 富士电机株式会社 | 半导体装置及其制造方法 |
| CN112349715A (zh) * | 2020-11-05 | 2021-02-09 | 上海若坝思特半导体有限公司 | 具有温度及电压检测功能的功率半导体器件及制作方法 |
-
2000
- 2000-12-21 JP JP2000389626A patent/JP2002190575A/ja not_active Withdrawn
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI567975B (zh) * | 2011-07-22 | 2017-01-21 | Fuji Electric Co Ltd | Super junction semiconductor device |
| CN103650141A (zh) * | 2011-07-22 | 2014-03-19 | 富士电机株式会社 | 超结半导体装置 |
| EP2736072A4 (en) * | 2011-07-22 | 2015-02-25 | Fuji Electric Co Ltd | SUPER LINK SEMICONDUCTOR DEVICE |
| KR20140140478A (ko) * | 2013-05-29 | 2014-12-09 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| JP2014232803A (ja) * | 2013-05-29 | 2014-12-11 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| CN104218099A (zh) * | 2013-05-29 | 2014-12-17 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| US9240358B2 (en) | 2013-05-29 | 2016-01-19 | Mitsubishi Electric Corporation | Semiconductor device provided with temperature sensing diode and manufacturing method thereof |
| CN104218099B (zh) * | 2013-05-29 | 2018-09-11 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| KR101672689B1 (ko) | 2013-05-29 | 2016-11-04 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| WO2014199558A1 (ja) * | 2013-06-12 | 2014-12-18 | 富士電機株式会社 | 半導体装置の製造方法 |
| US9543289B2 (en) | 2013-06-12 | 2017-01-10 | Fuji Electric Co., Ltd. | Manufacturing method of semiconductor device |
| JP6083470B2 (ja) * | 2013-06-12 | 2017-02-22 | 富士電機株式会社 | 半導体装置の製造方法 |
| DE112014001208B4 (de) | 2013-06-12 | 2024-05-29 | Fuji Electric Co., Ltd. | Verfahren zum Herstellen einer Halbleitervorrichtung |
| US9780012B2 (en) | 2013-12-12 | 2017-10-03 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN105308754A (zh) * | 2013-12-12 | 2016-02-03 | 富士电机株式会社 | 半导体装置及其制造方法 |
| DE112014005661B4 (de) | 2013-12-12 | 2023-01-12 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
| CN112349715A (zh) * | 2020-11-05 | 2021-02-09 | 上海若坝思特半导体有限公司 | 具有温度及电压检测功能的功率半导体器件及制作方法 |
| CN112349715B (zh) * | 2020-11-05 | 2024-03-26 | 宁波宝芯源功率半导体有限公司 | 具有温度及电压检测功能的功率半导体器件及制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08316471A (ja) | 半導体装置 | |
| JP2002124580A (ja) | 入力保護回路 | |
| JPH06201735A (ja) | 電流検出回路 | |
| US6088208A (en) | Electronic device, electronic switching apparatus including the same, and production method thereof | |
| JPH06334189A (ja) | 電力ｍｏｓ装置用集積構造電流感知抵抗 | |
| JP2002190575A (ja) | 半導体装置およびその製造方法 | |
| JP2005026279A (ja) | 半導体装置 | |
| US5497011A (en) | Semiconductor memory device and a method of using the same | |
| JPH09139633A (ja) | 制御回路内蔵絶縁ゲート型半導体装置 | |
| JPS63244874A (ja) | 入力保護回路 | |
| JPH0397269A (ja) | 電流制限回路を内蔵する伝導度変調型ｍｏｓｆｅｔ | |
| JPH0656890B2 (ja) | 伝導度変調型たて型ｍｏｓ―ｆｅｔ | |
| JP2005332886A (ja) | 半導体装置 | |
| JP2001102575A (ja) | 半導体装置とその温度検出方法 | |
| JPH10333756A (ja) | 電子装置並びにその電子装置を有する電子スイッチ装置及びその製造方法 | |
| JPH08139200A (ja) | トランジスタ・ゲート駆動電圧発生回路及びそのトランジスタの製造方法 | |
| JP4318934B2 (ja) | 温度センサ | |
| JP2671304B2 (ja) | 論理回路 | |
| JPS62104068A (ja) | 半導体集積回路装置 | |
| JPH01181571A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH01134974A (ja) | 縦型ｍｏｓｆｅｔ | |
| JPH07202224A (ja) | 半導体装置 | |
| JPH05167077A (ja) | 半導体装置 | |
| JP2926785B2 (ja) | 半導体装置 | |
| JPH11307786A (ja) | 半導体ダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20061228 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090624 |