JPH06201735A - 電流検出回路 - Google Patents
電流検出回路Info
- Publication number
- JPH06201735A JPH06201735A JP5266341A JP26634193A JPH06201735A JP H06201735 A JPH06201735 A JP H06201735A JP 5266341 A JP5266341 A JP 5266341A JP 26634193 A JP26634193 A JP 26634193A JP H06201735 A JPH06201735 A JP H06201735A
- Authority
- JP
- Japan
- Prior art keywords
- current
- resistor
- flow path
- terminal
- main electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 83
- 239000004065 semiconductor Substances 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 13
- 239000002800 charge carrier Substances 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Measurement Of Current Or Voltage (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 電流検出に用いる電位差測定用の抵抗器にお
ける抵抗値の変動の影響を抑えた電流検出回路を提供す
る。 【構成】 パワー半導体装置(4) は主電流流路(4a)及び
検出電流流路(4b)を有する。電流検出装置(10)は、検出
電流流路(4b)の第２の主電極(9) と第２の端子(3) との
間に接続された第１抵抗器(R1)、第１抵抗器(R1)と類似
の第２抵抗器(R2)及び第２抵抗器(R2)と直列に第２の端
子(3) に接続され第２抵抗器(R2)を通して基準電流(Ir)
を供給する電流源(11)を有する。コンパレーター(12)
は、第１及び第２抵抗器(R1 及びR2) の両端の電圧を比
較し、主電流流路(4a)の電流が予め定められた値に達し
たときに出力信号(0) を出力する。
ける抵抗値の変動の影響を抑えた電流検出回路を提供す
る。 【構成】 パワー半導体装置(4) は主電流流路(4a)及び
検出電流流路(4b)を有する。電流検出装置(10)は、検出
電流流路(4b)の第２の主電極(9) と第２の端子(3) との
間に接続された第１抵抗器(R1)、第１抵抗器(R1)と類似
の第２抵抗器(R2)及び第２抵抗器(R2)と直列に第２の端
子(3) に接続され第２抵抗器(R2)を通して基準電流(Ir)
を供給する電流源(11)を有する。コンパレーター(12)
は、第１及び第２抵抗器(R1 及びR2) の両端の電圧を比
較し、主電流流路(4a)の電流が予め定められた値に達し
たときに出力信号(0) を出力する。
Description
【０００１】
【産業上の利用分野】本発明は、電流検出回路、特に絶
縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のような
パワー半導体装置を流れる電流を検出する電流検出回路
に関するものである。
縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のような
パワー半導体装置を流れる電流を検出する電流検出回路
に関するものである。
【０００２】
【従来の技術】米国特許US-A-4990978号及び欧州特許公
開EP-A-390485 号には、それぞれ、第１の端子及び第２
の端子を有する電流検出回路であって、並列接続された
複数の能動装置セルを含み、第１の端子に接続された第
１の主電極と、第２の端子に接続された第２の主電極
と、制御電極とを有する主電流流路、及び、能動装置セ
ルと類似の少なくとも１つの検出セルを含み、第１の端
子に接続された第１の主電極と、第２の主電極とを有す
る検出電流流路を具えたパワー半導体装置、並びに、検
出電流流路の第２の主電極と第２の端子との間に接続さ
れた第１抵抗器を具えた電流検出装置を具備した電流検
出回路が記載されている。
開EP-A-390485 号には、それぞれ、第１の端子及び第２
の端子を有する電流検出回路であって、並列接続された
複数の能動装置セルを含み、第１の端子に接続された第
１の主電極と、第２の端子に接続された第２の主電極
と、制御電極とを有する主電流流路、及び、能動装置セ
ルと類似の少なくとも１つの検出セルを含み、第１の端
子に接続された第１の主電極と、第２の主電極とを有す
る検出電流流路を具えたパワー半導体装置、並びに、検
出電流流路の第２の主電極と第２の端子との間に接続さ
れた第１抵抗器を具えた電流検出装置を具備した電流検
出回路が記載されている。
【０００３】
【発明が解決しようとする課題】これらの回路には、検
出電流流路を通る電流は主電流流路を通る電流に追随
し、検出電流流路を通る電流によって生じる第１抵抗器
の両端の電圧は、例えば一定の電流値に達したことを表
示するためのバンドギャップ基準発生器によって発生さ
れる基準電圧と比較することができる。しかしながら、
このような装置には、第１抵抗器の抵抗値の絶対値が変
化或いは抵抗値に影響する温度の変化が、電流に対して
検出される電圧に影響するというような欠点がある。こ
のため、異なった処理バッチ間での変動或いは温度変化
のような外界の影響による変動が存在する可能性があ
る。本発明の目的は、前記の欠点を除くか或いは少なく
とも軽減した電流検出回路を提供することにある。
出電流流路を通る電流は主電流流路を通る電流に追随
し、検出電流流路を通る電流によって生じる第１抵抗器
の両端の電圧は、例えば一定の電流値に達したことを表
示するためのバンドギャップ基準発生器によって発生さ
れる基準電圧と比較することができる。しかしながら、
このような装置には、第１抵抗器の抵抗値の絶対値が変
化或いは抵抗値に影響する温度の変化が、電流に対して
検出される電圧に影響するというような欠点がある。こ
のため、異なった処理バッチ間での変動或いは温度変化
のような外界の影響による変動が存在する可能性があ
る。本発明の目的は、前記の欠点を除くか或いは少なく
とも軽減した電流検出回路を提供することにある。
【０００４】
【課題を解決するための手段】本発明は、第１の端子及
び第２の端子を有する電流検出回路であって、並列接続
された複数の能動装置セルを含み、第１の端子に接続さ
れた第１の主電極と、第２の端子に接続された第２の主
電極と、制御電極とを有する主電流流路、及び、能動装
置セルと類似の少なくとも１つの検出セルを含み、第１
の端子に接続された第１の主電極と、第２の主電極とを
有する検出電流流路を具えたパワー半導体装置、並び
に、検出電流流路の第２の主電極と第２の端子との間に
接続された第１抵抗器を具えた電流検出装置を具備した
電流検出回路において、該電流検出装置が更に、第１抵
抗器と類似の第２抵抗器、第２の端子に接続された第２
抵抗器に直列に接続されて第２抵抗器を通して基準電流
を供給する電流源、及び、第１抵抗器と第２抵抗器の両
端の電圧を比較し主電流流路を通る電流が予め定められ
た値に達したときにこれを表示する出力信号を供給する
コンパレーターを具備することを特徴とする電流検出回
路を提供するものである。
び第２の端子を有する電流検出回路であって、並列接続
された複数の能動装置セルを含み、第１の端子に接続さ
れた第１の主電極と、第２の端子に接続された第２の主
電極と、制御電極とを有する主電流流路、及び、能動装
置セルと類似の少なくとも１つの検出セルを含み、第１
の端子に接続された第１の主電極と、第２の主電極とを
有する検出電流流路を具えたパワー半導体装置、並び
に、検出電流流路の第２の主電極と第２の端子との間に
接続された第１抵抗器を具えた電流検出装置を具備した
電流検出回路において、該電流検出装置が更に、第１抵
抗器と類似の第２抵抗器、第２の端子に接続された第２
抵抗器に直列に接続されて第２抵抗器を通して基準電流
を供給する電流源、及び、第１抵抗器と第２抵抗器の両
端の電圧を比較し主電流流路を通る電流が予め定められ
た値に達したときにこれを表示する出力信号を供給する
コンパレーターを具備することを特徴とする電流検出回
路を提供するものである。
【０００５】このように、本発明による回路において
は、電圧即ち第１抵抗器の両端の電位差と基準電流によ
って第２抵抗器の両端に生じる電圧とを比較する。第２
抵抗器は第１抵抗器と類似のものであり、同じ製法で且
つ通常は同時に製造されたものである。従って、第１及
び第２抵抗器の抵抗値間の比は極めて正確に予測し得る
ものであり、それらの絶対値は重要な意味を持たなくな
り、両抵抗器に関する工程による変動は、コンパレータ
ーが信号を供給するように予め定められた値に影響を及
ぼさず、周囲の温度によっても変化しない。
は、電圧即ち第１抵抗器の両端の電位差と基準電流によ
って第２抵抗器の両端に生じる電圧とを比較する。第２
抵抗器は第１抵抗器と類似のものであり、同じ製法で且
つ通常は同時に製造されたものである。従って、第１及
び第２抵抗器の抵抗値間の比は極めて正確に予測し得る
ものであり、それらの絶対値は重要な意味を持たなくな
り、両抵抗器に関する工程による変動は、コンパレータ
ーが信号を供給するように予め定められた値に影響を及
ぼさず、周囲の温度によっても変化しない。
【０００６】絶対的に理想化された条件の下では、第１
及び第２抵抗器は同一の抵抗値にするのがよい。しかし
実際には、第１及び第２抵抗器は予め定められた比を持
つようになっている。抵抗値の差が増加するに従って抵
抗器間の工程の変動が増加するため、この比は極めて小
さい値にしなければならない。典型的には、第１及び第
２抵抗器の間の比は、１：１０或いはそれ以下である。
コンパレーターはこのように、検出電流によって表され
るデバイスを通る電流と基準電流とを直接関係付ける。
加えるに、コンパレーターが出力信号を供給する時の値
として予め定められる値は基準電流によって決められ、
たとえ基準電流源がパワー半導体装置と一体として形成
することができるとしても、パワー半導体装置の外部に
形成するのが好ましい。そうすると、回路の特性或いは
最終用途での小さな変動に合わせて基準電流を調整でき
るようになり、或いは新しい用途のために大々的に変更
することも可能になる。
及び第２抵抗器は同一の抵抗値にするのがよい。しかし
実際には、第１及び第２抵抗器は予め定められた比を持
つようになっている。抵抗値の差が増加するに従って抵
抗器間の工程の変動が増加するため、この比は極めて小
さい値にしなければならない。典型的には、第１及び第
２抵抗器の間の比は、１：１０或いはそれ以下である。
コンパレーターはこのように、検出電流によって表され
るデバイスを通る電流と基準電流とを直接関係付ける。
加えるに、コンパレーターが出力信号を供給する時の値
として予め定められる値は基準電流によって決められ、
たとえ基準電流源がパワー半導体装置と一体として形成
することができるとしても、パワー半導体装置の外部に
形成するのが好ましい。そうすると、回路の特性或いは
最終用途での小さな変動に合わせて基準電流を調整でき
るようになり、或いは新しい用途のために大々的に変更
することも可能になる。
【０００７】典型的には、基準電流源は定電圧源に接続
された抵抗値固定の抵抗器である。この定電圧源はパワ
ー半導体に対して既に用いられているか、又は既知の適
切な方法、例えば電圧を定めるために１又は複数のツェ
ナーダイオードを用いて実現できるものである。可能な
代替案としては、固定電流源は能動装置を用いて既知の
方法により実現できる。加えるに、電流源は適切な制御
システムの制御の下で異なった基準電流を供給できるよ
うに設計するとよい。そうすると、例えば自動車の点火
装置に使われるパワー半導体装置のように低温の環境で
起こり得るある種の特殊な条件の下でより大きい電流が
必要な場合にも対処できる。
された抵抗値固定の抵抗器である。この定電圧源はパワ
ー半導体に対して既に用いられているか、又は既知の適
切な方法、例えば電圧を定めるために１又は複数のツェ
ナーダイオードを用いて実現できるものである。可能な
代替案としては、固定電流源は能動装置を用いて既知の
方法により実現できる。加えるに、電流源は適切な制御
システムの制御の下で異なった基準電流を供給できるよ
うに設計するとよい。そうすると、例えば自動車の点火
装置に使われるパワー半導体装置のように低温の環境で
起こり得るある種の特殊な条件の下でより大きい電流が
必要な場合にも対処できる。
【０００８】コンパレーターの出力信号は、パワー半導
体装置に対する種々の型のシステム制御のための入力信
号として利用できる。例えば、パワー半導体装置が過大
な電流のために過負荷になった場合に、この装置をスイ
ッチオフするためにこの出力信号を利用できる。この回
路は、このように電流を制限するために用いられ、更
に、これがなければ過大電流を引き起こす電子なだれ降
伏のような問題を阻止するために役立つ。この回路は更
に、例えばパワー半導体装置に接続されている負荷が開
路状態になった場合に生じるアンダーカレントを検出す
るのにも利用できる。実際に、２つの別個の電流源から
２つの異なった基準電流を供給し、検出電流を別個にそ
れぞれの基準電流と比較すれば、同一の回路を用いてオ
ーバーカレントとアンダーカレントの両者を検出するこ
とができる。
体装置に対する種々の型のシステム制御のための入力信
号として利用できる。例えば、パワー半導体装置が過大
な電流のために過負荷になった場合に、この装置をスイ
ッチオフするためにこの出力信号を利用できる。この回
路は、このように電流を制限するために用いられ、更
に、これがなければ過大電流を引き起こす電子なだれ降
伏のような問題を阻止するために役立つ。この回路は更
に、例えばパワー半導体装置に接続されている負荷が開
路状態になった場合に生じるアンダーカレントを検出す
るのにも利用できる。実際に、２つの別個の電流源から
２つの異なった基準電流を供給し、検出電流を別個にそ
れぞれの基準電流と比較すれば、同一の回路を用いてオ
ーバーカレントとアンダーカレントの両者を検出するこ
とができる。
【０００９】パワー半導体装置の第２の主電極を、第１
及び第２抵抗器と類似の第３抵抗器を介して第２の端子
に接続してもよい。
及び第２抵抗器と類似の第３抵抗器を介して第２の端子
に接続してもよい。
【００１０】抵抗器は、パワー半導体装置と分離して形
成することもできるが、能動装置セルが形成されている
半導体基体に保持される半導体抵抗器で構成するのが好
ましい。抵抗器は、半導体抵抗器、例えばパワー半導体
装置上にこれと絶縁されて形成された例えばドープされ
た多結晶シリコンからなる薄膜半導体抵抗器で構成して
もよい。これにより、抵抗器とパワー半導体装置とを集
積化することができ、拡散抵抗器を使用した場合に起き
る寄生双極作用のような問題を回避できる。寄生双極作
用が問題にならないか又は回避できる１つの可能な代替
案としては、半導体基体中のパワー半導体装置が形成さ
れている拡散領域に抵抗器を形成するとよい。
成することもできるが、能動装置セルが形成されている
半導体基体に保持される半導体抵抗器で構成するのが好
ましい。抵抗器は、半導体抵抗器、例えばパワー半導体
装置上にこれと絶縁されて形成された例えばドープされ
た多結晶シリコンからなる薄膜半導体抵抗器で構成して
もよい。これにより、抵抗器とパワー半導体装置とを集
積化することができ、拡散抵抗器を使用した場合に起き
る寄生双極作用のような問題を回避できる。寄生双極作
用が問題にならないか又は回避できる１つの可能な代替
案としては、半導体基体中のパワー半導体装置が形成さ
れている拡散領域に抵抗器を形成するとよい。
【００１１】パワー半導体装置は、半導体基体を含み、
半導体基体中には複数の能動装置セルが形成され、各能
動装置セルは絶縁ゲートバイポーラトランジスタを含
み、絶縁ゲートバイポーラトランジスタは一の伝導型の
共通ドリフト領域の中に逆の伝導型の基体領域と共通ド
リフト領域から基体領域によって分離された一の伝導型
のエミッタ領域とを含み、エミッタ領域は第２の主電極
によって基体領域に接続され、基体領域は伝導チャネル
領域を含み、伝導チャネル領域に隣接して設けられた絶
縁ゲートによって制御電極が形成され、制御電極は第１
の主電極に接続された少なくとも１つの注入領域で逆の
伝導型の電荷担体を共通ドリフト領域に注入してエミッ
タ領域と共通ドリフト領域との間の一の伝導型の電荷担
体の伝導路を制御するようにしてもよい。
半導体基体中には複数の能動装置セルが形成され、各能
動装置セルは絶縁ゲートバイポーラトランジスタを含
み、絶縁ゲートバイポーラトランジスタは一の伝導型の
共通ドリフト領域の中に逆の伝導型の基体領域と共通ド
リフト領域から基体領域によって分離された一の伝導型
のエミッタ領域とを含み、エミッタ領域は第２の主電極
によって基体領域に接続され、基体領域は伝導チャネル
領域を含み、伝導チャネル領域に隣接して設けられた絶
縁ゲートによって制御電極が形成され、制御電極は第１
の主電極に接続された少なくとも１つの注入領域で逆の
伝導型の電荷担体を共通ドリフト領域に注入してエミッ
タ領域と共通ドリフト領域との間の一の伝導型の電荷担
体の伝導路を制御するようにしてもよい。
【００１２】この場合、少なくとも１つの検出セルは、
能動装置セルの基体領域に類似の但しエミッタ領域が除
かれた基体領域を含み、共通ドリフト領域の中に形成さ
れ、少なくとも１つの検出セルの基体領域に接続された
検出電流流路の第２の主電極と主電流流路の第１の主電
極によって構成される検出電流流路の第１の主電極とを
有するものであってもよい。
能動装置セルの基体領域に類似の但しエミッタ領域が除
かれた基体領域を含み、共通ドリフト領域の中に形成さ
れ、少なくとも１つの検出セルの基体領域に接続された
検出電流流路の第２の主電極と主電流流路の第１の主電
極によって構成される検出電流流路の第１の主電極とを
有するものであってもよい。
【００１３】このような装置は、検出電流流路はバイポ
ーラ部分（ＮチャネルＩＧＢＴの場合にはｐｎｐトラン
ジスタ）によって形成されるので、ＭＯＳ部品の内部抵
抗を含まない良好な電流源になるという利点を有する。
更に、検出電流流路は、ＩＧＢＴのソース（エミッタ）
電圧を制限せず、ＩＧＢＴが自動車の点火システムに使
われている場合或いは、ＩＧＢＴが該構造のＭＯＳ部分
が直線領域にある状態からＩＧＢＴのＭＯＳ部分が飽和
されている能動状態に移る場合に起きるような、ＩＧＢ
ＴのＩ−Ｖ特性の変化に影響されない。
ーラ部分（ＮチャネルＩＧＢＴの場合にはｐｎｐトラン
ジスタ）によって形成されるので、ＭＯＳ部品の内部抵
抗を含まない良好な電流源になるという利点を有する。
更に、検出電流流路は、ＩＧＢＴのソース（エミッタ）
電圧を制限せず、ＩＧＢＴが自動車の点火システムに使
われている場合或いは、ＩＧＢＴが該構造のＭＯＳ部分
が直線領域にある状態からＩＧＢＴのＭＯＳ部分が飽和
されている能動状態に移る場合に起きるような、ＩＧＢ
ＴのＩ−Ｖ特性の変化に影響されない。
【００１４】検出電流流路は能動装置セルと同一の１又
は複数のセルから構成することができる。但し、この場
合には、ＭＯＳ部分の内部抵抗の影響に関する問題及び
検出電流流路がＩＧＢＴのソース（エミッタ）電圧に拘
束される問題が起きる。このような場合には、ＩＧＢＴ
の第２の主電極と第２の端子との間に第３の抵抗器を接
続し、装置の両端の電圧を上げることによって、検出電
流流路の両端の電圧を主電流流路の両端の電圧に一層近
くなるようにすればよい。
は複数のセルから構成することができる。但し、この場
合には、ＭＯＳ部分の内部抵抗の影響に関する問題及び
検出電流流路がＩＧＢＴのソース（エミッタ）電圧に拘
束される問題が起きる。このような場合には、ＩＧＢＴ
の第２の主電極と第２の端子との間に第３の抵抗器を接
続し、装置の両端の電圧を上げることによって、検出電
流流路の両端の電圧を主電流流路の両端の電圧に一層近
くなるようにすればよい。
【００１５】パワー半導体装置としては、ＩＧＢＴ或い
は通常のバイポーラトランジスタよりもむしろパワーＭ
ＯＳＦＥＴの方が実現し易い。但しこの場合には、検出
セルは通常能動装置セルと同一であり、検出電流流路は
主電流流路のソース（エミッタ）に拘束されるため、前
記の第３の抵抗器が必要になる。
は通常のバイポーラトランジスタよりもむしろパワーＭ
ＯＳＦＥＴの方が実現し易い。但しこの場合には、検出
セルは通常能動装置セルと同一であり、検出電流流路は
主電流流路のソース（エミッタ）に拘束されるため、前
記の第３の抵抗器が必要になる。
【００１６】パワー半導体装置が、主電流流路の第１及
び第２の主電極が半導体基体の反対側の主表面に形成さ
れている縦型装置であってもよい。
び第２の主電極が半導体基体の反対側の主表面に形成さ
れている縦型装置であってもよい。
【００１７】
【実施例】本発明の実施例を、図面を用いて例示として
以下に説明する。図面の大きさは実際の寸法を表すもの
ではなく、特に図２において、層或いは領域の厚さ等は
説明を明快にするために強調されている。類似の部分に
は類似の参照番号が付されている。
以下に説明する。図面の大きさは実際の寸法を表すもの
ではなく、特に図２において、層或いは領域の厚さ等は
説明を明快にするために強調されている。類似の部分に
は類似の参照番号が付されている。
【００１８】図面は、電流検出回路1 を示したもので、
第１の端子2 及び第２の端子3 を有する電流検出回路で
あって、並列接続された複数の能動装置セル5 を含み、
第１の端子2 に接続された第１の主電極6 と、第２の端
子3 に接続された第２の主電極7 と、制御電極8 とを有
する主電流流路4a、及び、能動装置セル5 と類似の少な
くとも１つの検出セル5aを含み、第１の端子2 に接続さ
れた第１の主電極6 と、第２の主電極9 とを有する検出
電流流路4bを具えたパワー半導体装置4 、並びに、検出
電流流路4bの第２の主電極9 と第２の端子3 との間に接
続された第１抵抗器R1を具えた電流検出装置10を具備し
ている。
第１の端子2 及び第２の端子3 を有する電流検出回路で
あって、並列接続された複数の能動装置セル5 を含み、
第１の端子2 に接続された第１の主電極6 と、第２の端
子3 に接続された第２の主電極7 と、制御電極8 とを有
する主電流流路4a、及び、能動装置セル5 と類似の少な
くとも１つの検出セル5aを含み、第１の端子2 に接続さ
れた第１の主電極6 と、第２の主電極9 とを有する検出
電流流路4bを具えたパワー半導体装置4 、並びに、検出
電流流路4bの第２の主電極9 と第２の端子3 との間に接
続された第１抵抗器R1を具えた電流検出装置10を具備し
ている。
【００１９】本発明によれば、該電流検出装置10が、更
に、第１抵抗器R1と類似の第２抵抗器R2、第２の端子3
に接続された第２抵抗器R2に直列に接続されて第２抵抗
器R2を通して基準電流Ｉr を供給する電流源11、及び、
第１抵抗器R1と第２抵抗器R2の両端の電圧を比較し主電
流流路4aを通る電流が予め定められた値に達したときに
これを表示する出力信号0 を供給するコンパレーター12
を具備する。
に、第１抵抗器R1と類似の第２抵抗器R2、第２の端子3
に接続された第２抵抗器R2に直列に接続されて第２抵抗
器R2を通して基準電流Ｉr を供給する電流源11、及び、
第１抵抗器R1と第２抵抗器R2の両端の電圧を比較し主電
流流路4aを通る電流が予め定められた値に達したときに
これを表示する出力信号0 を供給するコンパレーター12
を具備する。
【００２０】本発明による回路においては、第１抵抗器
R1の両端の電圧即ち電位差が、基準電流Ｉr によって第
２抵抗器R2の両端に生じる電圧と比較される。第２抵抗
器R2は第１抵抗器R1と類似であり、第２抵抗器R2は第１
抵抗器R1と同一の処理技術を用いて通常は同時に製造さ
れる。従って、第１抵抗器R1と第２抵抗器R2の抵抗値間
の比は極めて正確に予測でき、それらの絶対値は問題で
はなくなり、両抵抗器に影響する処理の変動も周囲温度
の変動も、コンパレーターが出力信号を出力する所定の
値に影響しない。従って、コンパレーター12は、検出電
流流路電流Ｉsによって表される装置を流れる電流Ｉm
と基準電流Ｉr とを直接関係づける。コンパレーター12
が出力信号0 を出力する時点を定める所定値は、基準電
流Ｉr によって決まる。
R1の両端の電圧即ち電位差が、基準電流Ｉr によって第
２抵抗器R2の両端に生じる電圧と比較される。第２抵抗
器R2は第１抵抗器R1と類似であり、第２抵抗器R2は第１
抵抗器R1と同一の処理技術を用いて通常は同時に製造さ
れる。従って、第１抵抗器R1と第２抵抗器R2の抵抗値間
の比は極めて正確に予測でき、それらの絶対値は問題で
はなくなり、両抵抗器に影響する処理の変動も周囲温度
の変動も、コンパレーターが出力信号を出力する所定の
値に影響しない。従って、コンパレーター12は、検出電
流流路電流Ｉsによって表される装置を流れる電流Ｉm
と基準電流Ｉr とを直接関係づける。コンパレーター12
が出力信号0 を出力する時点を定める所定値は、基準電
流Ｉr によって決まる。
【００２１】図１及び２に示された例では、パワー半導
体装置4 はｎチャネル絶縁ゲートバイポーラトランジス
タ（ＩＧＢＴ）である。図１の回路図では、この装置の
作用を説明するために、ＩＧＢＴ4 は通常の回路記号で
はなく絶縁ゲート電界効果トランジスタとバイポーラト
ランジスタの回路記号の組み合わせで表記されている。
このように、図１では、主電流流路4aの範囲が仮想線で
示され、ｎチャネルエンハンスメントモード絶縁ゲート
電界効果トランジスタＱ1 とｐｎｐバイポーラトランジ
スタＢ1 との組み合わせとして示されている。トランジ
スタＱ1 のソースがＩＧＢＴ4 の第２の主電極7 に接続
されている。
体装置4 はｎチャネル絶縁ゲートバイポーラトランジス
タ（ＩＧＢＴ）である。図１の回路図では、この装置の
作用を説明するために、ＩＧＢＴ4 は通常の回路記号で
はなく絶縁ゲート電界効果トランジスタとバイポーラト
ランジスタの回路記号の組み合わせで表記されている。
このように、図１では、主電流流路4aの範囲が仮想線で
示され、ｎチャネルエンハンスメントモード絶縁ゲート
電界効果トランジスタＱ1 とｐｎｐバイポーラトランジ
スタＢ1 との組み合わせとして示されている。トランジ
スタＱ1 のソースがＩＧＢＴ4 の第２の主電極7 に接続
されている。
【００２２】この第２の主電極7 は勿論通常はｎチャネ
ルＩＧＢＴのエミッタ又はカソードＣと同一のものとし
て扱われる。エミッタ電極7 は、それ自身第２の端子3
に接続（仮想線で示された任意に追加される抵抗器R3を
経てもよい）される。トランジスタＱ1 のドレインはバ
イポーラトランジスタＢ1 のベースに接続される。ｐｎ
ｐバイポーラトランジスタＢ1 のエミッタはＩＧＢＴの
第１の主電極6 に接続される。第１の主電極6 は、通常
はｎチャネルＩＧＢＴのアノード電極Ａとして知られて
いる。バイポーラトランジスタＢ1 のコレクタはトラン
ジスタＱ1 のバックゲートに接続され、このバックゲー
トとソースとが短絡されているので、更にトランジスタ
Ｑ1 のソースに接続される。トランジスタＱ1 の絶縁ゲ
ートはＩＧＢＴの制御電極8 を構成する。
ルＩＧＢＴのエミッタ又はカソードＣと同一のものとし
て扱われる。エミッタ電極7 は、それ自身第２の端子3
に接続（仮想線で示された任意に追加される抵抗器R3を
経てもよい）される。トランジスタＱ1 のドレインはバ
イポーラトランジスタＢ1 のベースに接続される。ｐｎ
ｐバイポーラトランジスタＢ1 のエミッタはＩＧＢＴの
第１の主電極6 に接続される。第１の主電極6 は、通常
はｎチャネルＩＧＢＴのアノード電極Ａとして知られて
いる。バイポーラトランジスタＢ1 のコレクタはトラン
ジスタＱ1 のバックゲートに接続され、このバックゲー
トとソースとが短絡されているので、更にトランジスタ
Ｑ1 のソースに接続される。トランジスタＱ1 の絶縁ゲ
ートはＩＧＢＴの制御電極8 を構成する。
【００２３】以下に述べる説明から明らかになる理由に
より、検出電流流路4bは、ベースとエミッタがそれぞれ
バイポーラトランジスタＢ1 のベース及びエミッタに接
続されたｐｎｐバイポーラトランジスタＢ2 によって示
される。バイポーラトランジスタＢ2 のコレクタは検出
電流流路4bの第２の主電極9 を構成し、第１抵抗器R1を
経て第２の端子3 に接続される。
より、検出電流流路4bは、ベースとエミッタがそれぞれ
バイポーラトランジスタＢ1 のベース及びエミッタに接
続されたｐｎｐバイポーラトランジスタＢ2 によって示
される。バイポーラトランジスタＢ2 のコレクタは検出
電流流路4bの第２の主電極9 を構成し、第１抵抗器R1を
経て第２の端子3 に接続される。
【００２４】抵抗器R1と検出電流流路4bの第２の主電極
9 との間の接続点Ｊ1 はコンパレーター12の１つの入力
端子12ａに接続され、コンパレーター12の他の入力端子
12ｂは第２抵抗器R2を経て接続点Ｊ2 で第２の端子3 に
接続される。前記のように、第２抵抗器R2に対する基準
電流Ｉr は基準電流源11によって供給される。この例で
は基準電流源11は第２抵抗器R2を経て第２の端子3 に接
続されているが、これらの２つの部品の位置が逆になっ
てもよいことは明らかである。
9 との間の接続点Ｊ1 はコンパレーター12の１つの入力
端子12ａに接続され、コンパレーター12の他の入力端子
12ｂは第２抵抗器R2を経て接続点Ｊ2 で第２の端子3 に
接続される。前記のように、第２抵抗器R2に対する基準
電流Ｉr は基準電流源11によって供給される。この例で
は基準電流源11は第２抵抗器R2を経て第２の端子3 に接
続されているが、これらの２つの部品の位置が逆になっ
てもよいことは明らかである。
【００２５】コンパレーター12としては適宜の型のもの
が利用でき、例えば、既知の方法によってパワー半導体
装置と集積化することができる絶縁ゲート電界効果トラ
ンジスタで構成される高利得差動増幅器が利用できる。
基準電流源11はパワー半導体装置4 と集積化して形成し
得るが、パワー半導体装置4 の外に形成するのが好まし
い。そうすれば、基準電流Ｉr を調整することができ、
回路の特性或いは使用目的における小さい変更又は新し
い用途のための大きな変更に対処できる。
が利用でき、例えば、既知の方法によってパワー半導体
装置と集積化することができる絶縁ゲート電界効果トラ
ンジスタで構成される高利得差動増幅器が利用できる。
基準電流源11はパワー半導体装置4 と集積化して形成し
得るが、パワー半導体装置4 の外に形成するのが好まし
い。そうすれば、基準電流Ｉr を調整することができ、
回路の特性或いは使用目的における小さい変更又は新し
い用途のための大きな変更に対処できる。
【００２６】基準電流源11は選択された値を持つ固定値
抵抗器とするのがよい。例えば、１乃至５ｋΩの範囲の
抵抗器を定電圧源に接続する。定電圧源は、パワー半導
体装置4 のために既に用いられているもの、或いは既知
の適切な方法例えば１又は複数のツェナーダイオードを
用いて電圧を決める方法によつて供給される電力から導
出されるものでもよい。能動素子を用いて既知の方法に
より他の代替定電流源を作ることができる。更に、電流
源11は、適宜の制御装置の制御によって異なった基準電
流を供給し得るようにしてもよい。例えば、寒冷の気象
条件下で自動車の点火装置に用いる場合のように、特別
の条件の下での大電流の要求を満たすこともできる。
抵抗器とするのがよい。例えば、１乃至５ｋΩの範囲の
抵抗器を定電圧源に接続する。定電圧源は、パワー半導
体装置4 のために既に用いられているもの、或いは既知
の適切な方法例えば１又は複数のツェナーダイオードを
用いて電圧を決める方法によつて供給される電力から導
出されるものでもよい。能動素子を用いて既知の方法に
より他の代替定電流源を作ることができる。更に、電流
源11は、適宜の制御装置の制御によって異なった基準電
流を供給し得るようにしてもよい。例えば、寒冷の気象
条件下で自動車の点火装置に用いる場合のように、特別
の条件の下での大電流の要求を満たすこともできる。
【００２７】図２は、能動装置セル5 及び検出セル5aの
ための構造の典型例を示す断面図であり、図１のＩＧＢ
Ｔの部分の回路を示す図である。図２は半導体とその周
辺の部分の断面図であり、多数の並列に接続されたもの
のうちの１つの標準の能動装置セル5 と周辺装置セル5b
とを示す。
ための構造の典型例を示す断面図であり、図１のＩＧＢ
Ｔの部分の回路を示す図である。図２は半導体とその周
辺の部分の断面図であり、多数の並列に接続されたもの
のうちの１つの標準の能動装置セル5 と周辺装置セル5b
とを示す。
【００２８】ＩＧＢＴは半導体基体13を有し、この半導
体基体13は比較的高くドープされた通常シリコンの単結
晶の基板14を含み、基板14の上には比較的低くドープさ
れたエピタキシャル層15を具える。この例では、パワー
半導体装置4 がＩＧＢＴであるため、基板14はアノード
領域を形成し且つエピタキシャル層15と逆の伝導型即ち
この例ではｐ伝導型であり、エピタキシャル層15は共通
ドリフト領域を形成する。図示されていないが、ＩＧＢ
Ｔ構造の場合は、この例ではｎ伝導型である１の伝導型
の離れ離れの領域はアノード短絡構造ができるまで基板
14の中に広がる。第１の主電極6 は基板14とオーミック
接続になっている。
体基体13は比較的高くドープされた通常シリコンの単結
晶の基板14を含み、基板14の上には比較的低くドープさ
れたエピタキシャル層15を具える。この例では、パワー
半導体装置4 がＩＧＢＴであるため、基板14はアノード
領域を形成し且つエピタキシャル層15と逆の伝導型即ち
この例ではｐ伝導型であり、エピタキシャル層15は共通
ドリフト領域を形成する。図示されていないが、ＩＧＢ
Ｔ構造の場合は、この例ではｎ伝導型である１の伝導型
の離れ離れの領域はアノード短絡構造ができるまで基板
14の中に広がる。第１の主電極6 は基板14とオーミック
接続になっている。
【００２９】この例では、パワー半導体装置4 はＤＭＯ
Ｓ型の各能動装置セル5 からなり、能動装置セル5 は共
通ドリフト領域15の中に形成された１の伝導型のソース
領域16を含み、逆伝導型の伝導チャネル領域を決める基
体領域17によって共通ドリフト領域15と分離される。ソ
ース領域16及び基体領域17は絶縁ゲート構造18に対して
既知の方法によりオートアラインで形成され、これによ
り、各基体領域17の伝導チャネル領域19がそれぞれの絶
縁ゲート構造18の部分の下に形成される。一般的に、絶
縁ゲート構造18は、熱酸化層を有し、この層の上にドー
プされた多結晶シリコン層が形成される。
Ｓ型の各能動装置セル5 からなり、能動装置セル5 は共
通ドリフト領域15の中に形成された１の伝導型のソース
領域16を含み、逆伝導型の伝導チャネル領域を決める基
体領域17によって共通ドリフト領域15と分離される。ソ
ース領域16及び基体領域17は絶縁ゲート構造18に対して
既知の方法によりオートアラインで形成され、これによ
り、各基体領域17の伝導チャネル領域19がそれぞれの絶
縁ゲート構造18の部分の下に形成される。一般的に、絶
縁ゲート構造18は、熱酸化層を有し、この層の上にドー
プされた多結晶シリコン層が形成される。
【００３０】よく知られているように、図１及び２にお
いて、ｐ伝導型の基板14がＩＧＢＴのアノードを形成す
るとすれば、ソース領域16がＩＧＢＴ4 のカソードを形
成する。図１では勿論、ＩＧＢＴ4 がＮＭＯＳトランジ
スタＱ1 及びバイポーラトランジスタＢ1 とＢ2 の組み
合わせとして表される。ＩＧＢＴの主電流流路4aに関し
ては、図１のＮＭＯＳトランジスタＱ1 のソース、バッ
クゲート及びドレインは、勿論それぞれソース領域16、
基体領域17及び共通ドリフト領域15によって形成され、
一方、ｐｎｐバイポーラトランジスタＢ1 のコレクタ、
ベース及びエミッタはそれぞれ基体領域17、共通ドリフ
ト領域13及び基板14によって形成される。
いて、ｐ伝導型の基板14がＩＧＢＴのアノードを形成す
るとすれば、ソース領域16がＩＧＢＴ4 のカソードを形
成する。図１では勿論、ＩＧＢＴ4 がＮＭＯＳトランジ
スタＱ1 及びバイポーラトランジスタＢ1 とＢ2 の組み
合わせとして表される。ＩＧＢＴの主電流流路4aに関し
ては、図１のＮＭＯＳトランジスタＱ1 のソース、バッ
クゲート及びドレインは、勿論それぞれソース領域16、
基体領域17及び共通ドリフト領域15によって形成され、
一方、ｐｎｐバイポーラトランジスタＢ1 のコレクタ、
ベース及びエミッタはそれぞれ基体領域17、共通ドリフ
ト領域13及び基板14によって形成される。
【００３１】図２に示された例では、各基体領域17は比
較的高くドープされた比較的深い補助領域17ａを有す
る。この補助領域17ａは、絶縁ゲート構造18の位置決め
前にマスクを用いて形成される。図示されていないが、
更に絶縁ゲート構造18の位置決め後に各基体領域17に不
純物を導入して更に比較的高くドープされた補助領域を
形成してもよい。但しこの場合、不純物の導入は絶縁ゲ
ート構造18の位置決めに用いられる感光レジストマスク
がまだ存在する間に行い、この更に比較的高くドープさ
れた補助領域がこのマスクに対して位置を合わせ、しか
も絶縁ゲート構造の形成の間に絶縁ゲート構造18のエッ
ジがアンダーエッチングされる微細な余裕部分を持つよ
うに位置合わせする。
較的高くドープされた比較的深い補助領域17ａを有す
る。この補助領域17ａは、絶縁ゲート構造18の位置決め
前にマスクを用いて形成される。図示されていないが、
更に絶縁ゲート構造18の位置決め後に各基体領域17に不
純物を導入して更に比較的高くドープされた補助領域を
形成してもよい。但しこの場合、不純物の導入は絶縁ゲ
ート構造18の位置決めに用いられる感光レジストマスク
がまだ存在する間に行い、この更に比較的高くドープさ
れた補助領域がこのマスクに対して位置を合わせ、しか
も絶縁ゲート構造の形成の間に絶縁ゲート構造18のエッ
ジがアンダーエッチングされる微細な余裕部分を持つよ
うに位置合わせする。
【００３２】各基体領域17は、ソース領域16と同様に絶
縁ゲート構造18の位置決め後に絶縁ゲート構造18と位置
を合わせて不純物を導入して形成される、比較的低くド
ープされた補助領域17ｂを有する。
縁ゲート構造18の位置決め後に絶縁ゲート構造18と位置
を合わせて不純物を導入して形成される、比較的低くド
ープされた補助領域17ｂを有する。
【００３３】周辺装置セル5bは、ソース領域16がセルの
外側部分から除かれている（或いはオーバードープされ
た）こと及びこのセルの外側周辺が比較的深く比較的高
くドープされたｐ伝導型領域17ｃによって形成されてい
ることを除いて、他の能動装置セル5 と類似している。
外側部分から除かれている（或いはオーバードープされ
た）こと及びこのセルの外側周辺が比較的深く比較的高
くドープされたｐ伝導型領域17ｃによって形成されてい
ることを除いて、他の能動装置セル5 と類似している。
【００３４】絶縁層20は、絶縁ゲート構造18の上に構成
され、次に絶縁ゲート構造18と接続されてゲート電極
（図示せず）となる金属層及びエミッタ領域16と接続さ
れて第２の主電極7 となる金属層を形成するための窓が
開けられる。第２の主電極7 は更に基体領域17をソース
領域16に接続する。ここで説明した例では、これらは、
通常のフォトリソグラフィーとエッチング処理を用いた
溝堀りエッチングを行い、ソース領域16の中心を通して
基体領域17の中心領域17' を露出させることによって達
成される。
され、次に絶縁ゲート構造18と接続されてゲート電極
（図示せず）となる金属層及びエミッタ領域16と接続さ
れて第２の主電極7 となる金属層を形成するための窓が
開けられる。第２の主電極7 は更に基体領域17をソース
領域16に接続する。ここで説明した例では、これらは、
通常のフォトリソグラフィーとエッチング処理を用いた
溝堀りエッチングを行い、ソース領域16の中心を通して
基体領域17の中心領域17' を露出させることによって達
成される。
【００３５】パワー半導体装置は、通常は周辺能動装置
セル5bに囲まれた数千個もの能動装置セル5 を持つもの
である。それらの周辺能動装置セル5bは、第１及び第２
の主電極6 及び7 並びに絶縁ゲート電極8 によって並列
に接続されている。
セル5bに囲まれた数千個もの能動装置セル5 を持つもの
である。それらの周辺能動装置セル5bは、第１及び第２
の主電極6 及び7 並びに絶縁ゲート電極8 によって並列
に接続されている。
【００３６】図２には示していないが、一般に半導体装
置の外周（周辺能動装置セル5bになっている）は、よく
知られているように、エッジターミネーションの種々の
形、例えばフィールドレリーフ（カオ）リング或いはフ
ィールドプレートによって囲まれている。
置の外周（周辺能動装置セル5bになっている）は、よく
知られているように、エッジターミネーションの種々の
形、例えばフィールドレリーフ（カオ）リング或いはフ
ィールドプレートによって囲まれている。
【００３７】この例では、検出電流流路4bは、能動装置
セル5 と類似であるがソース領域16が除かれている１又
は複数の装置セル5aからなる。図２にはこのような検出
セル5aは１つしか示していないが、実際のＩＧＢＴ4 は
複数の検出セル5aを有する。検出電流流路4bの第１の主
電極は、主電流流路4aの第１の電極即ちアノード電極6
と共に形成される。一方、検出電流流路の第２の主電極
9 は、主電流流路4aの第２の主電極即ちカソード電極7
と一緒に但し離れて形成され、検出セル5aの基体領域17
に接続される。
セル5 と類似であるがソース領域16が除かれている１又
は複数の装置セル5aからなる。図２にはこのような検出
セル5aは１つしか示していないが、実際のＩＧＢＴ4 は
複数の検出セル5aを有する。検出電流流路4bの第１の主
電極は、主電流流路4aの第１の電極即ちアノード電極6
と共に形成される。一方、検出電流流路の第２の主電極
9 は、主電流流路4aの第２の主電極即ちカソード電極7
と一緒に但し離れて形成され、検出セル5aの基体領域17
に接続される。
【００３８】図示されていないが、第１抵抗器R1及び第
２抵抗器R2（及びもしあれば第３抵抗器R3）は、半導体
基体13に搭載するのが好ましい。例えば、第１抵抗器R1
及び第２抵抗器R2（及びもしあれば第３抵抗器R3）は薄
膜技術を用いて、通常はドープした多結晶シリコンの薄
膜をパワー半導体装置4 の上に形成された絶縁層の上に
形成するとよい。また、寄生双極作用が問題にならない
か或いは避けることができるならば、半導体基体13の拡
散領域に形成することもできる。他の代替案として、抵
抗器を外付け部品としてもよい。
２抵抗器R2（及びもしあれば第３抵抗器R3）は、半導体
基体13に搭載するのが好ましい。例えば、第１抵抗器R1
及び第２抵抗器R2（及びもしあれば第３抵抗器R3）は薄
膜技術を用いて、通常はドープした多結晶シリコンの薄
膜をパワー半導体装置4 の上に形成された絶縁層の上に
形成するとよい。また、寄生双極作用が問題にならない
か或いは避けることができるならば、半導体基体13の拡
散領域に形成することもできる。他の代替案として、抵
抗器を外付け部品としてもよい。
【００３９】例えば米国特許US-A-4783690号に述べられ
ているように、検出セル5aを能動装置セル5 と同一構造
とすることもできる。但し、例えば米国特許US-A-49909
78号に記載されているように、ＩＧＢＴのソース又はエ
ミッタ領域16を除くとよい。このように検出セルは能動
装置セルと同一の構造を持ち、従って全ＩＧＢＴ電流の
部分分流Ｉs が流れるので、検出セルの両端の電位差が
もはや主電流流路のそれとは同じではないという事実に
より、この装置の精度が期待されたものより劣ったもの
になってしまう。この問題は、ＩＧＢＴのｐｎｐトラン
ジスタ部のコレクタ回路にのみ第１抵抗器R1を設けるこ
とによって軽減できる。これは、第１抵抗器R1の両端の
電位差を小さく、例えば２〜３ｍＶ以下とすれば、コレ
クタが良好な電流源となり、全電流に追随するバイポー
ラ部分の電流の測定は極めて正確になるとの理由によ
る。
ているように、検出セル5aを能動装置セル5 と同一構造
とすることもできる。但し、例えば米国特許US-A-49909
78号に記載されているように、ＩＧＢＴのソース又はエ
ミッタ領域16を除くとよい。このように検出セルは能動
装置セルと同一の構造を持ち、従って全ＩＧＢＴ電流の
部分分流Ｉs が流れるので、検出セルの両端の電位差が
もはや主電流流路のそれとは同じではないという事実に
より、この装置の精度が期待されたものより劣ったもの
になってしまう。この問題は、ＩＧＢＴのｐｎｐトラン
ジスタ部のコレクタ回路にのみ第１抵抗器R1を設けるこ
とによって軽減できる。これは、第１抵抗器R1の両端の
電位差を小さく、例えば２〜３ｍＶ以下とすれば、コレ
クタが良好な電流源となり、全電流に追随するバイポー
ラ部分の電流の測定は極めて正確になるとの理由によ
る。
【００４０】検出セル5aのｐｎｐトランジスタは、能動
装置セル5 に近接して接続されているので、全装置電流
Ｉm をよく表す。これは、検出セル5aのソース領域16に
無関係に達成できる。しかしながら、検出セル5aからこ
れらのソース領域16を除くことは、寄生双極作用の可能
性の増加を避けるために役立つという利点を有する。こ
れは、第１抵抗器R1を設けることによって生じた固有の
サイリスタのゲインが増加することによる。
装置セル5 に近接して接続されているので、全装置電流
Ｉm をよく表す。これは、検出セル5aのソース領域16に
無関係に達成できる。しかしながら、検出セル5aからこ
れらのソース領域16を除くことは、寄生双極作用の可能
性の増加を避けるために役立つという利点を有する。こ
れは、第１抵抗器R1を設けることによって生じた固有の
サイリスタのゲインが増加することによる。
【００４１】絶対的に理想化された条件の下では、第１
及び第２抵抗器R1及びR2は同一の抵抗値にするのがよ
い。しかし実際には、第１及び第２抵抗器R1及びR2は予
め定められた比を持つようになっている。抵抗値の差が
増加するに従って抵抗器間の工程の変動が増加するた
め、この比は極めて小さい値にしなければならない。典
型的には、第１及び第２抵抗器の間の比R1：R2は、１：
１０或いはそれ以下である。10000 個の典型的な能動装
置セルを持つ通常のＩＧＢＴにおいては、第１抵抗器R1
は１５Ωの値を持ち、一方第２抵抗器R2は５０Ωの値を
持つ。
及び第２抵抗器R1及びR2は同一の抵抗値にするのがよ
い。しかし実際には、第１及び第２抵抗器R1及びR2は予
め定められた比を持つようになっている。抵抗値の差が
増加するに従って抵抗器間の工程の変動が増加するた
め、この比は極めて小さい値にしなければならない。典
型的には、第１及び第２抵抗器の間の比R1：R2は、１：
１０或いはそれ以下である。10000 個の典型的な能動装
置セルを持つ通常のＩＧＢＴにおいては、第１抵抗器R1
は１５Ωの値を持ち、一方第２抵抗器R2は５０Ωの値を
持つ。
【００４２】図１に示された回路の動作においては、端
子2 は、通常は負荷Ｌを経て正電圧供給線2aに接続さ
れ、第２の端子3 は通常は他の電力供給線2 を形成し、
普通はアース或いは正電圧供給線2aに用いられる電圧よ
り低い適切な電圧に接地される。ＩＧＢＴを導通状態に
するために、制御電極8 は端子Ｇで適切な正電圧に接続
される。基準電流源11は、第２抵抗器R2を通して基準電
流Ｉr を供給する。これにより、第２抵抗器R2の両端に
電圧Ｖ2 が生じ、これがコンパレーター12によって、検
出電流流路4bを通って流れる電流Ｉs によって第１抵抗
器R1の両端に生じる電圧Ｖ1 と比較される。
子2 は、通常は負荷Ｌを経て正電圧供給線2aに接続さ
れ、第２の端子3 は通常は他の電力供給線2 を形成し、
普通はアース或いは正電圧供給線2aに用いられる電圧よ
り低い適切な電圧に接地される。ＩＧＢＴを導通状態に
するために、制御電極8 は端子Ｇで適切な正電圧に接続
される。基準電流源11は、第２抵抗器R2を通して基準電
流Ｉr を供給する。これにより、第２抵抗器R2の両端に
電圧Ｖ2 が生じ、これがコンパレーター12によって、検
出電流流路4bを通って流れる電流Ｉs によって第１抵抗
器R1の両端に生じる電圧Ｖ1 と比較される。
【００４３】例えば自動車の点火コイルのような誘導性
負荷である負荷Ｌの挙動によってＩＧＢＴの主電流流路
4aを通る電流が最大値として決められた値を超えるとき
には、基準電流Ｉr は、コンパレーター12が出力信号0
を出力するように選択される。この信号0 は制御回路
（図示せず）に供給され、制御回路がＩＧＢＴ4 をスイ
ッチオフする。制御回路は、例えば横型ＮＭＯＳトラン
ジスタのような能動装置によって簡単に構成できる。こ
の場合、ＮＭＯＳトランジスタは、ＩＧＢＴ4 のゲート
電極8 とカソード電極7 との間に接続された主電流流路
を有し、その制御電極はコンパレーター12の出力端子に
接続され、コンパレーター12の出力信号0がトランジス
タをスイッチオンし、ＩＧＢＴを通る電流をしきい値レ
ベルに保持する。しきい値レベルは、検出電流Ｉs 信
号、基準電流Ｉr 及びコンパレーター12によって決めら
れる。既知の適当なヒステリシス回路を追加することに
よって、検出電流が定められた限界値を超えるとき、Ｉ
ＧＢＴをスイッチオフするために制御電極を接地する目
的にトランジスタを使うこともできる。
負荷である負荷Ｌの挙動によってＩＧＢＴの主電流流路
4aを通る電流が最大値として決められた値を超えるとき
には、基準電流Ｉr は、コンパレーター12が出力信号0
を出力するように選択される。この信号0 は制御回路
（図示せず）に供給され、制御回路がＩＧＢＴ4 をスイ
ッチオフする。制御回路は、例えば横型ＮＭＯＳトラン
ジスタのような能動装置によって簡単に構成できる。こ
の場合、ＮＭＯＳトランジスタは、ＩＧＢＴ4 のゲート
電極8 とカソード電極7 との間に接続された主電流流路
を有し、その制御電極はコンパレーター12の出力端子に
接続され、コンパレーター12の出力信号0がトランジス
タをスイッチオンし、ＩＧＢＴを通る電流をしきい値レ
ベルに保持する。しきい値レベルは、検出電流Ｉs 信
号、基準電流Ｉr 及びコンパレーター12によって決めら
れる。既知の適当なヒステリシス回路を追加することに
よって、検出電流が定められた限界値を超えるとき、Ｉ
ＧＢＴをスイッチオフするために制御電極を接地する目
的にトランジスタを使うこともできる。
【００４４】限界値は基準電流Ｉr を選ぶことによって
比較的簡単に決められる。外部部分からパワー半導体装
置に基準電流Ｉr を供給することができるので、エンド
ユーザーの要求に合わせて基準電流Ｉr を選ぶことがで
きる。パワー半導体装置の生産者が基準電流Ｉr をセッ
トする必要はない。
比較的簡単に決められる。外部部分からパワー半導体装
置に基準電流Ｉr を供給することができるので、エンド
ユーザーの要求に合わせて基準電流Ｉr を選ぶことがで
きる。パワー半導体装置の生産者が基準電流Ｉr をセッ
トする必要はない。
【００４５】コンパレーター12の出力信号0 は、パワー
半導体装置4 に対する種々の型のシステム制御のための
入力信号として利用できる。例えば、パワー半導体装置
4 が過大な電流のために過負荷になった場合に、この装
置をスイッチオフするためにこの出力信号を利用でき
る。この回路は、このように電流を制限するために用い
られ、更に、これがなければ過大電流を引き起こす電子
なだれ降伏のような問題を阻止するために役立つ。
半導体装置4 に対する種々の型のシステム制御のための
入力信号として利用できる。例えば、パワー半導体装置
4 が過大な電流のために過負荷になった場合に、この装
置をスイッチオフするためにこの出力信号を利用でき
る。この回路は、このように電流を制限するために用い
られ、更に、これがなければ過大電流を引き起こす電子
なだれ降伏のような問題を阻止するために役立つ。
【００４６】この回路は更に、パワー半導体装置に接続
されている負荷が開路状態になった場合、例えばパワー
半導体装置4 が自動車の点火装置に使用されているとき
に点火コイルの故障が発生した場合に生じるアンダーカ
レントを検出するのにも利用できる。実際に、２つの別
個の電流源から２つの異なった基準電流を供給し、検出
電流を別個にそれぞれの基準電流Ｉr と比較すれば、同
一の回路を用いてオーバーカレントとアンダーカレント
の両者を検出することができる。
されている負荷が開路状態になった場合、例えばパワー
半導体装置4 が自動車の点火装置に使用されているとき
に点火コイルの故障が発生した場合に生じるアンダーカ
レントを検出するのにも利用できる。実際に、２つの別
個の電流源から２つの異なった基準電流を供給し、検出
電流を別個にそれぞれの基準電流Ｉr と比較すれば、同
一の回路を用いてオーバーカレントとアンダーカレント
の両者を検出することができる。
【００４７】良く知られているように、ｐｎｐバイポー
ラトランジスタのコレクタは高抵抗端子であって理想的
な電流源に近い。一方、絶縁ゲート電界効果トランジス
タのソースは実際に抵抗値が１／ｇｍに等しい電圧源で
ある。前記の例では、検出電流流路4bのセルはＩＧＢＴ
の一部分であるｐｎｐトランジスタのみから構成されて
いる。従って前記のように検出電流流路4bのセルはｐｎ
ｐトランジスタ部分のみから構成されているので、ＭＯ
Ｓ部分の抵抗を含まず、良好な電流源になるという利点
を有する。更に、検出電流流路4bがＩＧＢＴ4 のソース
（エミッタ）電圧に拘束されず、ＩＧＢＴのＩ−Ｖ特性
の変化に影響されない。ＩＧＢＴのＩ−Ｖ特性の変化
は、ＩＧＢＴが自動車の点火装置に使用されているよう
な場合、及びＩＧＢＴのＭＯＳ部分が直線領域にある状
態から飽和状態に移行する場合に起こり得る。
ラトランジスタのコレクタは高抵抗端子であって理想的
な電流源に近い。一方、絶縁ゲート電界効果トランジス
タのソースは実際に抵抗値が１／ｇｍに等しい電圧源で
ある。前記の例では、検出電流流路4bのセルはＩＧＢＴ
の一部分であるｐｎｐトランジスタのみから構成されて
いる。従って前記のように検出電流流路4bのセルはｐｎ
ｐトランジスタ部分のみから構成されているので、ＭＯ
Ｓ部分の抵抗を含まず、良好な電流源になるという利点
を有する。更に、検出電流流路4bがＩＧＢＴ4 のソース
（エミッタ）電圧に拘束されず、ＩＧＢＴのＩ−Ｖ特性
の変化に影響されない。ＩＧＢＴのＩ−Ｖ特性の変化
は、ＩＧＢＴが自動車の点火装置に使用されているよう
な場合、及びＩＧＢＴのＭＯＳ部分が直線領域にある状
態から飽和状態に移行する場合に起こり得る。
【００４８】集積化された検出電流流路の他の適切な形
としては、全ＩＧＢＴ電流を表示するものが用いられ
る。検出電流流路4bは能動装置セルと同一の１又は複数
のセルから構成することができる。但し、この場合に
は、前記のようなＭＯＳ部分の内部抵抗の影響に関する
問題及び検出電流流路がＩＧＢＴのソース（エミッタ）
電圧に拘束されるという事実が生じる。この場合、検出
電流Ｉs を主装置電流Ｉmに更に近づけるため、第１及
び第２抵抗器R1及びR2と類似で、主電流流路4a及び検出
電流流路4bが有するセルの数の比に逆比例する抵抗値の
第３抵抗器R3を設けるとよい。第３抵抗器R3は、図１に
仮想線で示されたＩＧＢＴの主電流流路4aの第２の主電
極7 と第２の電力供給線3 との間に設けるとよい。
としては、全ＩＧＢＴ電流を表示するものが用いられ
る。検出電流流路4bは能動装置セルと同一の１又は複数
のセルから構成することができる。但し、この場合に
は、前記のようなＭＯＳ部分の内部抵抗の影響に関する
問題及び検出電流流路がＩＧＢＴのソース（エミッタ）
電圧に拘束されるという事実が生じる。この場合、検出
電流Ｉs を主装置電流Ｉmに更に近づけるため、第１及
び第２抵抗器R1及びR2と類似で、主電流流路4a及び検出
電流流路4bが有するセルの数の比に逆比例する抵抗値の
第３抵抗器R3を設けるとよい。第３抵抗器R3は、図１に
仮想線で示されたＩＧＢＴの主電流流路4aの第２の主電
極7 と第２の電力供給線3 との間に設けるとよい。
【００４９】前記の例における電流検出回路は、単一の
半導体基体を用いて集積化することができる。しかしな
がら一般的には、特に電流源11は個別部品として形成さ
れる。同様に、抵抗器R1及びR2（存在すればR3も）及び
コンパレーターは集積化部分として形成されたとして
も、この集積化部分（即ち電流源11以外の回路）は個別
部品で構成することができる。即ち抵抗器とコンパレー
ターはＩＧＢＴから分離して形成できる。
半導体基体を用いて集積化することができる。しかしな
がら一般的には、特に電流源11は個別部品として形成さ
れる。同様に、抵抗器R1及びR2（存在すればR3も）及び
コンパレーターは集積化部分として形成されたとして
も、この集積化部分（即ち電流源11以外の回路）は個別
部品で構成することができる。即ち抵抗器とコンパレー
ターはＩＧＢＴから分離して形成できる。
【００５０】前記の本発明の説明では、縦型のＩＧＢＴ
について述べたが、横型の装置についても応用できる。
更に、本発明は、ＩＧＢＴ以外のセル状パワー半導体装
置に応用できる。例えば、図２の断面で基板及び共通ド
リフト領域が同じ伝導型の場合には、パワー半導体装置
としてパワーＭＯＳＦＥＴを用いてもよい。更に、パワ
ー半導体装置としてバイポーラトランジスタを用いるこ
とも考えられる。両者の場合、検出セルは通常能動装置
セルと同一であり、検出電流流路が主電流流路のソース
（エミッタ）電圧に拘束されるため、前記の第３抵抗器
を用いて検出電流を主電流に極く近くすることが望まし
い。
について述べたが、横型の装置についても応用できる。
更に、本発明は、ＩＧＢＴ以外のセル状パワー半導体装
置に応用できる。例えば、図２の断面で基板及び共通ド
リフト領域が同じ伝導型の場合には、パワー半導体装置
としてパワーＭＯＳＦＥＴを用いてもよい。更に、パワ
ー半導体装置としてバイポーラトランジスタを用いるこ
とも考えられる。両者の場合、検出セルは通常能動装置
セルと同一であり、検出電流流路が主電流流路のソース
（エミッタ）電圧に拘束されるため、前記の第３抵抗器
を用いて検出電流を主電流に極く近くすることが望まし
い。
【００５１】勿論、前記の伝導型を逆にし、適宜に電圧
の極性を変え、本発明をｐ−チャネル即ちｐ型装置に適
用することもできる。本発明は、更にシリコン半導体装
置以外の半導体装置にも適用できる。
の極性を変え、本発明をｐ−チャネル即ちｐ型装置に適
用することもできる。本発明は、更にシリコン半導体装
置以外の半導体装置にも適用できる。
【００５２】本明細書から、他の修飾或いは変形を行う
ことは容易である。このような修飾或いは変形は半導体
技術において既知の他の特徴又は前記の特徴に代替する
か或いは付加する他の特徴を含むことも可能である。本
出願においては、特徴の特別な組み合わせとして記載さ
れているとしても、本出願における開示の範囲は、明示
されたか否かに拘わらず、特許請求の範囲に記載された
発明と同一の発明に関するか否かに拘わらず、本発明が
解決しようとする技術的課題と同一の技術的課題を解決
するものであるか否かに拘わらず、ここに開示されたい
かなる新規の特徴又は特徴のいかなる新規の組み合わせ
をも含むものであると解されるべきである。出願人は、
本出願の係属中又は継続出願において、その特徴及び／
又はその特徴の組み合わせに関する新規の特許請求の範
囲を提出することがあり得ることを明記する。
ことは容易である。このような修飾或いは変形は半導体
技術において既知の他の特徴又は前記の特徴に代替する
か或いは付加する他の特徴を含むことも可能である。本
出願においては、特徴の特別な組み合わせとして記載さ
れているとしても、本出願における開示の範囲は、明示
されたか否かに拘わらず、特許請求の範囲に記載された
発明と同一の発明に関するか否かに拘わらず、本発明が
解決しようとする技術的課題と同一の技術的課題を解決
するものであるか否かに拘わらず、ここに開示されたい
かなる新規の特徴又は特徴のいかなる新規の組み合わせ
をも含むものであると解されるべきである。出願人は、
本出願の係属中又は継続出願において、その特徴及び／
又はその特徴の組み合わせに関する新規の特許請求の範
囲を提出することがあり得ることを明記する。
【図１】図１は、本発明による回路に負荷を追加した回
路図である。
路図である。
【図２】図２は、パワー半導体装置の一部分の断面図と
共に本発明による回路を示すブロック図である。
共に本発明による回路を示すブロック図である。
１ 電流検出回路 ２ 第１の端子 ３ 第２の端子 ４ パワー半導体装置 ４ａ 主電流流路 ４ｂ 検出電流流路 ５ 能動装置セル ５ａ 検出セル ５ｂ 周辺装置 ６ 主電流流路の第１の主電極 ７ 主電流流路の第２の主電極 ８ 主電流流路の制御電極 ９ 検出電流流路の第１の主電極 １０ 電流検出装置 １１ 電流源 １２ コンパレーター １３ 半導体基体 １４ 基板 １５ エピタキシャル層 １６ ソース領域 １７ 基体領域 １８ 絶縁ゲート構造 １９ チャネル領域 ２０ 絶縁層 Ｒ１、Ｒ２、Ｒ３ 抵抗器
Claims (10)
- 【請求項１】 第１の端子及び第２の端子を有する電流
検出回路であって、並列接続された複数の能動装置セル
を含み、第１の端子に接続された第１の主電極と、第２
の端子に接続された第２の主電極と、制御電極とを有す
る主電流流路、及び、能動装置セルと類似の少なくとも
１つの検出セルを含み、第１の端子に接続された第１の
主電極と、第２の主電極とを有する検出電流流路を具え
たパワー半導体装置、並びに、検出電流流路の第２の主
電極と第２の端子との間に接続された第１抵抗器を具え
た電流検出装置を具備した電流検出回路において、 該電流検出装置が更に、第１抵抗器と類似の第２抵抗
器、第２の端子に接続された第２抵抗器に直列に接続さ
れて第２抵抗器を通して基準電流を供給する電流源、及
び、第１抵抗器と第２抵抗器の両端の電圧を比較し主電
流流路を通る電流が予め定められた値に達したときにこ
れを表示する出力信号を供給するコンパレーターを具備
することを特徴とする電流検出回路。 - 【請求項２】 パワー半導体装置の第２の主電極が、第
１及び第２抵抗器と類似の第３抵抗器によって第２の端
子に接続されていることを特徴とする請求項１に記載の
電流検出回路。 - 【請求項３】 抵抗器が、パワー半導体装置の能動装置
セルが形成されている半導体基体に保持される半導体抵
抗器からなることを特徴とする請求項１又は２に記載の
電流検出回路。 - 【請求項４】 抵抗器が、パワー半導体装置上にこれと
絶縁されて形成された薄膜半導体抵抗器からなることを
特徴とする請求項３に記載の電流検出回路。 - 【請求項５】 パワー半導体装置が、絶縁ゲートバイポ
ーラトランジスタであることを特徴とする請求項４に記
載の電流検出回路。 - 【請求項６】 パワー半導体装置は半導体基体を含み、
半導体基体中には複数の能動装置セルが形成され、各能
動装置セルは絶縁ゲートバイポーラトランジスタを含
み、絶縁ゲートバイポーラトランジスタは一の伝導型の
共通ドリフト領域の中に逆の伝導型の基体領域と共通ド
リフト領域から基体領域によって分離された一の伝導型
のエミッタ領域とを含み、エミッタ領域は第２の主電極
によって基体領域に接続され、基体領域は伝導チャネル
領域を含み、伝導チャネル領域に隣接して設けられた絶
縁ゲートによって制御電極が形成され、制御電極は第１
の主電極に接続された少なくとも１つの注入領域で逆の
伝導型の電荷担体を共通ドリフト領域に注入してエミッ
タ領域と共通ドリフト領域との間の一の伝導型の電荷担
体の伝導路を制御することを特徴とする請求項１乃至５
のいずれか１項に記載の電流検出回路。 - 【請求項７】 少なくとも１つの検出セルは、能動装置
セルの基体領域に類似の但しエミッタ領域が除かれた基
体領域を含み、共通ドリフト領域の中に形成され、少な
くとも１つの検出セルの基体領域に接続された検出電流
流路の第２の主電極と主電流流路の第１の主電極によっ
て構成される検出電流流路の第１の主電極とを有するこ
とを特徴とする請求項６に記載の電流検出回路。 - 【請求項８】 パワー半導体装置が、主電流流路の第１
及び第２の主電極が半導体基体の反対側の主表面に形成
されている縦型装置を含むことを特徴とする電流検出回
路。 - 【請求項９】 第１の端子及び第２の端子を有する電流
検出回路であって、並列接続された複数の能動装置セル
を含み、第１の端子に接続された第１の主電極と、第２
の端子に接続された第２の主電極と、制御電極とを有す
る主電流流路、及び、能動装置セルと類似の少なくとも
１つの検出セルを含み、第１の端子に接続された第１の
主電極と、第２の主電極とを有する検出電流流路を具え
たパワー半導体装置、並びに、検出電流流路の第２の主
電極と第２の端子との間に接続された第１抵抗器を具え
た電流検出装置を具備した電流検出回路において、 該電流検出装置が更に、電流源と第２の電力供給線との
間に直列に接続され且つそれ自身を通して基準電流が供
給され得るようにされた第１抵抗器と類似の第２抵抗
器、及び、第１抵抗器と第２抵抗器の両端の電圧を比較
し主電流流路を通る電流が予め定められた値に達したと
きにこれを表示する出力信号を供給するコンパレーター
を具備することを特徴とする電流検出回路。 - 【請求項１０】 第２抵抗器を経て第２の電力供給線に
接続するための電流源と組み合わせたことを特徴とする
請求項９に記載の電流検出回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9222455:9 | 1992-10-26 | ||
| GB929222455A GB9222455D0 (en) | 1992-10-26 | 1992-10-26 | A current sensing circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06201735A true JPH06201735A (ja) | 1994-07-22 |
Family
ID=10724055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5266341A Pending JPH06201735A (ja) | 1992-10-26 | 1993-10-25 | 電流検出回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5652540A (ja) |
| EP (1) | EP0595404B1 (ja) |
| JP (1) | JPH06201735A (ja) |
| DE (1) | DE69320749T2 (ja) |
| GB (1) | GB9222455D0 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0704889A3 (de) * | 1994-09-29 | 1998-10-21 | Siemens Aktiengesellschaft | Leistungshalbleiterbauelement mit monolithisch integriertem Messwiderstand und Verfahren zu dessen Herstellung |
| DE19520735C2 (de) * | 1995-06-07 | 1999-07-01 | Siemens Ag | Schaltungsanordnung zum Erfassen des Laststroms eines Leistungs-Halbleiterbauelementes mit sourceseitiger Last |
| DE19918042C2 (de) * | 1999-04-21 | 2001-05-31 | Siemens Ag | Schaltungsanordnung zur Unterstromerkennung an einem MOS-Leistungstransistor |
| DE10000500B4 (de) * | 2000-01-08 | 2004-09-02 | Robert Bosch Gmbh | Vorrichtung zur Messung eines in einem Elektronikmodul fließenden Stroms |
| WO2001053840A1 (en) | 2000-01-19 | 2001-07-26 | Koninklijke Philips Electronics N.V. | Circuit for voltage level detection |
| US6304108B1 (en) * | 2000-07-14 | 2001-10-16 | Micrel, Incorporated | Reference-corrected ratiometric MOS current sensing circuit |
| US6795321B2 (en) | 2001-07-20 | 2004-09-21 | Power Integrations, Inc. | Method and apparatus for sensing current and voltage in circuits with voltage across an LED |
| EP1750137A3 (en) * | 2001-07-20 | 2007-07-11 | Power Integrations, Inc. | Method and apparatus for low cost current and voltage sensing in circuits as a function of a voltage drop |
| EP1298801B1 (en) * | 2001-09-26 | 2006-08-30 | Dialog Semiconductor GmbH | A MOS current sense circuit |
| DE10154763A1 (de) * | 2001-11-09 | 2003-05-22 | Continental Teves Ag & Co Ohg | Verfahren und Schaltungsanordnung zur Erkennung eines Defekts von Halbleiterschaltelementen und deren Verwendung in elektronischen Bremskraft- und Fahrdynamikreglern |
| DE10202769B4 (de) | 2002-01-25 | 2019-02-14 | Phoenix Contact Gmbh & Co. Kg | Schaltungsanordnung für Stromquelle mit Unterbrechungserkennung |
| FR2849536B1 (fr) * | 2002-12-27 | 2007-02-23 | St Microelectronics Sa | Circuit d'interface de fourniture de tension |
| TWI369693B (en) * | 2008-04-10 | 2012-08-01 | Ind Tech Res Inst | Thin film resistor structure and fabrication method thereof |
| JP5664536B2 (ja) * | 2011-12-19 | 2015-02-04 | 株式会社デンソー | 電流検出回路および半導体集積回路装置 |
| CN111257792B (zh) * | 2018-11-30 | 2022-06-07 | 中兴通讯股份有限公司 | 有源器件的检测和保护电路、供电电路及供电方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4524351A (en) * | 1981-08-20 | 1985-06-18 | Nittan Company, Limited | Smoke detector |
| GB2197555B (en) * | 1986-10-02 | 1990-11-21 | Seikosha Kk | Comparator |
| JP2722453B2 (ja) * | 1987-06-08 | 1998-03-04 | 三菱電機株式会社 | 半導体装置 |
| US4775807A (en) * | 1987-06-29 | 1988-10-04 | International Business Machines Corp. | Single ended receiver circuit with hysteresis |
| JPH0197013A (ja) * | 1987-10-09 | 1989-04-14 | Hitachi Ltd | 半導体回路装置 |
| US4901127A (en) * | 1988-10-07 | 1990-02-13 | General Electric Company | Circuit including a combined insulated gate bipolar transistor/MOSFET |
| US4980740A (en) * | 1989-03-27 | 1990-12-25 | General Electric Company | MOS-pilot structure for an insulated gate transistor |
| US5107151A (en) * | 1989-08-22 | 1992-04-21 | Unique Mobility, Inc. | Switching circuit employing electronic devices in series with an inductor to avoid commutation breakdown and extending the current range of switching circuits by using igbt devices in place of mosfets |
| JPH079442B2 (ja) * | 1989-09-20 | 1995-02-01 | 株式会社東芝 | 電流検出回路 |
| JP3142542B2 (ja) * | 1990-06-13 | 2001-03-07 | 沖電気工業株式会社 | 電圧測定回路 |
| US5079456A (en) * | 1990-11-05 | 1992-01-07 | Motorola, Inc. | Current monitoring and/or regulation for sense FET's |
| US5220207A (en) * | 1991-09-03 | 1993-06-15 | Allegro Microsystems, Inc. | Load current monitor for MOS driver |
| DE69309337T2 (de) * | 1992-02-03 | 1997-10-23 | Philips Electronics Nv | Komparatorschaltung mit Eingangssignaldämpfungsglied |
-
1992
- 1992-10-26 GB GB929222455A patent/GB9222455D0/en active Pending
-
1993
- 1993-10-20 DE DE69320749T patent/DE69320749T2/de not_active Expired - Fee Related
- 1993-10-20 EP EP93202937A patent/EP0595404B1/en not_active Expired - Lifetime
- 1993-10-25 JP JP5266341A patent/JPH06201735A/ja active Pending
-
1995
- 1995-12-05 US US08/567,732 patent/US5652540A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0595404B1 (en) | 1998-09-02 |
| US5652540A (en) | 1997-07-29 |
| EP0595404A3 (en) | 1994-06-22 |
| DE69320749T2 (de) | 1999-03-25 |
| EP0595404A2 (en) | 1994-05-04 |
| DE69320749D1 (de) | 1998-10-08 |
| GB9222455D0 (en) | 1992-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7507023B2 (en) | Temperature measurement device of power semiconductor device | |
| US5434443A (en) | Semiconductor switch including a power transistor integrated with a temperature sensor therefor | |
| US4994886A (en) | Composite MOS transistor and application to a free-wheel diode | |
| JP3639596B2 (ja) | 保護形スイッチ | |
| US6268628B1 (en) | Depletion type MOS semiconductor device and MOS power IC | |
| JPH06201735A (ja) | 電流検出回路 | |
| US4562454A (en) | Electronic fuse for semiconductor devices | |
| JPH02185069A (ja) | 高エネルギー阻止能力及び温度補償された阻止電圧を具備する半導体デバイス | |
| US4066917A (en) | Circuit combining bipolar transistor and JFET's to produce a constant voltage characteristic | |
| JPH07245394A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US5903028A (en) | Static and monolithic current limiter and circuit-breaker | |
| US5942886A (en) | Power device with a short-circuit detector | |
| JP2553037B2 (ja) | 高出力集積回路装置 | |
| US6385025B2 (en) | Insulated gate type semiconductor apparatus with a control circuit | |
| EP0632501B1 (en) | A semiconductor device including protection means | |
| US6057577A (en) | Component of protection of an integrated MOS power transistor against voltage gradients | |
| US5331194A (en) | Bipolar static induction transistor | |
| US6426667B1 (en) | Bidirectional analog switch using two bipolar junction transistors which are both reverse connected or operating in the reverse or inverse mode | |
| US6249409B1 (en) | Protection of a vertical MOS transistor associated with measurement cells | |
| JP3544592B2 (ja) | 制御回路内蔵絶縁ゲート型半導体装置 | |
| JP2002190575A (ja) | 半導体装置およびその製造方法 | |
| JPH05235365A (ja) | 複合半導体装置 | |
| JP2003008020A (ja) | 半導体装置 | |
| JPH1041402A (ja) | 過電流保護形ｄｍｏｓ ｆｅｔ | |
| JP2002319677A (ja) | 半導体装置 |