JPH07245394A - 絶縁ゲート型バイポーラトランジスタ - Google Patents
絶縁ゲート型バイポーラトランジスタInfo
- Publication number
- JPH07245394A JPH07245394A JP6033985A JP3398594A JPH07245394A JP H07245394 A JPH07245394 A JP H07245394A JP 6033985 A JP6033985 A JP 6033985A JP 3398594 A JP3398594 A JP 3398594A JP H07245394 A JPH07245394 A JP H07245394A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- main
- current
- sense cell
- sense
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009413 insulation Methods 0.000 title abstract 3
- 238000001514 detection method Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims description 9
- 210000004027 cell Anatomy 0.000 description 86
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 210000001744 T-lymphocyte Anatomy 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【目的】制限電流値の電源電圧に対する依存性を低減し
て安定した過電流保護が行えるようにした電流検出機能
付き絶縁ゲート型バイポーラトランジスタを提供する。 【構成】多数の主セル（ＩＧＢＴ）６を集積形成した半
導体基板５の一部に電流検出用のセンスセル（ＩＧＢ
Ｔ）９を形成し、かつセンスセルのエミッタ電極１０を
外部の過電流保護回路に接続して電流検出，過電流保護
を行うようにした絶縁ゲート型バイポーラトランジスタ
において、センスセルと隣接の主セルとの間に、電子の
拡散距離を考慮して少なくとも１００μｍ以上の間隔を
設定して両者間を電気的に隔離し、さらにセンスセルの
周囲に沿った領域に、主セルのエミッタ電極に接続した
正孔電流引抜き用のＰウェル１１を形成し、主セルとセ
ンスセル相互間のキャリア干渉を抑えて電流比率の安定
化を図る。
て安定した過電流保護が行えるようにした電流検出機能
付き絶縁ゲート型バイポーラトランジスタを提供する。 【構成】多数の主セル（ＩＧＢＴ）６を集積形成した半
導体基板５の一部に電流検出用のセンスセル（ＩＧＢ
Ｔ）９を形成し、かつセンスセルのエミッタ電極１０を
外部の過電流保護回路に接続して電流検出，過電流保護
を行うようにした絶縁ゲート型バイポーラトランジスタ
において、センスセルと隣接の主セルとの間に、電子の
拡散距離を考慮して少なくとも１００μｍ以上の間隔を
設定して両者間を電気的に隔離し、さらにセンスセルの
周囲に沿った領域に、主セルのエミッタ電極に接続した
正孔電流引抜き用のＰウェル１１を形成し、主セルとセ
ンスセル相互間のキャリア干渉を抑えて電流比率の安定
化を図る。
Description
【０００１】
【産業上の利用分野】本発明は、インバータ装置などに
適用するパワースイッチングデバイスとしての絶縁ゲー
ト型バイポーラトランジスタ（ＩＧＢＴ）に関する。
適用するパワースイッチングデバイスとしての絶縁ゲー
ト型バイポーラトランジスタ（ＩＧＢＴ）に関する。
【０００２】
【従来の技術】絶縁ゲート型バイポーラトランジスタ
（以下「ＩＧＢＴ」と称する）は、比較的低いオン電圧
で、高速ターンオフが可能な電圧駆動の半導体スイッチ
ングデバイスであり、インバータ装置などのパワーエレ
クトロニクスの分野で広く採用されている。
（以下「ＩＧＢＴ」と称する）は、比較的低いオン電圧
で、高速ターンオフが可能な電圧駆動の半導体スイッチ
ングデバイスであり、インバータ装置などのパワーエレ
クトロニクスの分野で広く採用されている。
【０００３】ところで、ＩＧＢＴ出力形のインバータ装
置では、電動機の起動時突入電流，負荷短絡，アーム短
絡などの事故が発生した際にＩＧＢＴに過電流が流れる
ことから、ＩＧＢＴには高電圧，大電流に対する厳しい
責務が課せられ、その際に要求される電気特性の項目の
一つに短絡耐量と呼ばれる破壊耐量がある。一方、イン
バータ装置では、短絡事故が発生した際にこれを検出し
て電源をしゃ断する保護回路が組み込まれているが、こ
の保護回路が過電流を検出して機能するまでには約１０
〜２０μsec の時間がかかり、この期間内にＩＧＢＴは
破壊しないことが要求されている。
置では、電動機の起動時突入電流，負荷短絡，アーム短
絡などの事故が発生した際にＩＧＢＴに過電流が流れる
ことから、ＩＧＢＴには高電圧，大電流に対する厳しい
責務が課せられ、その際に要求される電気特性の項目の
一つに短絡耐量と呼ばれる破壊耐量がある。一方、イン
バータ装置では、短絡事故が発生した際にこれを検出し
て電源をしゃ断する保護回路が組み込まれているが、こ
の保護回路が過電流を検出して機能するまでには約１０
〜２０μsec の時間がかかり、この期間内にＩＧＢＴは
破壊しないことが要求されている。
【０００４】そこで、最近の高性能なＩＧＢＴモジュー
ルでは、前記したインバータ装置の保護回路とは別に、
短絡事故発生時にＩＧＢＴに流れる過電流を高速で検出
し、この過電流検出信号を基にゲート制御により前記保
護回路で電源が遮断される以前にＩＧＢＴの電流を自己
制限して素子の短絡耐量内に抑えるようにした過電流保
護方式が多く採用されている。
ルでは、前記したインバータ装置の保護回路とは別に、
短絡事故発生時にＩＧＢＴに流れる過電流を高速で検出
し、この過電流検出信号を基にゲート制御により前記保
護回路で電源が遮断される以前にＩＧＢＴの電流を自己
制限して素子の短絡耐量内に抑えるようにした過電流保
護方式が多く採用されている。
【０００５】図５は前記保護方式によるＩＧＢＴの過電
流保護回路を示すものであり、図において、１は主素子
（ＩＧＢＴ），２は主素子１に並列接続した電流検出用
の副素子（主素子１と別なＩＧＢＴ）、３は副素子２に
直列接続した電流検出抵抗、４は主素子１，副素子２の
ゲート駆動回路に接続し、かつ前記電流検出抵抗３の両
端に発生した電圧に対応してオン，オフ動作するスイッ
チング素子（ＭＯＳＦＥＴ）である。
流保護回路を示すものであり、図において、１は主素子
（ＩＧＢＴ），２は主素子１に並列接続した電流検出用
の副素子（主素子１と別なＩＧＢＴ）、３は副素子２に
直列接続した電流検出抵抗、４は主素子１，副素子２の
ゲート駆動回路に接続し、かつ前記電流検出抵抗３の両
端に発生した電圧に対応してオン，オフ動作するスイッ
チング素子（ＭＯＳＦＥＴ）である。
【０００６】かかる構成で、負荷短絡事故などによる過
電流が主素子１，副素子２に流れ、これに伴って電流検
出抵抗３の両端に発生した電圧がスイッチング素子４の
しきい値電圧を超えると、スイッチング素子４がオン動
作して主素子１，および電流検出用の副素子２のゲート
電圧を絞り込み、主素子ＩＧＢＴに流れる主電流を低め
るように制限する。この場合に、電流検出抵抗３の抵抗
値，スイッチング素子４のしきい値電圧を適宜設定する
ことにより、被保護素子のＩＧＢＴに流れる主電流をＩ
ＧＢＴ素子の短絡耐量以内に抑えることができる。
電流が主素子１，副素子２に流れ、これに伴って電流検
出抵抗３の両端に発生した電圧がスイッチング素子４の
しきい値電圧を超えると、スイッチング素子４がオン動
作して主素子１，および電流検出用の副素子２のゲート
電圧を絞り込み、主素子ＩＧＢＴに流れる主電流を低め
るように制限する。この場合に、電流検出抵抗３の抵抗
値，スイッチング素子４のしきい値電圧を適宜設定する
ことにより、被保護素子のＩＧＢＴに流れる主電流をＩ
ＧＢＴ素子の短絡耐量以内に抑えることができる。
【０００７】ところで、前記のように被保護対象である
主素子１のＩＧＢＴに対して、電流検出用副素子２のＩ
ＧＢＴを含む過電流保護回路を独立した外部回路として
構成したものでは、チップの温度上昇などの点で主素子
１と副素子２の間で動作特性の比例性を持たせることが
困難である。しかも、インバータでの短絡現象にはアー
ム短絡，直列短絡，出力短絡，地絡などがあり、その短
絡モードの違いによって被保護素子のＩＧＢＴに加わる
コレクタ−エミッタ間電圧ＶCEが変動することが予想さ
れることから、前記のように主素子１と副素子２の動作
特性が異なると、ＩＧＢＴのコレクタ−エミッタ間電圧
ＶCEが変化した場合には、主素子１と副素子２との電流
比率が変動してその電流制限値も大きく変化することに
なるため、安定した過電流保護動作を実現することが難
しい。
主素子１のＩＧＢＴに対して、電流検出用副素子２のＩ
ＧＢＴを含む過電流保護回路を独立した外部回路として
構成したものでは、チップの温度上昇などの点で主素子
１と副素子２の間で動作特性の比例性を持たせることが
困難である。しかも、インバータでの短絡現象にはアー
ム短絡，直列短絡，出力短絡，地絡などがあり、その短
絡モードの違いによって被保護素子のＩＧＢＴに加わる
コレクタ−エミッタ間電圧ＶCEが変動することが予想さ
れることから、前記のように主素子１と副素子２の動作
特性が異なると、ＩＧＢＴのコレクタ−エミッタ間電圧
ＶCEが変化した場合には、主素子１と副素子２との電流
比率が変動してその電流制限値も大きく変化することに
なるため、安定した過電流保護動作を実現することが難
しい。
【０００８】そこで、半導体基板に集積形成したＩＧＢ
Ｔセルの一部を電流検出用のセンスセルとして用い、該
センスセルのエミッタ電極を同じ基板上に形成した主セ
ルのエミッタ電極から切り離して過電流保護回路の電流
検出抵抗に接続するよう構成したものが、本発明と同一
出願人より特願平５−２５６１９７号として既に提案さ
れている。
Ｔセルの一部を電流検出用のセンスセルとして用い、該
センスセルのエミッタ電極を同じ基板上に形成した主セ
ルのエミッタ電極から切り離して過電流保護回路の電流
検出抵抗に接続するよう構成したものが、本発明と同一
出願人より特願平５−２５６１９７号として既に提案さ
れている。
【０００９】
【発明が解決しようとする課題】ところで、前記のよう
に同一半導体基板に主セル（ＩＧＢＴ）と電流検出用の
センスセル（ＩＧＢＴ）を組み込んだ構成のものについ
て、様々な実験，考察を行った結果、次記のような特性
上の不具合が生じることが明らかになった。すなわち、
半導体基板上におけるセンスセルの組み込み位置によっ
ては、主セルとセンスセルとの境界領域でキャリアの相
互干渉が生じ、これが基で主セルに流れる主電流とセン
スセルに流れる電流の比率が変化するようになる。しか
も、ＩＧＢＴ素子では過電流保護回路の電流検出抵抗に
よりエミッタ電位の上昇したセンスセルとエミッタがア
ース電位である主セルとでは、各々のゲート電位が異な
るために電流密度に差が生じ、この結果としてコレクタ
−エミッタ間電圧ＶCEが変化すると過電流保護による主
電流の制限電流値も変動し、その傾向はコレクタ−エミ
ッタ間電圧ＶCEが低い低電圧領域では制限電流値が増大
するようになる。
に同一半導体基板に主セル（ＩＧＢＴ）と電流検出用の
センスセル（ＩＧＢＴ）を組み込んだ構成のものについ
て、様々な実験，考察を行った結果、次記のような特性
上の不具合が生じることが明らかになった。すなわち、
半導体基板上におけるセンスセルの組み込み位置によっ
ては、主セルとセンスセルとの境界領域でキャリアの相
互干渉が生じ、これが基で主セルに流れる主電流とセン
スセルに流れる電流の比率が変化するようになる。しか
も、ＩＧＢＴ素子では過電流保護回路の電流検出抵抗に
よりエミッタ電位の上昇したセンスセルとエミッタがア
ース電位である主セルとでは、各々のゲート電位が異な
るために電流密度に差が生じ、この結果としてコレクタ
−エミッタ間電圧ＶCEが変化すると過電流保護による主
電流の制限電流値も変動し、その傾向はコレクタ−エミ
ッタ間電圧ＶCEが低い低電圧領域では制限電流値が増大
するようになる。
【００１０】しかも、このような制限電流値の電圧依存
性が大きくなると、ＩＧＢＴをインバータ装置に適用す
る場合には過電流保護動作の面で不都合が生じることか
ら、できる限り制限電流値の電圧依存性を低く抑えるこ
とが要求される。本発明は上記の点にかんがみなされた
ものであり、その目的は様々な動作環境下でも主電流と
検出電流との比率を一定に保ち、過電流保護回路と組合
わせて負荷短絡時における制限電流値の電圧依存性を抑
えて安定した過電流保護が行えるようにした電流検出機
能付きの絶縁ゲート型バイポーラトランジスタを提供す
ることにある。
性が大きくなると、ＩＧＢＴをインバータ装置に適用す
る場合には過電流保護動作の面で不都合が生じることか
ら、できる限り制限電流値の電圧依存性を低く抑えるこ
とが要求される。本発明は上記の点にかんがみなされた
ものであり、その目的は様々な動作環境下でも主電流と
検出電流との比率を一定に保ち、過電流保護回路と組合
わせて負荷短絡時における制限電流値の電圧依存性を抑
えて安定した過電流保護が行えるようにした電流検出機
能付きの絶縁ゲート型バイポーラトランジスタを提供す
ることにある。
【００１１】
【課題を解決するための手段】上記目的は、本発明によ
り、多数の主セルを集積形成した半導体基板の一部に電
流検出用のセンスセルを形成し、かつ該センスセルのエ
ミッタ電極を主セルのエミッタ電極と分離して過電流保
護回路に接続した絶縁ゲート型バイポーラトランジスタ
において、前記センスセルを主セルから電気的に隔離し
てレイアウトすることにより達成される。
り、多数の主セルを集積形成した半導体基板の一部に電
流検出用のセンスセルを形成し、かつ該センスセルのエ
ミッタ電極を主セルのエミッタ電極と分離して過電流保
護回路に接続した絶縁ゲート型バイポーラトランジスタ
において、前記センスセルを主セルから電気的に隔離し
てレイアウトすることにより達成される。
【００１２】また、センスセルを主セルから電気的に隔
離するための具体的な手段としては、次記のような態様
がある。 （１）センスセルと該センスセルに隣接する主セルとの
間に電子の拡散距離よりも大なる間隔、具体的に１００
μｍ以上の間隔距離を設定する。 （２）前項（１）において、センスセルの周囲に沿った
領域に、主セルのエミッタ電極に接続した正孔電流引抜
き用のＰウェルを形成する。
離するための具体的な手段としては、次記のような態様
がある。 （１）センスセルと該センスセルに隣接する主セルとの
間に電子の拡散距離よりも大なる間隔、具体的に１００
μｍ以上の間隔距離を設定する。 （２）前項（１）において、センスセルの周囲に沿った
領域に、主セルのエミッタ電極に接続した正孔電流引抜
き用のＰウェルを形成する。
【００１３】（３）センスセルと該センスセルに隣接す
る主セルとの間に分離領域を形成する。
る主セルとの間に分離領域を形成する。
【００１４】
【作用】上記の構成において、ＩＧＢＴに流れる電流
は、主セルと同一基板に形成した電流検出用のセンスセ
ルを通じてそのエミッタ電極に接続した過電流保護回路
の電流検出抵抗により検出され、負荷短絡などで過電流
が流れた際には、保護回路の動作により主電流をＩＧＢ
Ｔの短絡耐量以内に制限してセルを破壊から保護する。
この過電流保護動作は従来の方式と同様であるが、その
場合にセンスセルを主セルとの間に電流の影響が及ばな
い程度に間隔をあけるか、あるいはセンスセルと主セル
との間に分離領域（トレンチ分離，誘電分離など）を設
けるなどして、センスセルを主セルから電気的に隔離し
て半導体基板上にレイアウトすることにより、主セルと
センスセルとの間の電流干渉を抑えて主セルとセンスセ
ルとの間の電流比率を一定に保つことができ、かつ電流
比率の変化に起因する制限電流値の電圧依存性も小さく
抑えられる。
は、主セルと同一基板に形成した電流検出用のセンスセ
ルを通じてそのエミッタ電極に接続した過電流保護回路
の電流検出抵抗により検出され、負荷短絡などで過電流
が流れた際には、保護回路の動作により主電流をＩＧＢ
Ｔの短絡耐量以内に制限してセルを破壊から保護する。
この過電流保護動作は従来の方式と同様であるが、その
場合にセンスセルを主セルとの間に電流の影響が及ばな
い程度に間隔をあけるか、あるいはセンスセルと主セル
との間に分離領域（トレンチ分離，誘電分離など）を設
けるなどして、センスセルを主セルから電気的に隔離し
て半導体基板上にレイアウトすることにより、主セルと
センスセルとの間の電流干渉を抑えて主セルとセンスセ
ルとの間の電流比率を一定に保つことができ、かつ電流
比率の変化に起因する制限電流値の電圧依存性も小さく
抑えられる。
【００１５】また、センスセルの周囲に沿った領域に、
主セルのエミッタ電極に接続した正孔電流引抜き用のＰ
ウェルを形成することにより、主セル／センスセルの境
界領域でのキャリア相互干渉を回避できる。
主セルのエミッタ電極に接続した正孔電流引抜き用のＰ
ウェルを形成することにより、主セル／センスセルの境
界領域でのキャリア相互干渉を回避できる。
【００１６】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１（ａ),（ｂ）はＩＧＢＴチップの平面図，セ
ル構造の断面図、図２は図１におけるセンスセル部の拡
大平面図を示すものである。すなわち、半導体基板５に
は多数の主セル６としてｎチャネル形ＩＧＢＴがストラ
イプ状に並列して作り込まれており、かつ主セル６のＩ
ＧＢＴに対して主エミッタ電極７，およびゲート電極８
が形成されている。また、半導体基板５の一部には電流
検出用センスセル９として主セル６と同様なＩＧＢＴが
作り込まれており、該センスセル９には主セル６のエミ
ッタ電極７と分離独立した電流検出用エミッタ電極１０
が形成されている。さらに、センスセル９を取り囲むよ
うに該セルの周囲に沿った領域には、主セル６のエミッ
タ電極７に接続した正孔電流引抜き用のＰウェル１１が
作り込まれている。
する。図１（ａ),（ｂ）はＩＧＢＴチップの平面図，セ
ル構造の断面図、図２は図１におけるセンスセル部の拡
大平面図を示すものである。すなわち、半導体基板５に
は多数の主セル６としてｎチャネル形ＩＧＢＴがストラ
イプ状に並列して作り込まれており、かつ主セル６のＩ
ＧＢＴに対して主エミッタ電極７，およびゲート電極８
が形成されている。また、半導体基板５の一部には電流
検出用センスセル９として主セル６と同様なＩＧＢＴが
作り込まれており、該センスセル９には主セル６のエミ
ッタ電極７と分離独立した電流検出用エミッタ電極１０
が形成されている。さらに、センスセル９を取り囲むよ
うに該セルの周囲に沿った領域には、主セル６のエミッ
タ電極７に接続した正孔電流引抜き用のＰウェル１１が
作り込まれている。
【００１７】ここで、センスセル９と該センスセルに隣
接して並ぶ主セル６との間には、エミッタ側から注入さ
れる電子の拡散距離を考慮して少なくとも１００μｍ以
上の間隔Ｌを確保するようにセンスセル９が半導体基板
５にレイアウトされており、例えば半導体基板５が比抵
抗８０Ωcm，ｎ- ドリフト層の層厚８０μｍであり、電
源電圧４００Ｖで使用するものでは、前記間隔Ｌは２０
０μｍ程度離してレイアウトするのがよい。
接して並ぶ主セル６との間には、エミッタ側から注入さ
れる電子の拡散距離を考慮して少なくとも１００μｍ以
上の間隔Ｌを確保するようにセンスセル９が半導体基板
５にレイアウトされており、例えば半導体基板５が比抵
抗８０Ωcm，ｎ- ドリフト層の層厚８０μｍであり、電
源電圧４００Ｖで使用するものでは、前記間隔Ｌは２０
０μｍ程度離してレイアウトするのがよい。
【００１８】さらに、図１（ｂ）において、１２は主エ
ミッタ端子、１３は電流検出用エミッタ端子、１４はゲ
ート端子、１５はコレクタ端子であり、電流検出用エミ
ッタ端子１３を図５に示した電流検出抵抗３に接続して
主セルに対する過電流保護回路を構成している。なお、
過電流検出回路の電流検出抵抗３，副スイッチング素子
５は、ＩＧＢＴと分離した外部回路として構成するか、
あるいは前記半導体基板５のゲート電極周辺に形成して
実施することもできる。
ミッタ端子、１３は電流検出用エミッタ端子、１４はゲ
ート端子、１５はコレクタ端子であり、電流検出用エミ
ッタ端子１３を図５に示した電流検出抵抗３に接続して
主セルに対する過電流保護回路を構成している。なお、
過電流検出回路の電流検出抵抗３，副スイッチング素子
５は、ＩＧＢＴと分離した外部回路として構成するか、
あるいは前記半導体基板５のゲート電極周辺に形成して
実施することもできる。
【００１９】上記構成によるＩＧＢＴの過電流保護動作
は図５で述べたとほぼ同様であるが、特に主セル６とセ
ンスセル９との間に１００μｍ以上の間隔Ｌを設定して
隔離し、さらにセンスセル９の周域を囲むように主セル
６側には正孔電流引抜き用のＰウェル１０を形成したこ
とにより、主セルとセンスセルとの境界領域でのキャリ
アの干渉が殆どなくなる。これにより、主電流と検出電
流との間の電流比率が一定に保たれ、負荷短絡時に過電
流制限を行った際の主電流の制限電流値を、コレクタ−
エミッタ間電圧の変化に左右されることなく短絡耐量以
内でほぼ一定の電流値に制限できる。
は図５で述べたとほぼ同様であるが、特に主セル６とセ
ンスセル９との間に１００μｍ以上の間隔Ｌを設定して
隔離し、さらにセンスセル９の周域を囲むように主セル
６側には正孔電流引抜き用のＰウェル１０を形成したこ
とにより、主セルとセンスセルとの境界領域でのキャリ
アの干渉が殆どなくなる。これにより、主電流と検出電
流との間の電流比率が一定に保たれ、負荷短絡時に過電
流制限を行った際の主電流の制限電流値を、コレクタ−
エミッタ間電圧の変化に左右されることなく短絡耐量以
内でほぼ一定の電流値に制限できる。
【００２０】なお、センスセル９と主セル６との間を電
気的に隔離する手段としては、図示実施例のように両者
の間に電子の拡散距離を考慮した距離を設定して隔離す
る手段のほかに、センスセル９と主セル６との間に、例
えばトレンチ分離，誘電分離などによる分離領域を形成
して電気的に隔離することもできる。なお、この場合に
はセンスセル９を主セル６に近づけてレイアウトするこ
とが可能である。
気的に隔離する手段としては、図示実施例のように両者
の間に電子の拡散距離を考慮した距離を設定して隔離す
る手段のほかに、センスセル９と主セル６との間に、例
えばトレンチ分離，誘電分離などによる分離領域を形成
して電気的に隔離することもできる。なお、この場合に
はセンスセル９を主セル６に近づけてレイアウトするこ
とが可能である。
【００２１】次に、前記構成のＩＧＢＴ（耐圧６００
Ｖ，定格電流１００Ａ）に過電流保護回路を接続し、電
源電圧を４００Ｖとして行った短絡試験での主電流ＩC
と電圧ＶCEの波形を図３に示す。この波形図から明らか
なように、ＩＧＢＴの主電流は数μsec の間に制限電流
値が定格電流１００Ａに対して短絡耐量以内の２５０Ａ
に制限されていることが判る。
Ｖ，定格電流１００Ａ）に過電流保護回路を接続し、電
源電圧を４００Ｖとして行った短絡試験での主電流ＩC
と電圧ＶCEの波形を図３に示す。この波形図から明らか
なように、ＩＧＢＴの主電流は数μsec の間に制限電流
値が定格電流１００Ａに対して短絡耐量以内の２５０Ａ
に制限されていることが判る。
【００２２】また、図４はコレクタ−エミッタ間に加え
る電源電圧が変化した場合における過電流の制限電流値
を、前記実施例と、センスセル／主セル間の間隔を２０
μｍ以内に近づけてレイアウトした従来例とを対比して
表した特性図である。なお、ここでの供試ＩＧＢＴはゲ
インの大きな素子を例にとっており、このような素子を
用いた場合に、従来例では特性線Ａで表すように低電圧
領域では制限電流値が増大する傾向を示すのに対し、本
発明によれば特性線Ｂで表すように高電圧から低電圧領
域まで制限電流値のほぼ同じ値を示す。つまり制限電流
値の電圧依存性が大幅に改善されていることが判る。こ
れにより、ＩＧＢＴをインバータ装置へ適用した際に
は、短絡モードの如何にかかわらず、過電流保護をより
一層安定よく行うことができる。
る電源電圧が変化した場合における過電流の制限電流値
を、前記実施例と、センスセル／主セル間の間隔を２０
μｍ以内に近づけてレイアウトした従来例とを対比して
表した特性図である。なお、ここでの供試ＩＧＢＴはゲ
インの大きな素子を例にとっており、このような素子を
用いた場合に、従来例では特性線Ａで表すように低電圧
領域では制限電流値が増大する傾向を示すのに対し、本
発明によれば特性線Ｂで表すように高電圧から低電圧領
域まで制限電流値のほぼ同じ値を示す。つまり制限電流
値の電圧依存性が大幅に改善されていることが判る。こ
れにより、ＩＧＢＴをインバータ装置へ適用した際に
は、短絡モードの如何にかかわらず、過電流保護をより
一層安定よく行うことができる。
【００２３】
【発明の効果】以上述べたように、本発明によれば、多
数の主セルを集積形成した半導体基板の一部に電流検出
用のセンスセルを形成し、かつ該センスセルを主セルか
ら電気的に隔離してレイアウトしたことにより、主セル
とセンスセルとの間の電流比率を安定に保ちつつ、セン
スセルを通じてＩＧＢＴに流れる電流を過電流保護回路
にて精度よく検出することができ、これにより制限電流
値の電源電圧に対する依存性を低く抑えて安定した過電
流保護を行うことができる。
数の主セルを集積形成した半導体基板の一部に電流検出
用のセンスセルを形成し、かつ該センスセルを主セルか
ら電気的に隔離してレイアウトしたことにより、主セル
とセンスセルとの間の電流比率を安定に保ちつつ、セン
スセルを通じてＩＧＢＴに流れる電流を過電流保護回路
にて精度よく検出することができ、これにより制限電流
値の電源電圧に対する依存性を低く抑えて安定した過電
流保護を行うことができる。
【図１】本発明の実施例による絶縁ゲート型バイポーラ
トランジスタの構成を表す図であり、（ａ）はチップの
平面図、（ｂ）はチップ内に形成したＩＧＢＴの構造断
面図
トランジスタの構成を表す図であり、（ａ）はチップの
平面図、（ｂ）はチップ内に形成したＩＧＢＴの構造断
面図
【図２】図１におけるセンスセル部分のチップ拡大図
【図３】図１のＩＧＢＴに保護回路を接続して行った負
荷短絡テストでの電圧，電流波形図
荷短絡テストでの電圧，電流波形図
【図４】本発明実施例と従来例とを対比して表した電源
電圧と制限電流値との関係を表す特性図
電圧と制限電流値との関係を表す特性図
【図５】ＩＧＢＴの過電流保護回路図
３ 過電流保護回路の電流検出抵抗 ５ 半導体基板 ６ 主セル（ＩＧＢＴ） ７ 主エミッタ電極 ８ ゲート電極 ９ センスセル（ＩＧＢＴ） １０ 電流検出用エミッタ電極 １１ Ｐウェル Ｌ センスセルと主セルとの間の間隔距離
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年５月２４日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ３２１ Ｗ
Claims (5)
- 【請求項１】多数の主セルを集積形成した半導体基板の
一部に電流検出用のセンスセルを形成し、かつ該センス
セルのエミッタ電極を主セルのエミッタ電極と分離して
過電流保護回路に接続した絶縁ゲート型バイポーラトラ
ンジスタにおいて、前記センスセルを主セルから電気的
に隔離してレイアウトしたことを特徴とする絶縁ゲート
型バイポーラトランジスタ。 - 【請求項２】センスセルと該センスセルに隣接する主セ
ルとの間に電子の拡散距離よりも大なる間隔を設定した
ことを特徴とする請求項１記載の絶縁ゲート型バイポー
ラトランジスタ。 - 【請求項３】センスセルと該センスセルに隣接する主セ
ルとの間に１００μｍ以上の間隔を設定したことを特徴
とする請求項２記載の絶縁ゲート型バイポーラトランジ
スタ。 - 【請求項４】センスセルの周囲に沿った領域に、主セル
のエミッタ電極に接続した正孔電流引抜き用のＰウェル
を形成したことを特徴とする請求項２記載の絶縁ゲート
型バイポーラトランジスタ。 - 【請求項５】センスセルと該センスセルに隣接する主セ
ルとの間に分離領域を形成したことを特徴とする請求項
１記載の絶縁ゲート型バイポーラトランジスタ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03398594A JP3156487B2 (ja) | 1994-03-04 | 1994-03-04 | 絶縁ゲート型バイポーラトランジスタ |
| US08/397,417 US5557128A (en) | 1994-03-04 | 1995-03-01 | Insulated-gate type bipolar transistor |
| EP95301349A EP0670601B1 (en) | 1994-03-04 | 1995-03-02 | Insulated gate-type bipolar transistor |
| DE69526534T DE69526534T2 (de) | 1994-03-04 | 1995-03-02 | Bipolartransistor mit isoliertem Gate |
| US08/492,854 US5559355A (en) | 1994-03-04 | 1995-06-20 | Vertical MOS semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03398594A JP3156487B2 (ja) | 1994-03-04 | 1994-03-04 | 絶縁ゲート型バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07245394A true JPH07245394A (ja) | 1995-09-19 |
| JP3156487B2 JP3156487B2 (ja) | 2001-04-16 |
Family
ID=12401779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03398594A Expired - Lifetime JP3156487B2 (ja) | 1994-03-04 | 1994-03-04 | 絶縁ゲート型バイポーラトランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5557128A (ja) |
| EP (1) | EP0670601B1 (ja) |
| JP (1) | JP3156487B2 (ja) |
| DE (1) | DE69526534T2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015701A (ja) * | 1999-07-02 | 2001-01-19 | Matsushita Electronics Industry Corp | 半導体装置及びその製造方法 |
| JP2004319861A (ja) * | 2003-04-18 | 2004-11-11 | Renesas Technology Corp | 半導体装置 |
| JP2005347771A (ja) * | 1998-01-27 | 2005-12-15 | Fuji Electric Device Technology Co Ltd | Ｍｏｓ型半導体装置 |
| JP2009117786A (ja) * | 2007-10-15 | 2009-05-28 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| KR100914561B1 (ko) * | 2006-06-30 | 2009-08-31 | 산요덴키가부시키가이샤 | 절연 게이트형 반도체 장치 |
| WO2010095700A2 (en) | 2009-02-17 | 2010-08-26 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| WO2011138832A1 (ja) * | 2010-05-07 | 2011-11-10 | トヨタ自動車株式会社 | 半導体装置 |
| JP2012156370A (ja) * | 2011-01-27 | 2012-08-16 | Denso Corp | 半導体装置 |
| US8604514B2 (en) | 2009-03-24 | 2013-12-10 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| WO2014034895A1 (ja) * | 2012-08-30 | 2014-03-06 | 富士電機株式会社 | イグナイタ、イグナイタの制御方法および内燃機関用点火装置 |
| JP2015122442A (ja) * | 2013-12-24 | 2015-07-02 | 本田技研工業株式会社 | 半導体装置 |
| US9541599B2 (en) | 2011-04-04 | 2017-01-10 | Fuji Electric Co., Ltd. | Power switch wafer test method |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5883402A (en) * | 1995-11-06 | 1999-03-16 | Kabushiki Kaisha Toshiba | Semiconductor device and protection method |
| US5798538A (en) * | 1995-11-17 | 1998-08-25 | International Rectifier Corporation | IGBT with integrated control |
| DE19640307C2 (de) * | 1996-09-30 | 2000-10-12 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
| JPH10116917A (ja) * | 1996-10-14 | 1998-05-06 | Sharp Corp | パワートランジスタ |
| DE19727676A1 (de) * | 1997-06-30 | 1999-01-07 | Asea Brown Boveri | MOS gesteuertes Leistungshalbleiterbauelement |
| US6011280A (en) * | 1998-06-26 | 2000-01-04 | Delco Electronics Corporation | IGBT power device with improved resistance to reverse power pulses |
| US6486034B1 (en) * | 2001-07-20 | 2002-11-26 | Taiwan Semiconductor Manufacturing Company | Method of forming LDMOS device with double N-layering |
| US7157785B2 (en) * | 2003-08-29 | 2007-01-02 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices |
| US20060197153A1 (en) * | 2005-02-23 | 2006-09-07 | Chih-Feng Huang | Vertical transistor with field region structure |
| JP4905559B2 (ja) | 2009-01-27 | 2012-03-28 | 株式会社デンソー | 半導体装置 |
| JP5453903B2 (ja) * | 2009-04-28 | 2014-03-26 | 富士電機株式会社 | ワイドバンドギャップ半導体装置 |
| JP6320808B2 (ja) * | 2014-03-19 | 2018-05-09 | 富士電機株式会社 | トレンチｍｏｓ型半導体装置 |
| CN110444589B (zh) * | 2019-08-29 | 2021-03-16 | 电子科技大学 | 一种具有过流保护功能的igbt |
| CN110649093A (zh) * | 2019-10-31 | 2020-01-03 | 吉林华微电子股份有限公司 | 一种igbt芯片及半导体功率模块 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4136354A (en) * | 1977-09-15 | 1979-01-23 | National Semiconductor Corporation | Power transistor including a sense emitter and a reference emitter for enabling power dissipation to be limited to less than a destructive level |
| JPH061833B2 (ja) * | 1982-11-11 | 1994-01-05 | 株式会社東芝 | Ｍｏｓ形半導体装置 |
| US4783690A (en) * | 1983-09-06 | 1988-11-08 | General Electric Company | Power semiconductor device with main current section and emulation current section |
| DE3856174T2 (de) * | 1987-10-27 | 1998-09-03 | Nippon Electric Co | Halbleiteranordnung mit einem isolierten vertikalen Leistungs-MOSFET. |
| JP2876694B2 (ja) * | 1990-03-20 | 1999-03-31 | 富士電機株式会社 | 電流検出端子を備えたｍｏｓ型半導体装置 |
| JPH045864A (ja) * | 1990-04-23 | 1992-01-09 | Toshiba Corp | 半導体装置 |
| JP3180831B2 (ja) * | 1991-03-22 | 2001-06-25 | 富士電機株式会社 | 絶縁ゲート制御半導体装置 |
| JP2973588B2 (ja) * | 1991-06-10 | 1999-11-08 | 富士電機株式会社 | Ｍｏｓ型半導体装置 |
| JP2833610B2 (ja) * | 1991-10-01 | 1998-12-09 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
| JP3182848B2 (ja) * | 1992-03-24 | 2001-07-03 | 富士電機株式会社 | 半導体装置 |
-
1994
- 1994-03-04 JP JP03398594A patent/JP3156487B2/ja not_active Expired - Lifetime
-
1995
- 1995-03-01 US US08/397,417 patent/US5557128A/en not_active Expired - Lifetime
- 1995-03-02 EP EP95301349A patent/EP0670601B1/en not_active Expired - Lifetime
- 1995-03-02 DE DE69526534T patent/DE69526534T2/de not_active Expired - Lifetime
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347771A (ja) * | 1998-01-27 | 2005-12-15 | Fuji Electric Device Technology Co Ltd | Ｍｏｓ型半導体装置 |
| JP2001015701A (ja) * | 1999-07-02 | 2001-01-19 | Matsushita Electronics Industry Corp | 半導体装置及びその製造方法 |
| JP2004319861A (ja) * | 2003-04-18 | 2004-11-11 | Renesas Technology Corp | 半導体装置 |
| KR100914561B1 (ko) * | 2006-06-30 | 2009-08-31 | 산요덴키가부시키가이샤 | 절연 게이트형 반도체 장치 |
| JP2009117786A (ja) * | 2007-10-15 | 2009-05-28 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| DE112010000738T5 (de) | 2009-02-17 | 2013-01-17 | Toyota Jidosha Kabushiki Kaisha | Halbleitervorrichtu ng |
| WO2010095700A2 (en) | 2009-02-17 | 2010-08-26 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| CN102318072A (zh) * | 2009-02-17 | 2012-01-11 | 丰田自动车株式会社 | 半导体器件 |
| US8723220B2 (en) | 2009-02-17 | 2014-05-13 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| US8604514B2 (en) | 2009-03-24 | 2013-12-10 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| JP5067517B2 (ja) * | 2010-05-07 | 2012-11-07 | トヨタ自動車株式会社 | 半導体装置 |
| DE112010005546T5 (de) | 2010-05-07 | 2013-02-21 | Toyota Jidosha Kabushikikaisya | Halbleitervorrichtung |
| KR101276407B1 (ko) * | 2010-05-07 | 2013-06-19 | 도요타지도샤가부시키가이샤 | 반도체 장치 |
| US8471291B2 (en) | 2010-05-07 | 2013-06-25 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| WO2011138832A1 (ja) * | 2010-05-07 | 2011-11-10 | トヨタ自動車株式会社 | 半導体装置 |
| JP2012156370A (ja) * | 2011-01-27 | 2012-08-16 | Denso Corp | 半導体装置 |
| US9541599B2 (en) | 2011-04-04 | 2017-01-10 | Fuji Electric Co., Ltd. | Power switch wafer test method |
| WO2014034895A1 (ja) * | 2012-08-30 | 2014-03-06 | 富士電機株式会社 | イグナイタ、イグナイタの制御方法および内燃機関用点火装置 |
| JP5900627B2 (ja) * | 2012-08-30 | 2016-04-06 | 富士電機株式会社 | イグナイタ、イグナイタの制御方法および内燃機関用点火装置 |
| US9644596B2 (en) | 2012-08-30 | 2017-05-09 | Fuji Electric Co., Ltd. | Igniter, igniter control method, and internal combustion engine ignition apparatus |
| DE112013004262B4 (de) | 2012-08-30 | 2023-03-30 | Fuji Electric Co., Ltd. | Zündstift und Verbrennungsmotor-Zündvorrichtung |
| JP2015122442A (ja) * | 2013-12-24 | 2015-07-02 | 本田技研工業株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3156487B2 (ja) | 2001-04-16 |
| DE69526534T2 (de) | 2002-11-28 |
| DE69526534D1 (de) | 2002-06-06 |
| EP0670601B1 (en) | 2002-05-02 |
| EP0670601A3 (ja) | 1995-10-11 |
| EP0670601A2 (en) | 1995-09-06 |
| US5557128A (en) | 1996-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07245394A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US7916439B2 (en) | Semiconductor switch arrangement and an electronic device | |
| JP3111576B2 (ja) | 半導体装置 | |
| JP3243902B2 (ja) | 半導体装置 | |
| JP3180831B2 (ja) | 絶縁ゲート制御半導体装置 | |
| US7019338B1 (en) | Subscriber interface protection circuit | |
| US6441432B1 (en) | High voltage lateral semiconductor device | |
| JP2001320047A (ja) | 半導体装置 | |
| US6320232B1 (en) | Integrated semiconductor circuit with protective structure for protection against electrostatic discharge | |
| JP2002094063A (ja) | 半導体装置 | |
| JP2020053466A (ja) | 半導体装置 | |
| US5530277A (en) | Insulated-gate bipolar transistor | |
| EP0215493A1 (en) | Protected MOS transistor circuit | |
| EP0904636B1 (en) | Power device with a short-circuit detector | |
| JP2002208677A (ja) | 温度検出機能を備える半導体装置 | |
| EP0632501B1 (en) | A semiconductor device including protection means | |
| US5559347A (en) | Insulated gate-type bipolar transistor | |
| JP3226075B2 (ja) | たて型ｍｏｓ半導体装置 | |
| JP3911719B2 (ja) | 電流検知部内蔵型絶縁ゲートバイポーラトランジスタ | |
| JPH02130951A (ja) | 半導体素子の短絡保護回路 | |
| US4969024A (en) | Metal-oxide-semiconductor device | |
| JPH0397269A (ja) | 電流制限回路を内蔵する伝導度変調型ｍｏｓｆｅｔ | |
| US5349232A (en) | Protection diode for a vertical semiconductor component | |
| JPH08316472A (ja) | 電流供給回路 | |
| JPH09162391A (ja) | 絶縁ゲート型バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |