JPH08316472A

JPH08316472A - 電流供給回路

Info

Publication number: JPH08316472A
Application number: JP7123898A
Authority: JP
Inventors: Yasuhiko Kono; 恭彦河野; Yoshiteru Shimizu; 喜輝清水; Yutaka Kobayashi; 裕小林; Mitsuzo Sakamoto; 光造坂本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-05-23
Filing date: 1995-05-23
Publication date: 1996-11-29

Abstract

(57)【要約】【目的】検出素子の製造ばらつきに起因する、保護動作
精度の劣化を抑制する回路を提供すること。【構成】電流制御端子、電流入出力端子を備える主電流
制御素子、および、電流制御端子、電流入出力端子を備
える副電流制御素子とを有し、両素子が備える、電流制
御端子同士および電流入出力端子の入力側同士を接続し
た電流制御回路と、副電流制御素子が備える電流入出力
端子からの出力電流を電圧に変換する電圧変換回路と、
変換電圧が、予め定めた値以上になった時、電流制御端
子の印加電圧を変化し、主、副電流制御素子を電流非導
通状態にする保護回路とを備え、電圧変換回路は、変換
電圧が所定の値になるまで、副電流制御素子が備える電
流入出力端子からの出力電流を流さない機能を有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電気機関車、家電品等
の各種の電気製品に用いられるインバータ等に適用され
る半導体装置にかかり、特に、過大電流が流れないよう
な保護機能を有した電流供給回路の、保護機能の向上に
関する。

【０００２】

【従来の技術】近年のパワーエレクトロニクス技術の急
速な進展により、パワーエレクトロニクス素子に流れる
大電流を制御するために、各種の制御手法が採用されて
きている。特に、IGBT（Insulated Gate Bipolar Tr
ansistor）等を始めとするパワー半導体素子を各種の電
気機器に適用することにより、モーター制御用のインバ
ータや、コンピュータの非常時用電源である無停電電源
等の装置の小型化、低価格化、低損失化が実現されつつ
ある。

【０００３】このような趨勢に伴い、パワー半導体素子
適用のための各種の技術開発が行なわれつつある。その
中でも、近年、特に盛んに検討されているのは、モータ
ーの故障、配線短絡等によって発生する過大電流（過電
流）を、検出・遮断する技術である。以前から、過電流
の発生を検出し、制御回路が該過電流を抑制・遮断する
各種の手法が提案され、提供されてきた。

【０００４】しかしながら、近年の装置の小型化、低コ
スト化の要求の高まりに対応するために、過電流の検出
・制御のための手段を、パワー半導体素子に内蔵するこ
とを考慮し、簡素で信頼性の高い半導体回路の開発が望
まれている。

【０００５】ところで、この様な過電流の検出、制御を
行なう回路としては、図２に示す回路が広く用いられて
おり、これについて若干説明する。

【０００６】図２に、パワー半導体素子としてIGBTを用
いた、従来の過電流保護機能を有する電流供給回路の一
例を示す。図２において、１は、電流供給機能を有し、
過電流保護を受ける主IGBT、２は、過電流保護機能を実
現するための副IGBT、３は、ゲート電圧制御用MOSFET、
４は、過電流を検出電圧に変換するための検出抵抗、６
は、ゲート抵抗、７は、コレクタ電極、８は、ゲート電
極、９は、エミッタ電極であり、また、１５で示す部分
は、過電流保護回路を構成している。

【０００７】また、IMは、主IGBTに流れる主電流、Iｓ
は、副IGBTに流れる検出電流、Vｓは、検出抵抗４の両
端に発生する検出電圧である。

【０００８】さて、図２を参照して、本図に示す回路の
動作を簡単に説明する。

【０００９】主IGBT１がオン状態の時には、副IGBT２に
は、主IGBTと副IGBTの面積の比で決まる検出電流Iｓが
流れている。この主IGBTと副IGBTの面積の比とは、主IG
BTと副IGBTにおいて、電流を流すことができる領域の面
積の比（以下これを「素子面積比」と称する）のことで
ある。

【００１０】ところで、コレクタ電極７とエミッタ電極
９との間に接続された、負荷（図示せず）や、電源（図
示せず）において発生した配線破損、配線短絡等が発生
すると、主電流IMが増加するが、これに伴い、検出電流
Iｓも増加する。この時、検出抵抗４の両端に発生する
検出電圧Vｓも、検出電流Iｓに比例して増加することに
なる。

【００１１】IMがさらに増加し、検出電圧Vｓが、MOSFE
T３のしきい値電圧を超えると、MOSFET3がオン状態とな
り、主IGBT１と副IGBT２のゲート電圧を、MOSFET3のオ
ン電圧まで引き下げる。そして、ゲート電圧が引き下げ
られると、主IGBT１と副IGBT２に流れる電流は抑制さ
れ、過電流による破壊から素子を保護することになる。

【００１２】この時、上述したような保護動作を開始す
るIMの値は、主IGBT１と副IGBT２との素子面積比、検出
抵抗4の抵抗値、MOSFET3のしきい値電圧を、適切な値に
設定することにより、所望の電流値に設定できる。

【００１３】このように、従来技術である図２に示した
保護回路は、主IGBTと、主IGBTに個別に接続された素子
を用いた外部回路とを有して構成されていた。しかしな
がら、これら外部に備えた個別素子によっっ保護回路を
構成するのでは、過電流の検出に時間がかかる、部品点
数が多くなりコストアップにつながる、等の問題点があ
った。そこで近年、これらの保護回路をIGBT本体に内蔵
した保護回路内蔵型のIGBTに開発が、急速に進められて
いる。

【００１４】この様な構成による過電流保護回路の例と
しては、例えば、特開平2-66975号公報等が挙げられ
る。

【００１５】

【発明が解決しようとする課題】上述したように、近年
では過電流保護回路を半導体素子への内蔵した回路構成
について検討されているが、その場合、寄生素子の影響
を考慮する必要がある。

【００１６】寄生素子とは、数種類の異なる素子を同一
半導体基板内に形成した場合に、素子間の干渉によっ
て、複数の素子が、設計者の意図とは異なる動作を行な
うものである。このような寄生素子の動作を可能な限り
小さくするために、保護回路素子を、シリコン基板上に
形成した、多結晶シリコン膜を用いて形成する方法が広
く検討されている。この方法によれば、シリコン基板上
に素子を形成することによって、シリコン基板内部に形
成された素子との干渉が発生せず、寄生素子の動作を素
子することができる。

【００１７】しかしながら、多結晶シリコン膜を用いて
形成された素子は、製造工程に伴う素子性能のばらつき
が存在してしまう。特に、検出抵抗を、多結晶シリコン
膜で形成することを考えると、一般に、製造プロセスに
起因する、検出抵抗の値のバラツキが、数（％）〜十数
（％）存在する。このため、保護回路の動作開始点が、
保護回路を構成する素子毎に変化してしまうという問題
があった。

【００１８】この問題について、図３を参照して説明す
る。

【００１９】図３は、図２に示した過電流保護回路にお
ける、IｓとVｓとの関係を示したものである。横軸にV
ｓ、縦軸にIｓを示してある。また、R1、R1'、R2、R2'
で示されている直線は、検出抵抗を、夫々、R1、R1'、R
2、R2'としてときのVｓとIｓとの関係を示したものであ
る。なお、これらの抵抗値にはR1＞R1'＞R2＞R2'なる関
係がある。図２示した過電流保護回路の場合、検出抵抗
４での損失を考慮すると、Iｓをできるだけ小さくする
必要がある。しかし、Iｓを小さくすると、これに伴っ
て、Vｓも小さくなり、検出感度が低下してしまう。

【００２０】そこで、Iｓの低減にともなって、検出抵
抗４の値を大きくし、検出感度を確保する必要がある。
図３の直線R1が、これに相当するものとする。過電流と
判定される時に、副IGBT２に流れる検出電流I1におい
て、抵抗値が大きいR1の場合には、検出電圧が「V1」と
なり、大きな電圧値となるが、抵抗値が小さいR2の場合
には、は、検出電圧が「V2」と小さい。

【００２１】検出電圧の値が低すぎると、MOSFET３をオ
ン状態にすることができなくなる。

【００２２】そのため、MOSFET３のしきい値電圧を、こ
れに伴って低減する必要があるが、該しきい値電圧を低
く、設定し過ぎると、MOSFET３の漏れ電流が増大して、
ゲートでの損失が増加することになる。

【００２３】以上のように、検出感度を確保するために
は、検出抵抗４の値を大きくすればよいが、検出抵抗の
値を大きくすると、前述したように抵抗値のばらつきに
対して、検出電圧のばらつきが大きくなるという問題が
発生してしまう。

【００２４】図３において、R1'、R2'は、検出抵抗の値
が目標値であるR1、R2に対して、「10（％）」変動した
場合の、IｓとVｓとの関係を示す直線である。

【００２５】図３を参照して分かるように、所望の過電
流検出のしきい値電流I1に対して、抵抗値が大きいほ
ど、抵抗値のずれによる検出電圧VｓのずれΔVｓが大き
くなることがわかる。すなわち、ΔVｓ1＞ΔVｓ2となっ
ている。

【００２６】そして、ΔVｓが大きくなると、所望の主
電流値よりも小さい電流で、保護回路が動作したり、ま
た反対に、過電流が通電しても保護回路が動作しなかっ
たりするという問題点があった。また、検出抵抗４の抵
抗値を、R2、R2'のように、小さい値にしておくと、抵
抗値のばらつきによる検出電圧の変動ΔVｓ2は小さくな
るが、前述のように検出感度が低下するという問題があ
った。

【００２７】そこで、本発明の目的は、前記した問題点
を解決するものであって、検出抵抗の値のばらつきによ
る、保護回路の動作の精度の低下を防止し、簡素な構成
で精度良く動作する過電流保護機能を有する電流供給手
段を提供することにある。

【００２８】

【課題を解決するための手段】上述した問題を解決し、
本発明の目的を達成するための手段として、以下の手段
が考えられる。

【００２９】すなわち、与えられる電圧が印加されるこ
とにより自素子の電流導通状態を制御するための電流制
御端子、電流を入出力するための電流入出力端子を備え
る主電流制御素子、および、与えられる電圧が印加され
ることにより自素子の電流導通状態を制御するための電
流制御端子、電流を入出力するための電流入出力端子を
備える副電流制御素子とを有し、両素子が備える、電流
制御端子同士および電流入出力端子の入力側同士を接続
した電流制御回路と、前記副電流制御素子が備える電流
入出力端子からの出力電流を電圧に変換する電流電圧変
換回路と、該電流電圧変換回路が変換した電圧が、予め
定めた値以上になった時、前記電流制御端子の印加電圧
を変化し、前記主電流制御素子および副電流制御素子を
電流非導通状態にする保護回路とを具備した手段であ
る。

【００３０】そして、前記電流電圧変換回路は、変換電
圧が所定の値になるまで、前記副電流制御素子が備える
電流入出力端子からの出力電流を流さない機能を有す
る、手段である。

【００３１】なお、前記主電流制御素子および副電流制
御素子は、ＩＧＢＴ（Insulated Gate Bipolar Tran
sistor）で構成することが考えられる。

【００３２】また、前記電圧検出回路は、少なくとも１
個の抵抗と、少なくとも１個のダイオードとを直列接続
して構成することも、好ましい。

【００３３】さらに、前記電圧検出回路は、少なくとも
１個の、多結晶シリコンで形成されたダイオードからな
る構成とすることも好ましい。

【００３４】

【作用】電流制御端子に所定の電圧を印加し、主電流制
御素子および副電流制御素子を導通状態にする。

【００３５】導通状態となった主電流制御素子および副
電流制御素子は、各々が備える電流入出力端子によっ
て、電流を入出力する動作を行なう。

【００３６】電流電圧検出回路は、副電流制御素子が備
える電流入出力端子からの出力電流を電圧に変換する。
この際、電流電圧検出回路は、変換電圧が所定の値にな
るまで、副電流制御素子が備える電流入出力端子からの
出力電流を流さないように動作する。

【００３７】そして、保護回路は、電圧検出回路が変換
した電圧が、予め定めた値以上になった時、電流制御端
子の印加電圧を変化し、主電流制御素子および副電流制
御素子を電流非導通状態にする。

【００３８】以上のような動作によって、主電流制御素
子に大電流が流れるような事態が生じても、電圧検出回
路、保護回路の動作によって、主、副電流制御素子を保
護することができる。

【００３９】さらに、図４を参照して、本発明にかかる
主要部の作用を具体的に説明する。図４は、検出電流I
ｓと検出電圧Vｓとの関係を示した図である。

【００４０】図４中、I1は、過電流の検出時の検出電流
値、R1、R2は、図３に示したのと同一の検出抵抗であ
る。検出電圧Vｓが、ある電圧値VOFFに達するまで、Iｓ
が流れない構成としたことにより、Vｓ-Iｓの関係図
に、図４に示すようなオフセット電圧VOFFが生じる。図
３に示したように、検出抵抗の製造ばらつきによるVｓ
のばらつきを低減するために、検出抵抗値をR2を小さく
しても、オフセット電圧VOFFが設定されている場合（図
４中に、1点鎖線で示す）には、図４に示すように、V1
という十分な検出電圧を得ることができる。

【００４１】これにより、簡素な構成で検出精度良く動
作する過電流保護機能を有する電流供給手段を提供する
ことができる。

【００４２】

【実施例】以下、本発明の実施例を図面を参照して説明
する。

【００４３】（第１の実施例）図１に、第１の実施例の
構成を示す。本実施例は、主IGBTに過電流保護機能を付
加した実施例である。

【００４４】図１において、図２と共通の構成要素に
は、同一の符号を付している。図２と異なる、主要な点
は、検出抵抗４に直列に、検出ダイオード５を接続して
いる点である。

【００４５】本実施例の特徴は、前述したVOFFを設定す
るために、検出ダイオード５のビルトインポテンシャル
を利用した点にある。

【００４６】ここで、図１１を参照して、ダイオードの
ビルトインポテンシャルについて説明する。図１１は、
ダイオードの順方向の電流−電圧特性を示している。

【００４７】IFは、ダイオードの順方向電流、VFは、ダ
イオードの順方向電圧降下である。

【００４８】理想的なダイオードでは、電圧降下が、あ
る所定値以上にならないと電流を通電しない特性を有し
ている。図１１に示したように、電流が流れ始める時の
電圧Vbを、ダイオードのビルトインポテンシャルと称し
ている。

【００４９】さて、図１に示した回路の動作について説
明する。

【００５０】主IGBT１が、オン状態の場合、副IGBT２に
は、主IGBT１と副IGBT２の面積の比で定まる検出電流I
ｓが流れている。コレクタ電極７とエミッタ電極９との
間に接続された、負荷や電源（図示せず）において発生
した、配線破損、配線短絡等の事故が発生すると、主電
流IMが増加し、検出電流Iｓもこれに伴い増加する。

【００５１】しかし、この時、Vｓが、検出ダイオード
５のビルトインポテンシャルを越えるまでは、Iｓは流
れない。そして、さらにIMが増加することによって、V
ｓが増加して、Vｓが検出ダイオード５のビルトインポ
テンシャルを越えると、Iｓが流れ始める。

【００５２】そして、主電流IMがさらに増加し、Vｓ
が、MOSFET３に対する、しきい値電圧を超えると、MOSF
ET３がオン状態になり、主IGBT１と副IGBT２のゲート電
圧は、MOSFET３のオン電圧まで引き下げられる。主IGBT
１および副IGBT２のゲート電圧が引き下げられると、主
IGBT１と副IGBT２に流れる電流量は抑制され、過電流に
よる破壊から、素子を保護するように動作する。

【００５３】この時、保護動作を開始するIMの値は、主
IGBT１と副IGBT２との素子面積比、検出抵抗４の抵抗
値、MOSFET３に対する、しきい値電圧を適当な値に設定
することにより、所望の値に設定できる。

【００５４】本実施例によれば、検出抵抗４に検出ダイ
オード５を接続したた構成にとすることにより、検出電
圧Vｓが、検出ダイオード５のビルトインポテンシャル
以下の場合には、検出電流Iｓが流れず、図４に示した
ように、検出抵抗のみによる電流Iｓ−電圧Vｓ特性直線
に、オフセットVOFFが生じることになる。

【００５５】したがって、本実施例によれば、オフセッ
トVOFFを設けたため、図４中の１点鎖線で示したよう
に、検出抵抗の値をR2として小さくしても、検出電圧V1
となり、検出電圧を充分大きな値にすることができる。
よって、従来の回路構成において、同一の検出抵抗を用
いた場合の検出電圧V2（図４中の実線で示す）と比較
し、十分大きな検出電圧V1を得ることができるようにな
る。

【００５６】以上説明してきたように、本実施例によれ
ば、検出感度を確保しつつ、特性直線の傾きを大きくす
ることができ、検出抵抗の値のバラツキによる、検出電
圧の変動ΔVｓを低減することができ、簡易な構成で検
出精度の良い、過電流保護機能を有する電流供給回路を
実現することが可能となる。

【００５７】次に図５に、第１の実施例にかかる回路
を、IGBTとともにシリコン基板内に形成した場合の、半
導体回路の断面構造の１例を示す。

【００５８】図５において、図１と共通の構成要素には
同一の符号を付している。図５において、図１と異なる
符号を付した構成要素について説明する。

【００５９】回路素子を形成する基板は、n−層２０、n
＋層２１、p＋層２２の３層から構成されている。n−層
２０上には、n＋層２４およびpベース層２５が、不純物
拡散により形成されている。

【００６０】２３は、pベース層に隣接して形成された
コレクタ電極である。２６は、多結晶シリコンで形成さ
れたゲート電極、２７は、保護用の酸化膜、２８は、局
所酸化により形成された厚い酸化膜、２９は、多結晶シ
リコンで形成された検出ダイオード５のp型領域、３０
は多結晶シリコンで形成された検出ダイオード５のn型
領域である。素子表面には、アルミニウムを用いて、主
IGBTのエミッタ電極３１、副IGBTのエミッタ電極３２、
検出ダイオード５のアノード電極３３および検出ダイオ
ードのカソード電極３４が形成されている。

【００６１】なお、図５には、図示していないが、ゲー
ト電圧制御用MOSFET３も同様に、シリコン基板内に形成
されており、同じく図示していないゲート抵抗６ととも
に、主IGBT１、副IGBT２、検出ダイオード５に接続され
ている。検出抵抗４および検出ダイオード５は、局所酸
化により形成された厚い酸化膜２８により、シリコン基
板から、電気的に絶縁されており、寄生素子によるIGBT
の暴走等を防止する構成にしている。

【００６２】図６は、第１の実施例である回路を、IGBT
とともに、シリコン基板内に形成した場合の平面構造の
一例を示した図である。前述の図５は、図６中のA−Bの
断面を示したものである。図６において、図５と共通の
構成要素には同一の符号を付している。図６において、
図５と異なる符号について説明すると、３５は、ゲート
抵抗６と、MOSFET３のドレイン電極および副IGBT２のゲ
ート電極とを接続するゲート配線である。

【００６３】本実施例における検出抵抗の値を、定格電
流100（A）、耐圧600（V）のIGBTを例にとり求める。

【００６４】ここで、図１０を参照して、IGBTの出力特
性を説明しておく。電流量の小さな線形領域において
は、IGBTの出力特性は、抵抗成分が支配的な抵抗領域
と、ダイオード成分が支配的なダイオード領域とに分け
られる。したがって、線形領域でのIGBTの動作解析は、
等価的に、抵抗とダイオードの直列接続と考えて行うこ
とができる。この時の等価抵抗の抵抗値は、出力特性直
線の傾きより、R=ΔVce/ΔIc、で表すことができる。

【００６５】次に、検出抵抗の値を求めるに際し、等価
回路で表現した主IGBT、副IGBT、および、検出回路を示
す。

【００６６】図１２は、主IGBTと副IGBT、および副IGBT
に直列に接続された検出回路の部分のみを等価回路で表
現した図である。ここで、図１と同一の構成要素には、
同一の符号を付している。図１０に示したように、IGBT
は、等価的に、抵抗とダイオードの直列接続で表現でき
る。

【００６７】図１２において、５０、５１は、夫々、副
IGBT、主IGBTの等価抵抗、５２、５３は、夫々、副IGB
T、主IGBTの等価ダイオードである。ここで、検出抵抗
の値を計算するために、副IGBTの等価抵抗５０の抵抗値
をrD、主IGBTの等価抵抗５１の抵抗値をRD、副IGBTの等
価ダイオード５２における電圧降下をVis、主IGBTの等
価ダイオード５３における電圧降下をViM、検出抵抗4の
抵抗値をrｓ、検出ダイオード５における電圧降下をVD
ｓ、全電流をIL、主IGBTの電流をIM、副IGBTの電流をI
ｓとおく。また、主IGBTと副IGBTとの面積比を「1:n」
とする。

【００６８】図９より、主IGBTに過電流が流れていると
きの副IGBTの電流をI1、その時の検出電圧をV3とする
と、 V3=VDｓ+I1×rｓ (１) また、 IM=IL-Iｓ (２) ところで、図１２より、主IGBTでの電圧降下と、副IGBT
と検出素子との直列接続部での電圧降下とは、等しいの
で、次式が成立する。

【００６９】 (rD+rｓ)×Iｓ+VDｓ+Vis=RD×IM+ViM (３) 主IGBTと副IGBTとを、同一シリコン基板内に形成してい
る場合について考えると、ダイオード成分は同じとなる
ためViM=Viｓとなるので、(３)は、 (rD+rｓ)×Iｓ+VDｓ=RD×IM (４) となる。

【００７０】そして、(２)、(４)より、 Iｓ=(RD×IL-VDｓ)/(rｓ+rD+RD) (５) となる。

【００７１】ここで、過電流IOLが流れたときの検出電
流を、図４に示したようにI1とすると、(５)式は、次の
ようになる。

【００７２】I1=(RD×IOL-VDｓ)/(rｓ+rD+RD) (6) IOLとrｓとの関係を求めるため、(１)、(６)式より、次
式が導かれる。

【００７３】 rｓ=(V3-VD)×(rｓ+rD+RD)/(RD×IOL-VDｓ) (７) ここで、主IGBTと副IGBTの面積比は「1:n」であるの
で、IGBTの抵抗成分は面積に逆比例することを考慮する
と、次式が成り立つ。

【００７４】nRD=rD (８) そして、(８)式を(７)式に代入すると、次式が成り立
つ。

【００７５】 rｓ=(V3-VD)×((1+n)×RD+rｓ)/(RD×IOL-VD) (９) 今、保護回路の特性を、検出目標電圧、V3=1.0（V）、
検出目標電流IOL=500（A）、主IGBT、副IGBTの面積比を
「1:10000」、検出ダイオードのビルトイン電圧VDｓを
0.7（V）とする。また、IGBTの等価抵抗RDは、図１０中
のR=ΔVce/ΔIcより求まり、一般的な600（V）系IGBTの
場合、10（ミリオーム）である。これらを、式(８)に代
入すると、 rｓ=42.86（オーム） (１０) となって、検出抵抗の抵抗値が算出される。

【００７６】もちろん、上述の抵抗値は、600（V）系IG
BTの一例であり、主IGBTの特性、各回路素子の構成が変
更すれば、異なる値となるのはいうまでもない。例え
ば、主IGBTと副IGBTの面積比n、主IGBTのオン抵抗RD等
が変更すれば、検出抵抗の抵抗値は、大きく変化する場
合もある。また、素子の形成プロセスによっては、上述
したように、数十（オーム）程度の低抵抗を実現できな
い場合もあるので、数百〜数千（オーム）程度の高抵抗
と、検出ダイオードとを組み合わせて、回路を構成する
こともできる。

【００７７】一般に、主IGBTと副IGBTの面積比、IGBTの
オン抵抗等を考慮して、上述の計算式を用いて求めた、
600（V）系IGBTの検出抵抗値は、10〜10キロ（オーム）
の範囲の値になる。

【００７８】また、本実施例では、主スイッチング素
子、副スイッチング素子として、IGBTを適用した場合に
ついて述べたが、主、副スイッチング素子として、MOSF
ETやバイポーラトランジスタ等の半導体素子を用いても
よく、本発明の適用対象は、IGBTに限定されるものでは
ない。このことは、以下に述べる、第２、３の実施例に
ついても同様である。

【００７９】（第２の実施例）図７は、本発明にかかる
第２の実施例の構成図である。

【００８０】図７において、図１と共通の構成要素に
は、同一の符号を付している。図１に示した実施例と異
なる主要な点は、図１に示す検出抵抗４を削除し、検出
ダイオードとして、多結晶シリコン膜を用いて形成した
検出ダイオード１０を接続している点である。

【００８１】第１の実施例にかかる回路構成の場合、検
出ダイオードは、必ずしも多結晶シリコン膜を用いて形
成する必要はないが、本実施例では、多結晶シリコン膜
を用いて形成したダイオードに限定するものとする。多
結晶シリコンを用いて形成したダイオードは、多結晶シ
リコン膜自体が抵抗成分を含んでいるため、検出ダイオ
ードとは別に、検出抵抗を形成する必要がない。

【００８２】したがって、本実施例の効果は、多結晶シ
リコンを用いて形成されたダイオードを用いることによ
り、検出抵抗を構成部品から取り除くことができ、ダイ
オードのみによって、電圧検出部を構成できる。これに
より部品点数を低減でき、回路構成が簡略化でき、より
量産性に富む回路を実現することができるという効果が
ある。また、保護回路をチップに内蔵する場合には、保
護回路部の面積の低減を実現でき、チップサイズを小さ
くすることを可能にする効果がある。

【００８３】なお、本実施例では、ダイオードを多結晶
シリコン膜で形成した場合について説明したが、非晶質
シリコンや、単結晶シリコン、その他の非晶質、多結晶
の素材によって形成しても、同様の効果を得ることがで
きる。

【００８４】（第３の実施例）図８は、本発明にかかる
第２の実施例の構成図である。

【００８５】図８において、図１と共通の構成要素には
同一の符号を付している。図１に示した実施例と異なる
主要な点は、図１の検出ダイオード５が、検出ダイオー
ドを２個直列に接続した検出ダイオード４０に置き換え
られている点である。

【００８６】本実施例における効果を、図９を参照して
説明する。

【００８７】図９は、図４と同様に、IｓとVｓとの関係
を示している図である。図９において、R4,R4'はそれぞ
れ検出抵抗値であり、R4＜R4'の関係がある。

【００８８】本実施例の効果は、検出ダイオードを２個
直列に接続したことにより、オフセット電圧VOFFの値
を、より大きく設定可能とし、高いVｓが必要とされる
場合であっても、検出抵抗の値を低く抑えつつ、抵抗値
のバラツキによる、Vｓのバラツキを抑制するを可能と
する。

【００８９】図９において、検出ダイオードが１個の場
合には、検出ダイオードにより生じるオフセット電圧は
VOFFであり、検出電流I1で、検出電圧V4を得るために
は、検出抵抗値をR4'として、大きくする必要がある。
しかしながら、このように検出抵抗値を大きくすると、
図３で説明したように検出抵抗値のバラツキによる、V
ｓのばらつきが大きくなる。そこで、検出ダイオードを
２個直列に接続した構成とし、オフセット電圧をVOFF'
と、大きくして、検出抵抗をR4と小さく抑えたまま、目
標とする検出電圧V4を得ることが出来る。

【００９０】なお、第３の実施例として、検出ダイオー
ドを２個直列接続した場合について説明したが、検出ダ
イオードの接続数は２個に限定されるものではなく、目
標検出電圧に合わせて、1個から必要とする個数まで、
何個接続しても、同様の効果を得ることができることは
いうまでもない。

【００９１】

【発明の効果】以上の説明によれば、電流検出手段とし
て、副スイッチング素子と直列に、検出抵抗と検出用ダ
イオードとを接続する構成とすることにより、検出抵抗
値のばらつきによる検出電圧の変動に起因する、検出精
度の劣化を抑制しながら、良好な検出精度を確保するこ
とが可能となる。これは、抵抗値の製造ばらつきの多
い、多結晶シリコン等を用いた検出抵抗を前記電流検出
手段とした場合に、特に有効である。

【００９２】一般に、多結晶シリコンは、10（％）前後
の製造バラツキを有しており、一例として、200（オー
ム）の検出抵抗を用いて検出電圧2（V）を得る場合、本
発明によれば、ΔVsを約50（％）に低減できる。また、
多結晶シリコンで検出ダイオードを形成する場合には、
検出ダイオード自体が抵抗成分を有するため、検出抵抗
を別途設ける必要がなく、回路を構成する素子数の低減
や、回路規模の縮小を実現でき、ひいては、コスト低減
をも可能にする効果も有する。

【図面の簡単な説明】

【図１】本発明の第１の実施例の構成図である。

【図２】従来の回路例の構成図である。

【図３】従来の回路における、検出電流と検出電圧の関
係を示す説明図である。

【図４】第１の実施例における検出電流と検出電圧の関
係を示す説明図である。

【図５】第１の実施例を半導体回路としたときの断面構
造図である。

【図６】第１の実施例を半導体回路としたときの平面構
造図である。

【図７】本発明の第２の実施例の構成図である。

【図８】本発明の第３の実施例の構成図である。

【図９】第３の実施例における検出電流と検出電圧の関
係を示す説明図である。

【図１０】IGBTの特性の説明図である。

【図１１】ダイオードの特性の説明図である。

【図１２】第１の実施例の回路に対する等価回路の説明
図である。

【符号の説明】

１…主IGBT、２…副IGBT、３…（ゲート電圧制御用）MO
SFET、４…検出抵抗、５…検出ダイオード、６…ゲート
抵抗、７…コレクタ電極、８…ゲート電極、９…エミッ
タ電極、１０…（多結晶シリコン）検出ダイオード

───────────────────────────────────────────────────── フロントページの続き (72)発明者坂本光造東京都国分寺市東恋ケ窪一丁目280番地株式会社日立製作所中央研究所内

Claims

【特許請求の範囲】

【請求項１】与えられる電圧が印加されることにより自
素子の電流導通状態を制御するための電流制御端子、電
流を入出力するための電流入出力端子を備える主電流制
御素子、および、与えられる電圧が印加されることによ
り自素子の電流導通状態を制御するための電流制御端
子、電流を入出力するための電流入出力端子を備える副
電流制御素子とを有し、両素子が備える、電流制御端子
同士および電流入出力端子の入力側同士を接続した電流
制御回路と、前記副電流制御素子が備える電流入出力端子からの出力
電流を電圧に変換する電流電圧変換回路と、該電流電圧変換回路が変換した電圧が、予め定めた値以
上になった時、前記電流制御端子の印加電圧を変化し、
前記主電流制御素子および副電流制御素子を電流非導通
状態にする保護回路とを具備し前記電流電圧変換回路
は、変換電圧が所定の値になるまで、前記副電流制御素
子が備える電流入出力端子からの出力電流を流さない機
能を有することを特徴とする電流供給回路。
【請求項２】請求項１において、前記主電流制御素子お
よび副電流制御素子は、ＩＧＢＴ（Insulated Gate B
ipolar Transistor）であることを特徴とする電流供給
回路。
【請求項３】請求項１および２のいずれかにおいて、前
記電圧検出回路は、少なくとも１個の抵抗と、少なくと
も１個のダイオードとを直列接続して構成したことを特
徴とする電流供給回路。
【請求項４】請求項１および２のいずれかにおいて、前
記電圧検出回路は、少なくとも１個の、多結晶シリコン
で形成されたダイオードからなることを特徴とする電流
供給回路。
【請求項５】与えられる電圧が印加されることにより自
素子の電流導通状態を制御する主電流制御素子、およ
び、与えられる電圧が印加されることにより自素子の電
流導通状態を制御する副電流制御素子とを有する電流制
御回路と、前記副電流制御素子からの出力電流を電圧に変換する電
流電圧変換回路と、該電流電圧変換回路が変換した電圧が、予め定めた値以
上になった時、印加電圧を変化し、前記主電流制御素子
および副電流制御素子を電流非導通状態にする保護回路
とを具備し前記電流電圧変換回路は、変換電圧が所定の
値になるまで、前記副電流制御素からの出力電流を流さ
ない機能を有することを特徴とする電流供給回路。