WO2011138832A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2011138832A1
WO2011138832A1 PCT/JP2010/057814 JP2010057814W WO2011138832A1 WO 2011138832 A1 WO2011138832 A1 WO 2011138832A1 JP 2010057814 W JP2010057814 W JP 2010057814W WO 2011138832 A1 WO2011138832 A1 WO 2011138832A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
sense
main
semiconductor substrate
conductivity type
Prior art date
Application number
PCT/JP2010/057814
Other languages
English (en)
French (fr)
Inventor
明高 添野
Original Assignee
トヨタ自動車株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トヨタ自動車株式会社 filed Critical トヨタ自動車株式会社
Priority to CN201080066640.2A priority Critical patent/CN102884625B/zh
Priority to US13/635,019 priority patent/US8471291B2/en
Priority to JP2012513754A priority patent/JP5067517B2/ja
Priority to KR1020127031432A priority patent/KR101276407B1/ko
Priority to DE112010005546.7T priority patent/DE112010005546B4/de
Priority to PCT/JP2010/057814 priority patent/WO2011138832A1/ja
Publication of WO2011138832A1 publication Critical patent/WO2011138832A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Definitions

  • the technology described in this specification relates to a semiconductor device in which a diode and an IGBT are formed on the same semiconductor substrate.
  • Patent Document 1 discloses a semiconductor device including a main region in which an IGBT is formed on the same semiconductor substrate and a sense region for detecting a current flowing through the main region. It is disclosed. An IGBT similar to that in the main region is formed in the sense region, and the sense region and the main region are spaced apart by 100 ⁇ m or more. As a result, carrier interference in the boundary region between the sense region and the main region is prevented, and the current ratio between the main current flowing through the main region and the sense current flowing through the sense region is kept substantially constant.
  • the diode has a first conductivity type anode region, a second conductivity type diode drift region, and a second conductivity type cathode region.
  • the IGBT has a first conductivity type collector region, a second conductivity type drift region, a first conductivity type body region, a second conductivity type emitter region, and an insulated gate electrode. Since the diode and the IGBT are arranged adjacent to each other on the same semiconductor substrate, the second conductivity type cathode region and the first conductivity side collector region are formed adjacent to each other on the back surface side of the semiconductor substrate.
  • the sense region is a diode in the main region depending on the distance between the sense region and the cathode region on the back surface of the semiconductor substrate. It has been found that there is a case where a current is detected and a case where an IGBT current in the main region is detected.
  • a first semiconductor device disclosed in this specification includes a semiconductor substrate including a main region and a sense region, and the sense region is smaller than the main region when the semiconductor substrate is viewed in plan.
  • the main region includes a first conductivity type main anode region formed on the surface of the semiconductor substrate, a second conductivity type main diode drift region formed below the main anode region, and a main diode.
  • the main emitter region of the second conductivity type formed and the main body region and the main drift region are in contact with each other from the surface of the main emitter region
  • a main IGBT having a main insulated gate electrode formed to a depth, a.
  • the sense region includes a first conductivity type sense collector region formed on at least a part of the back surface of the semiconductor substrate, a second conductivity type sense drift region formed above the sense collector region, and an upper side of the sense drift region.
  • a sense insulated gate electrode formed to a depth where the first and second sense drift regions are in contact with each other, and a first region whose distance from the main cathode region of the sense emitter region is 615 ⁇ m or more when the semiconductor substrate is viewed in plan view Have.
  • the sense emitter region of the sense region has the first region whose distance from the main cathode region is 615 ⁇ m or more when the semiconductor substrate is viewed in plan view.
  • the IGBT current flowing through can be accurately detected by the sense region.
  • the sense region may further include a second region whose distance from the main cathode region of the sense emitter region is 298 ⁇ m or less when the semiconductor substrate is viewed in plan view.
  • the diode current flowing through the diode in the main region can also be accurately detected by the sense region.
  • the sense drift region, the sense body region, the sense emitter region, and the sense insulated gate electrode may be formed continuously from the first region to the second region.
  • a diffusion layer extending in the depth direction from the surface of the semiconductor substrate may be formed at least partly between the first region and the second region.
  • the diffusion layer may be formed in a region where the distance from the main cathode region is larger than 298 ⁇ m and smaller than 615 ⁇ m.
  • a second semiconductor device disclosed in this specification includes a semiconductor substrate including a main region and a sense region, and the sense region is smaller than the main region when the semiconductor substrate is viewed in plan.
  • the main region includes a first conductivity type main anode region formed on the surface of the semiconductor substrate, a second conductivity type main diode drift region formed below the main anode region, and a main diode.
  • the main emitter region of the second conductivity type formed and the main body region and the main drift region are in contact with each other from the surface of the main emitter region
  • a main IGBT having a main insulated gate electrode formed to a depth, a.
  • the sense region includes a first conductivity type sense collector region formed on at least a part of the back surface of the semiconductor substrate, a second conductivity type sense drift region formed above the sense collector region, and an upper side of the sense drift region.
  • a sense insulating gate electrode formed to a depth at which the first and second sense drift regions are in contact with each other, and when the semiconductor substrate is viewed in plan, the distance from the main cathode region to the sense emitter region is 298 ⁇ m or less. have.
  • the sense emitter region of the sense region has the second region whose distance from the main cathode region is 298 ⁇ m or less when the semiconductor substrate is viewed in plan view.
  • the IGBT current flowing through can be accurately detected by the sense region.
  • FIG. 3 is a sectional view taken along line III-III in FIG. 2. It is a figure which shows the sense IGBT electric current which a sense area
  • FIG. 10 is a plan view of the semiconductor device of Example 2, and is an enlarged view of the vicinity of a boundary portion between a main region and a sense region.
  • FIG. 8 is a sectional view taken along line VIII-VIII in FIG.
  • FIG. 10 is a plan view of the semiconductor device of Example 3, and is an enlarged view of the vicinity of the boundary portion between the main region and the sense region.
  • FIG. 10 is a sectional view taken along line XX in FIG. 9. It is a top view of the semiconductor device of a modification, and is the figure which expanded the vicinity of the boundary part of a main region and a sense region.
  • FIG. 12 is a sectional view taken along line XII-XII in FIG. 11.
  • FIG. 10 is a plan view of a semiconductor device according to a fourth embodiment, and is an enlarged view of the vicinity of a boundary portion between a main region and a sense region.
  • FIG. 14 is a sectional view taken along line XIV-XIV in FIG. 13.
  • FIG. 1 is a plan view of the semiconductor device 100.
  • the semiconductor device 100 includes a main region 5, a sense region 3, and a peripheral breakdown voltage region 7 that surrounds the main region 5 and the sense region 3, which are formed in the semiconductor substrate 10.
  • the sense region 3 is smaller than the main region 5.
  • FIG. 2 is an enlarged view showing the vicinity of the boundary portion between the main region 5 and the sense region 3 of the semiconductor device 100 shown in FIG. 1, and FIG. 3 is an enlarged view taken along the line III-III of FIG.
  • the main region 5 includes a main diode region 1 and a main IGBT region 2.
  • the semiconductor substrate 10 includes a first 1N + layer 11, the first 1P + layer 12 adjacent to the 1N + layer 11, N was formed on the surface of the 1N + layer 11 and the 1P + layer 12 - a layer 13, P ⁇ layers 141a, 141c, 142a, 142c, 143a, 143c and P layers 151, 152, 153 formed on the surface of the N ⁇ layer 13 are provided.
  • second P + layers 161a and 161c and second N + layers 171a to 171d are provided on the surface of the P ⁇ layers 141a and 141c.
  • Second P + layers 162a and 162c and second N + layers 172a to 172d are provided on the surfaces of the P ⁇ layers 142a and 142c.
  • second P + layers 163a and 163c and second N + layers 173a to 173d are provided on the surfaces of the P ⁇ layers 142a and 142c.
  • the P ⁇ layers 141a, 141c, 142a, 142c, 143a, 143c have the same structure.
  • the second P + layers 161a, 161c, 162a, 162c, 163a, 163c have the same structure.
  • the second N + layers 171a to 171d, 172a to 172d, and 173a to 173d have the same structure.
  • Reference numerals 141, 161, 171 are assigned to those included in the main diode region 1.
  • Reference numerals 142, 162, and 172 are assigned to those included in the main IGBT region 2.
  • Reference numerals 143, 163, and 173 are assigned to those included in the sense region 3.
  • the P layers 151, 152, and 153 are formed up to a deeper position of the semiconductor substrate 10 than the P ⁇ layers 141a, 141c, 142a, 142c, 143a, and 143c.
  • the P layers 151, 152, and 153 are diffusion layers that do not contribute to electrical conduction.
  • the sense region 3 is surrounded by the P layer 152, and the main region 5 is surrounded by the P layer 153.
  • the P layers 152 and 153 prevent carriers from moving between the sense region 3 and the main region 5. That is, the P layers 152 and 153 are element isolation layers.
  • a plurality of trench gates 18 are provided from the upper surface of the semiconductor substrate 10 toward the N ⁇ layer 13.
  • the depth of the trench gate 18 is deeper than the P ⁇ layers 141 a, 141 c, 142 a, 142 c, 143 a, 143 c and shallower than the P layers 151, 152, 153.
  • the trench gate 18 includes a gate insulating film 192 formed in the trench 191 and a gate electrode 193 filled therein.
  • the second N + layers 171a to 171d, 172a to 172d, and 173a to 173d are in contact with the trench gate 18, respectively.
  • the longitudinal direction of the trench gate 18 is parallel to the x-axis direction shown in FIG.
  • the main diode region 1 is a region where the first N + layer 11 is formed on the back surface side of the semiconductor substrate 10 in the main region 5.
  • the main diode region 1 includes a first N + layer 11 as a main cathode region, an N ⁇ layer 13 as a main diode drift region, P ⁇ layers 141a and 141c and second P + layers 163a and 163c as main anode regions. ing.
  • the main IGBT region 2 is a region in which the first P + layer 12 is formed on the back surface side of the semiconductor substrate 10 in the main region 5.
  • the main IGBT region 2 includes a first P + layer 12 as a main collector region, an N ⁇ layer 13 as a main IGBT drift region, P ⁇ layers 142a and 142c as main IGBT body regions, and a second N + layer as a main emitter region. 172a to 172d, second P + layers 162a and 162c as main body contact regions, and a trench gate 18 as a main insulating gate.
  • the boundary between the main diode region 1 and the main IGBT region 2 is a boundary between the first N + layer 11 and the first P + layer 12 formed on the back surface side of the semiconductor substrate 10.
  • the boundary between the first N + layer 11 and the first P + layer 12 is shown as a line segment AB in FIGS.
  • the boundary (line segment AB) between the first N + layer 11 and the first P + layer 12 is parallel to the longitudinal direction of the trench gate 18. That is, it is parallel to the x-axis shown in FIG.
  • the N ⁇ layer 13 of the semiconductor substrate 10 and the layer formed on this surface are the same.
  • the layer on the back side of the N ⁇ layer 13 (the first N + layer 11 or the first P + layer 12) is different. That is, in the main region 5 of the semiconductor device 100, if the back side layer of the semiconductor substrate 10 is the first N + layer 11, the main diode region 1 is formed, and the back side layer of the semiconductor substrate 10 is the first P + layer 12. Then, the main IGBT region 2 is obtained.
  • the sense region 3 is arranged on the upper surface side of the first P + layer 12 in the same manner as the main IGBT region 2. As shown in FIG. 2, the sense region 3 is long in the x-axis direction and short in the y-axis direction. As shown in FIGS. 2 and 3, the sense region 3 is disposed adjacent to the main IGBT region 2.
  • the main collector region of the main IGBT region 2 and the sense collector region of the sense region 3 are formed as the same layer (first P + layer 12).
  • the structure of the layer on the surface side of N ⁇ layer 13 of sense region 3 is the same as that of main diode region 1 and main IGBT region 2.
  • the first P + layer 12 is a sense collector region
  • the N ⁇ layer 13 is a sense drift region
  • the P layers 143a and 143c are sense body regions
  • the second N + layers 173a to 173d are sense emitter regions
  • the second P The + layers 163a and 163c are used as sense body contact regions
  • the trench gate 18 is used as a sense insulating gate.
  • the boundary (line segment AB) between the first P + layer 12 and the first N + layer 11 is outside the P layer 152 formed around the sense region 3, and is between the main diode region 1 and the main IGBT region 2. Exists in between. There is no boundary (line segment AB) between the first P + layer 12 and the first N + layer 11 between the sense region 3 and the main IGBT region 2.
  • the distance D 11 from the line segment AB to the end of the second N + layer 173d, which is the sense emitter region, on the main region 5 side shown in FIG. 3 is D 11 ⁇ 615 ⁇ m.
  • the distance D 11 corresponds to the distance to the end of the main area 5 side of the 2N + layer 173d is the sense emitter region from the end of the sense region 3 side of the main cathode region (a 1N + layer 11).
  • the diffusion layer region 4 is adjacent to the sense region 3 and is disposed on the peripheral side of the semiconductor substrate.
  • the diffusion layer region 4 includes a P layer 151 that is a deep diffusion layer.
  • the P layer 151 is a diffusion layer that does not contribute to electrical conduction.
  • the first N + layer 11 and the first P + layer 12 of the semiconductor device 100 are connected to a back electrode (not shown).
  • the second N + layers 171a to 172d, 172a to 172d and the second P + layers 161a, 161c, 162a, and 162c are connected to a main surface electrode (not shown).
  • the second N + layers 173a to 173d and the second P + layers 163a and 163c are connected to a sense surface electrode (not shown).
  • the main IGBT region 2 Channels are formed in the P ⁇ layers 142a and 142c (main body regions) in the vicinity of the trench gate 18.
  • the main IGBT current I 2 flows from the 1P + layer 12 (the main collector region) to the 2N + layer 172a ⁇ 172d (main emitter region). No current flows in the main diode region 1.
  • the sense region may detect the main diode current I 1 and the main IGBT current I 2 depending on the distance between the sense region and the main cathode region on the back surface of the semiconductor substrate. I found it.
  • FIG. 4 and 5 show the results of examining how the current flowing through the sense region 3 changes depending on the distance between the sense region 3 and the main cathode region (first N + layer 11) on the back surface of the semiconductor substrate 10.
  • the current flowing in the sense region 3 was measured by connecting the semiconductor device 100m to a measurement circuit.
  • the semiconductor device 100m is different from the semiconductor device 100 in patterning the first N + layer 11 and the first P + layer 12 on the back surface side of the semiconductor substrate 10m. Since the other configuration of the semiconductor device 100m is the same as that of the semiconductor device 100, a duplicate description is omitted.
  • the position of the end portion on the sense region side of the main cathode region on the back surface side of the semiconductor substrate 10m (in the present embodiment, it coincides with the position of the boundary (line segment AB) between the first N + layer 11 and the first P + layer 12) Is translated in a direction parallel to the longitudinal direction of the trench (the y-axis direction shown in FIG. 2), whereby a distance D between the sense region 3 and the main cathode region (first N + layer 11) on the back surface of the semiconductor substrate 10 is obtained.
  • a semiconductor device 100m having a changed thickness was manufactured. Note that the thickness of the semiconductor substrate 10 m was 160 ⁇ m.
  • Electrodes 91, 93, and 95 were formed for each of the semiconductor devices 100m in which the position of the end portion on the sense region side of the main cathode region was changed. That is, the sense surface electrode 93 was formed on the surface side of the sense region 3, the main surface electrode 95 was formed on the surface of the main region 5, and the back surface electrode 91 was formed on the back surface side.
  • the semiconductor device 100m on which the electrodes 91, 93, and 95 were formed was connected to the measurement circuit 90 shown in FIG.
  • the sense emitter terminal SE of the measuring device 92 is connected to the sense surface electrode 93
  • the main emitter terminal ME is connected to the main surface electrode 95
  • the main collector terminal MC and the sense collector terminal SC are connected to the back electrode 91
  • the gate Terminal G was connected to the trench gate electrode.
  • a shunt resistor R is connected between the sense emitter terminal SE and the sense collector terminal SC.
  • a shunt resistor R of 5 ⁇ , 10 ⁇ , and 15 ⁇ was used, respectively.
  • the sense emitter terminal SE and the main emitter terminal ME are grounded, and the potentials of the main collector terminal MC and the sense collector terminal SC are the same, and the collector current is a potential at which the rated current is obtained.
  • a voltage of 15 V was applied when a gate voltage was applied.
  • the value of the current flowing through the sense region was measured using the measurement circuit 90.
  • the voltage value across the shunt resistor R of 5 ⁇ , 10 ⁇ , and 15 ⁇ is measured to obtain the current value flowing through the shunt resistor, and the resistance value of the shunt resistor R is taken as the x axis, and the current flowing through the shunt resistor is taken as the y axis. Plotted in the coordinate system.
  • the plotted current value data was extrapolated by a straight line to obtain the y-intercept value (current value when the shunt resistance value is 0), and this y-intercept value was used as the sense current value.
  • FIG. 4 shows a sense current value (ie, sense IGBT) flowing in the sense region 3 measured by the measurement circuit 90 when Va> Vb, Vc and a positive bias is applied to the gate electrode (when the main IGBT current I 2 flows). Current).
  • Va ⁇ Vb in the case of Vc (if the main diode current I 1 flows) shows a sense current flowing through the sense region 3 measured by the measurement circuit 90 (i.e. the sense diode current).
  • the experimental points in FIGS. 4 and 5 illustrate the experimental data shown in Table 1 below, and the curve is a curve representing a regression equation based on the experimental data shown in Table 1.
  • the curve in FIG. 4 is represented by the following formula (1)
  • the curve in FIG. 5 is represented by the following formula (2).
  • the sense IGBT current hardly flows in the sense region 3 and is a substantially constant value.
  • the distance D exceeds 132 ⁇ m, the distance D increases.
  • the sense IGBT current increases.
  • the distance D becomes D ⁇ 615 ⁇ m, the amount of change in the sense IGBT current with respect to the distance D becomes small, and the sense IGBT current converges again to a constant value (26 mA).
  • This constant value is the maximum value of the sense IGBT current that can be detected in the sense region 3.
  • the main IGBT current can be accurately detected by the measured value of the sense IGBT current. can do.
  • the equation (1) when the distance D ⁇ 615 ⁇ m, a sense IGBT current having a magnitude of 90% or more with respect to the maximum value of the sense IGBT current can be detected.
  • the sense diode current flowing in the sense region 3 has a substantially constant value with almost no sense diode current flowing in the sense region 3 when the distance D ⁇ 605 ⁇ m.
  • D is smaller than 605 ⁇ m, the sense diode current increases as the distance D decreases.
  • D becomes D ⁇ 298 ⁇ m, the change amount of the sense diode current with respect to the distance D becomes small, and the sense diode current converges again to a constant value (70 mA).
  • This constant value is the maximum value of the sense diode current that can be detected in the sense region 3.
  • the main diode current can be accurately detected based on the measured value of the sense diode current. Can do. According to Equation (2), when the distance D ⁇ 298 ⁇ m, a sense diode current having a magnitude of 90% or more with respect to the maximum value of the sense diode current can be detected.
  • the horizontal axis D indicates the distance from the end of the main cathode region on the sense region side to the end of the sense emitter region on the main region side when the semiconductor substrate 10 is viewed in plan view.
  • the sense emitter region corresponds to a distance indicated as abscissa D in FIG. 4, FIG.
  • the sense region 3 is disposed on the upper surface side of the first P + layer 12 similarly to the main IGBT region 2, and the end portion of the main cathode region (first N + layer 11) on the sense region 3 side (that because the distance D 11 from the line segment AB) to the end of the main area 5 side of the 2N + layer 173d is the sense emitter region is not less than 615 ⁇ m, the 2N + layer 173a serving as a sense emitter region of the sense region 3 173d are first regions whose distance from the end of the main cathode region on the sense region side when viewed in plan is 615 ⁇ m or more, and the sense region 3 is a condition as the first region. Meet.
  • a current flows through the sense region 3 as in the main IGBT region 2. That is, almost no current flows in the sense region 3 when Va ⁇ Vb, Vc.
  • the sense IGBT current I 12 flows from the first P + layer 12 (sense collector region) to the second N + layers 173a to 173d (sense emitter region),
  • the magnitude of the sense IGBT current is 90% or more of the maximum value of the sense IGBT current. According to the semiconductor device 100 in a stable manner, it is possible to obtain a sufficiently large sense IGBT current I 12, it is possible to improve the detection accuracy of the main IGBT current by the sense region 3.
  • the first region that is, the sense emitter region has a distance of 615 ⁇ m or more from the main cathode region when the semiconductor substrate is viewed in plan.
  • a sufficiently large sense IGBT current I 12 current of 90% or more of the maximum value of the sense IGBT current
  • the main IGBT current flowing through the main IGBT region and the sense region are The ratio with the flowing sense IGBT current becomes sufficiently large and stabilizes. For this reason, the main IGBT current can be accurately detected using the sense region.
  • the ratio I 12 / I 2 of the sense IGBT current I 12 and the main IGBT current I 2 the ratio between the first region area S 12 of the area S 2 and the sense region 3 of the main IGBT region 2 at the surface of the substrate Depends on S 12 / S 2
  • the ratio I 12 / I 2 between the sense IGBT current I 12 and the main IGBT current I 2 can be adjusted. If the ratio I 12 / I 2 is known, the main IGBT current I 2 can be detected by detecting the sense IGBT current value I 12 .
  • the sense IGBT current value I 12 is detected by previously connecting a shunt resistor (resistance value R) in series to a circuit through which the sense IGBT current flows and measuring the voltage drop RI 12 across the shunt resistor. Can do.
  • the main IGBT current I 2 can be detected from the detected sense IGBT current value I 12 and the ratio I 12 / I 2 .
  • FIG. 7 is a plan view of the semiconductor device 200 according to the present embodiment, showing the vicinity of the boundary portion between the main region 5 and the sense region 3 of the semiconductor substrate 20.
  • FIG. 8 is an enlarged view of a section taken along line VIII-VIII in FIG.
  • a plan view showing the entire semiconductor device 200 is the same as the semiconductor device 100 shown in FIG. 1, and the sense region 3 is smaller than the main region 5 in the semiconductor device 200.
  • the position of the boundary (line segment AB) between the first P + layer 12 and the first N + layer 11 formed on the back surface side of the semiconductor substrate 20 is different from that of the semiconductor device 100.
  • the boundary (line segment AB) between the first P + layer 12 and the first N + layer 11 is parallel to the x-axis direction shown in FIG.
  • the region where the first N + layer 11 is formed becomes the main diode region 1
  • the region where the first P + layer 12 is formed becomes the IGBT region 2.
  • the sense region 3 includes a region where the first N + layer 11 is formed and a region where the first P + layer 12 is formed.
  • the boundary (line segment AB) between the first P + layer 12 and the first N + layer 11 in the main region 5 is not shown, but as in the first embodiment, the semiconductor device
  • the boundary between the first N + layer 11 and the first P + layer 12 exists in the main region 5 of 200, and the boundary between the main diode region 1 and the main IGBT region 2 is the first N + layer 11 (main cathode region). And the boundary between the first P + layer 12 (main collector region).
  • the boundary (line segment AB) between the first P + layer 12 and the first N + layer 11 is located below the sense region 3.
  • the distance D 21 from the end (ie, line segment AB) of the main cathode region (first N + layer 11) on the sense region 3 side to the end of the second N + layer 173a that is the sense emitter region on the main region 5 side is: D 21 ⁇ 298 ⁇ m.
  • the second N + layers 173c and 173d installed on the upper surface side of the first N + layer 11 have a distance from the end portion on the sense region 3 side of the main cathode region. , Smaller than zero.
  • each of the second N + layers 173a to 173d serving as the sense emitter region of the sense region 3 has a distance of 298 ⁇ m or less from the end of the main cathode region on the sense region side when the semiconductor substrate is viewed in plan view.
  • the sense region 3 satisfies the condition as the second region.
  • the first N + layer 11 and the first P + layer 12 of the semiconductor device 200 are connected to the back electrode (not shown), and the second N + layers 171a to 172d, 172a to 172d and the second P + layer 161a are connected.
  • 161c, 162a, 162c are connected to a main surface electrode (not shown), and the second N + layers 173a to 173d and the second P + layers 163a, 163c are connected to a sense surface electrode (not shown).
  • the potential Va of the back electrode is made higher than the potential Vb of the main surface electrode and the potential Vc of the sense surface electrode and a positive voltage (positive bias) is applied to the gate electrode (Va> Vb, Vc), the main IGBT region 2 Then, the main IGBT current I 2 flows, and no current flows in the main diode region 1.
  • Each of the second N + layers 173a to 173d serving as the sense emitter region of the sense region 3 has a distance of 298 ⁇ m or less from the end on the sense region side of the main cathode region when the semiconductor substrate is viewed in plan view. 4 and FIG. 5, since Va ⁇ Vb, Vc, current I 11 (sense diode current) flows as in the main diode region 1, and the magnitude of this sense diode current is shown in FIG. This is 90% or more of the maximum value of the sense diode current. On the other hand, when Va> Vb, Vc and a positive bias is applied to the gate electrode, almost no current flows in the sense region 3. In this embodiment, stable, sufficiently large sense diode current I 11 is to flow in the sense region 3, it is possible to improve the detection accuracy of the main diode current by the sense region 3.
  • this embodiment has the second region (the sense emitter region is a region whose distance from the main cathode region is 298 ⁇ m or less when the semiconductor substrate is viewed in plan).
  • the sense emitter region is a region whose distance from the main cathode region is 298 ⁇ m or less when the semiconductor substrate is viewed in plan.
  • the ratio I 11 / I 1 between the sense diode current I 11 and the main diode current I 1 can be adjusted. If the ratio I 11 / I 1 is known, the main diode current I 1 can be detected by detecting the sense diode current value I 11 .
  • the sense diode current value I 11 is detected by previously connecting a shunt resistor (resistance value R) in series to a circuit through which the sense diode current flows and measuring the voltage drop RI 11 across the shunt resistor. Can do.
  • the main diode current I 1 can be detected from the detected sense diode current value I 11 and the ratio I 11 / I 1 .
  • first and second embodiments can be used in combination.
  • FIG. 9 is a plan view of the semiconductor device 300 according to the present embodiment, showing the vicinity of the boundary portion between the main region 5 and the sense region 3 of the semiconductor substrate 30.
  • FIG. 10 is an enlarged view of a section taken along line XX of FIG.
  • a plan view showing the entire semiconductor device 300 is the same as that of the semiconductor device 100 shown in FIG. 1, and the sense region 3 in the semiconductor device 300 is smaller than the main region 5.
  • the position of the boundary (line segment AB) between the first P + layer 12 and the first N + layer 11 formed on the back side of the semiconductor substrate 30 is the semiconductor device 100. Is different. Also in the semiconductor device 300, the boundary (line segment AB) between the first P + layer 12 and the first N + layer 11 is parallel to the x-axis direction shown in FIG. In the main region 5, the region where the first N + layer 11 is formed becomes the main diode region 1, and the region where the first P + layer 12 is formed becomes the IGBT region 2.
  • the sense region 3 includes a sense region 31 and a sense region 32.
  • the sense region 31 and the sense region 32 are provided on the upper surface side of the first P + layer 12 in the same manner as the main IGBT region 2 (not shown in FIG. 10). Since other configurations are the same as those of the semiconductor device 100, the same reference numerals are assigned to the same configurations, and redundant description is omitted.
  • the boundary (line segment AB) between the first P + layer 12 and the first N + layer 11 in the main region 5 is not shown, but as in the first and second embodiments, A boundary between the first N + layer 11 and the first P + layer 12 exists in the main region 5 of the semiconductor device 300, and the boundary between the main diode region 1 and the main IGBT region 2 is the first N + layer 11 (main cathode). Region) and the first P + layer 12 (main collector region).
  • the sense region 31 and the sense region 32 are disposed adjacent to each other.
  • the sense region 31 and the sense region 32 are each surrounded by a P layer 152 which is a diffusion layer, like the sense region 3 of the first embodiment.
  • the main collector region of the main IGBT region 2 and the sense collector regions of the sense region 31 and the sense region 32 are formed as the same layer (first P + layer 12).
  • the sense region 31 is disposed adjacent to the main diode region 1, and the sense region 32 is disposed farther from the main diode region 1 than the sense region 31.
  • a part of the boundary (line segment AB) between the first P + layer 12 and the first N + layer 11 is located in a region between the sense region 31 and the main diode region 1. In the region between the sense region 31 and the sense region 32, only the N ⁇ layer 13 and the P layer 152 are provided above the first P + layer 12, and the region does not contribute to electrical conduction. .
  • the second N + layer 173e serving as the sense emitter region of the sense region 31 has a distance D31 of 298 ⁇ m or less from the end on the sense region side of the first N + layer 11 serving as the main cathode region when the semiconductor substrate is viewed in plan. It has become. That is, each of the second N + layers 173e to 173h in the sense region 31 has a distance from the end on the sense region side of the main cathode region (first N + layer 11) of 298 ⁇ m or less when the semiconductor substrate is viewed in plan view. The sense region 31 satisfies the condition as the second region.
  • the second N + layer 173d serving as the sense emitter region of the sense region 32 has a distance D32 from the end on the sense region side of the main cathode region (first N + layer 11) of 615 ⁇ m or more when the semiconductor substrate is viewed in plan view. It has become. That is, each of the second N + layers 173a to 173d in the sense region 32 has a distance of 615 ⁇ m or more from the end of the main cathode region (first N + layer 11) on the sense region side when the semiconductor substrate is viewed in plan. The sense region 32 satisfies the condition as the first region.
  • the first N + layer 11 and the first P + layer 12 of the semiconductor device 300 are connected to the back electrode, and the second N + layers 171a to 171d and 172a of the main diode region 1 and the main IGBT region 2 are connected.
  • the second P + layers 161a, 161c, 162a, 162c (not shown in FIG. 10) are connected to the main surface electrode, and the second N + layers 173a-173h of the sense region 31, the sense region 32, and the second P
  • the + layers 161a, 161c, 161e, 161g are connected to the sense surface electrode. Since the sense regions 31 and 32 are arranged adjacent to each other, for example, they can be connected by one electrode pad.
  • sense diode current I 11 flows in the same manner as main diode region 1 when Va ⁇ Vb and Vc, as shown in FIGS.
  • the size of the sense diode current I 11 is 90% or more of the maximum value of the sense diode current.
  • Va> Vb, Vc and a positive bias is applied to the gate electrode almost no current flows in the sense region 31.
  • the sense region 32 Since the sense region 32 satisfies the condition as the first region, as shown in FIGS. 4 and 5, almost no current flows in the sense region 32 when Va ⁇ Vb, Vc. On the other hand, when Va> Vb, Vc and a positive bias is applied to the gate electrode, the sense IGBT current I 12 flows in the sense region 32 as in the main IGBT region 2.
  • the size of the sense IGBT current I 12 is 90% or more of the maximum value of the sense IGBT current.
  • the main IGBT current I 2 flows in the main area are stable, it is possible to obtain a sufficiently large sense IGBT current I 21. For this reason, it becomes possible to improve the detection accuracy of both the main diode current and the main IGBT current.
  • a sense region 31 for detecting a main diode current is disposed adjacent to a sense region 32 for detecting a main IGBT current, and the sense regions 31 and 32 are connected to one sense surface electrode.
  • the wiring of the sense region can be simplified.
  • a region that does not contribute to electrical conduction between the sense region 31 (sense region for detecting the main diode current) and the sense region 32 (sense region for detecting the main IGBT current). Is formed.
  • the sense region 31 and the sense region 32 are arranged adjacent to each other as shown in FIGS. 9 and 10, the distance from the main cathode region to the region between the sense region 31 and the sense region 32 is shown in FIGS.
  • the distance becomes such that the sense diode current and the sense IGBT current become unstable.
  • the measurement accuracy of the sense diode current and the sense IGBT current is further improved by setting the region where the sense diode current and the sense IGBT current are unstable as a region which does not contribute to electrical conduction.
  • a P layer 152a as a diffusion layer may be formed on the entire surface of the N ⁇ layer 13 in the region between the sense region 31 and the sense region 32.
  • the P layer 152a is an element isolation layer.
  • the semiconductor device 400 is a modification of the semiconductor device 300, in that a P layer 152a is formed on the entire surface of the N ⁇ layer 13 in the region between the sense region 31 and the sense region 32. Since the other configuration is the same as that of the semiconductor device 300, the same reference numeral is assigned to the same configuration, and redundant description is omitted.
  • the distance between the sense region 31 and the sense region 32 can be shortened. Specifically, the distance in the y-axis direction between the sense region 31 and the sense region 32 shown in FIG. 11 can be made shorter than the distance in the y-axis direction between the sense region 31 and the sense region 32 shown in FIG. .
  • the region where the distance from the main cathode region is such that the sense diode current and the sense IGBT current become unstable is designed to be below the P layer 152a. It is preferable to do. This further improves the measurement accuracy of the sense diode current and the sense IGBT current.
  • FIG. 13 is a plan view of the semiconductor device 500 according to the present embodiment, and shows the vicinity of the boundary portion between the main region 5 and the sense region 3 of the semiconductor substrate 50.
  • FIG. 14 is an enlarged view of a cross section taken along line XIV-XIV in FIG.
  • a plan view showing the entire semiconductor device 500 is the same as the semiconductor device 100 shown in FIG. 1, and the sense region 3 is smaller than the main region 5 in the semiconductor device 500.
  • the position of the boundary (line segment AB) between the first P + layer 12 and the first N + layer 11 formed on the back surface side of the semiconductor substrate 50 is different from that of the semiconductor device 100.
  • the boundary (line segment AB) between the first P + layer 12 and the first N + layer 11 is parallel to the x-axis direction shown in FIG.
  • the region where the first N + layer 11 is formed becomes the main diode region 1
  • the region where the first P + layer 12 is formed becomes the main IGBT region 2.
  • the sense region 3 includes a region where the first N + layer 11 is formed and a region where the first P + layer 12 is formed.
  • the shape of the sense region 3 when viewed in plan is different from the semiconductor device 100 in that it is short in the x-axis direction and long in the y-axis direction shown in FIG. That is, the sense region 3 is short in the direction parallel to the sense region side end of the main cathode region (x-axis direction) and long in the direction perpendicular to the sense region side end of the main cathode region (y-axis direction). . Since other configurations are the same as those of the semiconductor device 100, the same reference numerals are assigned and redundant description is omitted. 14 does not show the cross-sectional structure of the main region 5, the first N + layer 11 and the first P + layer 12 are provided in the main region 5 of the semiconductor device 500 as in the first embodiment.
  • the boundary between the main diode region 1 and the main IGBT region 2 coincides with the boundary between the first N + layer 11 (main cathode region) and the first P + layer 12 (main collector region). Yes.
  • the longitudinal direction of the trench gate 18 is a direction parallel to the x-axis direction, like the semiconductor device 100.
  • the second N + layer 173 g of the region 331 in the sense region 3 is a distance from the end (that is, the line segment AB) of the main cathode region (first N + layer 11) on the sense region 3 side.
  • D 51 is equal to or less than 298 ⁇ m. That is, each of the second N + layers 173g to 173l in the region 331 has a distance of 298 ⁇ m or less from the end on the sense region 3 side of the main cathode region when the semiconductor substrate is viewed in plan view. It satisfies the conditions as a region.
  • each of the second N + layers 173a to 173d in the region 332 has a distance of 615 ⁇ m or more from the end of the main cathode region on the sense region side when the semiconductor substrate is viewed in plan, and the region 332 includes the first region The conditions are met.
  • the 2N + layer 173e, 173f of the region 333 has become a 298 ⁇ m ⁇ D 52 ⁇ 615 ⁇ m in a plan view of the semiconductor substrate. That is, the second N + layers 173e and 173f in the region 333 do not satisfy the condition as the first region and the condition as the second region.
  • the region 333 has a smaller element area (area when the semiconductor substrate is viewed in plan) than the regions 331 and 332.
  • Sense region 3 because it has a region 331, may be when the main diode current I 1 flows through the main area, stable, obtain a sufficiently large sense diode current I 11.
  • the region 333 is a region where the sense diode current I 11 and the sense IGBT current I 21 become unstable. However, since the region 333 has a smaller element area than the regions 331 and 332, the main diode formed by the region 331 is used. The current detection accuracy and the main IGBT current detection accuracy by the region 332 can be sufficiently ensured. Compared with the case where the main diode current and the main IGBT current are detected using two sense regions as in the third embodiment, the installation space of the sense region can be reduced in this embodiment.
  • the sense region 3 according to the semiconductor device 500 has a shape when the sense region 3 is viewed in plan view is short in a direction parallel to the edge of the main cathode region on the sense region side (a direction parallel to the trench gate 18).
  • the main cathode region is designed to be long in the direction perpendicular to the edge on the sense region side (direction perpendicular to the trench gate 18). For this reason, the ratio of the element area of the region 333 in which the distance D 52 from the end portion on the sense region 3 side of the main cathode region is 298 ⁇ m ⁇ D 52 ⁇ 615 ⁇ m is small with respect to the element area of the sense region 3. .
  • the detection accuracy of the main diode current and the main IGBT current can be improved by reducing the element area of the region 333 as compared with the element areas of the region 331 and the region 332.
  • the sense diode current and the sense IGBT current flowing in the sense region are stabilized, Since it can be obtained as a sufficiently large current, it is possible to improve the detection accuracy of the main IGBT current and the main diode current by the sense region.
  • the main cathode region and the main collector region are adjacent to each other in the main region, but another semiconductor layer is formed between the main cathode region and the main collector region. Also good.
  • semiconductor devices described in the above-described embodiments and modifications can be manufactured by applying techniques used in the manufacturing process of conventional semiconductor devices. Since it can be manufactured without significantly changing the manufacturing process of the conventional semiconductor device, it can be manufactured without greatly increasing the labor, cost, and time in the manufacturing process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

　ダイオードとＩＧＢＴが同一半導体基板のメイン領域に形成されている半導体装置において、安定して、十分に大きいセンスＩＧＢＴ電流を得るために、センス領域は、半導体基板を平面視したときにメインカソード領域のセンス領域側の端部からの距離が６１５μｍ以上である第１領域を有している。または、センス領域は、安定して、十分に大きいセンスダイオード電流を得るために、半導体基板を平面視したときにメインカソード領域からの距離が２９８μｍ以下である第２領域を有する。センス領域は、第１領域と第２領域の両方を有していてもよい。

Description

半導体装置
　本明細書に記載の技術は、ダイオードとＩＧＢＴが同一半導体基板に形成されている半導体装置に関する。
　半導体装置においては、過電流による破壊を防ぐ目的で、半導体装置を流れる電流を検知するためのセンス領域が設けられる。日本国特許公開公報平７－２４５３９４号（特許文献１）には、同一半導体基板にＩＧＢＴが形成されたメイン領域と、メイン領域を流れる電流を検知するためのセンス領域とを備えた半導体装置が開示されている。センス領域には、メイン領域と同様のＩＧＢＴが作り込まれており、センス領域とメイン領域とは１００μｍ以上離間して配置されている。これによって、センス領域とメイン領域との境界領域でのキャリアの干渉を防止し、メイン領域を流れるメイン電流と、センス領域を流れるセンス電流との電流比率をほぼ一定に保っている。
特開平７－２４５３９４号公報
　ダイオードとＩＧＢＴが同一半導体基板に形成されている半導体装置では、ダイオードは、第１導電型のアノード領域と、第２導電型のダイオードドリフト領域と、第２導電型のカソード領域とを有する。ＩＧＢＴは、第１導電型のコレクタ領域と、第２導電型のドリフト領域と、第１導電型のボディ領域と、第２導電型のエミッタ領域と、絶縁ゲート電極とを有する。同一半導体基板にダイオードとＩＧＢＴが隣接して配置されるため、半導体基板の裏面側では、第２導電型のカソード領域と第１導電側のコレクタ領域が隣接して形成されている。
　本発明者は、このような半導体装置の同一半導体基板内にさらにセンス領域を設置する場合には、センス領域と、半導体基板の裏面のカソード領域との距離によって、センス領域が、メイン領域のダイオード電流を検知する場合と、メイン領域のＩＧＢＴ電流を検知する場合があることを見出した。
　本明細書が開示する第１の半導体装置は、メイン領域と、センス領域とを含む半導体基板を備えており、半導体基板を平面視したときに、センス領域がメイン領域よりも小さい半導体装置である。この半導体装置では、メイン領域は、半導体基板の表面に形成された第１導電型のメインアノード領域と、メインアノード領域の下側に形成された第２導電型のメインダイオードドリフト領域と、メインダイオードドリフト領域の下側で半導体基板の裏面に形成された第２導電型のメインカソード領域と、を有するメインダイオードと、半導体基板の裏面に形成された第１導電型のメインコレクタ領域と、メインコレクタ領域の上側に形成された第２導電型のメインドリフト領域と、メインドリフト領域の上側の半導体基板の表面に形成された第１導電型のメインボディ領域と、メインボディ領域の表面の一部に形成された第２導電型のメインエミッタ領域と、メインエミッタ領域の表面からメインボディ領域とメインドリフト領域とが接する深さまで形成されたメイン絶縁ゲート電極と、を有するメインＩＧＢＴとを含んでいる。センス領域は、半導体基板の裏面の少なくとも一部に形成された第１導電型のセンスコレクタ領域と、センスコレクタ領域の上側に形成された第２導電型のセンスドリフト領域と、センスドリフト領域の上側の半導体基板の表面に形成された第１導電型のセンスボディ領域と、センスボディ領域の表面の一部に形成された第２導電型のセンスエミッタ領域と、センスエミッタ領域の表面からセンスボディ領域とセンスドリフト領域とが接する深さまで形成されたセンス絶縁ゲート電極とを有しており、半導体基板を平面視したときにセンスエミッタ領域のメインカソード領域からの距離が６１５μｍ以上である第１領域を有している。
　第１の半導体装置によれば、センス領域のセンスエミッタ領域は、半導体基板を平面視したときにメインカソード領域からの距離が６１５μｍ以上となる第１領域を有しているため、メイン領域のＩＧＢＴを流れるＩＧＢＴ電流を、センス領域によって精度よく検知することができる。
　センス領域は、半導体基板を平面視したときにセンスエミッタ領域のメインカソード領域からの距離が２９８μｍ以下である第２領域をさらに有していてもよい。メイン領域のダイオードを流れるダイオード電流もセンス領域によって精度よく検知することができる。
　半導体基板を平面視したときに、センスドリフト領域と、センスボディ領域と、センスエミッタ領域と、センス絶縁ゲート電極は、第１領域から第２領域まで連続して形成されていてもよい。
　第１領域と第２領域の間の少なくとも一部には、半導体基板の表面から深さ方向に延びる拡散層が形成されていてもよい。
　半導体基板を平面視したときに、拡散層は、メインカソード領域との距離が２９８μｍより大きく、６１５μｍより小さい領域に形成されていてもよい。
　本明細書が開示する第２の半導体装置は、メイン領域と、センス領域とを含む半導体基板を備えており、半導体基板を平面視したときに、センス領域がメイン領域よりも小さい半導体装置である。この半導体装置では、メイン領域は、半導体基板の表面に形成された第１導電型のメインアノード領域と、メインアノード領域の下側に形成された第２導電型のメインダイオードドリフト領域と、メインダイオードドリフト領域の下側で半導体基板の裏面に形成された第２導電型のメインカソード領域と、を有するメインダイオードと、半導体基板の裏面に形成された第１導電型のメインコレクタ領域と、メインコレクタ領域の上側に形成された第２導電型のメインドリフト領域と、メインドリフト領域の上側の半導体基板の表面に形成された第１導電型のメインボディ領域と、メインボディ領域の表面の一部に形成された第２導電型のメインエミッタ領域と、メインエミッタ領域の表面からメインボディ領域とメインドリフト領域とが接する深さまで形成されたメイン絶縁ゲート電極と、を有するメインＩＧＢＴとを含んでいる。センス領域は、半導体基板の裏面の少なくとも一部に形成された第１導電型のセンスコレクタ領域と、センスコレクタ領域の上側に形成された第２導電型のセンスドリフト領域と、センスドリフト領域の上側の半導体基板の表面に形成された第１導電型のセンスボディ領域と、センスボディ領域の表面の一部に形成された第２導電型のセンスエミッタ領域と、センスエミッタ領域の表面からセンスボディ領域とセンスドリフト領域とが接する深さまで形成されたセンス絶縁ゲート電極と、を有しており、半導体基板を平面視したときにセンスエミッタ領域のメインカソード領域からの距離が２９８μｍ以下となる第２領域を有している。
　第２の半導体装置によれば、センス領域のセンスエミッタ領域は、半導体基板を平面視したときにメインカソード領域からの距離が２９８μｍ以下となる第２領域を有しているため、メイン領域のＩＧＢＴを流れるＩＧＢＴ電流を、センス領域によって精度よく検知することができる。
実施例の半導体装置の平面図である。 図１の半導体装置の平面図において、メイン領域とセンス領域の境界部分の近傍を拡大した図であり、実施例１に係る半導体装置を示している。 図２のＩＩＩ－ＩＩＩ線断面図である。 センス領域が検知するセンスＩＧＢＴ電流を示す図である。 センス領域が検知するセンスダイオード電流を示す図である。 センス領域が検知する電流を測定する測定回路図である。 実施例２の半導体装置の平面図であり、メイン領域とセンス領域の境界部分の近傍を拡大した図である。 図７のＶＩＩＩ－ＶＩＩＩ線断面図である。 実施例３の半導体装置の平面図であり、メイン領域とセンス領域の境界部分の近傍を拡大した図である。 図９のＸ－Ｘ線断面図である。 変形例の半導体装置の平面図であり、メイン領域とセンス領域の境界部分の近傍を拡大した図である。 図１１のＸＩＩ－ＸＩＩ線断面図。 実施例４の半導体装置の平面図であり、メイン領域とセンス領域の境界部分の近傍を拡大した図である。 図１３のＸＩＶ－ＸＩＶ線断面図。
　以下、本発明の実施例１について、図面を参照しながら説明する。図１は、半導体装置１００の平面図である。図１に示すように、半導体装置１００は、半導体基板１０に形成された、メイン領域５と、センス領域３と、メイン領域５およびセンス領域３を取り囲む周辺耐圧領域７を備えている。センス領域３は、メイン領域５と比較して小さい。
　図２は、図１に示す半導体装置１００のメイン領域５とセンス領域３との境界部分の近傍を示す拡大図であり、図３は図２のＩＩＩ－ＩＩＩ線断面を拡大した図である。
　図２および図３に示すように、メイン領域５は、メインダイオード領域１、メインＩＧＢＴ領域２を備えている。半導体基板１０は、第１Ｎ＋層１１と、第１Ｎ＋層１１に隣接する第１Ｐ＋層１２と、第１Ｎ＋層１１および第１Ｐ＋層１２の表面に形成されたＮ－層１３と、Ｎ－層１３の表面に形成されたＰ－層１４１ａ，１４１ｃ，１４２ａ，１４２ｃ，１４３ａ，１４３ｃおよびＰ層１５１，１５２，１５３とを備えている。Ｐ－層１４１ａ，１４１ｃの表面には、第２Ｐ＋層１６１ａ，１６１ｃと第２Ｎ＋層１７１ａ～１７１ｄが設けられている。Ｐ－層１４２ａ，１４２ｃの表面には、第２Ｐ＋層１６２ａ，１６２ｃと第２Ｎ＋層１７２ａ～１７２ｄが設けられている。Ｐ－層１４３ａ，１４３ｃの表面には、第２Ｐ＋層１６３ａ，１６３ｃと第２Ｎ＋層１７３ａ～１７３ｄが設けられている。尚、Ｐ－層１４１ａ，１４１ｃ，１４２ａ，１４２ｃ，１４３ａ，１４３ｃは同様の構造である。第２Ｐ＋層１６１ａ，１６１ｃ，１６２ａ，１６２ｃ，１６３ａ，１６３ｃは同様の構造である。第２Ｎ＋層１７１ａ～１７１ｄ，１７２ａ～１７２ｄ，１７３ａ～１７３ｄは同様の構造である。メインダイオード領域１に含まれるものに参照番号１４１，１６１，１７１を付している。メインＩＧＢＴ領域２に含まれるものに参照番号１４２，１６２，１７２を付している。センス領域３に含まれるものに参照番号１４３，１６３，１７３を付している。Ｐ層１５１，１５２，１５３は、Ｐ－層１４１ａ，１４１ｃ，１４２ａ，１４２ｃ，１４３ａ，１４３ｃと比較すると半導体基板１０の深い位置まで形成されている。Ｐ層１５１，１５２，１５３は、電気伝導に寄与しない拡散層である。センス領域３は、Ｐ層１５２によって囲まれており、メイン領域５は、Ｐ層１５３によって囲まれている。Ｐ層１５２，１５３によって、センス領域３と、メイン領域５との間でキャリアが移動することが抑制される。すなわち、Ｐ層１５２，１５３は、素子分離層である。
　半導体基板１０の上表面からＮ－層１３に向けて、複数のトレンチゲート１８が設けられている。トレンチゲート１８の深さは、Ｐ－層１４１ａ，１４１ｃ，１４２ａ，１４２ｃ，１４３ａ，１４３ｃよりも深く、Ｐ層１５１，１５２，１５３よりも浅い。トレンチゲート１８は、トレンチ１９１内に形成されたゲート絶縁膜１９２、およびその内部に充填されているゲート電極１９３を備えている。第２Ｎ＋層１７１ａ～１７１ｄ，１７２ａ～１７２ｄ，１７３ａ～１７３ｄは、それぞれトレンチゲート１８に接している。トレンチゲート１８の長手方向は、図２に示すｘ軸方向に平行である。
　図２および図３に示すように、メインダイオード領域１は、メイン領域５のうち、半導体基板１０裏面側に第１Ｎ＋層１１が形成されている領域である。メインダイオード領域１は、メインカソード領域としての第１Ｎ＋層１１、メインダイオードドリフト領域としてのＮ－層１３、メインアノード領域としてのＰ－層１４１ａ，１４１ｃ及び第２Ｐ＋層１６３ａ，１６３ｃを有している。
　メインＩＧＢＴ領域２は、メイン領域５のうち、半導体基板１０の裏面側に第１Ｐ＋層１２が形成されている領域である。メインＩＧＢＴ領域２は、メインコレクタ領域としての第１Ｐ＋層１２、メインＩＧＢＴドリフト領域としてのＮ－層１３、メインＩＧＢＴボディ領域としてのＰ－層１４２ａ，１４２ｃ、メインエミッタ領域としての第２Ｎ＋層１７２ａ～１７２ｄ、メインボディコンタクト領域としての第２Ｐ＋層１６２ａ，１６２ｃ、メイン絶縁ゲートとしてのトレンチゲート１８を有している。
　本実施例では、メインダイオード領域１とメインＩＧＢＴ領域２との境界は、半導体基板１０の裏面側に形成された第１Ｎ＋層１１と第１Ｐ＋層１２との境界である。第１Ｎ＋層１１と第１Ｐ＋層１２との境界は、線分ＡＢとして図２、図３に示している。第１Ｎ＋層１１と第１Ｐ＋層１２との境界（線分ＡＢ）は、トレンチゲート１８の長手方向に平行である。すなわち、図２に示すｘ軸に平行である。図２、図３に示すように、メインダイオード領域１とメインＩＧＢＴ領域２では、半導体基板１０のＮ－層１３およびこの表面に形成された層（Ｎ－層１３より表面側の層）が同様の構成となっており、Ｎ－層１３の裏面側の層（第１Ｎ＋層１１もしくは第１Ｐ＋層１２）のみが相違している。すなわち、半導体装置１００のメイン領域５においては、半導体基板１０の裏面側の層を第１Ｎ＋層１１とすると、メインダイオード領域１となり、半導体基板１０の裏面側の層を第１Ｐ＋層１２とすると、メインＩＧＢＴ領域２となる。
　センス領域３は、メインＩＧＢＴ領域２と同様に、第１Ｐ＋層１２の上面側に配置されている。センス領域３は、図２に示すように、ｘ軸方向で長く、ｙ軸方向で短くなっている。図２、図３に示すように、センス領域３は、メインＩＧＢＴ領域２に隣接して配置されている。メインＩＧＢＴ領域２のメインコレクタ領域と、センス領域３のセンスコレクタ領域とは、同一の層（第１Ｐ＋層１２）として形成されている。センス領域３のＮ－層１３より表面側の層の構成は、メインダイオード領域１およびメインＩＧＢＴ領域２と同様である。すなわち、センス領域３では、第１Ｐ＋層１２はセンスコレクタ領域、Ｎ－層１３はセンスドリフト領域、Ｐ層１４３ａ，１４３ｃはセンスボディ領域、第２Ｎ＋層１７３ａ～１７３ｄはセンスエミッタ領域、第２Ｐ＋層１６３ａ，１６３ｃはセンスボディコンタクト領域、トレンチゲート１８はセンス絶縁ゲートとして利用される。
　第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）は、センス領域３の周囲に形成されたＰ層１５２の外部であって、メインダイオード領域１とメインＩＧＢＴ領域２との間に存在している。センス領域３とメインＩＧＢＴ領域２との間には、第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）は存在していない。図３に示す、線分ＡＢからセンスエミッタ領域である第２Ｎ＋層１７３ｄのメイン領域５側の端部までの距離Ｄ１１は、Ｄ１１≧６１５μｍである。距離Ｄ１１は、メインカソード領域（第１Ｎ＋層１１）のセンス領域３側の端部からセンスエミッタ領域である第２Ｎ＋層１７３ｄのメイン領域５側の端部までの距離に相当する。
　拡散層領域４は、センス領域３に隣接しており、半導体基板の周縁側に配置されている。拡散層領域４は、深い拡散層であるＰ層１５１を備えている。Ｐ層１５１は電気伝導に寄与しない拡散層である。
　半導体装置１００の第１Ｎ＋層１１および第１Ｐ＋層１２は裏面電極（図示しない）に接続される。第２Ｎ＋層１７１ａ～１７２ｄ，１７２ａ～１７２ｄおよび第２Ｐ＋層１６１ａ，１６１ｃ，１６２ａ，１６２ｃはメイン表面電極（図示しない）に接続される。第２Ｎ＋層１７３ａ～１７３ｄおよび第２Ｐ＋層１６３ａ，１６３ｃはセンス表面電極（図示しない）に接続される。
　裏面電極の電位Ｖａをメイン表面電極の電位Ｖｂ、センス表面電極の電位Ｖｃよりも高くし（Ｖａ＞Ｖｂ，Ｖｃ）、ゲート電極１９３に正電圧（正バイアス）を印加すると、メインＩＧＢＴ領域２では、トレンチゲート１８近傍のＰ－層１４２ａ，１４２ｃ（メインボディ領域）にチャネルが形成される。これによって、第１Ｐ＋層１２（メインコレクタ領域）から第２Ｎ＋層１７２ａ～１７２ｄ（メインエミッタ領域）にメインＩＧＢＴ電流Ｉ２が流れる。メインダイオード領域１では電流は流れない。
　一方、裏面電極の電位Ｖａをメイン表面電極の電位Ｖｂ、センス表面電極の電位Ｖｃよりも低くすると（Ｖａ＜Ｖｂ，Ｖｃ）、メインダイオード領域１では、第２Ｐ＋層１６１ａ，１６１ｃ、Ｐ－層１４１ａ，１４１ｃ（メインアノード領域）からＮ－層１３を介して第１Ｎ＋層１１（メインカソード領域）へメインダイオード電流Ｉ１が流れる。メインＩＧＢＴ領域２では電流は流れない。
　本発明者は、センス領域と、半導体基板の裏面のメインカソード領域との距離によって、センス領域が、メインダイオード電流Ｉ１を検知する場合と、メインＩＧＢＴ電流Ｉ２を検知する場合があることを見出した。
　図４、図５は、センス領域３と、半導体基板１０の裏面のメインカソード領域（第１Ｎ＋層１１）との距離によって、センス領域３に流れる電流がどのように変化するかを調べた結果を示している。センス領域３に流れる電流は、図６に示すように、半導体装置１００ｍを測定回路に接続することによって測定した。半導体装置１００ｍは、半導体基板１０ｍの裏面側の第１Ｎ＋層１１および第１Ｐ＋層１２のパターニングが半導体装置１００と異なっている。半導体装置１００ｍのその他の構成は、半導体装置１００と同様であるから、重複説明を省略する。
　半導体基板１０ｍの裏面側のメインカソード領域のセンス領域側の端部の位置（本実施例では、第１Ｎ＋層１１と第１Ｐ＋層１２との境界（線分ＡＢ）の位置に一致する）をトレンチの長手方向に平行な方向（図２に示すｙ軸方向）に平行移動させることによって、センス領域３と、半導体基板１０の裏面のメインカソード領域（第１Ｎ＋層１１）との距離Ｄを変化させた半導体装置１００ｍを製造した。尚、半導体基板１０ｍの厚さは１６０μｍとした。メインカソード領域のセンス領域側の端部の位置を変化させた半導体装置１００ｍの各々に対して、電極９１，９３，９５を形成した。すなわち、センス領域３の表面側にはセンス表面電極９３を形成し、メイン領域５の表面にはメイン表面電極９５を形成し、裏面側には裏面電極９１を形成した。電極９１，９３，９５を形成した半導体装置１００ｍを、図６に示す測定回路９０に接続した。すなわち、測定装置９２のセンスエミッタ端子ＳＥはセンス表面電極９３に接続し、メインエミッタ端子ＭＥはメイン表面電極９５に接続し、メインコレクタ端子ＭＣおよびセンスコレクタ端子ＳＣは裏面電極９１に接続し、ゲート端子Ｇはトレンチゲート電極に接続した。さらに、センスエミッタ端子ＳＥとセンスコレクタ端子ＳＣとの間にシャント抵抗Ｒを接続した。５Ω、１０Ω、１５Ωのシャント抵抗Ｒをそれぞれ用いた。センスエミッタ端子ＳＥおよびメインエミッタ端子ＭＥは接地し、メインコレクタ端子ＭＣおよびセンスコレクタ端子ＳＣの電位を共通で、コレクタ電流が定格電流となる電位とした。ゲート端子Ｇについては、ゲート電圧を印加する場合には、１５Ｖの電圧を印加した。メインカソード領域のセンス領域側の端部の位置を変化させた半導体装置１００ｍの各々について、測定回路９０を用いてセンス領域に流れる電流値を測定した。５Ω、１０Ω、１５Ωのシャント抵抗Ｒの両端の電圧降下を測定してシャント抵抗を流れる電流値を求め、さらに、シャント抵抗Ｒの抵抗値をｘ軸とし、シャント抵抗を流れる電流をｙ軸としてｘｙ座標系にプロットした。プロットした電流値のデータを直線によって外挿し、ｙ切片の値（シャント抵抗値が０の場合の電流値）を求め、このｙ切片の値をセンス電流値として用いた。
　図４は、Ｖａ＞Ｖｂ，Ｖｃかつゲート電極に正バイアスを印加する場合（メインＩＧＢＴ電流Ｉ２が流れる場合）に、測定回路９０によって測定されたセンス領域３に流れるセンス電流値（すなわちセンスＩＧＢＴ電流）を示している。図５は、Ｖａ＜Ｖｂ，Ｖｃの場合（メインダイオード電流Ｉ１が流れる場合）に、測定回路９０によって測定されたセンス領域３に流れるセンス電流値（すなわちセンスダイオード電流）を示している。図４、図５中の実験点は、下記の表１に記載の実験データを図示するものであり、曲線は、表１に示す実験データに基づく回帰式を表す曲線である。図４中の曲線は、下記の式（１）によって表され、図５中の曲線は、下記の式（２）によって表される。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-M000002
　図４に示すように、距離Ｄ≦１３２μｍにおいては、センス領域３には、センスＩＧＢＴ電流が殆ど流れず、ほぼ一定の値であるが、距離Ｄが１３２μｍを超えると、距離Ｄが大きくなるに従い、センスＩＧＢＴ電流が大きくなる。距離ＤがＤ≧６１５μｍとなると、距離Ｄに対するセンスＩＧＢＴ電流の変化量が小さくなって、センスＩＧＢＴ電流は再び一定値（２６ｍＡ）に収束する。この一定値がセンス領域３で検知可能なセンスＩＧＢＴ電流の最大値である。センスＩＧＢＴ電流の最大値（２６ｍＡ）に対して９０％以上（２３．４ｍＡ以上）の大きさのセンスＩＧＢＴ電流を検知することができれば、センスＩＧＢＴ電流の測定値によって、メインＩＧＢＴ電流を精度よく検知することができる。式（１）によれば、距離Ｄ≧６１５μｍの場合に、センスＩＧＢＴ電流の最大値に対して９０％以上の大きさのセンスＩＧＢＴ電流を検知することができる。
　一方、センス領域３に流れるセンスダイオード電流については、図５に示すように、距離Ｄ≧６０５μｍにおいては、センス領域３には、センスダイオード電流が殆ど流れず、ほぼ一定の値であるが、距離Ｄが６０５μｍよりも小さくなると、距離Ｄが小さくなるに従い、センスダイオード電流が大きくなる。距離ＤがＤ≦２９８μｍとなると、距離Ｄに対するセンスダイオード電流の変化量が小さくなって、センスダイオード電流は再び一定の値（７０ｍＡ）に収束する。この一定値がセンス領域３で検知可能なセンスダイオード電流の最大値である。センスダイオード電流の最大値（７０ｍＡ）に対して９０％以上（６３ｍＡ以上）の大きさのセンスダイオード電流を検知することができれば、センスダイオード電流の測定値によって、メインダイオード電流を精度よく検知することができる。式（２）によれば、距離Ｄ≦２９８μｍの場合に、センスダイオード電流の最大値に対して９０％以上の大きさのセンスダイオード電流を検知することができる。
　図４、図５において、横軸Ｄは、半導体基板１０を平面視したときの、メインカソード領域のセンス領域側の端部からセンスエミッタ領域のメイン領域側の端部までの距離を示している。例えば、図２、図３では、メインカソード領域（第１Ｎ＋層１１）のセンス領域３側の端部、すなわち第１Ｐ＋層１２と第１Ｎ＋層１１との境界である線分ＡＢから、センスエミッタ領域であるＮ＋層１７３ｄのメイン領域５側の端部までの距離Ｄ１１が、図４、図５における横軸Ｄとして示す距離に相当する。
　半導体装置１００では、センス領域３は、メインＩＧＢＴ領域２と同様に第１Ｐ＋層１２の上面側に設置されており、メインカソード領域（第１Ｎ＋層１１）のセンス領域３側の端部（すなわち線分ＡＢ）からセンスエミッタ領域である第２Ｎ＋層１７３ｄのメイン領域５側の端部までの距離Ｄ１１が６１５μｍ以上であるから、センス領域３のセンスエミッタ領域となる第２Ｎ＋層１７３ａ～１７３ｄは、いずれも、半導体基板を平面視したときにメインカソード領域のセンス領域側の端部からの距離が６１５μｍ以上である第１領域であり、センス領域３は、第１領域としての条件を満たしている。このため、センス領域３には、メインＩＧＢＴ領域２と同様に電流が流れる。すなわち、Ｖａ＜Ｖｂ，Ｖｃの時にはセンス領域３には電流は殆ど流れない。一方、Ｖａ＞Ｖｂ，Ｖｃかつゲート電極に正バイアスを印加する時には、第１Ｐ＋層１２（センスコレクタ領域）から第２Ｎ＋層１７３ａ～１７３ｄ（センスエミッタ領域）にセンスＩＧＢＴ電流Ｉ１２が流れ、このセンスＩＧＢＴ電流の大きさは、センスＩＧＢＴ電流の最大値の９０％以上である。半導体装置１００によれば、安定して、十分に大きいセンスＩＧＢＴ電流Ｉ１２を得ることができるため、センス領域３によるメインＩＧＢＴ電流の検知精度を向上させることが可能となる。
　上記のとおり、本実施例では、第１領域（すなわち、センスエミッタ領域は、半導体基板を平面視したときにメインカソード領域からの距離が６１５μｍ以上となる領域）を有する。これによって、安定して、十分に大きいセンスＩＧＢＴ電流Ｉ１２（センスＩＧＢＴ電流の最大値の９０％以上の電流）がセンス領域３に流れるため、メインＩＧＢＴ領域を流れるメインＩＧＢＴ電流と、センス領域を流れるセンスＩＧＢＴ電流との比が十分大きくなり、かつ安定化する。このため、センス領域を用いて、メインＩＧＢＴ電流を精度よく検知することができる。
　尚、センスＩＧＢＴ電流Ｉ１２とメインＩＧＢＴ電流Ｉ２との比Ｉ１２／Ｉ２は、基板の表面におけるメインＩＧＢＴ領域２の面積Ｓ２とセンス領域３の第１領域の面積Ｓ１２との比Ｓ１２／Ｓ２に依存する。面積比Ｓ１２／Ｓ２を調整することによって、センスＩＧＢＴ電流Ｉ１２とメインＩＧＢＴ電流Ｉ２との比Ｉ１２／Ｉ２を調整することができる。比Ｉ１２／Ｉ２が既知であれば、センスＩＧＢＴ電流値Ｉ１２を検知することによって、メインＩＧＢＴ電流Ｉ２を検知することができる。例えば、センスＩＧＢＴ電流が流れる回路に予めシャント抵抗（抵抗値Ｒ）を直列接続しておき、このシャント抵抗の両端の電圧降下ＲＩ１２を計測することによって、センスＩＧＢＴ電流値Ｉ１２を検知することができる。検知したセンスＩＧＢＴ電流値Ｉ１２と比Ｉ１２／Ｉ２より、メインＩＧＢＴ電流Ｉ２を検知することができる。
　図７は、本実施例に係る半導体装置２００の平面図であり、半導体基板２０のメイン領域５とセンス領域３との境界部分の近傍を示す図である。図８は図７のＶＩＩＩ－ＶＩＩＩ線断面を拡大した図である。尚、半導体装置２００の全体を示す平面図は、図１に示す半導体装置１００と同様であり、半導体装置２００においても、センス領域３は、メイン領域５と比較して小さい。
　半導体装置２００では、半導体基板２０の裏面側に形成された第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）の位置が半導体装置１００と異なっている。半導体装置２００においても、第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）は、図７に示すｘ軸方向に平行である。メイン領域５において、第１Ｎ＋層１１が形成された領域がメインダイオード領域１となり、第１Ｐ＋層１２が形成された領域がＩＧＢＴ領域２となる。センス領域３は、メインダイオード領域１と同様に、第１Ｎ＋層１１が形成されている領域と第１Ｐ＋層１２が形成されている領域とを備えている。その他の構成は半導体装置１００と同様の構成であるため、同様の構成について同一の参照番号を付すことによって、重複説明を省略する。尚、図８に示す断面には、メイン領域５内の第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）が図示されていないが、実施例１と同様に、半導体装置２００のメイン領域５内に第１Ｎ＋層１１と第１Ｐ＋層１２の境界が存在しており、メインダイオード領域１とメインＩＧＢＴ領域２との境界は、第１Ｎ＋層１１（メインカソード領域）と第１Ｐ＋層１２（メインコレクタ領域）との境界に一致している。
　本実施例においては、図７および図８に示すように、第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）がセンス領域３の下方に位置している。メインカソード領域（第１Ｎ＋層１１）のセンス領域３側の端部（すなわち線分ＡＢ）からセンスエミッタ領域である第２Ｎ＋層１７３ａのメイン領域５側の端部までの距離Ｄ２１は、Ｄ２１≦２９８μｍとなっている。メインダイオード領域１の第２Ｎ＋層１７１ａと同様に第１Ｎ＋層１１の上面側に設置されている第２Ｎ＋層１７３ｃ，１７３ｄは、メインカソード領域のセンス領域３側の端部からの距離は、ゼロよりも小さい。すなわち、センス領域３のセンスエミッタ領域となる第２Ｎ＋層１７３ａ～１７３ｄは、いずれも、半導体基板を平面視したときにメインカソード領域のセンス領域側の端部からの距離が２９８μｍ以下であり、本実施例では、センス領域３は、第２領域としての条件を満たしている。
　実施例１と同様に、半導体装置２００の第１Ｎ＋層１１および第１Ｐ＋層１２は裏面電極（図示しない）に接続され、第２Ｎ＋層１７１ａ～１７２ｄ，１７２ａ～１７２ｄおよび第２Ｐ＋層１６１ａ，１６１ｃ，１６２ａ，１６２ｃはメイン表面電極（図示しない）に接続され、第２Ｎ＋層１７３ａ～１７３ｄおよび第２Ｐ＋層１６３ａ，１６３ｃはセンス表面電極（図示しない）に接続される。
　裏面電極の電位Ｖａを、メイン表面電極の電位Ｖｂ、センス表面電極の電位Ｖｃよりも低くすると（Ｖａ＜Ｖｂ，Ｖｃ）、メインダイオード領域１ではメインダイオード電流Ｉ１が流れ、メインＩＧＢＴ領域２では電流は流れない。一方、裏面電極の電位Ｖａをメイン表面電極の電位Ｖｂ、センス表面電極の電位Ｖｃよりも高くし、ゲート電極に正電圧（正バイアス）を印加すると（Ｖａ＞Ｖｂ，Ｖｃ）、メインＩＧＢＴ領域２ではメインＩＧＢＴ電流Ｉ２が流れ、メインダイオード領域１では電流は流れない。
　センス領域３のセンスエミッタ領域となる第２Ｎ＋層１７３ａ～１７３ｄは、いずれも、半導体基板を平面視したときにメインカソード領域のセンス領域側の端部からの距離が２９８μｍ以下であり、センス領域３は第２領域であるため、図４、図５に示すように、Ｖａ＜Ｖｂ，Ｖｃの時にはメインダイオード領域１と同様に電流Ｉ１１（センスダイオード電流）が流れ、このセンスダイオード電流の大きさは、センスダイオード電流の最大値の９０％以上である。一方、Ｖａ＞Ｖｂ，Ｖｃかつゲート電極に正バイアスを印加する時にはセンス領域３には電流は殆ど流れない。本実施例では、安定して、十分に大きいセンスダイオード電流Ｉ１１がセンス領域３に流れるため、センス領域３によるメインダイオード電流の検知精度を向上させることが可能となる。
　上記のとおり、本実施例では、第２領域（センスエミッタ領域は、半導体基板を平面視したときにメインカソード領域からの距離が２９８μｍ以下となる領域）を有する。これによって、安定して、十分に大きいセンスダイオード電流Ｉ１１（センスダイオード電流の最大値の９０％以上の電流）を得ることができるため、メインダイオード領域を流れるメインダイオード電流と、センス領域を流れるセンスダイオード電流との比が十分大きくなり、かつ安定化する。このため、センス領域３を用いて、メインダイオード電流を精度よく検知することができる。
　尚、センスダイオード電流Ｉ１１とメインダイオード電流Ｉ１との比Ｉ１１／Ｉ１は、基板の表面におけるメインダイオード領域１の面積Ｓ１とセンス領域の第２領域の面積Ｓ１１との比Ｓ１１／Ｓ１に依存する。面積比Ｓ１１／Ｓ１を調整することによって、センスダイオード電流Ｉ１１とメインダイオード電流Ｉ１との比Ｉ１１／Ｉ１を調整することができる。比Ｉ１１／Ｉ１が既知であれば、センスダイオード電流値Ｉ１１を検知することによって、メインダイオード電流Ｉ１を検知することができる。例えば、センスダイオード電流が流れる回路に予めシャント抵抗（抵抗値Ｒ）を直列接続しておき、このシャント抵抗の両端の電圧降下ＲＩ１１を計測することによって、センスダイオード電流値Ｉ１１を検知することができる。検知したセンスダイオード電流値Ｉ１１と比Ｉ１１／Ｉ１より、メインダイオード電流Ｉ１を検知することができる。
　尚、上記の実施例１と実施例２とは、当然に組み合わせて用いることが可能である。例えば、センス領域が２つあり、一方は第１領域を有するセンス領域であり、他方は第２領域を有するセンス領域であってもよい。
　図９は、本実施例に係る半導体装置３００の平面図であり、半導体基板３０のメイン領域５とセンス領域３との境界部分の近傍を示す図である。図１０は図９のＸ－Ｘ線断面を拡大した図である。尚、半導体装置３００の全体を示す平面図は、図１に示す半導体装置１００と同様であり、半導体装置３００においても、センス領域３は、メイン領域５と比較して小さい。
　図９、図１０に示すように、半導体装置３００では、半導体基板３０の裏面側に形成された第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）の位置が半導体装置１００と異なっている。半導体装置３００においても、第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）は、図９に示すｘ軸方向に平行である。メイン領域５において、第１Ｎ＋層１１が形成された領域がメインダイオード領域１となり、第１Ｐ＋層１２が形成された領域がＩＧＢＴ領域２となる。また、半導体装置３００には、センス領域３は、センス領域３１とセンス領域３２とを含んでいる。センス領域３１およびセンス領域３２は、メインＩＧＢＴ領域２（図１０には図示していない）と同様に第１Ｐ＋層１２の上面側に設置されている。その他の構成は半導体装置１００と同様の構成であるため、同様の構成について同一の参照番号を付すことによって、重複説明を省略する。尚、図１０に示す断面には、メイン領域５内の第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）が図示されていないが、実施例１，２と同様に、半導体装置３００のメイン領域５内に第１Ｎ＋層１１と第１Ｐ＋層１２の境界が存在しており、メインダイオード領域１とメインＩＧＢＴ領域２との境界は、第１Ｎ＋層１１（メインカソード領域）と第１Ｐ＋層１２（メインコレクタ領域）との境界に一致している。
　本実施例においては、図９および図１０に示すように、センス領域３１とセンス領域３２とは互いに隣接して設置されている。センス領域３１、センス領域３２は、実施例１のセンス領域３と同様にそれぞれ拡散層であるＰ層１５２に囲まれている。メインＩＧＢＴ領域２のメインコレクタ領域と、センス領域３１およびセンス領域３２のセンスコレクタ領域とは、同一の層（第１Ｐ＋層１２）として形成されている。
　センス領域３１は、メインダイオード領域１に隣接して配置されており、センス領域３２は、センス領域３１よりもメインダイオード領域１から遠い位置に配置されている。第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）の一部は、センス領域３１とメインダイオード領域１の間の領域に位置している。センス領域３１とセンス領域３２の間の領域では、第１Ｐ＋層１２の上方には、Ｎ－層１３とＰ層１５２が設けられているのみであり、電気伝導に寄与しない領域となっている。
　センス領域３１のセンスエミッタ領域となる第２Ｎ＋層１７３ｅは、半導体基板を平面視したときにメインカソード領域である第１Ｎ＋層１１のセンス領域側の端部からの距離Ｄ３１が２９８μｍ以下となっている。すなわち、センス領域３１の第２Ｎ＋層１７３ｅ～１７３ｈは、いずれも半導体基板を平面視したときにメインカソード領域（第１Ｎ＋層１１）のセンス領域側の端部からの距離が２９８μｍ以下であり、センス領域３１は、第２領域としての条件を満たしている。センス領域３２のセンスエミッタ領域となる第２Ｎ＋層１７３ｄは、半導体基板を平面視したときにメインカソード領域（第１Ｎ＋層１１）のセンス領域側の端部からの距離Ｄ３２が６１５μｍ以上となっている。すなわち、センス領域３２の第２Ｎ＋層１７３ａ～１７３ｄは、いずれも半導体基板を平面視したときにメインカソード領域（第１Ｎ＋層１１）のセンス領域側の端部からの距離が６１５μｍ以上であり、センス領域３２は、第１領域としての条件を満たしている。
　実施例１、２と同様に、半導体装置３００の第１Ｎ＋層１１、第１Ｐ＋層１２は裏面電極に接続され、メインダイオード領域１、メインＩＧＢＴ領域２の第２Ｎ＋層１７１ａ～１７１ｄ、１７２ａ～１７２ｄ、第２Ｐ＋層１６１ａ、１６１ｃ、１６２ａ，１６２ｃ（図１０には図示していない）はメイン表面電極に接続され、センス領域３１、センス領域３２の第２Ｎ＋層１７３ａ～１７３ｈ、第２Ｐ＋層１６１ａ，１６１ｃ，１６１ｅ，１６１ｇはセンス表面電極に接続される。センス領域３１、３２は互いに隣接して配置されているため、例えば、１つの電極パッドによって接続できる。
　裏面電極の電位Ｖａをメイン表面電極の電位Ｖｂ、センス表面電極の電位Ｖｃよりも低くすると（Ｖａ＜Ｖｂ，Ｖｃ）、メインダイオード領域１ではメインダイオード電流Ｉ１が流れ、メインＩＧＢＴ領域２では電流は流れない。
　センス領域３１は、第２領域としての条件を満たしているため、図４、図５に示すように、Ｖａ＜Ｖｂ，Ｖｃの時にはメインダイオード領域１と同様にセンスダイオード電流Ｉ１１が流れる。このセンスダイオード電流Ｉ１１の大きさは、センスダイオード電流の最大値の９０％以上である。一方、Ｖａ＞Ｖｂ，Ｖｃかつゲート電極に正バイアスを印加する時にはセンス領域３１には電流は殆ど流れない。
　センス領域３２は、第１領域としての条件を満たしているため、図４、図５に示すように、Ｖａ＜Ｖｂ，Ｖｃの時にはセンス領域３２には電流は殆ど流れない。一方、Ｖａ＞Ｖｂ，Ｖｃかつゲート電極に正バイアスを印加する時にはメインＩＧＢＴ領域２と同様に、センス領域３２にセンスＩＧＢＴ電流Ｉ１２が流れる。このセンスＩＧＢＴ電流Ｉ１２の大きさは、センスＩＧＢＴ電流の最大値の９０％以上である。
　本実施例では、センス領域３１、センス領域３２を用いることによって、メイン領域５にメインダイオード電流Ｉ１が流れる場合には、安定して、十分に大きいセンスダイオード電流Ｉ１１を得ることができる。メイン領域にメインＩＧＢＴ電流Ｉ２が流れる場合には、安定して、十分に大きいセンスＩＧＢＴ電流Ｉ２１を得ることができる。このため、メインダイオード電流とメインＩＧＢＴ電流の双方の検知精度を向上させることが可能となる。
　本実施例では、メインＩＧＢＴ電流を検知するセンス領域３２に隣接してメインダイオード電流を検知するセンス領域３１を配置し、センス領域３１，３２を１つのセンス表面電極に接続している。これによって、センス領域の配線等を簡略化することができる。
　また、本実施例においては、センス領域３１（メインダイオード電流を検知するためのセンス領域）とセンス領域３２（メインＩＧＢＴ電流を検知するためのセンス領域）との間に、電気伝導に寄与しない領域が形成されている。図９、図１０のようにセンス領域３１とセンス領域３２を隣接して配置すると、センス領域３１とセンス領域３２との間の領域のメインカソード領域からの距離は、図４、図５に示すように、センスダイオード電流とセンスＩＧＢＴ電流が不安定となるような距離となる。センスダイオード電流とセンスＩＧＢＴ電流が不安定となる領域を、電気伝導に寄与しない領域とすることによって、センスダイオード電流とセンスＩＧＢＴ電流の測定精度がさらに向上する。
　尚、図１１、図１２に示す半導体装置４００のように、センス領域３１とセンス領域３２の間の領域のＮ－層１３の表面側の全体に拡散層であるＰ層１５２ａを形成してもよい。Ｐ層１５２ａは、素子分離層である。半導体装置４００は、半導体装置３００の変形例であって、センス領域３１とセンス領域３２の間の領域のＮ－層１３の表面側の全体にＰ層１５２ａを形成している点において半導体装置３００と相違しており、その他の構成は、半導体装置３００と同様であるため、同様の構成について同一の参照番号を付すことによって重複説明を省略する。半導体装置４００では、１つのＰ層１５２ａによってセンス領域３１とセンス領域３２を分離しているため、センス領域３１とセンス領域３２の間の距離を短くすることができる。具体的には、図９に示すセンス領域３１とセンス領域３２とのｙ軸方向の距離よりも、図１１に示すセンス領域３１とセンス領域３２とのｙ軸方向の距離を短くすることができる。この場合、図４、図５に示すような、メインカソード領域からの距離がセンスダイオード電流とセンスＩＧＢＴ電流が不安定となるような距離となる領域が、Ｐ層１５２ａの下方に収まるように設計することが好ましい。これによって、センスダイオード電流とセンスＩＧＢＴ電流の測定精度がさらに向上する。
　図１３は、本実施例に係る半導体装置５００の平面図であり、半導体基板５０のメイン領域５とセンス領域３との境界部分の近傍を示す図である。図１４は図１３のＸＩＶ－ＸＩＶ線断面を拡大した図である。尚、半導体装置５００の全体を示す平面図は、図１に示す半導体装置１００と同様であり、半導体装置５００においても、センス領域３は、メイン領域５と比較して小さい。
　半導体装置５００では、半導体基板５０の裏面側に形成された第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）の位置が半導体装置１００と異なっている。半導体装置５００においても、第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）は、図１３に示すｘ軸方向に平行である。メイン領域５において、第１Ｎ＋層１１が形成された領域がメインダイオード領域１となり、第１Ｐ＋層１２が形成された領域がメインＩＧＢＴ領域２となる。センス領域３は、メインダイオード領域１と同様に、第１Ｎ＋層１１が形成されている領域と、第１Ｐ＋層１２が形成されている領域とを備えている。センス領域３を平面視したときの形状は、図１３に示すｘ軸方向で短く、ｙ軸方向で長くなっている点においても半導体装置１００と相違している。すなわち、センス領域３は、メインカソード領域のセンス領域側の端部に平行な方向（ｘ軸方向）で短く、メインカソード領域のセンス領域側の端部に垂直な方向（ｙ軸方向）で長い。その他の構成は半導体装置１００と同様の構成であるため、同一の参照番号を付すことによって、重複説明を省略する。尚、図１４に示す断面には、メイン領域５の断面構造が図示されていないが、実施例１と同様に、半導体装置５００のメイン領域５内に第１Ｎ＋層１１と第１Ｐ＋層１２の境界が存在しており、メインダイオード領域１とメインＩＧＢＴ領域２との境界は、第１Ｎ＋層１１（メインカソード領域）と第１Ｐ＋層１２（メインコレクタ領域）との境界に一致している。また、トレンチゲート１８の長手方向は、半導体装置１００と同様に、ｘ軸方向に平行な方向である。
　図１３、図１４では、センス領域３のうち、領域３３１の第２Ｎ＋層１７３ｇは、メインカソード領域（第１Ｎ＋層１１）のセンス領域３側の端部（すなわち線分ＡＢ）からの距離Ｄ５１が２９８μｍ以下となる。すなわち、領域３３１の第２Ｎ＋層１７３ｇ～１７３ｌは、いずれも半導体基板を平面視したときにメインカソード領域のセンス領域３側の端部からの距離が２９８μｍ以下であり、領域３３１は、第２領域としての条件を満たしている。領域３３２の第２Ｎ＋層１７３ｄは、半導体基板を平面視したときにメインカソード領域のセンス領域３側の端部からの距離Ｄ５３が６１５μｍ以上となっている。すなわち、領域３３２の第２Ｎ＋層１７３ａ～１７３ｄは、いずれも半導体基板を平面視したときにメインカソード領域のセンス領域側の端部からの距離が６１５μｍ以上であり、領域３３２は、第１領域としての条件を満たしている。領域３３３の第２Ｎ＋層１７３ｅ，１７３ｆは、半導体基板を平面視したときにメインカソード領域のセンス領域側の端部からの距離Ｄ５２が２９８μｍ＜Ｄ５２＜６１５μｍとなっている。すなわち、領域３３３の第２Ｎ＋層１７３ｅ，１７３ｆは、第１領域としての条件も、第２領域としての条件も満たしていない。領域３３３は、領域３３１および領域３３２と比較して、素子面積（半導体基板を平面視したときの面積）が小さい。
　センス領域３は、領域３３１を有しているため、メイン領域にメインダイオード電流Ｉ１が流れる場合に、安定して、十分に大きいセンスダイオード電流Ｉ１１を得ることができる。また、センス領域３は、領域３３２を有しているため、メイン領域にメインＩＧＢＴ電流Ｉ２が流れる場合に、安定して、十分に大きいセンスＩＧＢＴ電流Ｉ２１を得ることができる。領域３３３は、センスダイオード電流Ｉ１１、センスＩＧＢＴ電流Ｉ２１が不安定になる領域であるが、領域３３１および領域３３２と比較して、領域３３３は、素子面積が小さいため、領域３３１によるメインダイオード電流の検知精度、領域３３２によるメインＩＧＢＴ電流の検知精度を十分に確保することができる。実施例３のように２つのセンス領域を用いてメインダイオード電流とメインＩＧＢＴ電流を検知する場合と比較して、本実施例ではセンス領域の設置スペースを小さくすることができる。
　また、半導体装置５００に係るセンス領域３は、センス領域３を平面視したときの形状が、メインカソード領域のセンス領域側の端縁に平行な方向（トレンチゲート１８に平行な方向）で短く、メインカソード領域のセンス領域側の端縁に垂直な方向（トレンチゲート１８に垂直な方向）で長くなるように設計されている。このため、センス領域３の素子面積に対して、メインカソード領域のセンス領域３側の端部からの距離Ｄ５２が２９８μｍ＜Ｄ５２＜６１５μｍとなっている領域３３３の素子面積の割合が小さくなる。領域３３３の素子面積を領域３３１および領域３３２の素子面積と比較して小さくすることで、メインダイオード電流とメインＩＧＢＴ電流の検知精度を向上させることができる。
　上記の本発明に係る実施例および変形例によれば、ダイオードとＩＧＢＴが同一半導体基板のメイン領域に形成されている半導体装置において、センス領域に流れるセンスダイオード電流、センスＩＧＢＴ電流を、安定化し、十分に大きい電流として得ることができるため、センス領域によるメインＩＧＢＴ電流、メインダイオード電流の検知精度を向上することができる。尚、上記の実施例および変形例では、メイン領域において、メインカソード領域とメインコレクタ領域が隣接していたが、メインカソード領域とメインコレクタ領域との間に、別の半導体層が形成されていてもよい。
　尚、上記の実施例および変形例に記載の半導体装置は、従来の半導体装置の製造工程に用いられている技術を応用して製造することができる。従来の半導体装置の製造工程を大幅に変更することなく製造できるため、製造工程での手間やコスト、時間を大幅に増大させることなく製造することが可能である。
　以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
　本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (6)

  1. 　メイン領域と、センス領域とを含む半導体基板を備えており、
    　半導体基板を平面視したときに、センス領域がメイン領域よりも小さい半導体装置であって、
    　メイン領域は、
    　　半導体基板の表面に形成された第１導電型のメインアノード領域と、
    　　メインアノード領域の下側に形成された第２導電型のメインダイオードドリフト領域と、
    　　メインダイオードドリフト領域の下側で半導体基板の裏面に形成された第２導電型のメインカソード領域と、
    を有するメインダイオードと、
    　　半導体基板の裏面に形成された第１導電型のメインコレクタ領域と、
    　　メインコレクタ領域の上側に形成された第２導電型のメインドリフト領域と、
    　　メインドリフト領域の上側の半導体基板の表面に形成された第１導電型のメインボディ領域と、
    　　メインボディ領域の表面の一部に形成された第２導電型のメインエミッタ領域と、
    　　メインエミッタ領域の表面からメインボディ領域とメインドリフト領域とが接する深さまで形成されたメイン絶縁ゲート電極と、
    を有するメインＩＧＢＴとを含んでおり、
    　センス領域は、
    　　半導体基板の裏面の少なくとも一部に形成された第１導電型のセンスコレクタ領域と、
    　　センスコレクタ領域の上側に形成された第２導電型のセンスドリフト領域と、
    　　センスドリフト領域の上側の半導体基板の表面に形成された第１導電型のセンスボディ領域と、
    　　センスボディ領域の表面の一部に形成された第２導電型のセンスエミッタ領域と、
    　　センスエミッタ領域の表面からセンスボディ領域とセンスドリフト領域とが接する深さまで形成されたセンス絶縁ゲート電極と
    を有しており、
    　　半導体基板を平面視したときにセンスエミッタ領域のメインカソード領域からの距離が６１５μｍ以上である第１領域を有する、半導体装置。
  2. 　センス領域は、半導体基板を平面視したときにセンスエミッタ領域のメインカソード領域からの距離が２９８μｍ以下である第２領域をさらに有する、請求項１に記載の半導体装置。
  3. 　半導体基板を平面視したときに、センスドリフト領域と、センスボディ領域と、センスエミッタ領域と、センス絶縁ゲート電極は、第１領域から第２領域まで連続して形成されている、請求項２に記載の半導体装置。
  4. 　第１領域と第２領域の間の少なくとも一部には、半導体基板の表面から深さ方向に延びる拡散層が形成されている、請求項２に記載の半導体装置。
  5. 　半導体基板を平面視したときに、拡散層は、メインカソード領域との距離が２９８μｍより大きく、６１５μｍより小さい領域に形成されている、請求項４に記載の半導体装置。
  6. 　メイン領域と、センス領域とを含む半導体基板を備えており、
    　半導体基板を平面視したときに、センス領域がメイン領域よりも小さい半導体装置であって、
    　メイン領域は、
    　　半導体基板の表面に形成された第１導電型のメインアノード領域と、
    　　メインアノード領域の下側に形成された第２導電型のメインダイオードドリフト領域と、
    　　メインダイオードドリフト領域の下側で半導体基板の裏面に形成された第２導電型のメインカソード領域と、
    を有するメインダイオードと、
    　　半導体基板の裏面に形成された第１導電型のメインコレクタ領域と、
    　　メインコレクタ領域の上側に形成された第２導電型のメインドリフト領域と、
    　　メインドリフト領域の上側の半導体基板の表面に形成された第１導電型のメインボディ領域と、
    　　メインボディ領域の表面の一部に形成された第２導電型のメインエミッタ領域と、
    　　メインエミッタ領域の表面からメインボディ領域とメインドリフト領域とが接する深さまで形成されたメイン絶縁ゲート電極と、
    を有するメインＩＧＢＴとを含んでおり、
    　センス領域は、
    　　半導体基板の裏面の少なくとも一部に形成された第１導電型のセンスコレクタ領域と、
    　　センスコレクタ領域の上側に形成された第２導電型のセンスドリフト領域と、
    　　センスドリフト領域の上側の半導体基板の表面に形成された第１導電型のセンスボディ領域と、
    　　センスボディ領域の表面の一部に形成された第２導電型のセンスエミッタ領域と、
    　　センスエミッタ領域の表面からセンスボディ領域とセンスドリフト領域とが接する深さまで形成されたセンス絶縁ゲート電極と、
    を有しており、
    　　半導体基板を平面視したときにセンスエミッタ領域のメインカソード領域からの距離が２９８μｍ以下となる第２領域を有している、半導体装置。
PCT/JP2010/057814 2010-05-07 2010-05-07 半導体装置 WO2011138832A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201080066640.2A CN102884625B (zh) 2010-05-07 2010-05-07 半导体装置
US13/635,019 US8471291B2 (en) 2010-05-07 2010-05-07 Semiconductor device
JP2012513754A JP5067517B2 (ja) 2010-05-07 2010-05-07 半導体装置
KR1020127031432A KR101276407B1 (ko) 2010-05-07 2010-05-07 반도체 장치
DE112010005546.7T DE112010005546B4 (de) 2010-05-07 2010-05-07 Halbleitervorrichtung
PCT/JP2010/057814 WO2011138832A1 (ja) 2010-05-07 2010-05-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/057814 WO2011138832A1 (ja) 2010-05-07 2010-05-07 半導体装置

Publications (1)

Publication Number Publication Date
WO2011138832A1 true WO2011138832A1 (ja) 2011-11-10

Family

ID=44903690

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/057814 WO2011138832A1 (ja) 2010-05-07 2010-05-07 半導体装置

Country Status (6)

Country Link
US (1) US8471291B2 (ja)
JP (1) JP5067517B2 (ja)
KR (1) KR101276407B1 (ja)
CN (1) CN102884625B (ja)
DE (1) DE112010005546B4 (ja)
WO (1) WO2011138832A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219521A (ja) * 2015-05-18 2016-12-22 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
US9972707B2 (en) 2014-02-10 2018-05-15 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2018181955A (ja) * 2017-04-06 2018-11-15 富士電機株式会社 半導体装置
JPWO2020129444A1 (ja) * 2018-12-21 2021-09-09 富士電機株式会社 半導体装置および半導体装置の製造方法
JPWO2020208738A1 (ja) * 2019-04-10 2021-10-14 三菱電機株式会社 半導体装置
JP2022010152A (ja) * 2017-04-06 2022-01-14 富士電機株式会社 半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4877337B2 (ja) * 2009-02-17 2012-02-15 トヨタ自動車株式会社 半導体装置
JP5915677B2 (ja) * 2014-03-04 2016-05-11 トヨタ自動車株式会社 半導体装置
CN106158930B (zh) * 2015-04-28 2019-05-14 北大方正集团有限公司 高频晶体管
JP6185511B2 (ja) * 2015-05-26 2017-08-23 トヨタ自動車株式会社 半導体装置
JP6334465B2 (ja) * 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
KR102539366B1 (ko) * 2019-10-09 2023-06-01 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 제너 다이오드를 사용하는 감지 igbt에 대한 정전기 방전 처리
US11201144B2 (en) 2019-10-09 2021-12-14 Semiconductor Components Industries, Llc Electrostatic discharge handling for sense IGBT using Zener diode
JP7332543B2 (ja) 2020-07-07 2023-08-23 三菱電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245394A (ja) * 1994-03-04 1995-09-19 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH1041510A (ja) * 1996-05-22 1998-02-13 Fuji Electric Co Ltd 温度検知部内蔵型バイポーラ半導体素子およびその製造方法
JP2001015750A (ja) * 1999-07-02 2001-01-19 Fuji Electric Co Ltd 半導体装置およびその使用方法
JP2009099690A (ja) * 2007-10-15 2009-05-07 Denso Corp 半導体装置
JP2009117786A (ja) * 2007-10-15 2009-05-28 Fuji Electric Device Technology Co Ltd 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783690A (en) 1983-09-06 1988-11-08 General Electric Company Power semiconductor device with main current section and emulation current section
US4777579A (en) 1988-01-04 1988-10-11 General Electric Company Integrated current sensor configurations for AC motor drives
US5559355A (en) 1994-03-04 1996-09-24 Fuji Electric Co., Ltd. Vertical MOS semiconductor device
JP3367839B2 (ja) 1995-09-18 2003-01-20 株式会社東芝 半導体装置
US5828112A (en) 1995-09-18 1998-10-27 Kabushiki Kaisha Toshiba Semiconductor device incorporating an output element having a current-detecting section
US6040599A (en) * 1996-03-12 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Insulated trench semiconductor device with particular layer structure
US6180966B1 (en) 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
JP3914328B2 (ja) 1997-03-25 2007-05-16 株式会社ルネサステクノロジ 電流検出セル付トレンチゲート半導体装置および電力変換装置
JP3997126B2 (ja) 2002-08-29 2007-10-24 株式会社ルネサステクノロジ トレンチゲート型半導体装置
JP2005057235A (ja) 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2006271098A (ja) 2005-03-24 2006-10-05 Hitachi Ltd 電力変換装置
JP2007134625A (ja) 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2007184486A (ja) 2006-01-10 2007-07-19 Denso Corp 半導体装置
JP5157201B2 (ja) 2006-03-22 2013-03-06 株式会社デンソー 半導体装置
EP2003694B1 (en) * 2007-06-14 2011-11-23 Denso Corporation Semiconductor device
DE102008045410B4 (de) * 2007-09-05 2019-07-11 Denso Corporation Halbleitervorrichtung mit IGBT mit eingebauter Diode und Halbleitervorrichtung mit DMOS mit eingebauter Diode
US8125002B2 (en) 2007-11-07 2012-02-28 Denso Corporation Semiconductor device and inverter circuit having the same
JP4877337B2 (ja) 2009-02-17 2012-02-15 トヨタ自動車株式会社 半導体装置
JP5200148B2 (ja) 2011-10-07 2013-05-15 トヨタ自動車株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245394A (ja) * 1994-03-04 1995-09-19 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH1041510A (ja) * 1996-05-22 1998-02-13 Fuji Electric Co Ltd 温度検知部内蔵型バイポーラ半導体素子およびその製造方法
JP2001015750A (ja) * 1999-07-02 2001-01-19 Fuji Electric Co Ltd 半導体装置およびその使用方法
JP2009099690A (ja) * 2007-10-15 2009-05-07 Denso Corp 半導体装置
JP2009117786A (ja) * 2007-10-15 2009-05-28 Fuji Electric Device Technology Co Ltd 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9972707B2 (en) 2014-02-10 2018-05-15 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2016219521A (ja) * 2015-05-18 2016-12-22 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
JP2018181955A (ja) * 2017-04-06 2018-11-15 富士電機株式会社 半導体装置
JP2022010152A (ja) * 2017-04-06 2022-01-14 富士電機株式会社 半導体装置
JP7013668B2 (ja) 2017-04-06 2022-02-01 富士電機株式会社 半導体装置
JP7243795B2 (ja) 2017-04-06 2023-03-22 富士電機株式会社 半導体装置
JPWO2020129444A1 (ja) * 2018-12-21 2021-09-09 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7103435B2 (ja) 2018-12-21 2022-07-20 富士電機株式会社 半導体装置および半導体装置の製造方法
JPWO2020208738A1 (ja) * 2019-04-10 2021-10-14 三菱電機株式会社 半導体装置
JP7072719B2 (ja) 2019-04-10 2022-05-20 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
DE112010005546T5 (de) 2013-02-21
KR101276407B1 (ko) 2013-06-19
DE112010005546B4 (de) 2015-08-27
JPWO2011138832A1 (ja) 2013-07-22
JP5067517B2 (ja) 2012-11-07
CN102884625A (zh) 2013-01-16
US20130009206A1 (en) 2013-01-10
CN102884625B (zh) 2014-11-19
KR20120137516A (ko) 2012-12-21
US8471291B2 (en) 2013-06-25

Similar Documents

Publication Publication Date Title
JP5067517B2 (ja) 半導体装置
JP4624787B2 (ja) ホール素子を備える磁界センサ
JP4877337B2 (ja) 半導体装置
JP2010050147A (ja) 半導体装置
US11901355B2 (en) Semiconductor device having a main transistor, a sense transistor, and a bypass diode structure
JP7482198B2 (ja) 半導体装置
JP2019161188A5 (ja)
JP2556175B2 (ja) 半導体装置における電界集中防止構造
US11495666B2 (en) Semiconductor device
JP5412873B2 (ja) 半導体装置及び半導体装置の電流測定方法
US10833189B2 (en) Semiconductor device
CN103208493B (zh) 半导体设备
JP4762663B2 (ja) 半導体装置
CN112151598A (zh) 半导体装置
JP5200148B2 (ja) 半導体装置
JP2016162898A (ja) 半導体装置
JP2010109076A (ja) 半導体装置
TWI565084B (zh) Ditch-type Schottky diodes
US20240014206A1 (en) Semiconductor device
JP7072719B2 (ja) 半導体装置
US9786659B2 (en) Semiconductor component with dielectric layer stack and voltage divider
JP6872933B2 (ja) 半導体装置
CN116110905A (zh) 半导体装置和半导体装置的制造方法
JP2023055165A (ja) 半導体装置
JP2022144775A (ja) 半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080066640.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10851052

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012513754

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13635019

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120100055467

Country of ref document: DE

Ref document number: 112010005546

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 20127031432

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 10851052

Country of ref document: EP

Kind code of ref document: A1