JP5915677B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5915677B2
JP5915677B2 JP2014041744A JP2014041744A JP5915677B2 JP 5915677 B2 JP5915677 B2 JP 5915677B2 JP 2014041744 A JP2014041744 A JP 2014041744A JP 2014041744 A JP2014041744 A JP 2014041744A JP 5915677 B2 JP5915677 B2 JP 5915677B2
Authority
JP
Japan
Prior art keywords
region
layer
well
main
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014041744A
Other languages
English (en)
Other versions
JP2015167208A (ja
Inventor
永岡　達司
達司 永岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014041744A priority Critical patent/JP5915677B2/ja
Priority to US14/614,991 priority patent/US9147759B1/en
Publication of JP2015167208A publication Critical patent/JP2015167208A/ja
Application granted granted Critical
Publication of JP5915677B2 publication Critical patent/JP5915677B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献１には、半導体装置が開示されている。この半導体装置は、メイン領域と、電流センス領域を備える半導体基板と、半導体基板のメイン領域の上方に配置されたメインエミッタ電極と、半導体基板の電流センス領域の上方に配置された電流センスエミッタ電極と、半導体基板の下方に配置された下部電極を備えている。この半導体装置では、メイン領域と電流センス領域がそれぞれ、半導体基板の上面に露出している第１導電型のエミッタ層と、エミッタ層の下方に配置されており、半導体基板の上面に露出している第２導電型のボディ層と、ボディ層の下方に配置された第１導電型のドリフト層と、半導体基板の上面からボディ層を貫通してドリフト層に達するトレンチの内部に配置されているゲート電極と、ゲート電極とトレンチの壁面の間を絶縁するゲート絶縁膜と、半導体基板の上面とメインエミッタ電極または電流センスエミッタ電極の間に形成されており、ゲート電極とメインエミッタ電極または電流センスエミッタ電極の間を絶縁する層間絶縁膜を備えている。この半導体装置では、メイン領域と電流センス領域のそれぞれの周縁部に、半導体基板の上面から下端までの深さがメイン領域のトレンチと同程度である第２導電型のウェル層が形成されている。
特開平１０−３２６８９７号公報
特許文献１の半導体装置では、メイン領域の周縁部に形成されたウェル層とメインエミッタ電極の間が、層間絶縁膜によって絶縁されている。このため、メイン領域からウェル層にキャリアが流れ出ると、その流れ出たキャリアが半導体基板の上面に沿って流れ、特定の箇所に電流集中を生じやすい。このため、アバランシェ降伏時や短絡時の破壊耐量が低いという問題がある。
本明細書が開示する半導体装置は、メイン領域と、電流センス領域と、メイン領域と電流センス領域の間に配置されたウェル領域を備える半導体基板と、半導体基板のメイン領域の上方に配置されたメインエミッタ電極と、半導体基板の電流センス領域の上方に配置された電流センスエミッタ電極と、半導体基板のウェル領域の上方に配置されたウェル領域電極と、半導体基板の下方に配置された下部電極を備えている。この半導体装置では、メイン領域と電流センス領域がそれぞれ、半導体基板の上面に露出している第１導電型のエミッタ層と、エミッタ層の下方に配置されており、半導体基板の上面に露出している第２導電型のボディ層と、ボディ層の下方に配置された第１導電型のドリフト層と、半導体基板の上面からボディ層を貫通してドリフト層に達するトレンチの内部に配置されているゲート電極と、ゲート電極とトレンチの壁面の間を絶縁するゲート絶縁膜と、半導体基板の上面とメインエミッタ電極または電流センスエミッタ電極の間に形成されており、ゲート電極とメインエミッタ電極または電流センスエミッタ電極の間を絶縁する層間絶縁膜を備えている。この半導体装置では、ウェル領域が、半導体基板の上面に露出しており、メイン領域のトレンチに比べて半導体基板の上面から下端までの深さが深い第２導電型のウェル層と、ウェル層の下方に配置されており、メイン領域のドリフト層および電流センス領域のドリフト層と連続している第１導電型のドリフト層と、半導体基板の上面とウェル領域電極の間に形成された層間絶縁膜を備えている。この半導体装置では、ウェル層とウェル領域電極が、ウェル領域の層間絶縁膜に形成されたコンタクトホールを介して接触している。
上記の半導体装置によれば、ウェル領域の上方にウェル領域電極が配置されており、ウェル層とウェル領域電極が、ウェル領域の層間絶縁膜に形成されたコンタクトホールを介して接触している。このため、メイン領域からウェル領域へキャリアが流れ出ると、その流れ出たキャリアは層間絶縁膜のコンタクトホールを介してウェル領域電極へ速やかに抜け出ていく。このような構成とすることにより、半導体基板に電流集中が発生しにくくなり、アバランシェ降伏時や短絡時の破壊耐量を向上することができる。なお、ウェル領域電極は、外部回路でメインエミッタ電極と導通するメインエミッタ電極とは別個の電極であってもよいし、メインエミッタ電極と一体的に形成された電極であってもよい。
実施例１の半導体装置１０の平面図。 図１の半導体装置１０のII-II断面図。 図１の半導体装置１０のIII-III断面図。 図１の半導体装置１０のIV-IV断面図。 実施例２の半導体装置１００の平面図。 図５の半導体装置１００のVI-VI断面図。 図５の半導体装置１００のVII-VII断面図。 図５の半導体装置１００のVIII-VIII断面図。 図５の半導体装置１００のIX-IX断面図。 実施例３の半導体装置２００の平面図。 図１０の半導体装置２００のXI-XI断面図。 図１０の半導体装置２００のXII-XII断面図。
一実施形態に係る半導体装置は、半導体基板を平面視したときに、ウェル領域が電流センス領域を取り囲むように配置されているように構成することができる。このように構成すると、電流センス領域の周囲での電流分布が均一化され、電流センス領域における検出精度を向上することができる。
一実施形態に係る半導体装置は、メイン領域とウェル領域と電流センス領域が並ぶ方向をＸ方向としたときに、メイン領域の層間絶縁膜に、Ｘ方向に所定のピッチで繰り返すパターンでコンタクトホールが形成されており、ウェル領域の層間絶縁膜のコンタクトホールの一部が前記所定のピッチとは異なるピッチのパターンで形成されており、他の部分がＸ方向に前記所定のピッチで繰り返すパターンで形成されているように構成することができる。このように構成すると、ウェル領域の層間絶縁膜のコンタクトホールの一部のＸ方向のピッチを調整することで、ウェル領域における電流分布に大きな変動をおよぼすことなく、メイン領域に対する電流センス領域のＸ方向の相対位置を微調整することができる。
一実施形態に係る半導体装置は、メイン領域とウェル領域と電流センス領域が並ぶ方向をＸ方向としたときに、メイン領域とウェル領域が隣接する箇所に、メイン領域のボディ層とドリフト層の境界の深さよりも深いトレンチが、Ｘ方向に直交する方向に沿って形成されているように構成することができる。このように構成すると、ウェル領域を介したメイン領域と電流センス領域の間の電流経路を遮断して、電流センス領域での検出精度を向上することができる。
一実施形態に係る半導体装置は、電流センス領域が、半導体基板の上面に露出しており、電流センス領域のトレンチに比べて半導体基板の上面から下端までの深さが深い第２導電型のウェル層をさらに備えており、電流センス領域のウェル層が、電流センス領域とウェル領域が隣接する箇所に配置されており、ドリフト層を介してウェル領域のウェル層とは分離されているように構成することができる。このように構成すると、電流センス領域の周縁近傍における電界集中を抑制し、耐圧を向上することができる。
以下では図１−図４を参照しながら、本実施例の半導体装置１０について説明する。図２−図４に示すように、半導体装置１０は、半導体基板１２と、上部電極１４と、下部電極１６を有している。半導体基板１２は、シリコン製または炭化シリコン製の基板である。上部電極１４は、半導体基板１２の上面に形成されている。下部電極１６は、半導体基板１２の下面に形成されている。なお、図１では、図示の明瞭化のため、上部電極１４を示していないことに留意されたい。
図１に示すように、半導体基板１２は、メイン領域２０と、電流センス領域２２と、ウェル領域２４と、周辺領域２６を備えている。メイン領域２０と、電流センス領域２２は、いずれもＩＧＢＴとして機能する。メイン領域２０とウェル領域２４は、Ｘ方向（図１の左右方向）に隣接して配置されている。また、ウェル領域２４は、電流センス領域２２を取り囲むように配置されている。すなわち、ウェル領域２４は、メイン領域２０と電流センス領域２２の間に介在しているということができる。また、メイン領域２０と、ウェル領域２４と、電流センス領域２２は、Ｘ方向に並んで配置されているということができる。周辺領域２６は、メイン領域２０、電流センス領域２２およびウェル領域２４の周囲を取り囲むように配置されており、ＲＥＳＵＲＦ（Reduced Surface Field）構造やＦＬＲ（Field Limiting Ring）構造などの従来技術の周辺耐圧構造を有している。すなわち、ウェル領域２４は、電流センス領域２２と周辺領域２６の間に介在しているということができる。
図２，図３に示すように、メイン領域２０には、エミッタ層３０と、高濃度ボディ層３２と、低濃度ボディ層３４と、ドリフト層３６と、バッファ層３８と、コレクタ層４０が形成されている。半導体基板１２のメイン領域２０の上面には、上部電極１４の一部であるメインエミッタ電極４２が形成されている。
エミッタ層３０は、ｎ型半導体領域である。エミッタ層３０は、半導体基板１２の上面に臨む範囲に複数形成されている。各エミッタ層３０は、Ｙ方向（図１の上下方向）に伸びており、Ｘ方向（図１の左右方向）に伸びるトレンチ４４によって分断されている。
高濃度ボディ層３２は、ｐ型半導体領域である。高濃度ボディ層３２は、半導体基板１２の上面に臨む範囲に複数形成されている。各高濃度ボディ層３２は、Ｙ方向に伸びており、Ｘ方向に伸びるトレンチ４４によって分断されている。
低濃度ボディ層３４は、ｐ型半導体領域である。低濃度ボディ層３４は、エミッタ層３０および高濃度ボディ層３２の下方に形成されている。低濃度ボディ層３４のｐ型不純物濃度は、高濃度ボディ層３２のｐ型不純物濃度よりも低い。なお、高濃度ボディ層３２と低濃度ボディ層３４を合わせて、単にボディ層ともいう。
ドリフト層３６は、ｎ型半導体領域である。ドリフト層３６は、低濃度ボディ層３４の下方に形成されている。ドリフト層３６は、低濃度ボディ層３４によってエミッタ層３０および高濃度ボディ層３２から分離されている。ドリフト層３６のｎ型不純物濃度は、エミッタ層３０のｎ型不純物濃度よりも低い。
バッファ層３８は、ｎ型半導体領域である。バッファ層３８は、ドリフト層３６の下方に形成されている。バッファ層３８は、ドリフト層３６によって低濃度ボディ層から分離されている。バッファ層３８のｎ型不純物濃度は、ドリフト層３６のｎ型不純物濃度よりも高い。
コレクタ層４０は、ｐ型半導体領域である。コレクタ層４０は、バッファ層３８の下方に形成されている。コレクタ層４０は、バッファ層３８によってドリフト層３６から分離されている。コレクタ層４０のｐ型不純物濃度は、低濃度ボディ層３４のｐ型不純物濃度よりも高い。コレクタ層４０は、半導体基板１２の下面に露出している。コレクタ層４０は、下部電極１６に接している。
メイン領域２０の半導体基板１２の上面には、複数のトレンチ４４が形成されている。トレンチ４４は、半導体基板１２の上面からエミッタ層３０、高濃度ボディ層３２および低濃度ボディ層３４を貫通して、ドリフト層３６に達する深さまで伸びている。トレンチ４４の内面は、ゲート絶縁膜４６によって覆われている。また、トレンチ４４の内部には、ゲート電極４８が形成されている。ゲート電極４８は、ゲート絶縁膜４６によって半導体基板１２から絶縁されている。ゲート電極４８は、ゲート絶縁膜４６を介して、エミッタ層３０、低濃度ボディ層３４およびドリフト層３６に対向している。ゲート電極４８の上部には、層間絶縁膜５０が形成されている。ゲート電極４８は、層間絶縁膜５０によってメインエミッタ電極４２から絶縁されている。図１に示すように、トレンチ４４は、Ｘ方向に伸びる直線部と、隣接する直線部を両端で接続する半円状の連結部を有する形状に形成されている。
エミッタ層３０および高濃度ボディ層３２は、層間絶縁膜５０に形成された複数のコンタクトホール２８を介して、メインエミッタ電極４２に接している。図１に示すように、それぞれのコンタクトホール２８は、Ｘ方向に沿う長辺とＹ方向に沿う短辺を有する矩形状である。コンタクトホール２８は、Ｘ方向およびＹ方向に、所定間隔で並んで配置されている。図２および図３に示すメインエミッタ電極４２は、メイン領域２０のほぼ全体を覆うように配置されている。
図４に示すように、半導体基板１２の電流センス領域２２には、エミッタ層５２と、高濃度ボディ層５４と、低濃度ボディ層５６と、ドリフト層３６と、バッファ層３８と、コレクタ層４０が形成されている。半導体基板１２の電流センス領域２２の上面には、上部電極１４の一部である電流センスエミッタ電極５８が形成されている。
エミッタ層５２は、ｎ型半導体領域である。エミッタ層５２は、半導体基板１２の上面に臨む範囲に複数形成されている。各エミッタ層５２は、Ｘ方向に伸びており、Ｙ方向に伸びるトレンチ６０によって分断されている。エミッタ層５２のｎ型不純物濃度は、メイン領域２０のエミッタ層３０のｎ型不純物濃度と実質的に同一である。
高濃度ボディ層５４は、ｐ型半導体領域である。高濃度ボディ層５４は、半導体基板１２の上面に臨む範囲に複数形成されている。各高濃度ボディ層５４は、Ｘ方向に伸びており、Ｙ方向に伸びるトレンチ６０によって分断されている。高濃度ボディ層５４のｐ型不純物濃度は、メイン領域２０の高濃度ボディ層３２のｐ型不純物濃度と実質的に同一である。
低濃度ボディ層５６は、ｐ型半導体領域である。低濃度ボディ層５６は、エミッタ層５２および高濃度ボディ層５４の下方に形成されている。低濃度ボディ層５６のｐ型不純物濃度は、メイン領域２０の低濃度ボディ層３４のｐ型不純物濃度と実質的に同一である。なお、高濃度ボディ層５４と低濃度ボディ層５６を合わせて、単にボディ層ともいう。
ドリフト層３６、バッファ層３８およびコレクタ層４０は、メイン領域２０から連続して伸びている。ドリフト層３６は、低濃度ボディ層５６の下方に形成されている。ドリフト層３６は、低濃度ボディ層５６によってエミッタ層５２および高濃度ボディ層５４から分離されている。コレクタ層４０の下面は、メイン領域２０から連続して伸びる下部電極１６に接している。
電流センス領域２２の半導体基板１２の上面には、複数のトレンチ６０が形成されている。トレンチ６０は、半導体基板１２の上面から、エミッタ層５２、高濃度ボディ層５４および低濃度ボディ層５６を貫通して、ドリフト層３６に達する深さまで伸びている。トレンチ６０の内面は、ゲート絶縁膜６２によって覆われている。また、トレンチ６０の内部には、ゲート電極６４が形成されている。ゲート電極６４は、ゲート絶縁膜６２によって半導体基板１２から絶縁されている。ゲート電極６４は、ゲート絶縁膜６２を介して、エミッタ層５２、低濃度ボディ層５６およびドリフト層３６に対向している。ゲート電極６４の上部には、層間絶縁膜５０が形成されている。ゲート電極６４は、層間絶縁膜５０によって電流センスエミッタ電極５８から絶縁されている。図１に示すように、トレンチ６０は、Ｙ方向に伸びる直線部と、隣接する直線部を接続する半円状の連結部を有する形状に形成されている。
エミッタ層５２および高濃度ボディ層５４は、層間絶縁膜５０に形成された複数のコンタクトホール６６を介して、電流センスエミッタ電極５８に接している。図１に示すように、それぞれのコンタクトホール６６は、Ｙ方向に沿う長辺とＸ方向に沿う短辺を有する矩形状である。コンタクトホール６６は、Ｘ方向およびＹ方向に、所定間隔で並んで配置されている。図４に示す電流センスエミッタ電極５８は、電流センス領域２２のほぼ全体を覆うように配置されている。
図３に示すように、ウェル領域２４には、ウェル層６８と、ドリフト層３６と、バッファ層３８と、コレクタ層４０が形成されている。半導体基板１２のウェル領域２４の上面には、上部電極１４の一部であるウェル領域電極７０が形成されている。
ウェル層６８は、ｐ型半導体領域である。ウェル層６８は、半導体基板１２の上面に臨む範囲に形成されている。ウェル層６８は、メイン領域２０のトレンチ４４の深さおよび電流センス領域２２のトレンチ６０の深さよりも深くなるように形成されている。ウェル層６８のｐ型不純物濃度は、メイン領域２０の低濃度ボディ層３４のｐ型不純物濃度よりも高い。また、ウェル層６８のｐ型不純物濃度は、メイン領域２０のＩＧＢＴがオフ状態のときに、ウェル層６８がトレンチ６０の深さと同程度の深さまでしか空乏化しないような濃度とされている。すなわち、ウェル層６８内において、空乏層は、トレンチ６０の下端よりも浅い位置まで延びない。
ドリフト層３６、バッファ層３８およびコレクタ層４０は、メイン領域２０および電流センス領域２２から連続して伸びている。ドリフト層３６は、ウェル層６８の下方に形成されている。コレクタ層４０の下面は、メイン領域２０および電流センス領域２２から連続して伸びる下部電極１６に接している。
図３に示すように、ウェル領域２４とメイン領域２０が隣接する箇所では、ウェル層６８の側面はメイン領域２０の高濃度ボディ層３２および低濃度ボディ層３４と接している。図４に示すように、ウェル領域２４と電流センス領域２２が隣接する箇所では、ウェル層６８と電流センス領域２２の低濃度ボディ層５６の間に、ドリフト層３６が介在している。すなわち、低濃度ボディ層５６は、ドリフト層３６によってウェル層６８から分離されている。
図３に示すように、ウェル領域２４において、ウェル層６８は、層間絶縁膜５０に形成された複数のコンタクトホール７２を介して、ウェル領域電極７０に接している。図１に示すように、コンタクトホール７２は、Ｘ方向に沿う長辺とＹ方向に沿う短辺を有する矩形状である。コンタクトホール７２は、Ｘ方向およびＹ方向に、所定間隔で並んで配置されている。コンタクトホール７２の配置パターンは、メイン領域２０のコンタクトホール２８の配置パターンと実質的に同一である。ウェル領域電極７０は、ウェル領域２４のほぼ全体を覆うように配置されている。ウェル領域電極７０は、外部回路においてメインエミッタ電極４２と導通しており、メインエミッタ電極４２と実質的に同電位となっている。なお、ウェル領域２４の一部には、ゲートパッドを配置するためのゲートパッド配置部７４が形成されている。ゲートパッド配置部７４には、層間絶縁膜５０にコンタクトホール７２が形成されておらず、ウェル領域電極７０も形成されていない。ゲートパッドは、ゲートパッド配置部７４の層間絶縁膜５０の上面に配置される。
この半導体装置１０では、メイン領域２０のゲート電極４８と電流センス領域２２のゲート電極６４が導通している。したがって、メイン領域２０のＩＧＢＴと電流センス領域２２のＩＧＢＴは同時にオンする。ＩＧＢＴがオンすると、メイン領域２０と電流センス領域２２に電流が流れる。メイン領域２０に流れる電流と電流センス領域２２に流れる電流の比率は、メイン領域２０と電流センス領域２２の面積比率と略等しい。したがって、電流センス領域２２に流れる電流を検出することで、メイン領域２０に流れる電流を検出することができる。
メイン領域２０及び電流センス領域２２のＩＧＢＴがオフすると、ドリフト領域３６が空乏化され、ドリフト領域３６に高電圧が印加される。本実施例の半導体装置１０では、ウェル領域２４に、メイン領域２０のトレンチ４４や電流センス領域２２のトレンチ６０よりも深いウェル層６８が形成されている。これにより、ＩＧＢＴがオフしている際に、ウェル領域２４内のドリフト領域３６での電位分布が平坦となり、電界が均一となる。このため、ウェル領域２４にトレンチを設けることなく、半導体装置１０の耐圧を向上することができる。
本実施例の半導体装置１０では、ウェル層６８とウェル領域電極７０が、ウェル領域２４の層間絶縁膜５０に形成されたコンタクトホール７２を介して接触している。このような構成とすることにより、メイン領域２０からウェル領域２４へ流れ出たキャリアが、コンタクトホール７２を介してウェル領域電極７０へ速やかに抜け出ていく。特定箇所への電流集中が発生しにくくなり、アバランシェ降伏時や短絡時の破壊耐量を向上することができる。
本実施例の半導体装置１０では、半導体基板１２を平面視したときに、ウェル領域２４が電流センス領域２２を取り囲むように形成されている。このような構成とすることにより、電流センス領域２２の周囲での電流分布が均一化され、電流センス領域２２での検出精度をより向上することができる。
以下では図５−図９を参照しながら、本実施例の半導体装置１００について説明する。なお、実施例１の半導体装置１０と同様の構成については、同様の参照符号を付して、詳細な説明を省略する。図６−図９に示すように、半導体装置１００は、半導体基板１０２と、上部電極１０４と、下部電極１６を有している。なお、図５では、図示の明瞭化のため、上部電極１０４を示していないことに留意されたい。
図５に示すように、半導体基板１０２は、メイン領域１０６と、電流センス領域１０８と、ウェル領域１１０と、周辺領域２６を備えている。メイン領域１０６と、電流センス領域１０８は、いずれもＩＧＢＴとして機能する。メイン領域１０６とウェル領域１１０は、Ｘ方向（図５の左右方向）に隣接して配置されている。また、ウェル領域１１０は、電流センス領域１０８を取り囲むように配置されている。すなわち、ウェル領域１１０は、メイン領域１０６と電流センス領域１０８の間に介在しているということができる。また、メイン領域１０６と、ウェル領域１１０と、電流センス領域１０８は、Ｘ方向に並んで配置されているということができる。周辺領域２６は、メイン領域１０６と、電流センス領域１０８と、ウェル領域１１０の周囲を取り囲むように配置されている。すなわち、ウェル領域１１０は、電流センス領域１０８と周辺領域２６の間に介在しているということができる。
図６，図７に示すように、メイン領域１０６には、エミッタ層３０と、高濃度ボディ層３２と、低濃度ボディ層３４と、ドリフト層３６と、バッファ層３８と、コレクタ層４０と、ウェル層１１２が形成されている。メイン領域１０６の上面には、上部電極１０４の一部であるメインエミッタ電極１１４が形成されている。
メイン領域１０６の半導体基板１０２の上面には、複数のトレンチ１１６が形成されている。トレンチ１１６は、半導体基板１０２の上面からエミッタ層３０、高濃度ボディ層３２および低濃度ボディ層３４を貫通して、ドリフト層３６に達する深さまで伸びている。トレンチ１１６の内部には、ゲート電極４８が形成されている。ゲート電極４８は、ゲート絶縁膜４６によって半導体基板１０２から絶縁されており、層間絶縁膜５０によってメインエミッタ電極１１４から絶縁されている。図５に示すように、トレンチ１１６は、Ｘ方向に伸びる直線状に形成されている。
図６，図７に示すように、エミッタ層３０および高濃度ボディ層３２は、層間絶縁膜５０に形成された複数のコンタクトホール１１８を介して、メインエミッタ電極１１４に接している。図５に示すように、コンタクトホール１１８は、Ｘ方向に沿う長辺とＹ方向に沿う短辺を有する矩形状である。コンタクトホール１１８は、Ｘ方向に、トレンチ１１６とほぼ同じ長さで伸びている。コンタクトホール１１８は、Ｙ方向に、所定間隔で並んで配置されている。メインエミッタ電極１１４は、メイン領域１０６のほぼ全体を覆うように配置されている。
図５，図７に示すように、トレンチ１１６のＸ方向の両端部近傍には、ウェル層１１２が形成されている。ウェル層１１２は、ｐ型半導体領域である。ウェル層１１２は、半導体基板１０２の上面に臨む範囲に形成されている。ウェル層１１２は、トレンチ１１６の深さよりも深くなるように形成されている。ウェル層１１２のｐ型不純物濃度は、ウェル領域１１０のウェル層６８のｐ型不純物濃度と実質的に同一である。ウェル層１１２は、コンタクトホール１１８を介してメインエミッタ電極１１４に接している。
図８、図９に示すように、電流センス領域１０８には、エミッタ層５２と、高濃度ボディ層５４と、低濃度ボディ層５６と、ドリフト層３６と、バッファ層３８と、コレクタ層４０と、ウェル層１２０が形成されている。電流センス領域１０８の上面には、上部電極１０４の一部である電流センスエミッタ電極５８が形成されている。
電流センス領域１０８の半導体基板１０２の上面には、複数のトレンチ１２２が形成されている。トレンチ１２２は、半導体基板１０２の上面から、エミッタ層５２、高濃度ボディ層５４および低濃度ボディ層５６を貫通して、ドリフト層３６に達する深さまで伸びている。トレンチ１２２の内部には、ゲート電極６４が形成されている。ゲート電極６４は、ゲート絶縁膜６２によって半導体基板１０２から絶縁されており、層間絶縁膜５０によって電流センスエミッタ電極５８から絶縁されている。図５に示すように、トレンチ１２２は、Ｘ方向に伸びる直線状に形成されている。
図８，図９に示すように、エミッタ層５２および高濃度ボディ層５４は、層間絶縁膜５０に形成された複数のコンタクトホール１２４を介して、電流センスエミッタ電極５８に接している。図５に示すように、コンタクトホール１２４は、Ｘ方向に沿う長辺とＹ方向に沿う短辺を有する矩形状である。コンタクトホール１２４は、Ｘ方向に、トレンチ１２２とほぼ同じ長さで伸びている。コンタクトホール１２４は、Ｙ方向に、所定間隔で並んで配置されている。電流センスエミッタ電極５８は、電流センス領域１０８のほぼ全体を覆うように配置されている。
トレンチ１２２のＸ方向の両端部近傍には、ウェル層１２０が形成されている。ウェル層１２０は、ｐ型半導体領域である。ウェル層１２０は、半導体基板１０２の上面に臨む範囲に形成されている。ウェル層１２０は、トレンチ１２２の深さよりも深くなるように形成されている。ウェル層１２０のｐ型不純物濃度は、低濃度ボディ層５６のｐ型不純物濃度よりも高い。また、ウェル層１２０のｐ型不純物濃度は、電流センス領域１０８のＩＧＢＴがオフ状態のときに、ウェル層１２０がトレンチ１２２の深さと同程度の深さまでしか空乏化しないような濃度とされている。すなわち、ウェル層１２０内において、空乏層は、トレンチ１２２の下端よりも浅い位置まで延びない。ウェル層１２０は、コンタクトホール１２４を介して電流センスエミッタ電極５８に接している。
図７に示すように、ウェル領域１１０には、ウェル層６８と、ドリフト層３６と、バッファ層３８と、コレクタ層４０が形成されている。ウェル領域１１０の上面には、メインエミッタ電極１１４が形成されている。メインエミッタ電極１１４は、メイン領域１０６のメインエミッタ電極１１４から連続的に伸びている。
ウェル領域１１０とメイン領域１０６が隣接する箇所では、ウェル層６８はメイン領域１０６のウェル層１１２と連続するように形成されている。また、ウェル領域１１０とメイン領域１０６が隣接する箇所には、両者を分離するためのトレンチ１２６が形成されている。トレンチ１２６は、半導体基板１０２の上面から、メイン領域１０６の低濃度ボディ層３４とドリフト層３６の境界の深さよりも深い位置まで形成されている。トレンチ１２６は、Ｙ方向（すなわちＸ方向に直交する方向）に伸びる直線状に形成されている。トレンチ１２６の内面は、ゲート絶縁膜１２８によって覆われている。また、トレンチ１２６の内部には、ゲート電極１３０が形成されている。ゲート電極１３０は、ゲート絶縁膜１２８によって半導体基板１０２から絶縁されている。ゲート電極１３０の上部には、層間絶縁膜５０が形成されている。ゲート電極１３０は、層間絶縁膜５０によってメインエミッタ電極１１４から絶縁されている。
ウェル層６８は、層間絶縁膜５０に形成された複数のコンタクトホール１３２を介して、メインエミッタ電極１１４に接している。図５に示すように、コンタクトホール１３２は、Ｘ方向に沿う長辺とＹ方向に沿う短辺を有する矩形状である。コンタクトホール１３２は、Ｙ方向に、所定間隔で並んで配置されている。コンタクトホール１３２の配置パターンは、メイン領域１０６のコンタクトホール１１８の配置パターンと実質的に同一である。メインエミッタ電極１１４は、ウェル領域１１０のほぼ全体を覆うように配置されている。なお、ウェル領域１１０の一部には、ゲートパッドを配置するためのゲートパッド配置部７４が形成されている。ゲートパッド配置部７４には、層間絶縁膜５０にコンタクトホール１３２が形成されておらず、メインエミッタ電極１１４も形成されていない。
この半導体装置１００では、メイン領域１０６のゲート電極４８と電流センス領域１０８のゲート電極６４が導通している。したがって、メイン領域１０６のＩＧＢＴと電流センス領域１０８のＩＧＢＴは同時にオンする。ＩＧＢＴがオンすると、メイン領域１０６と電流センス領域１０８に電流が流れる。メイン領域１０６に流れる電流と電流センス領域１０８に流れる電流の比率は、メイン領域１０６と電流センス領域１０８の面積比率と略等しい。したがって、電流センス領域１０８に流れる電流を検出することで、メイン領域１０６に流れる電流を検出することができる。
メイン領域１０６及び電流センス領域１０８のＩＧＢＴがオフすると、ドリフト領域３６が空乏化され、ドリフト領域３６に高電圧が印加される。本実施例の半導体装置１００では、ウェル領域１１０に、メイン領域１０６のトレンチ１１６や電流センス領域１０８のトレンチ１２２よりも深いウェル層６８が形成されている。これにより、ＩＧＢＴがオフしている際に、ウェル領域１１０内のドリフト領域３６での電位分布が平坦となり、電界が均一となる。このため、ウェル領域１１０にトレンチを設けることなく、半導体装置１００の耐圧を向上することができる。
本実施例の半導体装置１００では、ウェル層６８とメインエミッタ電極１１４が、ウェル領域１１０の層間絶縁膜５０に形成されたコンタクトホール１３２を介して接触している。このような構成とすることにより、メイン領域１０６からウェル領域１１０へ流れ出たキャリアが、コンタクトホール１３２を介してメインエミッタ電極１１４へ速やかに抜け出ていく。特定箇所への電流集中が発生しにくくなり、アバランシェ降伏時や短絡時の破壊耐量を向上することができる。
本実施例の半導体装置１００では、半導体基板１０２を平面視したときに、ウェル領域１１０が電流センス領域１０８を取り囲むように形成されている。このような構成とすることにより、電流センス領域１０８の周囲での電流分布が均一化され、電流センス領域１０８での検出精度をより向上することができる。
本実施例の半導体装置１００では、メイン領域１０６において、トレンチ１１６のＸ方向の両端近傍に、ウェル層１１２が形成されている。このような構成とすることにより、トレンチ１１６のＸ方向の両端近傍における電界集中を抑制し、半導体装置１００の耐圧を向上することができる。
本実施例の半導体装置１００では、電流センス領域１０８において、トレンチ１２２のＸ方向の両端近傍に、ウェル層１２０が形成されている。このような構成とすることにより、トレンチ１２２のＸ方向の両端近傍における電界集中を抑制し、半導体装置１００の耐圧を向上することができる。
本実施例の半導体装置１００では、ウェル領域１１０とメイン領域１０６が隣接する箇所に、両者を分離するためのトレンチ１２６が形成されている。このような構成とすることによって、ウェル領域１１０を介したメイン領域１０６と電流センス領域１０８の間の電流経路を遮断して、電流センス領域１０８での検出精度を向上することができる。なお、トレンチ１２６の内部のゲート電極１３０は、メイン領域１０６のゲート電極４８と外部回路で接続してもよいし、他の電位に接続していてもよい。あるいは、トレンチ１２６の内部にゲート電極１３０を形成することなく、トレンチ１２６の内部をゲート絶縁膜１１２８で充填していてもよい。
本実施例の半導体装置１００では、メイン領域１０６のメインエミッタ電極１１４が、ウェル領域１１０の上面まで連続的に伸びるように構成されている。このような構成とすることによって、ウェル領域１１０の上面にメインエミッタ電極１１４とは別個のウェル領域電極を形成する場合に比べて、メイン領域１０６からウェル領域１１０へ流れ出たキャリアが、より速やかに抜け出ていくようになる。ウェル領域１１０での電流分布をより均一化することができる。
以下では図１０−図１２を参照しながら、本実施例の半導体装置２００について説明する。なお、実施例１の半導体装置１０や実施例２の半導体装置１００と同様の構成については、同様の参照符号を付して、詳細な説明を省略する。図１１，図１２に示すように、半導体装置２００は、半導体基板２０２と、上部電極１０４と、下部電極１６を有している。
図１０に示すように、半導体基板２０２は、メイン領域２０４と、電流センス領域２０６と、ウェル領域２０８と、周辺領域２６を備えている。メイン領域２０４と、電流センス領域２０６は、いずれもＩＧＢＴとして機能する。メイン領域２０４とウェル領域２０８は、Ｘ方向（図１０の左右方向）に隣接して配置されている。また、ウェル領域２０８は、電流センス領域２０６を取り囲むように配置されている。すなわち、ウェル領域２０８は、メイン領域２０４と電流センス領域２０６の間に介在しているということができる。また、メイン領域２０４と、ウェル領域２０８と、電流センス領域２０６は、Ｘ方向に並んで配置されているということができる。周辺領域２６は、メイン領域２０４と、電流センス領域２０６と、ウェル領域２０８の周囲を取り囲むように配置されている。すなわち、ウェル領域２０８は、電流センス領域２０６と周辺領域２６の間に介在しているということができる。
図１１に示すように、メイン領域２０４には、エミッタ層３０と、高濃度ボディ層３２と、低濃度ボディ層３４と、ドリフト層３６と、バッファ層３８と、コレクタ層４０と、ウェル層２１０が形成されている。メイン領域２０４の上面には、上部電極１０４の一部であるメインエミッタ電極１１４が形成されている。
メイン領域２０４の半導体基板２０２の上面には、複数のトレンチ２１２が形成されている。トレンチ２１２は、半導体基板２０２の上面からエミッタ層３０、高濃度ボディ層３２および低濃度ボディ層３４を貫通して、ドリフト層３６に達する深さまで伸びている。トレンチ２１２の内部には、ゲート電極４８が形成されている。ゲート電極４８は、ゲート絶縁膜４６によって半導体基板２０２から絶縁されており、層間絶縁膜５０によってメインエミッタ電極１１４から絶縁されている。図１０に示すように、トレンチ２１２は、Ｙ方向（図１０の上下方向）に伸びる直線状に形成されている。
図１１に示すように、エミッタ層３０および高濃度ボディ層３２は、層間絶縁膜５０に形成された複数のコンタクトホール２１４を介して、メインエミッタ電極１１４に接している。図１０に示すように、コンタクトホール２１４は、Ｙ方向に沿う長辺とＸ方向に沿う短辺を有する矩形状である。コンタクトホール２１４は、Ｙ方向に、トレンチ２１２とほぼ同じ長さで伸びている。コンタクトホール２１４は、Ｘ方向に、所定間隔で並んで配置されている。メインエミッタ電極１１４は、メイン領域２０４のほぼ全体を覆うように配置されている。
図１０，図１１に示すように、メイン領域２０４のウェル層２１０は、トレンチ２１２のＹ方向の両端部近傍を含む、メイン領域２０４の周縁近傍に形成されている。ウェル層２１０は、ｐ型半導体領域である。ウェル層２１０は、半導体基板２０２の上面に臨む範囲に形成されている。ウェル層２１０は、トレンチ２１２の深さよりも深くなるように形成されている。ウェル層２１０のｐ型不純物濃度は、ウェル領域２０８のウェル層６８のｐ型不純物濃度と実質的に同一である。ウェル層２１０は、コンタクトホール２１４を介してメインエミッタ電極１１４に接している。
図１２に示すように、電流センス領域２０６には、エミッタ層５２と、高濃度ボディ層５４と、低濃度ボディ層５６と、ドリフト層３６と、バッファ層３８と、コレクタ層４０と、ウェル層２１６が形成されている。電流センス領域２０６の上面には、上部電極１０４の一部である電流センスエミッタ電極５８が形成されている。
電流センス領域２０６の半導体基板２０２の上面には、複数のトレンチ２１８が形成されている。トレンチ２１８は、半導体基板２０２の上面から、エミッタ層５２、高濃度ボディ層５４および低濃度ボディ層５６を貫通して、ドリフト層３６に達する深さまで伸びている。トレンチ２１８の内部には、ゲート電極６４が形成されている。ゲート電極６４は、ゲート絶縁膜６２によって半導体基板２０２から絶縁されており、層間絶縁膜５０によって電流センスエミッタ電極５８から絶縁されている。図１０に示すように、トレンチ２１８は、Ｙ方向に伸びる直線状に形成されている。
図１２に示すように、エミッタ層５２および高濃度ボディ層５４は、層間絶縁膜５０に形成された複数のコンタクトホール２２０を介して、電流センスエミッタ電極５８に接している。図１０に示すように、コンタクトホール２２０は、Ｙ方向に沿う長辺とＸ方向に沿う短辺を有する矩形状である。コンタクトホール２２０は、Ｙ方向に、トレンチ２１８とほぼ同じ長さで伸びている。コンタクトホール２２０は、Ｘ方向に、所定間隔で並んで配置されている。電流センスエミッタ電極５８は、電流センス領域２０６のほぼ全体を覆うように配置されている。
図１０，図１２に示すように、電流センス領域２０６のウェル層２１６は、トレンチ２１８のＹ方向の両端部近傍を含む、電流センス領域２０６の周縁近傍に形成されている。ウェル層２１６は、ｐ型半導体領域である。ウェル層２１６は、半導体基板２０２の上面に臨む範囲に形成されている。ウェル層２１６は、トレンチ２１８の深さよりも深くなるように形成されている。ウェル層２１６のｐ型不純物濃度は、低濃度ボディ層５６のｐ型不純物濃度よりも高い。また、ウェル層２１６のｐ型不純物濃度は、電流センス領域２０６のＩＧＢＴがオフ状態のときに、ウェル層２１６がトレンチ２１８の深さと同程度の深さまでしか空乏化しないような濃度とされている。すなわち、ウェル層２１６内において、空乏層は、トレンチ２１８の下端よりも浅い位置まで延びない。ウェル層２１６は、コンタクトホール２２０を介して電流センスエミッタ電極５８に接している。
図１１に示すように、ウェル領域２０８には、ウェル層６８と、ドリフト層３６と、バッファ層３８と、コレクタ層４０が形成されている。ウェル領域２０８の上面には、メインエミッタ電極１１４が形成されている。メインエミッタ電極１１４は、メイン領域１０６のメインエミッタ電極１１４から連続的に伸びている。
ウェル領域２０８とメイン領域２０４が隣接する箇所では、ウェル層６８はメイン領域２０４のウェル層２１０と連続するように形成されている。また、ウェル領域２０８とメイン領域２０４が隣接する箇所には、両者を分離するためのトレンチ２２２が形成されている。トレンチ２２２は、半導体基板２０２の上面から、メイン領域２０４の低濃度ボディ層３４とドリフト層３６の境界の深さよりも深い位置まで形成されている。トレンチ２２２は、Ｙ方向（すなわちＸ方向に直交する方向）に伸びる直線状に形成されている。トレンチ２２２の内面は、ゲート絶縁膜１２８によって覆われている。また、トレンチ１２６の内部には、ゲート電極１３０が形成されている。ゲート電極１３０は、ゲート絶縁膜１２８によって半導体基板２０２から絶縁されている。ゲート電極１３０の上部には、層間絶縁膜５０が形成されている。ゲート電極１３０は、層間絶縁膜５０によってメインエミッタ電極１１４から絶縁されている。
ウェル層６８は、層間絶縁膜５０に形成された複数のコンタクトホール２２４を介して、メインエミッタ電極１１４に接している。図１０に示すように、コンタクトホール２２４は、Ｙ方向に沿う長辺とＸ方向に沿う短辺を有する矩形状である。コンタクトホール２２４は、Ｘ方向に並んで配置されている。コンタクトホール２２４の配置パターンは、距離調整部２２６を除いて、メイン領域２０４のコンタクトホール２１４の配置パターンと実質的に同一である。距離調整部２２６では、コンタクトホール２２４のＸ方向の幅ｗ１が、他の部分でのコンタクトホール２２４のＸ方向の幅ｗ０よりも、小さくなっている。なお、ウェル領域２０８の一部には、ゲートパッドを配置するためのゲートパッド配置部７４が形成されている。ゲートパッド配置部７４には、層間絶縁膜５０にコンタクトホール２２４が形成されておらず、メインエミッタ電極１１４も形成されていない。
この半導体装置２００では、メイン領域２０４のゲート電極４８と電流センス領域２０６のゲート電極６４が導通している。したがって、メイン領域２０４のＩＧＢＴと電流センス領域２０６のＩＧＢＴは同時にオンする。ＩＧＢＴがオンすると、メイン領域２０４と電流センス領域２０６に電流が流れる。メイン領域２０４に流れる電流と電流センス領域２０６に流れる電流の比率は、メイン領域２０４と電流センス領域２０６の面積比率と略等しい。したがって、電流センス領域２０６に流れる電流を検出することで、メイン領域２０４に流れる電流を検出することができる。
メイン領域２０４及び電流センス領域２０６のＩＧＢＴがオフすると、ドリフト領域３６が空乏化され、ドリフト領域３６に高電圧が印加される。本実施例の半導体装置２００では、ウェル領域２０８に、メイン領域２０４のトレンチ２１２や電流センス領域２０６のトレンチ２１８よりも深いウェル層６８が形成されている。これにより、ＩＧＢＴがオフしている際に、ウェル領域２０８内のドリフト領域３６での電位分布が平坦となり、電界が均一となる。このため、ウェル領域２０８にトレンチを設けることなく、半導体装置２００の耐圧を向上することができる。
本実施例の半導体装置２００では、ウェル層６８とメインエミッタ電極１１４が、ウェル領域２０８の層間絶縁膜５０に形成されたコンタクトホール２２０を介して接触している。このような構成とすることにより、メイン領域２０４からウェル領域２０８へ流れ出たキャリアが、コンタクトホール２２０を介してメインエミッタ電極１１４へ速やかに抜け出ていく。特定箇所への電流集中が発生しにくくなり、アバランシェ降伏時や短絡時の破壊耐量を向上することができる。
本実施例の半導体装置２００では、半導体基板２０２を平面視したときに、ウェル領域２０８が電流センス領域２０６を取り囲むように形成されている。このような構成とすることにより、電流センス領域２０６の周囲での電流分布が均一化され、電流センス領域２０６での検出精度をより向上することができる。
本実施例の半導体装置２００では、ウェル領域２０８の層間絶縁膜５０に形成されたコンタクトホール２２４に関して、距離調整部２２６でのコンタクトホール２２４のＸ方向の幅ｗ１が、他の部分でのコンタクトホール２２４のＸ方向の幅ｗ０よりも、小さくなっている。このような構成では、距離調整部２２６においてコンタクトホール２２４のＸ方向の幅を調整することで、ウェル領域２０８における電流分布に大きな変動をおよぼすことなく、メイン領域２０４に対する電流センス領域２０６のＸ方向の相対位置を微調整することができる。好ましくは、距離調整部２２６におけるコンタクトホール２２４のＸ方向の幅ｗ１は、他の部分でのコンタクトホール２２４のＸ方向の幅ｗ０の±３０％の範囲内で調整されている。なお、距離調整部２２６において、上記のようにコンタクトホール２２４のＸ方向の幅を変化させる代わりに、隣接するコンタクトホール２２４の間のＸ方向の間隔を変化させることで、メイン領域２０４に対する電流センス領域２０６のＸ方向の相対位置を微調整してもよい。
本実施例の半導体装置２００では、メイン領域２０４の周縁近傍に、ウェル層２１０が形成されている。このような構成とすることにより、メイン領域２０４の周縁近傍における電界集中を抑制し、半導体装置２００の耐圧を向上することができる。
本実施例の半導体装置２００では、電流センス領域２０６の周縁近傍に、ウェル層２１６が形成されている。このような構成とすることにより、電流センス領域２０６の周縁近傍における電界集中を抑制し、半導体装置２００の耐圧を向上することができる。
本実施例の半導体装置２００では、ウェル領域２０８とメイン領域２０４が隣接する箇所に、両者を分離するためのトレンチ２２２が形成されている。このような構成とすることによって、ウェル領域２０８を介したメイン領域２０４と電流センス領域２０６の間の電流経路を遮断して、電流センス領域２０６での検出精度を向上することができる。なお、トレンチ２２２の内部のゲート電極１３０は、メイン領域２０４のゲート電極４８と外部回路で接続してもよいし、他の電位に接続していてもよい。あるいは、トレンチ２２２の内部にゲート電極１３０を形成することなく、トレンチ２２２の内部をゲート絶縁膜１２８で充填していてもよい。
本実施例の半導体装置２００では、メイン領域２０４のメインエミッタ電極１１４が、ウェル領域２０８の上面まで連続的に伸びるように構成されている。このような構成とすることによって、ウェル領域２０８の上面にメインエミッタ電極１１４とは別個のウェル領域電極を形成する場合に比べて、メイン領域２０４からウェル領域２０８へ流れ出たキャリアが、より速やかに抜け出ていくようになる。ウェル領域２０８での電流分布をより均一化することができる。
本実施例の半導体装置２００では、メイン領域２０４のトレンチ２１２が、Ｙ方向に沿って伸びている。このような構成とすることによって、メイン領域２０４からウェル領域２０８へ流れ出てくるキャリアの流れが一様になるため、ウェル領域２０８の電流分布をさらに均一化することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０ 半導体装置
１２ 半導体基板
１４ 上部電極
１６ 下部電極
２０ メイン領域
２２ 電流センス領域
２４ ウェル領域
２６ 周辺領域
２８ コンタクトホール
３０ エミッタ層
３２ 高濃度ボディ層
３４ 低濃度ボディ層
３６ ドリフト層
３８ バッファ層
４０ コレクタ層
４２ メインエミッタ電極
４４ トレンチ
４６ ゲート絶縁膜
４８ ゲート電極
５０ 層間絶縁膜
５２ エミッタ層
５４ 高濃度ボディ層
５６ 低濃度ボディ層
５８ 電流センスエミッタ電極
６０ トレンチ
６２ ゲート絶縁膜
６４ ゲート電極
６６ コンタクトホール
６８ ウェル層
７０ ウェル領域電極
７２ コンタクトホール
７４ ゲートパッド配置部
１００ 半導体装置
１０２ 半導体基板
１０４ 上部電極
１０６ メイン領域
１０８ 電流センス領域
１１０ ウェル領域
１１２ ウェル層
１１４ メインエミッタ電極
１１６ トレンチ
１１８ コンタクトホール
１２０ ウェル層
１２２ トレンチ
１２４ コンタクトホール
１２６ トレンチ
１２８ ゲート絶縁膜
１３０ ゲート電極
１３２ コンタクトホール
２００ 半導体装置
２０２ 半導体基板
２０４ メイン領域
２０６ 電流センス領域
２０８ ウェル領域
２１０ ウェル層
２１２ トレンチ
２１４ コンタクトホール
２１６ ウェル層
２１８ トレンチ
２２０ コンタクトホール
２２２ トレンチ
２２４ コンタクトホール
２２６ 距離調整部

Claims (4)

  1. 半導体装置であって、
    メイン領域と、電流センス領域と、メイン領域と電流センス領域の間に配置されたウェル領域を備える半導体基板と、
    半導体基板のメイン領域の上方に配置されたメインエミッタ電極と、
    半導体基板の電流センス領域の上方に配置された電流センスエミッタ電極と、
    半導体基板のウェル領域の上方に配置されたウェル領域電極と、
    半導体基板の下方に配置された下部電極を備えており、
    メイン領域と電流センス領域がそれぞれ、
    半導体基板の上面に露出している第１導電型のエミッタ層と、
    エミッタ層の下方に配置されており、半導体基板の上面に露出している第２導電型のボディ層と、
    ボディ層の下方に配置された第１導電型のドリフト層と、
    半導体基板の上面からボディ層を貫通してドリフト層に達するトレンチの内部に配置されているゲート電極と、
    ゲート電極とトレンチの壁面の間を絶縁するゲート絶縁膜と、
    半導体基板の上面とメインエミッタ電極または電流センスエミッタ電極の間に形成されており、ゲート電極とメインエミッタ電極または電流センスエミッタ電極の間を絶縁する層間絶縁膜を備えており、
    ウェル領域が、
    半導体基板の上面に露出しており、メイン領域のトレンチに比べて半導体基板の上面から下端までの深さが深い第２導電型のウェル層と、
    ウェル層の下方に配置されており、メイン領域のドリフト層および電流センス領域のドリフト層と連続している第１導電型のドリフト層と、
    半導体基板の上面とウェル領域電極の間に形成された層間絶縁膜を備えており、
    ウェル層とウェル領域電極が、ウェル領域の層間絶縁膜に形成されたコンタクトホールを介して接触しており、
    メイン領域とウェル領域と電流センス領域が並ぶ方向をＸ方向としたときに、
    メイン領域の層間絶縁膜に、Ｘ方向に所定のピッチで繰り返すパターンでコンタクトホールが形成されており、
    ウェル領域の層間絶縁膜のコンタクトホールの一部が前記所定のピッチとは異なるピッチのパターンで形成されており、他の部分がＸ方向に前記所定のピッチで繰り返すパターンで形成されている半導体装置。
  2. 半導体基板を平面視したときに、ウェル領域が電流センス領域を取り囲むように配置されている、請求項１の半導体装置。
  3. メイン領域とウェル領域が隣接する箇所に、メイン領域のボディ層とドリフト層の境界の深さよりも深いトレンチが、Ｘ方向に直交する方向に沿って形成されている、請求項１の半導体装置。
  4. 電流センス領域が、半導体基板の上面に露出しており、電流センス領域のトレンチに比べて半導体基板の上面から下端までの深さが深い第２導電型のウェル層をさらに備えており、
    電流センス領域のウェル層が、電流センス領域とウェル領域が隣接する箇所に配置されており、ドリフト層を介してウェル領域のウェル層とは分離されている、請求項１の半導体装置。
JP2014041744A 2014-03-04 2014-03-04 半導体装置 Active JP5915677B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014041744A JP5915677B2 (ja) 2014-03-04 2014-03-04 半導体装置
US14/614,991 US9147759B1 (en) 2014-03-04 2015-02-05 Semiconductor device comprising a main region, a current sense region, and a well region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014041744A JP5915677B2 (ja) 2014-03-04 2014-03-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2015167208A JP2015167208A (ja) 2015-09-24
JP5915677B2 true JP5915677B2 (ja) 2016-05-11

Family

ID=54018214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014041744A Active JP5915677B2 (ja) 2014-03-04 2014-03-04 半導体装置

Country Status (2)

Country Link
US (1) US9147759B1 (ja)
JP (1) JP5915677B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11121248B2 (en) 2017-10-05 2021-09-14 Fuji Electric Co., Ltd. Semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6769165B2 (ja) * 2016-08-10 2020-10-14 富士電機株式会社 半導体装置
JP7139861B2 (ja) * 2017-12-12 2022-09-21 富士電機株式会社 絶縁ゲート型バイポーラトランジスタ
JP7359012B2 (ja) * 2020-02-06 2023-10-11 株式会社デンソー スイッチング素子
CN116632035A (zh) * 2023-04-25 2023-08-22 海信家电集团股份有限公司 半导体装置及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023693A (en) * 1989-06-06 1991-06-11 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Transistor with current sensing function
JP3914328B2 (ja) 1997-03-25 2007-05-16 株式会社ルネサステクノロジ 電流検出セル付トレンチゲート半導体装置および電力変換装置
US6180966B1 (en) 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
JP2008311300A (ja) * 2007-06-12 2008-12-25 Toyota Motor Corp パワー半導体装置、パワー半導体装置の製造方法、およびモータ駆動装置
JP5481030B2 (ja) * 2008-01-30 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置
JP4877337B2 (ja) * 2009-02-17 2012-02-15 トヨタ自動車株式会社 半導体装置
JP2010219258A (ja) 2009-03-17 2010-09-30 Toyota Motor Corp 半導体装置
WO2010137158A1 (ja) * 2009-05-28 2010-12-02 トヨタ自動車株式会社 半導体装置
US8097918B2 (en) * 2009-08-14 2012-01-17 Infineon Technologies Ag Semiconductor arrangement including a load transistor and sense transistor
DE112010005546B4 (de) * 2010-05-07 2015-08-27 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
JP5772842B2 (ja) * 2013-01-31 2015-09-02 株式会社デンソー 炭化珪素半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11121248B2 (en) 2017-10-05 2021-09-14 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20150255587A1 (en) 2015-09-10
US9147759B1 (en) 2015-09-29
JP2015167208A (ja) 2015-09-24

Similar Documents

Publication Publication Date Title
JP5852555B2 (ja) 半導体装置
JP6022774B2 (ja) 半導体装置
JP5967065B2 (ja) 半導体装置
JP5915677B2 (ja) 半導体装置
JP6805620B2 (ja) 半導体装置
JP4877337B2 (ja) 半導体装置
JP2009117634A (ja) 半導体装置
JP2015138789A (ja) 半導体装置
JP6720818B2 (ja) 半導体装置
JP6142813B2 (ja) 半導体装置
JP6256192B2 (ja) 半導体装置
JP6192686B2 (ja) 半導体装置
JP5941214B2 (ja) 半導体装置
JP6769165B2 (ja) 半導体装置
JP5605230B2 (ja) 半導体装置
JP6169985B2 (ja) 半導体装置
JP5694285B2 (ja) 半導体装置
JP2016225343A (ja) 半導体装置
JP2008258262A (ja) Ｉｇｂｔ
US9735081B2 (en) Semiconductor device
JP7091714B2 (ja) 半導体装置
JP6199232B2 (ja) 半導体装置
JP2016213421A (ja) 半導体装置
JP5375270B2 (ja) 半導体装置
JP6179468B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160321

R151 Written notification of patent or utility model registration

Ref document number: 5915677

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250