JP6769165B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6769165B2
JP6769165B2 JP2016157940A JP2016157940A JP6769165B2 JP 6769165 B2 JP6769165 B2 JP 6769165B2 JP 2016157940 A JP2016157940 A JP 2016157940A JP 2016157940 A JP2016157940 A JP 2016157940A JP 6769165 B2 JP6769165 B2 JP 6769165B2
Authority
JP
Japan
Prior art keywords
region
current detection
semiconductor substrate
electrode
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016157940A
Other languages
English (en)
Other versions
JP2018026472A (ja
Inventor
武義 西村
武義 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016157940A priority Critical patent/JP6769165B2/ja
Priority to US15/636,670 priority patent/US9905556B1/en
Priority to CN201710532292.7A priority patent/CN107731892B/zh
Publication of JP2018026472A publication Critical patent/JP2018026472A/ja
Application granted granted Critical
Publication of JP6769165B2 publication Critical patent/JP6769165B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
従来、パワーＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の半導体装置において、素子として駆動する本体領域と、電流を検出するための電流検出領域とを有する構造が知られている（例えば、特許文献１参照）。
特許文献１ 特開２０１０−２１９２５８号公報
本体領域と電流検出領域とを分離するために、本体領域と電流検出領域との間に分離領域を設けると、半導体装置の耐圧が低下する場合がある。
本発明の第１の態様においては、半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の内部に形成された１以上の動作用セルを含む本体領域を備えてよい。半導体装置は、半導体基板の内部に形成された１以上の電流検出用セルを含む電流検出領域を備えてよい。半導体装置は、本体領域と電流検出領域との間において、半導体基板の内部に形成された中間領域を備えてよい。半導体装置は、本体領域の少なくとも一部の領域の上方に形成された上面側電極を備えてよい。半導体装置は、電流検出領域の少なくとも一部の領域の上方に形成され、上面側電極と分離している電流検出用電極を備えてよい。半導体装置は、中間領域の少なくとも一部の領域の上方に形成され、上面側電極および電流検出用電極の一方に接続された追加電極を備えてよい。
動作用セルおよび電流検出用セルは、半導体基板の深さ方向に電流を流すトランジスタであってよい。中間領域は、半導体基板の深さ方向に電流を流すダイオードとして機能する中間セルを含んでよい。
追加電極は、上面側電極および電流検出用電極よりも薄く形成されてよい。動作用セル、電流検出用セルおよび中間セルが同一の間隔で形成されてよい。
半導体基板の内部には、第１導電型のベース領域と、ベース領域の下方に形成された第２導電型のドリフト領域とが形成されてよい。半導体基板の内部には、半導体基板の上面からベース領域の下側まで延伸して形成され、同一の間隔で配置された複数のトレンチ部が形成されてよい。それぞれのトレンチ部の間の領域が、動作用セル、電流検出用セルおよび中間セルのいずれかとして機能してよい。動作用セルおよび電流検出用セルには、ベース領域の上方に第２導電型の高濃度領域が形成されてよい。中間セルには、ベース領域の上方に高濃度領域が形成されていなくてよい。
電流検出用電極が、一部の中間セルの上方にも形成されていてよい。上面側電極が、一部の中間セルの上方にも形成されていてよい。電流検出用電極の下方に形成された中間セルの数が、上面側電極の下方に形成された中間セルの数以上であってよい。
追加電極は、電流検出用電極に接続されてよい。追加電極は、電流検出用電極の全体の下方に形成されてよい。追加電極は、上面側電極に接続されてよい。追加電極は、上面側電極の一部の下方に形成されてよい。追加電極は、開口部を有してよい。
半導体基板の内部には、第１導電型のベース領域と、ベース領域の下方に形成された第２導電型のドリフト領域とが形成されてよい。半導体基板の内部には、半導体基板の上面からベース領域の下側まで延伸して形成され、同一の間隔で配置された複数のトレンチ部が形成されてよい。半導体基板の内部には、ドリフト領域内に交互に配置された第１導電型のカラムおよび第２導電型のカラムが形成されてよい。
本発明の第２の態様においては、半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の内部に形成された１以上の動作用セルを含む本体領域を備えてよい。半導体装置は、半導体基板の内部に形成された１以上の電流検出用セルを含む電流検出領域を備えてよい。半導体装置は、本体領域と電流検出領域との間において、半導体基板の内部に形成された１以上の中間セルを含む中間領域を備えてよい。半導体装置は、本体領域の少なくとも一部の領域の上方に形成された上面側電極を備えてよい。電流検出領域の少なくとも一部の領域の上方に形成され、上面側電極と分離している電流検出用電極を備えてよい。動作用セル、電流検出用セルおよび中間セルは同一の間隔で配置されてよい。動作用セルおよび電流検出用セルは半導体基板の深さ方向に電流を流すトランジスタであってよい。中間セルは、半導体基板の深さ方向に電流を流すダイオードであってよい。
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
本発明の実施形態に係る半導体装置１００の上面の模式図である。 図１におけるＡ−Ａ'断面の第１実施形態を示す図である。 図１におけるＡ−Ａ'断面の他の例を示す図である。 図１におけるＡ−Ａ'断面の他の例を示す図である。 図１におけるＡ−Ａ'断面の他の例を示す図である。 図１におけるＡ−Ａ'断面の他の例を示す図である。 図１におけるＡ−Ａ'断面の他の例を示す図である。 図１におけるＡ−Ａ'断面の他の例を示す図である。 図１におけるＡ−Ａ'断面の他の例を示す図である。 図１におけるＡ−Ａ'断面の第２実施形態を示す図である。 図１におけるＡ−Ａ'断面の他の例を示す図である。 図１におけるＡ−Ａ'断面の他の例を示す図である。 図１におけるＡ−Ａ'断面の他の例を示す図である。 図１におけるＡ−Ａ'断面の他の例を示す図である。 追加電極５０の形状の一例を示す上面図である。 図１における、電流検出用電極１２の角部の近傍Ｂ部を拡大した模式図である。 図１における、電流検出用電極１２の角部の近傍Ｂ部を拡大した模式図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向に限定されない。
本明細書においては「ソース」、「ドレイン」の用語を用いているが、半導体装置はＭＯＳＦＥＴに限定されない。ＩＧＢＴ等のバイポーラトランジスタにおける「エミッタ」および「コレクタ」も、本明細書における「ソース」および「ドレイン」の用語の範囲に含まれ得る。
各実施例においては、第１導電型をｐ型、第２導電型をｎ型とした例を示しているが、基板、層、領域等の導電型は、それぞれ逆の極性であってもよい。
図１は、本発明の実施形態に係る半導体装置１００の上面の模式図である。半導体装置１００は、半導体基板３０を備える。半導体基板３０は、シリコン基板であってよく、窒化物半導体または炭化珪素等の化合物半導体基板であってもよい。半導体基板３０の上面の上方には、ソース電極１１および電流検出用電極１２が形成されている。ソース電極１１は上面側電極の一例である。半導体基板３０の上面の上方には、ゲート電極１３が更に形成されてよい。
一例としてソース電極１１、電流検出用電極１２およびゲート電極１３は、アルミニウムを含む金属等の金属材料で形成される。ソース電極１１、電流検出用電極１２およびゲート電極１３は互いに分離して設けられる。本例の半導体装置１００は、半導体基板３０の深さ方向に主電流が流れる縦型デバイスである。本例の半導体基板３０の下面には、図２に示すようなドレイン領域３３とドレイン電極１４が形成される。
半導体基板３０の内部には、本体領域２１、電流検出領域２２および中間領域２４が形成される。本体領域２１は、半導体装置１００の主電流が流れる領域である。本体領域２１に流れる主電流は、ソース電極１１を介して外部に流れる。ソース電極１１は、本体領域２１の少なくとも一部の領域の上方に形成される。
電流検出領域２２は、被検出電流が流れる領域である。被検出電流は、電流検出用電極１２を介して外部の電流検出装置に流れる。電流検出用電極１２は、電流検出領域２２の少なくとも一部の領域の上方に形成される。半導体基板３０の上面において、電流検出用電極１２が覆う面積は、ソース電極１１が覆う面積よりも小さい。
電流検出装置は、被検出電流の電流値を検出する。電流検出装置は、検出した電流値に基づいて、半導体装置１００を制御してよい。例えば電流検出装置は、検出した電流値が所定の閾値を超えた場合に、半導体装置１００をオフ状態に制御する。
中間領域２４は、本体領域２１および電流検出領域２２の間の領域である。中間領域２４を設けることで、本体領域２１および電流検出領域２２を分離する。中間領域２４は、本体領域２１および電流検出領域２２とは異なるように動作してよい。一例として本体領域２１および電流検出領域２２は、ゲート電極１３に印加される電圧によって制御されるトランジスタを有するのに対して、中間領域２４は、ゲート電極１３に印加される電圧によって制御されない。
半導体基板３０の外周に沿って、耐圧構造領域２３が形成される。耐圧構造領域２３は、本体領域２１、電流検出領域２２および中間領域２４の外側に形成される。耐圧構造領域２３には、ガードリングまたはフィールドプレート等の耐圧構造が形成される。
（第１実施形態）
図２は、図１におけるＡ−Ａ'断面の第１実施形態を示す図である。図２に示す各構成は、図２の紙面と垂直な方向に延伸して形成されてよい。図２においては、一例として、半導体装置１００の下面側においては、ｎ+型の不純物がドープされたドレイン領域３３が形成され、ドレイン領域３３の下面側にドレイン電極１４が形成されている。なお、その他の例としては、ｐ+若しくはｐ−型の不純物がドープされたコレクタ領域が形成され、コレクタ領域の下面側にコレクタ電極が形成されてもよい。また、半導体装置１００の下面側にｎ型の不純物がドープされたｎ型領域を形成し、さらにｎ型領域の下面側にｐ型の不純物がドープされたｐ型領域が形成されたコレクタ領域が形成され、コレクタ領域の下面側にコレクタ電極が形成されてもよい。また、逆導通型の絶縁ゲートバイポーラトランジスタ（Reverse Conducting Insulated Gate Bipolar Transistor）のような半導体装置１００の下面側にｐ型の不純物がドープされたｐ型領域と、ｎ型の不純物がドープされたｎ型領域の両方を備えたコレクタ領域を形成し、コレクタ領域の下面側にコレクタ電極が形成されてもよい。
本体領域２１には、主電流が流れる１以上の動作用セル５２が形成されている。電流検出領域２２には、被検出電流が流れる１以上の電流検出用セル５４が形成されている。本例の動作用セル５２および電流検出用セル５４は、半導体基板３０の深さ方向に電流を流すか否かを切り替えるトランジスタの一部として機能する。動作用セル５２および電流検出用セル５４は、同一の構造、同一の不純物濃度を有することが好ましい。
半導体基板３０の上面において、電流検出領域２２が占める面積は、本体領域２１が占める面積よりも小さい。電流検出領域２２が占める面積は、本体領域２１が占める面積の１０分の１以下であってよく、１００分の１以下であってもよい。
中間領域２４は、本体領域２１および電流検出領域２２の間において、半導体基板３０の内部に形成される。中間領域２４には、動作用セル５２および電流検出用セル５４が形成されていない。本例では、中間領域２４には、トランジスタとして動作する領域が形成されていない。本例の中間領域２４には、半導体基板３０の深さ方向に電流を流すダイオードとして機能する中間セル５６が形成されている。
本例の半導体基板３０には、本体領域２１、電流検出領域２２および中間領域２４において、下面側から順番にｎ+型のドレイン領域３３およびｎ−型のドリフト領域３２が形成されている。また、ドリフト領域３２の表面層にはｐ型のベース領域が形成されている。また、本体領域２１、電流検出領域２２および中間領域２４には、ベース領域３４を貫通して、半導体基板３０の上面からベース領域３４の下側まで延伸してドリフト領域３２に達するトレンチ部４０が形成されている。
それぞれのトレンチ部４０に挟まれるメサ領域が、動作用セル５２、電流検出用セル５４および中間セル５６のいずれかとして機能する。本例ではトレンチ部４０の短手方向の幅の中心をそれぞれのセルの境界とする。本例の動作用セル５２および電流検出用セル５４においては、ベース領域３４の上方にｎ＋型のソース領域３８が形成される。ソース領域３８には、ドリフト領域３２よりも高濃度に不純物がドープされている。ソース領域３８は高濃度領域の一例である。これにより動作用セル５２および電流検出用セル５４はトランジスタとして機能する。本例では、トランジスタとして機能するセルのうち、ソース電極１１の下方に形成されるセルを動作用セル５２とし、電流検出用電極１２の下方に形成されるセルを電流検出用セル５４とする。
これに対して本例の中間セル５６には、ベース領域３４の上方にソース領域３８が形成されない。中間セル５６は、ベース領域３４およびドリフト領域３２のｐｎ接合ダイオードとして機能する。中間領域２４により、本体領域２１と電流検出領域２２とを分離して、被検出電流を精度よく検出できる。
また、動作用セル５２、電流検出用セル５４および中間セル５６においては、半導体基板３０の上面に露出する領域にｐ＋型のｐ＋領域３６が形成されてもよい。ｐ＋領域３６には、ベース領域３４よりも不純物が高濃度にドープされている。これにより、各セルと、ソース電極１１等の電極との接触抵抗を低減し、トランジスタセル内の寄生バイポーラトランジスタの動作を抑制できる。
中間領域２４の少なくとも一部の領域の上方には、ソース電極１１および電流検出用電極１２の一方に電気的に接続された追加電極５０が形成されている。図２の例では、追加電極５０は電流検出用電極１２と接続されている。追加電極５０は、中間領域２４における中間セル５６と電気的に接続する。追加電極５０は、不純物が添加されたポリシリコン、または、高融点金属等の導電材料で形成される。より具体的な例では、追加電極５０は、タングステン、モリブデン、タンタル、チタン等の導電材料で形成される。
本例の追加電極５０は、中間領域２４における全ての中間セル５６と電気的に接続することが好ましい。他の例における追加電極５０は、中間領域２４における一部の中間セル５６と電気的に接続してもよい。一例として追加電極５０は、電流検出領域２２側の中間セル５６と電気的に接続し、本体領域２１に隣接する１以上の中間セル５６と電気的に接続していなくともよい。
中間領域２４においても、半導体基板３０の下面側（ドレイン側）から上面側（ソース側）に電流が流れる。中間セル５６にソース電極１１、電流検出用電極１２および追加電極５０のどれも接続されていない場合、中間領域２４の下方側から流れる電流は、本体領域２１および電流検出領域２２に流れる。
電流検出領域２２の面積は、本体領域２１の面積よりも非常に小さい。また、中間領域２４の面積は、電流検出領域２２の面積に対して無視できない程度の大きさを有する。このため、中間領域２４の下方側からの電流が電流検出領域２２に流れてしまうと、電流検出領域２２の単位面積当たりにおける電流の増加量が大きくなってしまう。これにより、電流検出領域２２が破壊されやすくなり、耐圧が低下してしまう。
ソース電極１１または電流検出用電極１２を中間セル５６に接続して、中間領域２４の電流を、中間セル５６を介してソース電極１１または電流検出用電極１２に流すことも考えられる。しかし、ソース電極１１および電流検出用電極１２は、ワイヤーボンディング等の処理のために比較的に厚い金属で形成されており、微細な加工が比較的に困難な場合がある。このため、半導体装置１００を微細化してセルピッチが小さくなると、ソース電極１１または電流検出用電極１２を分離しつつ、いずれかの電極を中間セル５６に接続することが困難になる。
これに対して半導体装置１００では、追加電極５０を中間セル５６に接続する。追加電極５０は、ソース電極１１および電流検出用電極１２よりも微細な加工が容易な材質または厚みを有する。例えば追加電極５０はポリシリコンで形成され、ソース電極１１および電流検出用電極１２は金属で形成される。また、追加電極５０は、ソース電極１１および電流検出用電極１２よりも薄く形成されてよい。
追加電極５０を中間セル５６に接続することで、中間領域２４の電流を、中間セル５６を介して追加電極５０に流すことができる。このため、中間領域２４の電流が、電流検出用セル５４に流れることを抑制して、耐圧を維持することができる。また、追加電極５０をポリシリコン等で形成することで、半導体装置１００を微細化しても、追加電極５０を容易に加工することができる。
追加電極５０は、電流検出用電極１２の全体の下方に形成されてよい。これにより、中間領域２４の電流を、電流検出用電極１２の全体に分散して流すことができる。また、電流検出用電極１２の全体の下方に設けた追加電極５０の抵抗値を調整することで、被検出電流が流れる経路の抵抗値を調整できる。追加電極５０と電流検出用電極１２の間における一部の領域には、層間絶縁膜２６が設けられていてよい。
本例のトレンチ部４０は、半導体基板３０の上面からドリフト領域３２まで達するトレンチと、トレンチの内壁に形成されたゲート絶縁膜４２と、トレンチ内に設けられゲート絶縁膜４２に覆われる電極部４４とを有する。
一例としてゲート絶縁膜４２は、トレンチの内壁に露出する半導体基板３０を熱酸化した酸化膜である。一例として電極部４４は、不純物がドープされたポリシリコン等で形成される。本例の電極部４４は、図１に示したゲート電極１３と電気的に接続される。電極部４４に印加されるゲート電圧に応じて、電極部４４と対向するベース領域３４にチャネルが形成される。これにより、動作用セル５２および電流検出用セル５４におけるソース領域３８と、ドリフト領域３２との間で電流が流れる。
半導体装置１００がＩＧＢＴを含む場合、一部の電極部４４は、ソース電極１１（ＩＧＢＴにおけるエミッタ電極）と電気的に接続されてもよい。ソース電極１１に接続されたトレンチ部４０は、ダミートレンチとして機能する。これにより、キャリアの注入促進効果（ＩＥ効果）が生じてオン電圧を低減できる。
それぞれのトレンチ部４０は、当該断面において同一の間隔で配置されている。つまり、動作用セル５２、電流検出用セル５４および中間セル５６が同一の間隔で形成されている。複数のトレンチ部４０は、当該断面と垂直な方向にストライプ状に延伸して形成されてよい。
本例の半導体装置１００には、本体領域２１、電流検出領域２２および中間領域２４において各セルが同一の間隔で配置される。また、本例の半導体装置１００では、中間領域２４にフィールドプレート等の耐圧構造を設けずに、ダイオードとして機能する中間セル５６により本体領域２１および電流検出領域２２を分離している。このため、無効な領域を無くし、または、小さくして、より大きな電流を流すことが可能になる。
半導体基板３０の上面には、ゲート絶縁膜４２の一部が形成されている。ただし、それぞれのセルにおけるｐ＋領域３６およびソース領域３８は、少なくとも部分的にゲート絶縁膜４２に覆われていない。
本例の追加電極５０は、中間領域２４および電流検出領域２２において、半導体基板３０の上面、および、ゲート絶縁膜４２の上面に形成されている。追加電極５０は、各セルにおけるｐ＋領域３６およびソース領域３８と電気的に接続する。
半導体基板３０の上面、ゲート絶縁膜４２および追加電極５０の上面には、層間絶縁膜２６が形成される。ただし、各セルにおけるｐ＋領域３６およびソース領域３８が露出するように、層間絶縁膜２６には開口が形成されている。また、追加電極５０と電流検出用電極１２との間の層間絶縁膜２６には、追加電極５０を露出するように開口が形成される。一例として、中間セル５６および電流検出用セル５４の上方に、当該開口が形成される。これらの開口内には、ソース電極１１または電流検出用電極１２が充填される。
また、ソース電極１１の端部の下方から、対向する電流検出用電極１２の端部の下方まで、層間絶縁膜２６が連続して形成されることが好ましい。追加電極５０は、連続して形成された層間絶縁膜２６の下方で終端する。これにより、追加電極５０に対して、ソース電極１１および電流検出用電極１２の双方が接続してしまうことを防止できる。
図３は、図１におけるＡ−Ａ'断面の他の例を示す図である。本例では、電流検出用電極１２が、中間領域２４において本体領域２１と隣接する中間セル５６の上方まで延伸している。追加電極５０も、本体領域２１と隣接する中間セル５６の上方まで延伸している。また、本体領域２１と隣接する中間セル５６の上方において、層間絶縁膜２６に開口が形成されている。
ソース電極１１および電流検出用電極１２に対して微細な加工が可能であれば、本例のような構造としてもよい。当該構造においても追加電極５０を設けることで、電流検出用電極１２の端部位置にバラツキが生じて、接続すべき中間セル５６と電流検出用電極１２とが分離してしまった場合でも、追加電極５０により、中間セル５６から電流を引き抜くことができる。
図４は、図１におけるＡ−Ａ'断面の他の例を示す図である。本例では、ソース電極１１が、一部の中間セル５６の上方にも形成されている。図４の例では、本体領域２１に隣接する一つの中間セル５６に、ソース電極１１が接続している。同様に、電流検出用電極１２が、一部の中間セル５６の上方にも形成されている。図４の例では、電流検出領域２２に隣接する一つの中間セル５６に、電流検出用電極１２が接続している。
ソース電極１１または電流検出用電極１２の下方にも中間セル５６を形成することで、中間セル５６の個数を増加させて、本体領域２１と電流検出領域２２とをより分離することができる。また、各電極の下方に形成した中間セル５６を各電極に接続することで、中間セル５６から電流を引き抜くことができる。
電流検出用電極１２の下方に形成された中間セル５６の数が、ソース電極１１の下方に形成された中間セル５６の数と同一か、または、より多くてもよい。これにより、ソース電極１１の下方に、より多くの動作用セル５２を形成することができる。
図５は、図１におけるＡ−Ａ'断面の他の例を示す図である。本例では、全ての中間セル５６が、ソース電極１１および電流検出用電極１２のいずれかの下方に配置される。ただし、電流検出用電極１２の下方に形成された中間セル５６の数が、ソース電極１１の下方に形成された中間セル５６の数よりも多い。他の構造は、図４の例における半導体装置１００と同一であってよい。
図６は、図１におけるＡ−Ａ'断面の他の例を示す図である。本例では、複数の電流検出用セル５４に渡って、層間絶縁膜２６が連続して形成されている。ただし、いずれかの電流検出用セル５４の上方では、層間絶縁膜２６に開口が形成されていてもよい。このように、層間絶縁膜２６の形状を調整することで、電流検出用電極１２と、追加電極５０との接触面積を調整し、被検出電流が流れる経路の抵抗値を調整できる。
従って、被検出電流を、外部の処理回路へ入力するのに適した電流値に調整できる。また、ソース電極１１に流れる主電流と、電流検出用電極１２に流れる被検出電流との電流比を調整することができる。
図７は、図１におけるＡ−Ａ'断面の他の例を示す図である。本例では、図６の例と同様に、複数の電流検出用セル５４に渡って、層間絶縁膜２６が連続して形成されている。また、図３または図５の例と同様に、電流検出用電極１２が、ソース電極１１の近傍まで延伸している。
図８は、図１におけるＡ−Ａ'断面の他の例を示す図である。本例の半導体装置１００は、図１から図７において説明したいずれかの構造に加え、ｐ型のカラム６０およびｎ型のカラム６２を更に備える。図８では、図２に示した構造に、カラム６０およびカラム６２を追加した構造を示している。
カラム６０およびカラム６２は、ドリフト領域３２内において交互に配置される。カラム６０およびカラム６２は超接合が形成できるように、不純物濃度および幅が調節されている。このような構造により、カラム６０およびカラム６２の境界から空乏層が横方向に広がるので、ｎ型領域（ｎ型のカラム６２）の不純物濃度を高くしてオン抵抗を下げても、高耐圧を維持することができる。
本例では、カラム６０は、各セルのベース領域３４の下面から下側に突出して形成される。カラム６０の間のドリフト領域３２がカラム６２として機能する。それぞれのカラム６０の間隔は、各セルの間隔と同一である。カラム６０は、動作用セル５２、電流検出用セル５４および中間セル５６のそれぞれに対して形成される。半導体装置１００においては、本体領域２１、電流検出領域２２および中間領域２４に、同一の間隔でセルが配置されている。このため、本体領域２１、電流検出領域２２および中間領域２４に同一構造の超接合が形成できる。本体領域２１、電流検出領域２２および中間領域２４におけるカラムの不純物濃度は同一である。
このような構造により、本体領域２１および電流検出領域２２を分離する中間領域２４を設けつつ、超接合のカラム６０およびカラム６２を均等な間隔で配置することができる。このため、超接合におけるｐ型およびｎ型カラムの不純物のチャージバランスを保ちやすく、耐圧を維持することができる。
図９は、図１におけるＡ−Ａ'断面の他の例を示す図である。本例の半導体装置１００は、図６に示した構造に、カラム６０およびカラム６２を追加した構造である。このような構造によっても、本体領域２１および電流検出領域２２を分離しつつ、超接合におけるｐ型およびｎ型カラムの不純物のチャージバランスを保つことができる。
（第２実施形態）
図１０は、図１におけるＡ−Ａ'断面の第２実施形態を示す図である。本実施形態の半導体装置１００は、図１から図９に示したいずれかの構造から、追加電極５０を削除した構造を有する。図１０では、図４に示した構造から、追加電極５０を削除した構造を示している。
本例の半導体装置１００は、動作用セル５２、電流検出用セル５４および中間セル５６が等間隔に配置されている。また、中間セル５６の少なくとも一部は、ソース電極１１および電流検出用電極１２のいずれかに接続されている。図１０の例では、ソース電極１１および電流検出用電極１２のいずれも、１以上の中間セル５６に接続されている。
本例の半導体装置１００によれば、無効領域を設けずに本体領域２１および電流検出領域２２を分離しつつ、中間領域２４に流れる電流を、中間セル５６を介して引き抜くことができる。このため、電流検出領域２２における耐圧低下を抑制できる。
図１１は、図１におけるＡ−Ａ'断面の他の例を示す図である。本例の半導体装置１００は、図５に示した構造から、追加電極５０を削除した構造を有する。このような構造によっても、無効領域を設けずに本体領域２１および電流検出領域２２を分離しつつ、中間領域２４に流れる電流を、中間セル５６を介して引き抜くことができる。
図１２は、図１におけるＡ−Ａ'断面の他の例を示す図である。本例の半導体装置１００は、図１０に示した構造に、カラム６０およびカラム６２を追加した構造である。このような構造によっても、本体領域２１および電流検出領域２２を分離しつつ、超接合におけるｐ型およびｎ型カラムの不純物のチャージバランスを保つことができる。
図１３は、図１におけるＡ−Ａ'断面の他の例を示す図である。本例の半導体装置１００は、図１１に示した構造に、カラム６０およびカラム６２を追加した構造である。このような構造によっても、本体領域２１および電流検出領域２２を分離しつつ、超接合におけるｐ型およびｎ型カラムの不純物のチャージバランスを保つことができる。
図１４は、図１におけるＡ−Ａ'断面の他の例を示す図である。本例の半導体装置１００は、追加電極５０の位置以外は、図１から図９に示したいずれかの半導体装置１００の構造と同一である。
本例における追加電極５０は、ソース電極１１に電気的に接続されている。この場合、中間領域２４に流れる電流は、中間セル５６および追加電極５０を介して、ソース電極１１に流れる。このような構成によっても、中間領域２４の電流が電流検出領域２２に流れることを抑制して、耐圧を向上させることができる。
追加電極５０は、ソース電極１１の一部の下方に形成されてよい。例えば追加電極５０は、ソース電極１１の下方の中間セル５６まで延伸して形成され、動作用セル５２までは延伸していなくともよい。また、追加電極５０は、ソース電極１１の全体の下方に形成されてもよい。
図１５は、追加電極５０の形状の一例を示す上面図である。図１５では、追加電極５０の端部近傍を部分的に示している。本例の追加電極５０は、上面から下面まで貫通する１以上の開口部５１を有する。開口部５１は、追加電極５０のうち電流検出用電極１２（またはソース電極１１）と重なる領域に形成される。開口部５１の内部には、層間絶縁膜２６が充填されてよい。
追加電極５０に開口部５１を設けることで、追加電極５０の断面積が部分的に減少する。これにより、半導体基板３０の上面と平行な方向、および、半導体基板３０の上面と垂直な方向における追加電極５０の電気抵抗を調整することができる。このため、外部に流す被検出電流の電流値を調整することができる。開口部５１は、追加電極５０の上面に均等な間隔で配置されてよい。また、開口部５１は、トレンチ部４０の上方に配置されてもよい。
図１６は、図１に示す半導体装置１００の上面における、電流検出用電極１２の角部の近傍Ｂ部を拡大した模式図である。図１６は、図２に示した構造に対応している。図１６は、トレンチ部４０、ベース領域３４、ソース領域３８、ｐ＋領域３６、追加電極５０、ソース電極１１および電流検出用電極１２を示しており、他の構造を省略している。
なお、追加電極５０は、ソース電極１１と半導体基板３０との間にも延伸しているが、図１６ではソース電極１１に重なる部分は省略している。また、図１０から図１３に示した追加電極５０を設けない実施形態においても、追加電極５０以外の構造は図１６の例と同様である。
複数のトレンチ部４０は、本体領域２１、電流検出領域２２および中間領域２４において、所定の配列方向に沿って一定の間隔で配置されている。それぞれのトレンチ部４０は、所定の延伸方向に沿って延伸して設けられる。一例として、延伸方向において本体領域２１、電流検出領域２２および中間領域２４が存在する場合、トレンチ部４０は、本体領域２１、電流検出領域２２および中間領域２４に渡って連続して形成される。
それぞれのトレンチ部４０の間におけるメサ領域には、ベース領域３４が形成されている。ただし、本体領域２１および電流検出領域２２においては、半導体基板３０の上面において、ソース領域３８およびｐ＋領域３６が延伸方向に沿ってストライプ状に延伸して形成されている。これに代えて、ソース領域３８およびｐ＋領域３６が、延伸方向に沿って交互に形成されていてもよい。
中間領域２４は、延伸方向および配列方向の双方において、本体領域２１および電流検出領域２２の間に設けられる。中間領域２４の一部の領域においては、ｐ＋領域３６が設けられていなくともよい。例えば、延伸方向において本体領域２１、電流検出領域２２および中間領域２４が存在するメサ領域では、中間領域２４の延伸方向における一部の領域においてｐ＋領域３６が設けられていない。これにより、本体領域２１と電流検出領域２２のｐ＋領域３６を分離している。
また、中間領域２４には、ソース領域３８が形成されていない。これにより、延伸方向において本体領域２１、電流検出領域２２および中間領域２４が存在するメサ領域において、本体領域２１および電流検出領域２２のソース領域３８を分離している。本体領域２１、電流検出領域２２および中間領域２４が存在するメサ領域において、電流検出用電極１２の下側に形成される中間領域２４の長さＬ１は、ソース電極１１の下側に形成される中間領域２４の長さＬ２よりも大きくてよい。これにより、ソース電極１１の下側に形成される中間領域２４の面積を小さくすることができる。
図１６の例では、延伸方向において、電流検出領域２２のｐ＋領域３６の端部位置は、ソース領域３８の端部位置と一致している。他の例では、延伸方向において、電流検出領域２２のｐ＋領域３６は、ソース領域３８よりも中間領域２４側に突出していてもよい。例えばｐ＋領域３６は、電流検出用電極１２よりも中間領域２４側に突出して形成されてよく、追加電極５０の端部まで延伸して形成されていてもよい。
また、配列方向において本体領域２１および電流検出領域２２の間に設けられた中間領域２４においても、ｐ＋領域３６は、電流検出用電極１２よりも中間領域２４側に突出して形成されてよく、追加電極５０の端部まで延伸して形成されていてもよい。ただし、これらのｐ＋領域３６は、本体領域２１におけるｐ＋領域３６とは分離している。このような構造により、中間領域２４における電流を、追加電極５０を介して効率よく引き抜くことができる。
図１７は、図１に示す半導体装置１００の上面における、電流検出用電極１２の角部の近傍Ｂ部を拡大した模式図である。図１７は、図１６と同様に図２に示した構造に対応している。図１７は、トレンチ部４０、ベース領域３４、ソース領域３８、ｐ＋領域３６、追加電極５０、ソース電極１１および電流検出用電極１２を示しており、他の構造を省略している。図１７は、中間領域２４にｐ＋領域３６を形成している点が図１６と異なる。図１７の例も図１６の例と同様な効果を得ることができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
なお、本発明の実施の形態は、トレンチの内壁に形成されたゲート絶縁膜４２と、トレンチ部４０内に設けられゲート絶縁膜４２に覆われる電極部４４とを有するトレンチゲート構造について記載しているが、半導体基板の表面層に選択的に配置されたベース領域と、ベース領域内に選択的に配置されたソース領域とを備え、半導体基板の表面にゲート絶縁膜を配置してゲート絶縁膜上に電極部を備えたプレーナーゲート構造としてもよい。
また、ベース領域３４およびトレンチ部４０は図１６、図１７に示すように平面における形状をストライプ状としたが、ベース領域３４の平面形状を島状にし、トレンチ部４０の平面形状をベース領域３４の島状の間に配置する格子状とし、電極部４４を格子状としてもよい。上述したプレーナーゲート構造においても同様にベース領域の平面形状を島状とし、電極部の平面形状をベース領域の島状の間を跨ぐように配置された格子状としてもよい。なお、ベース領域を島状に形成する場合は、ｐ型のコラムも平面形状が島状に配置される。
１１・・・ソース電極、１２・・・電流検出用電極、１３・・・ゲート電極、１４・・・ドレイン電極、２１・・・本体領域、２２・・・電流検出領域、２３・・・耐圧構造領域、２４・・・中間領域、２６・・・層間絶縁膜、３０・・・半導体基板、３２・・・ドリフト領域、３３・・・ドレイン領域、３４・・・ベース領域、３６・・・ｐ＋領域、３８・・・ソース領域、４０・・・トレンチ部、４２・・・ゲート絶縁膜、４４・・・電極部、５０・・・追加電極、５１・・・開口部、５２・・・動作用セル、５４・・・電流検出用セル、５６・・・中間セル、６０・・・カラム、６２・・・カラム、１００・・・半導体装置

Claims (13)

  1. 半導体基板と、
    前記半導体基板の内部に形成された１以上の動作用セルを含む本体領域と、
    前記半導体基板の内部に形成された１以上の電流検出用セルを含む電流検出領域と、
    前記本体領域と前記電流検出領域との間において、前記半導体基板の内部に形成された中間領域と、
    前記本体領域の少なくとも一部の領域の上方に形成された上面側電極と、
    前記電流検出領域の少なくとも一部の領域の上方に形成され、前記上面側電極と分離している電流検出用電極と、
    前記中間領域の少なくとも一部の領域の上方、および前記本体領域の少なくとも一部の領域または前記電流検出領域の少なくとも一部の領域の上方に形成され、前記上面側電極および前記電流検出用電極の一方に接続された追加電極と
    を備える半導体装置。
  2. 前記動作用セルおよび前記電流検出用セルは、前記半導体基板の深さ方向に電流を流すトランジスタとして機能し、
    前記中間領域は、前記半導体基板の深さ方向に電流を流すダイオードとして機能する中間セルを含む
    請求項１に記載の半導体装置。
  3. 前記追加電極は、前記上面側電極および前記電流検出用電極よりも薄く形成された
    請求項２に記載の半導体装置。
  4. 半導体基板と、
    前記半導体基板の内部に形成された１以上の動作用セルを含む本体領域と、
    前記半導体基板の内部に形成された１以上の電流検出用セルを含む電流検出領域と、
    前記本体領域と前記電流検出領域との間において、前記半導体基板の内部に形成された中間領域と、
    前記本体領域の少なくとも一部の領域の上方に形成された上面側電極と、
    前記電流検出領域の少なくとも一部の領域の上方に形成され、前記上面側電極と分離している電流検出用電極と、
    前記中間領域の少なくとも一部の領域の上方に形成され、前記上面側電極および前記電流検出用電極の一方に接続された追加電極と
    を備え、
    前記動作用セルおよび前記電流検出用セルは、前記半導体基板の深さ方向に電流を流すトランジスタとして機能し、
    前記中間領域は、前記半導体基板の深さ方向に電流を流すダイオードとして機能する中間セルを含み、
    前記動作用セル、前記電流検出用セルおよび前記中間セルが同一の間隔で形成された半導体装置。
  5. 半導体基板と、
    前記半導体基板の内部に形成された１以上の動作用セルを含む本体領域と、
    前記半導体基板の内部に形成された１以上の電流検出用セルを含む電流検出領域と、
    前記本体領域と前記電流検出領域との間において、前記半導体基板の内部に形成された中間領域と、
    前記本体領域の少なくとも一部の領域の上方に形成された上面側電極と、
    前記電流検出領域の少なくとも一部の領域の上方に形成され、前記上面側電極と分離している電流検出用電極と、
    前記中間領域の少なくとも一部の領域の上方に形成され、前記上面側電極および前記電流検出用電極の一方に接続された追加電極と
    を備え、
    前記動作用セルおよび前記電流検出用セルは、前記半導体基板の深さ方向に電流を流すトランジスタとして機能し、
    前記中間領域は、前記半導体基板の深さ方向に電流を流すダイオードとして機能する中間セルを含み、
    前記半導体基板の内部には、
    第１導電型のベース領域と、
    前記ベース領域の下方に形成された第２導電型のドリフト領域と、
    前記半導体基板の上面から前記ベース領域の下側まで延伸して形成され、同一の間隔で配置された複数のトレンチ部と
    が形成され、
    それぞれのトレンチ部の間の領域が、前記動作用セル、前記電流検出用セルおよび前記中間セルのいずれかとして機能し、
    前記動作用セルおよび前記電流検出用セルには、前記ベース領域の上方に第２導電型の高濃度領域が形成され、
    前記中間セルには、前記ベース領域の上方に前記高濃度領域が形成されていない半導体装置。
  6. 前記電流検出用電極が、一部の前記中間セルの上方にも形成されている
    請求項２から５のいずれか一項に記載の半導体装置。
  7. 前記上面側電極が、一部の前記中間セルの上方にも形成されている
    請求項２から６のいずれか一項に記載の半導体装置。
  8. 半導体基板と、
    前記半導体基板の内部に形成された１以上の動作用セルを含む本体領域と、
    前記半導体基板の内部に形成された１以上の電流検出用セルを含む電流検出領域と、
    前記本体領域と前記電流検出領域との間において、前記半導体基板の内部に形成された中間領域と、
    前記本体領域の少なくとも一部の領域の上方に形成された上面側電極と、
    前記電流検出領域の少なくとも一部の領域の上方に形成され、前記上面側電極と分離している電流検出用電極と、
    前記中間領域の少なくとも一部の領域の上方に形成され、前記上面側電極および前記電流検出用電極の一方に接続された追加電極と
    を備え、
    前記動作用セルおよび前記電流検出用セルは、前記半導体基板の深さ方向に電流を流すトランジスタとして機能し、
    前記中間領域は、前記半導体基板の深さ方向に電流を流すダイオードとして機能する中間セルを含み、
    前記上面側電極が、一部の前記中間セルの上方にも形成され、
    前記電流検出用電極の下方に形成された前記中間セルの数が、前記上面側電極の下方に形成された前記中間セルの数以上である半導体装置。
  9. 半導体基板と、
    前記半導体基板の内部に形成された１以上の動作用セルを含む本体領域と、
    前記半導体基板の内部に形成された１以上の電流検出用セルを含む電流検出領域と、
    前記本体領域と前記電流検出領域との間において、前記半導体基板の内部に形成された中間領域と、
    前記本体領域の少なくとも一部の領域の上方に形成された上面側電極と、
    前記電流検出領域の少なくとも一部の領域の上方に形成され、前記上面側電極と分離している電流検出用電極と、
    前記中間領域の少なくとも一部の領域の上方に形成され、前記上面側電極および前記電流検出用電極の一方に接続された追加電極と
    を備え、
    前記追加電極は、前記電流検出用電極に接続されており、
    前記追加電極は、前記電流検出用電極の全体の下方に形成される半導体装置。
  10. 前記追加電極は、前記上面側電極に接続されており、
    前記追加電極は、前記上面側電極の一部の下方に形成される
    請求項１から８のいずれか一項に記載の半導体装置。
  11. 半導体基板と、
    前記半導体基板の内部に形成された１以上の動作用セルを含む本体領域と、
    前記半導体基板の内部に形成された１以上の電流検出用セルを含む電流検出領域と、
    前記本体領域と前記電流検出領域との間において、前記半導体基板の内部に形成された中間領域と、
    前記本体領域の少なくとも一部の領域の上方に形成された上面側電極と、
    前記電流検出領域の少なくとも一部の領域の上方に形成され、前記上面側電極と分離している電流検出用電極と、
    前記中間領域の少なくとも一部の領域の上方に形成され、前記上面側電極および前記電流検出用電極の一方に接続された追加電極と
    を備え、
    前記追加電極は、開口部を有する半導体装置。
  12. 半導体基板と、
    前記半導体基板の内部に形成された１以上の動作用セルを含む本体領域と、
    前記半導体基板の内部に形成された１以上の電流検出用セルを含む電流検出領域と、
    前記本体領域と前記電流検出領域との間において、前記半導体基板の内部に形成された中間領域と、
    前記本体領域の少なくとも一部の領域の上方に形成された上面側電極と、
    前記電流検出領域の少なくとも一部の領域の上方に形成され、前記上面側電極と分離している電流検出用電極と、
    前記中間領域の少なくとも一部の領域の上方に形成され、前記上面側電極および前記電流検出用電極の一方に接続された追加電極と
    を備え、
    前記半導体基板の内部には、
    第１導電型のベース領域と、
    前記ベース領域の下方に形成された第２導電型のドリフト領域と、
    前記半導体基板の上面から前記ベース領域の下側まで延伸して形成され、同一の間隔で配置された複数のトレンチ部と、
    前記ドリフト領域内に交互に配置された第１導電型のカラムおよび第２導電型のカラムと
    が形成されている半導体装置。
  13. 半導体基板と、
    前記半導体基板の内部に形成された１以上の動作用セルを含む本体領域と、
    前記半導体基板の内部に形成された１以上の電流検出用セルを含む電流検出領域と、
    前記本体領域と前記電流検出領域との間において、前記半導体基板の内部に形成された１以上の中間セルを含む中間領域と、
    前記本体領域の少なくとも一部の領域の上方に形成された上面側電極と、
    前記電流検出領域の少なくとも一部の領域の上方に形成され、前記上面側電極と分離している電流検出用電極と
    を備え、
    前記動作用セル、前記電流検出用セルおよび前記中間セルは同一の間隔で配置され、
    前記動作用セルおよび前記電流検出用セルは前記半導体基板の深さ方向に電流を流すトランジスタとして機能し、
    前記中間セルは、前記半導体基板の深さ方向に電流を流すダイオードとして機能する
    半導体装置。
JP2016157940A 2016-08-10 2016-08-10 半導体装置 Active JP6769165B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016157940A JP6769165B2 (ja) 2016-08-10 2016-08-10 半導体装置
US15/636,670 US9905556B1 (en) 2016-08-10 2017-06-29 Semiconductor device
CN201710532292.7A CN107731892B (zh) 2016-08-10 2017-07-03 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016157940A JP6769165B2 (ja) 2016-08-10 2016-08-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2018026472A JP2018026472A (ja) 2018-02-15
JP6769165B2 true JP6769165B2 (ja) 2020-10-14

Family

ID=61160424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016157940A Active JP6769165B2 (ja) 2016-08-10 2016-08-10 半導体装置

Country Status (3)

Country Link
US (1) US9905556B1 (ja)
JP (1) JP6769165B2 (ja)
CN (1) CN107731892B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018123210B3 (de) * 2018-09-20 2020-02-27 Infineon Technologies Ag Siliziumkarbid-Bauelemente und Verfahren zum Bilden von Siliziumkarbid-Bauelementen
US20220045018A1 (en) * 2018-11-20 2022-02-10 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
CN112219282A (zh) * 2018-12-21 2021-01-12 富士电机株式会社 半导体装置和半导体装置的制造方法
EP3736864B1 (en) * 2019-05-06 2023-04-19 Infineon Technologies Austria AG Semiconductor device
US11004970B2 (en) * 2019-05-20 2021-05-11 Nxp Usa, Inc. Mirror device structure for power MOSFET and method of manufacture

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3338185B2 (ja) 1994-08-02 2002-10-28 株式会社東芝 半導体装置
US5828112A (en) * 1995-09-18 1998-10-27 Kabushiki Kaisha Toshiba Semiconductor device incorporating an output element having a current-detecting section
JPH10132871A (ja) * 1996-10-29 1998-05-22 Toshiba Corp 半導体装置
WO2009096412A1 (ja) 2008-01-29 2009-08-06 Fuji Electric Device Technology Co., Ltd. 半導体装置
JP2010219258A (ja) 2009-03-17 2010-09-30 Toyota Motor Corp 半導体装置
DE112009004595B4 (de) 2009-03-24 2015-04-09 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
JP5526849B2 (ja) 2010-02-18 2014-06-18 富士電機株式会社 半導体装置
JP5779025B2 (ja) 2010-11-08 2015-09-16 株式会社東芝 半導体装置
JP5758365B2 (ja) 2012-09-21 2015-08-05 株式会社東芝 電力用半導体素子
WO2014162969A1 (ja) * 2013-04-03 2014-10-09 三菱電機株式会社 半導体装置
JP5915677B2 (ja) * 2014-03-04 2016-05-11 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US20180047721A1 (en) 2018-02-15
US9905556B1 (en) 2018-02-27
JP2018026472A (ja) 2018-02-15
CN107731892A (zh) 2018-02-23
CN107731892B (zh) 2021-12-31

Similar Documents

Publication Publication Date Title
JP6805620B2 (ja) 半導体装置
JP6769165B2 (ja) 半導体装置
CN109075192B (zh) 半导体装置
US6825565B2 (en) Semiconductor device
US8957502B2 (en) Semiconductor device
JP6451869B2 (ja) 半導体装置
JP5048273B2 (ja) 絶縁ゲート型半導体装置
JP4967236B2 (ja) 半導体素子
JP7077648B2 (ja) 半導体装置
JP5687582B2 (ja) 半導体素子およびその製造方法
WO2016002963A1 (ja) 半導体装置
US11404411B2 (en) Semiconductor device having alternately arranged IGBT regions and diode regions
US10553710B2 (en) Semiconductor device
JP2023040134A (ja) 半導体装置
JP2013069783A (ja) 電力用半導体装置
JP6169985B2 (ja) 半導体装置
JP5556799B2 (ja) 半導体装置
JP2008258262A (ja) Ｉｇｂｔ
JP7091714B2 (ja) 半導体装置
JP4764998B2 (ja) 半導体装置
KR101127501B1 (ko) 트렌치 게이트 구조를 가지는 전력 반도체 소자
JP2009004707A (ja) 絶縁ゲート型半導体装置
JP6458994B2 (ja) 半導体装置
JP5774744B2 (ja) 半導体装置
JP5884772B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170703

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200907

R150 Certificate of patent or registration of utility model

Ref document number: 6769165

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250