JP5556799B2 - 半導体装置 - Google Patents

Description

本発明は、第１電極と第２電極との間に電流を流してなる半導体素子を備えた半導体装置に関する。

従来より、ＩＧＢＴ領域とダイオード領域とゲートランナ領域とを備えた半導体装置が、例えば特許文献１で提案されている。ＩＧＢＴ領域はＩＧＢＴ素子が形成された領域であり、ダイオード領域はダイオード素子が形成された領域である。ゲートランナ領域はＩＧＢＴ素子の配線やダイオード素子の配線を引き回すための領域であり、ＩＧＢＴ領域およびダイオード領域の外周に位置する外周領域である。また、ゲートランナ領域では半導体基板の表層部にＰ型ウェルが形成され、さらにこのＰ型ウェルの表層部にはウェルの抵抗を下げるための複数のＰ＋型のコンタクト領域が設けられている。

上記の構造により、リカバリ時に、ゲートランナ領域に蓄積されたホールはコンタクト領域を介して例えばエミッタ電極に抜き取られる。このため、ＩＧＢＴ領域に形成されたコンタクトのうちのゲートランナ領域側の端部にホールの流れが集中することはない。このようにして、半導体装置のリカバリ破壊を防止している。

特開２００９−９４１５８号公報

しかしながら、上記従来の技術では、ゲートランナ領域のホールを抜きやすくするため、Ｐ型ウェルに抵抗を下げる複数のＰ＋型のコンタクト領域を形成している。これにより、半導体装置のリカバリ耐量は向上するが、各コンタクト領域の不純物濃度のばらつきによって抵抗が低いコンタクト領域にホールが集中してしまう。このため、ホールが集中した場所の温度が上昇し、やがてリカバリ破壊が起こってしまう。このように、複数のコンタクト領域を形成した構造では、安定したリカバリ耐量を得られないという問題があった。

なお、上記では半導体装置としてＩＧＢＴを例に説明したが、外周領域にホールが蓄積される構造、例えばＭＯＳＦＥＴ等の他の半導体素子においても上記と同様に安定したリカバリ耐量が得られないという問題がある。

本発明は上記点に鑑み、安定したリカバリ耐量が得られる半導体装置を提供することを目的とする。

上記目的を達成するため、発明者らは、半導体チップにおいて、なぜ、安定してリカバリ耐量が得られずにリカバリ破壊が起こるのかを調べた。以下では、半導体素子としてＭＯＳＦＥＴを採用した場合について説明する。

図１４は、半導体チップに対して行ったワイヤボンディングのボンディング位置による破壊箇所を示した模式的な平面図である。この図に示されるように、半導体チップ１００は矩形状をなしており、半導体チップ１００の一面における長辺方向に沿ってゲートパッド１０１とソースパッド１０２とが形成されている。これらゲートパッド１０１およびソースパッド１０２に図示しないワイヤが半導体チップ１００の一面における短辺方向に沿ってボンディングされている。ゲートパッド１０１には１本のワイヤがボンディングされ、ソースパッド１０２には２本のワイヤがボンディングされている。なお、半導体チップ１００の裏面には図示しないドレインパッドが設けられている。

図１４（ａ）では、ソースパッド１０２に対するワイヤのボンディング位置１０３が半導体チップ１００の短辺方向の中心に位置している。このようなボンディング位置１０３でのリカバリ耐量は３３Ａであり、リカバリ耐量は安定していた。そして、リカバリ破壊の破壊位置１０４は、半導体チップ１００のゲートパッド１０１側のうち半導体チップ１００の短辺方向の中心に対して一方（左側）のコーナー部であった。

図１４（ｂ）では、ソースパッド１０２に対するワイヤのボンディング位置１０５が半導体チップ１００の短辺方向の中心に対して一方（左側）に位置している。このようなボンディング位置１０５でのリカバリ耐量は２１Ａであり、上記のボンディング位置１０３のものよりもリカバリ耐量が低下した。そして、リカバリ破壊の破壊位置１０６は、半導体チップ１００のゲートパッド１０１側のうち、ボンディング位置１０３と同様に、半導体チップ１００の短辺方向の中心に対して一方（左側）のコーナー部であった。

図１４（ｃ）では、ソースパッド１０２に対するワイヤのボンディング位置１０７が半導体チップ１００の短辺方向の中心に対して他方（右側）に位置している。このようなボンディング位置１０７でのリカバリ耐量は２３Ａであり、上記のボンディング位置１０３のものよりもリカバリ耐量が低下した。また、リカバリ破壊の破壊位置１０８は、半導体チップ１００のゲートパッド１０１側のうち、ボンディング位置１０７と同様に、半導体チップ１００の短辺方向の中心に対して他方（右側）のコーナー部であった。

図１４（ｂ）および図１４（ｃ）に示されるように、ボンディング位置１０５、１０７が半導体チップ１００の短辺方向の中心に対してずれるとリカバリ耐量が大幅に減少することがわかった。なお、図１４（ａ）ではボンディング位置１０３は半導体チップ１００の短辺方向の中心に位置しているが、ボンディング位置１０３の位置のばらつきによって、ボンディング位置１０３が半導体チップ１００の短辺方向の中心に対して一方（左側）にずれたため、破壊位置１０４も当該一方（左側）のコーナー部になったと考えられる。

そして、発明者らは、上記のようにボンディング位置１０３、１０５、１０７を変化させたときのリカバリ耐量の依存性を調べた。その結果を図１５に示す。図１５に示されるように、半導体チップ１００の短辺方向の中心を０点としている。そして、横軸は０点からのボンディング位置（Ｘ）［μｍ］を示し、縦軸は破壊時逆回復電流［Ａ］を示している。縦軸の数値が高いほど、リカバリ耐量が高いことを示している。

図１５に示されるように、０点からのボンディング位置が０に近いほど、具体的にはソースパッド１０２の中央から２００μｍ以内の範囲でボンディングできれば安定したリカバリ耐量が得られている。一方、０点からのボンディング位置が大きくなるほど、すなわち半導体チップ１００の短辺方向の中心から離れるほど、リカバリ耐量が小さくなることがわかった。

以上のように、半導体チップ１００の短辺方向の中心に対してボンディング位置が遠くなると破壊が起こり、その破壊場所は半導体チップ１００のコーナー部となる。この結果を踏まえて、半導体チップ１００のコーナー部の破壊場所の電流密度について発明者らはシミュレーションを行った。その結果を図１６および図１７に示す。

図１６は半導体チップ１００のコーナー部の平面図である。この図に示されるように、ＭＯＳＦＥＴのトレンチゲート構造１０９が示され、Ｐ＋型のボディ領域１１０が露出するようにコンタクト１１１が形成されている。また、トレンチゲート構造１０９の外周に外周耐圧部としてのＰ型のリサーフ領域１１２が形成されている。

図１７（ａ）は、図１６のＦ−Ｆ断面図である。この図に示されるように、リサーフ領域１１２はＮ−型のドリフト層１１３の表層部に形成されている。また、酸化膜１１４によりコンタクト１１１が露出している。このコンタクト１１１に図示しないソース電極が接続される。

このような構造における電流密度のシミュレーション結果を図１７（ｂ）に示す。この図では、電流密度を線の密度で表現している。図１７（ｂ）に示されるように、ボディ領域１１０の表層部に電流が集中していることがわかる。すなわち、リカバリ動作時にゲートパッド１０１の下部や半導体チップ１００のコーナー部に蓄積された残留キャリア（ホール）が一気にボディ領域１１０（ソース）へ抜けようとしている。そのため、ホールは半導体チップ１００の外周領域からコンタクト１１１まで最短経路で流れようとする。

事実、図１４に示されるように、半導体チップ１００においてソースパッド１０２に対するボンディング位置１０５、１０７が半導体チップ１００の短辺方向の中心からずれた方向のコーナー部で破壊が起こっている。これは、半導体チップ１００の外周領域からコンタクト１１１を経由してソースパッド１０２に接合されたワイヤに至るまでの距離が最も短く、抵抗が小さいからである。

したがって、半導体チップ１００において高リカバリ耐量を保持するためには、常に半導体チップ１００の短辺方向の中央にワイヤボンディングを行う必要がある。しかし、ワイヤボンディングのボンディング位置の自由度の観点から、ソースパッド１０２のどの位置にワイヤボンディングを行ってもリカバリ耐量を安定させることが望ましい。

なお、ここでは絶縁ゲート構造の半導体スイッチング素子として縦型のＭＯＳＦＥＴを例に挙げて説明したが、他の構造のＭＯＳＦＥＴ、例えば横型、プレーナ型、コンケーブ型などのいずれのＭＯＳＦＥＴに対しても同様の問題があり、また、ＭＥＳＦＥＴやＩＧＢＴについても同様の問題がある。

そこで、発明者らは、従来構造のように、半導体チップ１００の外周領域からコンタクト１１１を介してワイヤに至るまでの経路の抵抗が小さいとホールの流れが集中することに着目し、半導体チップ１００の外周領域からコンタクト１１１までの経路でホールが流れにくくなれば、外周領域のどの位置からも均等にコンタクト１１１を介してホールが抜けるようになるのではないかと考えた。

したがって、請求項１に記載の発明では、第１導電型のドリフト層（１１）と、ドリフト層（１１）上に形成された第２導電型のチャネル領域（１２）と、チャネル領域（１２）内における当該チャネル領域（１２）の表層部に形成され、当該チャネル領域（１２）を挟んでドリフト層（１１）から離間して形成され、ドリフト層（１１）より高不純物濃度とされた第１導電型の第１不純物領域（１９）と、第１不純物領域（１９）とドリフト層（１１）との間に挟まれたチャネル領域（１２）の表面にゲート絶縁膜（１７）を介して形成されたゲート電極（１８）と、ドリフト層（１１）と接触し、当該ドリフト層（１１）よりも高不純物濃度とされ、チャネル領域（１２）から離間して形成された第１導電型または第２導電型の第２不純物領域（１０）と、第１不純物領域（１９）およびチャネル領域（１２）と電気的に接続された第１電極（２４）と、第２不純物領域（１０）と電気的に接続された第２電極（２５）と、を有し、チャネル領域（１２）のうち、ゲート絶縁膜（１７）を挟んでゲート電極（１８）と反対側に位置する部分に反転型のチャネルを形成し、当該チャネルを通じて第１電極（２４）と第２電極（２５）の間に電流を流す絶縁ゲート構造の半導体スイッチング素子を備えた素子部（２）と、素子部（２）の外周に設けられた外周領域部（３）と、を備えた半導体装置であって、以下の点を特徴としている。

すなわち、素子部（２）は、第１電極（２４）が第１不純物領域（１９）およびチャネル領域（１２）と電気的に接続された部分であるコンタクト（２６）を備えている。

そして、コンタクト（２６）は、第１電極（２４）が第１不純物領域（１９）およびチャネル領域（１２）と電気的に接続された一面（１４）において、当該コンタクト（２６）を構成するチャネル領域（１２）の外周領域部（３）側の端部（２６ａ）の単位面積当たりの抵抗値が、端部（２６ａ）よりも素子部（２）側の単位面積当たりの抵抗値よりも高いことを特徴とする。

これによると、外周領域部（３）に蓄積されたホールがコンタクト（２６）の端部（２６ａ）に流れにくくなるので、リカバリ時にホールが外周領域部（３）からコンタクト（２６）の端部（２６ａ）に集中して流れることはない。このように、ホールがコンタクト（２６）の一箇所に集中しにくくなり、外周領域部（３）からコンタクト（２６）へのホールの流れが均等化される。したがって、安定したリカバリ耐量を得ることができる。

請求項２に記載の発明では、素子部（２）は、一面（１４）に層間膜（２２）を備え、層間膜（２２）から第１不純物領域（１９）の一部およびチャネル領域（１２）の一部が露出する層間膜（２２）の開口部がコンタクト（２６）とされている。

そして、層間膜（２２）の開口部のうちコンタクト（２６）の端部（２６ａ）における開口幅が、層間膜（２２）の開口部のうち端部（２６ａ）よりも素子部（２）側における開口幅よりも狭いことにより、コンタクト（２６）は、一面（１４）において、外周領域部（３）側の端部（２６ａ）の単位面積当たりの抵抗値が、端部（２６ａ）よりも素子部（２）側の単位面積当たりの抵抗値よりも高い構造とすることができる。

請求項３に記載の発明では、請求項２に記載の半導体装置において、層間膜（２２）の開口幅を、コンタクト（２６）の端部（２６ａ）の最先端に向かって段階的に狭くすることができる。

また、請求項４に記載の発明のように、請求項２に記載の半導体装置において、層間膜（２２）の開口幅を、コンタクト（２６）の端部（２６ａ）の最先端に向かって連続的に狭くしても良い。

一方、請求項５に記載の発明のように、素子部（２）は、チャネル領域（１２）のうちの第１電極（２４）側にチャネル領域（１２）よりも不純物濃度が高いと共に第１電極（２４）と電気的に接続された第２導電型のボディ領域（２１）を備えている。

そして、ボディ領域（２１）のうちのコンタクト（２６）の端部（２６ａ）における不純物濃度が、コンタクト（２６）の端部（２６ａ）よりも素子部（２）側における不純物濃度よりも低いことにより、コンタクト（２６）は、一面（１４）において、外周領域部（３）側の端部（２６ａ）の単位面積当たりの抵抗値が、端部（２６ａ）よりも素子部（２）側の単位面積当たりの抵抗値よりも高い構造とすることもできる。

また、請求項６に記載の発明では、第１導電型のドリフト層（１１）と、ドリフト層（１１）の表層部に互いに離間して形成されている複数の第２導電型のチャネル領域（１２）と、隣接するチャネル領域（１２）において、一方のチャネル領域（１２）に形成され、ドリフト層（１１）よりも高不純物濃度とされた第１導電型の第１不純物領域（１９）と、隣接するチャネル領域（１２）において、他方のチャネル領域（１２）に形成され、ドリフト層（１１）よりも高不純物濃度とされた第１導電型の第２不純物領域（１０）と、チャネル領域（１２）の表面にゲート絶縁膜（１７）を介して形成されたゲート電極（１８）と、第１不純物領域（１９）と電気的に接続された第１電極（２４）と、第２不純物領域（１０）と電気的に接続された第２電極（２５）と、を有し、チャネル領域（１２）のうち、ゲート絶縁膜（１７）を挟んでゲート電極（１８）と反対側に位置する部分に反転型のチャネルを形成し、当該チャネルを通じて第１電極（２４）と第２電極（２５）の間に電流を流す絶縁ゲート構造の半導体素子を備えた素子部（２）と、素子部（２）の外周に設けられた外周領域部（３）と、を備えた半導体装置であって、以下の点を特徴としている。

すなわち、素子部（２）は、第１電極（２４）が第１不純物領域（１９）および当該第１不純物領域（１９）が形成されているチャネル領域（１２）と電気的に接続された部分であるコンタクト（２６）と、第２電極（２５）が第２不純物領域（１０）および当該第２不純物領域（１０）が形成されているチャネル領域（１２）と電気的に接続された部分であるコンタクト（２６）とを備えている。

そして、コンタクト（２６）は、第１電極（２４）が第１不純物領域（１９）および当該第１不純物領域（１９）が形成されているチャネル領域（１２）と電気的に接続された一面（１４）と、第２電極（２５）が第２不純物領域（１０）および当該第２不純物領域（１９）が形成されているチャネル領域（１２）と電気的に接続された一面（１４）とにおいて、当該コンタクト（２６）を構成するチャネル領域（１２）の外周領域部（３）側の端部（２６ａ）の単位面積当たりの抵抗値が、端部（２６ａ）よりも素子部（２）側の単位面積当たりの抵抗値よりも高いことを特徴とする。

これによると、請求項１に記載の発明と同様に、外周領域部（３）に蓄積されたホールがコンタクト（２６）の端部（２６ａ）に流れにくくなるので、リカバリ時にホールが外周領域部（３）からコンタクト（２６）の端部（２６ａ）に集中して流れることはない。したがって、安定したリカバリ耐量を得ることができる。

請求項７に記載の発明のように、素子部（２）は、一面（１４）に層間膜（２２）を備え、層間膜（２２）から第１不純物領域（１９）の一部、第２不純物領域（１０）の一部およびチャネル領域（１２）の一部が露出する層間膜（２２）の開口部がコンタクト（２６）とされているものとすることができる。

そして、層間膜（２２）の開口部のうちコンタクト（２６）の端部（２６ａ）における開口幅が、層間膜（２２）の開口部のうち端部（２６ａ）よりも素子部（２）側における開口幅よりも狭いことにより、コンタクト（２６）は、一面（１４）において、外周領域部（３）側の端部（２６ａ）の単位面積当たりの抵抗値が、端部（２６ａ）よりも素子部（２）側の単位面積当たりの抵抗値よりも高い構造とすることができる。

また、請求項８に記載の発明のように、請求項７に記載の発明において、層間膜（２２）の開口幅は、コンタクト（２６）の端部（２６ａ）の最先端に向かって段階的に狭くなっている構造とすることができる。

さらに、請求項９に記載の発明のように、層間膜（２２）の開口幅は、コンタクト（２６）の端部（２６ａ）の最先端に向かって連続的に狭くなっている構造とすることができる。

さらに、請求項１０に記載の発明のように、素子部（２）は、チャネル領域（１２）にチャネル領域（１２）よりも不純物濃度が高いと共に第１電極（２４）または第２電極（２５）と電気的に接続された第２導電型のボディ領域（２１）を備えているものとすることができる。

そして、ボディ領域（２１）のうちのコンタクト（２６）の端部（２６ａ）における不純物濃度が、コンタクト（２６）の端部（２６ａ）よりも素子部（２）側における不純物濃度よりも低いことにより、コンタクト（２６）は、一面（１４）において、外周領域部（３）側の端部（２６ａ）の単位面積当たりの抵抗値が、端部（２６ａ）よりも素子部（２）側の単位面積当たりの抵抗値よりも高い構造とすることができる。

請求項１１に記載の発明では、素子部（２）の全体で、コンタクト（２６）の端部（２６ａ）の抵抗値が、端部（２６ａ）よりも素子部（２）側の抵抗値よりも高くされていることを特徴とする。

これによると、素子部（２）の場所による抵抗値のアンバランスが解消されるので、コンタクト（２６）の端部（２６ａ）の抵抗値を素子部（２）の全体で均等化することができる。これにより、リカバリ耐量をより安定させることができる。

また、請求項１２に記載の発明のように、ドリフト層（１１）には一方向を長手方向とするトレンチ（２９）が形成され、当該トレンチ（１１）内には第２導電型の領域（３０）が埋め込まれており、ドリフト層（１１）のうちトレンチ（２９）の間に残された部分である第１導電型の領域（３１）と第２導電型の領域（３０）とによってスーパージャンクション構造が構成されていてもよい。これによれば、オン抵抗の低減を図りつつ、安定したリカバリ耐量を得ることができる。

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の第１実施形態に係る半導体装置としての半導体チップの平面図である。 図１のＡ−Ａ断面図である。 図１のＢ部拡大平面図である。 図３のＣ−Ｃ断面図である。 （ａ）は図３のＤ−Ｄ断面図であり、（ｂ）は図３のＥ−Ｅ断面図である。 リカバリ時に外周領域部からコンタクトへのホールの流れを模式的に示した図である。 本発明の第２実施形態に係る半導体チップの一部拡大平面図である。 本発明の第３実施形態に係る半導体チップの一部拡大平面図である。 図８のＦ−Ｆ´線に沿った半導体基板の一面の不純物濃度の分布を示す図である。 他の実施形態において、半導体素子としてＩＧＢＴ素子が形成された半導体装置の断面図である。 （ａ）は他の実施形態において、横型の半導体素子が形成された半導体装置の断面図であり、（ｂ）は（ａ）の平面図である。 は他の実施形態において、スーパージャンクション構造を有する半導体素子が形成された半導体装置の断面図である。 他の実施形態に係る半導体チップの一部拡大平面図である。 半導体チップに対して行ったワイヤボンディングのボンディング位置による破壊箇所を示した模式的な平面図である。 ボンディング位置を変化させたときのリカバリ耐量の依存性を示した図である。 半導体チップのコーナー部の平面図である。 （ａ）は図１６のＦ−Ｆ断面図であり、（ｂ）は電流密度のシミュレーション結果を示した図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。また、以下の各実施形態で示されるＮ−型、Ｎ＋型は本発明の第１導電型に対応し、Ｐ型、Ｐ＋型は本発明の第２導電型に対応している。

（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。図１は、本実施形態に係る半導体装置としての半導体チップ１の平面図である。この図に示されるように、半導体チップ１は、半導体素子が形成された素子部２と、素子部２の外周に設けられた外周領域部３と、を備えている。また、半導体チップ１は、この素子部２に設けられた半導体チップ１の一面側にゲートパッド４とソースパッド５とを備え、一面とは反対側の他面に図示しないドレインパッドを備えている。

素子部２は、半導体素子が形成されたセル領域と、このセル領域の外周に設けられていると共にセル領域を一周囲むダイオード領域と、で構成されている。本実施形態では、半導体素子としてＭＯＳＦＥＴまたはＭＥＳＦＥＴが採用される。以下では、トレンチゲート型のＭＯＳＦＥＴについて説明する。

まず、ＭＯＳＦＥＴの構造について説明する。図２は、図１のＡ−Ａ断面図である。この図に示されるように、ＭＯＳＦＥＴは、Ｎ＋型の支持基板１０に形成されている。この支持基板１０の主表面上には、エピタキシャル成長等により支持基板１０よりも低不純物濃度となるように形成されたＮ−型のドリフト層１１が備えられている。すなわち、支持基板１０はドリフト層１１と接触し、当該ドリフト層１１よりも高不純物濃度とされ、チャネル領域１２から離間している。また、ドリフト層１１の表層部には、所定深さのＰ型のチャネル領域１２が形成されている。言い換えると、ドリフト層１１上にチャネル領域１２が形成されているとも言える。

なお、本実施形態では、支持基板１０の上にドリフト層１１が形成されたものを半導体基板１３とする。また、ドリフト層１１の表面（つまりチャネル領域１２の表面）を半導体基板１３の一面１４とし、この一面１４の反対面（つまり支持基板１０においてドリフト層１１とは反対側の面）を半導体基板１３の他面１５とする。

そして、チャネル領域１２を貫通してドリフト層１１まで達するように複数個のトレンチ１６が形成されている。本実施形態では、トレンチ１６は、半導体チップ１の短辺方向に沿って複数個等間隔に平行に形成されている。

各トレンチ１６内は、各トレンチ１６の内壁表面を覆うように形成されたゲート絶縁膜１７と、このゲート絶縁膜１７の上に形成されたポリシリコン等により構成されるゲート電極１８とにより埋め込まれている。これにより、絶縁ゲート構造すなわちトレンチゲート構造が構成されている。ゲート電極１８は、図示しない配線部を介してゲートパッド４に接続されている。

また、チャネル領域１２の表層部に、当該チャネル領域１２を挟んでドリフト層１１から離間して形成されたＮ＋型のソース領域１９が形成されている。Ｎ＋型のソース領域１９は、Ｎ−型のドリフト層１１よりも高不純物濃度で構成され、セル領域内において終端しており、かつ、トレンチ１６の側面に接するように形成されている。本実施形態では、半導体基板１３の一面１４において、ソース領域１９の一部はゲート絶縁膜１７で覆われている。これによると、ゲート電極１８は、ソース領域１９とドリフト層１１との間に挟まれたチャネル領域１２の表面にゲート絶縁膜１７を介して形成されている。本実施形態では、トレンチゲート構造が採用されているので、トレンチ１６の壁面が「チャネル領域１２の表面」に対応する。

さらに、チャネル領域１２には、当該チャネル領域１２の上層部に、ソース領域１９に挟まれるようにＰ型の第１ボディ領域２０が形成されている。この第１ボディ領域２０の表層部に、第１ボディ領域２０よりも高不純物濃度で構成されたＰ＋型の第２ボディ領域２１が形成されている。

上記構成において、ゲート絶縁膜１７およびゲート絶縁膜１７から露出するゲート電極１８の上にはＢＰＳＧ等の層間膜２２が形成されている。ゲート絶縁膜１７および層間膜２２にはコンタクトホール２３が形成されており、コンタクトホール２３からソース領域１９の一部および第２ボディ領域２１が露出している。すなわち、コンタクトホール２３は層間膜２２の開口部である。

そして、層間膜２２の上にソース電極２４が形成されると共にコンタクトホール２３を通じてソース電極２４がソース領域１９の一部およびチャネル領域１２に形成された第２ボディ領域２１に電気的に接続されている。これによると、上述の半導体基板１３の一面１４は、ソース電極２４がソース領域１９およびチャネル領域１２に形成された第２ボディ領域２１と電気的に接続された面に相当する。このソース電極２４は、上述のソースパッド５に接続されている。また、支持基板１０の他面１５にドレイン電極２５が形成されている。

このように、半導体基板１３の一面１４のうち、コンタクトホール２３から露出した領域が、半導体基板１３とソース電極２４とが電気的に接続されるコンタクト２６とされる。すなわち、素子部２は、半導体基板１３とソース電極２４とが電気的に接続されるコンタクト２６を備えている。このコンタクト２６は、半導体基板１３において、ソース電極２４がソース領域１９および第２ボディ領域２１と電気的に接続された部分である。本実施形態では、層間膜２２からソース領域１９の一部および第２ボディ領域２１が露出する層間膜２２の開口部がコンタクト２６とされている。

以上が、ＭＯＳＦＥＴの構造である。このような構造では、ゲート電極１８に所定の電圧が印加されると、チャネル領域１２のうち、ゲート絶縁膜１７を挟んでゲート電極１８と反対側に位置する部分に反転型のチャネルが形成される。これにより、当該チャネルを通じてソース電極２４とドレイン電極２５との間に電流が流れるようになっている。

続いて、セル領域の外周に位置するダイオード領域等の外周構造について、図３〜図５を参照して説明する。

図３は、図１のＢ部拡大平面図である。図３ではソース電極２４を省略している。上述のように、素子部２を構成するセル領域の外周にはダイオード領域が設けられているので、図３に示されるようにダイオード領域の外側に外周領域部３が位置している。

また、図３に示されるように、トレンチ１６、ゲート絶縁膜１７、およびゲート電極１８で構成されたトレンチゲート構造が素子部２と外周領域部３の境界付近まで延設されている。これによると、素子部２はトレンチ１６が形成された領域とも言える。なお、図３ではトレンチゲート構造を「Ｇａｔｅ」で示している。

図４は、図３のＣ−Ｃ断面図である。この図に示されるように、チャネル領域１２が外周領域部３まで延設されている。素子部２では、チャネル領域１２の表層部に第１ボディ領域２０が形成され、第１ボディ領域２０の表層部に第２ボディ領域２１が形成されている。また、外周領域部３では、半導体基板１３の一面１４にＳｉＯ_２等の酸化膜２７が形成されている。この酸化膜２７のうちの素子部２側の端部がコンタクト２６の終端部（最端部）となる。つまり、コンタクト２６の終端部とは、コンタクト２６のうち最も外周領域部３側に位置する部分である。なお、外周領域部３には、ドリフト層１１の表層部に図示しないＰ−型のリサーフ領域が形成されていても良い。

一方、図３に示されるように、層間膜２２の開口部（コンタクトホール２３）のうちコンタクト２６の外周領域部３側の端部２６ａにおける開口幅が、層間膜２２の開口部のうち端部２６ａよりも内側（素子部２側）における開口幅よりも狭くなっている。ここで、開口幅は、半導体基板１３の一面１４において、コンタクト２６の延設方向に対する垂直方向の幅である。このようなコンタクトホール２３の開口幅の制御は、素子部２の全体で行われている。

なお、本実施形態では、コンタクト２６の外周領域部３側の端部２６ａとは、言い換えると、コンタクト２６のうちダイオード領域に位置する部分のことであり、コンタクト２６の端部２６ａよりも素子部２側とは、言い換えると、コンタクト２６のうちセル領域に位置する部分のことである。

コンタクトホール２３の開口幅の違いを図５に示す。図５（ａ）は図３のＤ−Ｄ断面図であり、図５（ｂ）は図３のＥ−Ｅ断面図である。これらの図に示されるように、素子部２のダイオード領域では、ソース電極２４とドレイン電極２５との間でＮ−型のドリフト層１１とＰ型のチャネル領域１２とのＰＮ接合が構成されている。このダイオード素子が、セル領域の外周の耐圧領域として機能する。

そして、図５（ａ）に示されるコンタクトホール２３の開口幅は、素子部２のセル領域における開口幅である。コンタクト２６の端部２６ａにおけるコンタクトホール２３の開口幅は、図５（ｂ）に示されるように、コンタクト２６の端部２６ａよりも素子部２側の開口幅よりも狭くなっている。

このように、コンタクトホール２３の開口幅によってコンタクト２６の端部２６ａとこの端部２６ａよりも素子部２側とでコンタクト２６の面積が異なる。これにより、コンタクト２６は、半導体基板１３の一面１４において、素子部２のうち外周領域部３側の端部２６ａの単位面積当たりの抵抗値が、端部２６ａよりも素子部２側の単位面積当たりの抵抗値よりも高くなる。言い換えると、ドリフト層１１からコンタクト２６の端部２６ａを介してソース電極２４に至る経路の抵抗が、ドリフト層１１からコンタクト２６のうち端部２６ａよりも素子部２側を介してソース電極２４に至る経路の抵抗よりも高くなる。

ここで、上記では「抵抗」の定義を半導体基板１３の一面１４における単位面積当たりの抵抗値としているが、これは半導体基板１３を流れるホールの流れにくさを表現していることと同じである。したがって、この「抵抗」は半導体基板１３とソース電極２４との接触抵抗ではない。以上が、本実施形態に係る半導体装置の構成である。

次に、上記の半導体チップ１の製造方法について説明する。まず、Ｎ＋型のウェハを用意し、ウェハの表面にＮ−型のドリフト層１１をエピタキシャル成長させる。また、ドリフト層１１の表層部にイオン注入および熱拡散を行うことでチャネル領域１２、第１ボディ領域２０、第２ボディ領域２１、ソース領域１９を形成する。そして、ウェハのうち各素子部２においてチャネル領域１２を貫通してドリフト層１１に達するトレンチ１６を形成する。

この後、トレンチ１６の内壁表面を酸素雰囲気中で熱酸化させてゲート絶縁膜１７を形成し、ゲート絶縁膜１７の上にＣＶＤ法等でゲート電極１８としてポリシリコンを形成する。続いて、ゲート絶縁膜１７上の不要なポリシリコンを除去し、ゲート絶縁膜１７の上にゲート電極１８を覆うように層間膜２２をＣＶＤ法等で形成する。そして、フォトリソグラフィ・エッチング工程によりゲート絶縁膜１７および層間膜２２にコンタクトホール２３を形成し、コンタクト２６となる部分を形成する。

この場合、コンタクト２６の端部２６ａにおけるコンタクトホール２３の開口幅が、コンタクト２６の端部２６ａよりも素子部２側の開口幅よりも狭くなるように、層間膜２２にコンタクトホール２３を形成する。

続いて、半導体基板１３の一面１４にコンタクトホール２３を埋めるようにＡｌ等のソース電極２４をＣＶＤ法等で形成する。また、図示しない絶縁膜で各電極を覆うと共に、ゲートパッド４およびソースパッド５を形成する。そして、ウェハの裏面側を研削・研磨し、ウェハの裏面にＡｌ等のドレイン電極２５を形成し、絶縁膜等を形成してドレインパッドを形成する。この後、ウェハを個々にダイシングカットする。こうして、本実施形態に係る半導体チップ１が完成する。

以上説明したように、本実施形態では、素子部２において、コンタクト２６の端部２６ａにおけるコンタクトホール２３の開口幅が、コンタクト２６の端部２６ａよりも素子部２側の開口幅よりも狭くなっていることが特徴となっている。

これによると、半導体チップ１の外周領域部３に蓄積されたホールがコンタクト２６の端部２６ａに流れにくくなるので、リカバリ時にホールがコンタクト２６の端部２６ａに集中して流れることはない。このことについて、図６を参照して説明する。

図６は、リカバリ時に外周領域部３からコンタクト２６へのホールの流れを模式的に示した図であり、図３のＣ−Ｃ断面に相当する図である。なお、図６ではソース電極２４とドレイン電極２５を省略している。

ＭＯＳＦＥＴの内蔵ダイオードが通電すると、第１ボディ領域２０からドリフト層１１にホールが流れ、ドリフト層１１にホールが蓄積される。この後、ＭＯＳＦＥＴがオンすると、ドリフト層１１に流れていたホールが第１ボディ領域２０側に逆流するため、これがリカバリ電流となって流れる。

この場合、外周領域部３のドリフト層１１に蓄積されたホールは、最も近いコンタクト２６の端部２６ａを介してソース電極２４に抜けようとする。しかしながら、本実施形態では、コンタクト２６の端部２６ａにおけるコンタクトホール２３の開口幅が端部２６ａの素子部２側よりも狭くなっているので、外周領域部３からコンタクト２６の端部２６ａを介してソース電極２４に至る経路の抵抗が高くなっている。このため、図６に示されるように、外周領域部３に蓄積されたホールは、コンタクト２６の端部２６ａに流れにくく、コンタクト２６のうち端部２６ａよりも素子部２側に流れるようになる。

このように、コンタクト２６の端部２６ａを介する経路の抵抗が高くなったことで、ホールがコンタクト２６の端部２６ａである一箇所に集中しにくくなる。このため、外周領域部３からコンタクト２６へのホールの流れが均等化される。したがって、安定したリカバリ耐量を得ることができる。

そして、コンタクトホール２３の開口幅によってソース電極２４に至る経路でのホールの流れにくさを制御しているので、ソースパッド５に対するワイヤボンディングの位置に依存せずにリカバリ耐量が得られる。このため、半導体チップ１のリカバリ耐量が、ソースパッド５に対するワイヤのボンディング位置に影響されないようにすることができる。

さらに、本実施形態では、素子部２の全体で、コンタクト２６の端部２６ａの抵抗値を、素子部２のうち端部２６ａよりも素子部２側の抵抗値よりも高くしているので、素子部２の場所による抵抗値のアンバランスを解消することができる。このため、コンタクト２６の端部２６ａの抵抗値を素子部２の全体で均等化でき、リカバリ耐量をより安定させることができる。

なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、ソース領域１９が特許請求の範囲の「第１不純物領域」に対応し、支持基板１０が特許請求の範囲の「第２不純物領域」に対応する。また、ソース電極２４が特許請求の範囲の「第１電極」に対応し、ドレイン電極２５が特許請求の範囲の「第２電極」に対応する。

（第２実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。図７は、本実施形態に係る半導体チップの一部拡大平面図であり、図１のＢ部に相当する平面図である。

図７に示されるように、本実施形態では、コンタクト２６の端部２６ａにおけるコンタクトホール２３の開口幅がコンタクト２６の最端部に向かって段階的に狭くなっている。これにより、外周領域部３のドリフト層１１からコンタクト２６を介してソース電極２４に至る経路の抵抗を、コンタクト２６の最端部に向かって段階的に高くすることができる。したがって、コンタクト２６の端部２６ａの抵抗値を細かく制御することができる。

なお、図７ではコンタクトホール２３の開口幅はコンタクト２６の端部２６ａの最先端に向かって段階的に狭くなっているが、コンタクトホール２３の開口幅はコンタクト２６の端部２６ａの最先端に向かって連続的に狭くなっていっても良い。この場合、コンタクトホール２３の開口部において最も外周領域部３側の先端部は、電界集中を回避する観点から尖っているのではなく丸まっていることが好ましい。

（第３実施形態）
本実施形態では、第１、第２実施形態と異なる部分について説明する。上記各実施形態では、コンタクトホール２３の開口幅を制御することで、コンタクト２６を介する経路の抵抗値を制御していたが、本実施形態では第２ボディ領域２１の不純物濃度によって半導体基板１３を介する経路の抵抗値を制御することが特徴となっている。

図８は、本実施形態に係る半導体チップの一部拡大平面図であり、図１のＢ部に相当する平面図である。この図に示されるように、本実施形態では、半導体基板１３の一面１４においてコンタクト２６の延設方向に対する垂直方向におけるコンタクト２６の幅は端部２６ａに限らず一定である。

しかしながら、本実施形態では、第２ボディ領域２１が次のようにされている。図９は、図８中のＦ−Ｆ´線に沿った半導体基板１３の一面１４の不純物濃度の分布を示す図である。

図９に示されるように、本実施形態では、第２ボディ領域２１のうちのコンタクト２６の端部２６ａ（第２ボディ領域２１のうちダイオード領域）における不純物濃度が、素子部２のうちコンタクト２６の端部２６ａよりも素子部２（第２ボディ領域２１のうちセル領域）側における不純物濃度よりも低くなっている。具体的には、第２ボディ領域２１のうちのコンタクト２６の端部２６ａ（第２ボディ領域２１のうちダイオード領域）における不純物濃度は、素子部２のうちコンタクト２６の端部２６ａよりも素子部２（第２ボディ領域２１のうちセル領域）側における不純物濃度から徐々に低くなっている。

これにより、第２ボディ領域２１において不純物濃度が低い領域の抵抗値が高くなる。したがって、コンタクト２６において、素子部２のうち外周領域部３側の端部２６ａの単位面積当たりの抵抗値を、端部２６ａよりも素子部２側の単位面積当たりの抵抗値よりも高くすることができる。なお、第２ボディ領域２１のうちセル領域に形成されている部分では、不純物濃度は一定とされている。

以上のように、第２ボディ領域２１の不純物濃度を制御しているので、コンタクトホール２３の開口幅は一定でも良い。もちろん、第２ボディ領域２１の不純物濃度を制御しつつ、上記各実施形態のようにコンタクトホール２３の開口幅を制御しても良い。

なお、上記半導体チップは、例えば、第２ボディ領域２１を形成する際、セル領域に第２ボディ領域２１を構成する不純物をイオン注入し、第２ボディ領域２１の不純物濃度がコンタクト２６の端部２６ａ（第２ボディ領域２１のうちダイオード領域）よりコンタクト２６の端部２６ａよりも素子部２（第２ボディ領域２１のうちセル領域）側の方が低くなるように、不純物を熱拡散せることにより製造される。また、第２ボディ領域２１を形成する際、セル領域が開口しているマスクを配置して不純物をイオン注入すると共にダイオード領域が開口しているマスクを配置してセル領域にイオン注入するドーズ量よりも少ないドーズ量の不純物をイオン注入し、これら不純物を熱拡散させることによっても製造される。

さらに、上記では、第２ボディ領域２１の不純物濃度を制御することについて述べたが、他の構造を採用した場合では、第１ボディ領域２０と第２ボディ領域２１との両方が備えられていない可能性もある。例えば、第１ボディ領域２０が形成されていない場合も考えられる。この場合は上述のように第２ボディ領域２１の不純物濃度を制御すれば良い。一方、第２ボディ領域２１が形成されない可能性もある。この場合は第１ボディ領域２０の不純物濃度を制御すれば良い。

本実施形態の記載と特許請求の範囲の記載との対応関係については、第２ボディ領域２１が特許請求の範囲の「ボディ領域」に対応する。

（他の実施形態）
上記各実施形態で示された半導体装置の構成は一例であり、上記で示した内容に限定されることなく、本発明の特徴を含んだ他の構成とすることもできる。例えば、素子部２のセル領域に形成される半導体素子はＭＯＳＦＥＴやＭＥＳＦＥＴに限らずＩＧＢＴ等の他の素子でも良い。図１０は、素子部２に半導体素子としてＩＧＢＴ素子が形成された半導体装置の断面図であり、図１のＡ−Ａ断面に相当する図である。ＩＧＢＴ素子の場合、図２に示される構造においてＮ＋型の支持基板１０が図１０に示されるようにＰ＋型の支持基板１０となる。また、ゲート構造についてもトレンチゲート型に限らず、プレーナ型でも良い。さらに、ＭＯＳＦＥＴ、ＭＥＳＦＥＴ、ＩＧＢＴ等の各素子は半導体基板１３の一面１４と他面１５との間に電流が流れる縦型の構造に限らず、半導体基板１３の一面１４または他面１５の面に沿って半導体基板１３の内部に電流が流れる横型でも良い。図１１（ａ）は素子部２に横型の半導体素子が形成された半導体装置の断面図、図１１（ｂ）は図１１（ａ）の平面図である。なお、図１１（ｂ）では、半導体基板１３の一面１４上に形成されるソース電極２４等を省略してある。

図１１に示されるように、半導体装置は、Ｎ−型のドリフト層１１の表層部にＰ型のチャネル領域１２が複数個、互いに所定間隔空けて形成されている。そして、チャネル領域１２には、当該チャネル領域１２を貫通するＰ型のボディ領域２１が形成されている。また、隣接するチャネル領域１２のうち、一方にはボディ領域２１の内側にＮ型のソース領域１９が形成され、他方にはボディ領域２１の内側にＮ型のドレイン領域１０が形成されている。

ドリフト層１１の表面のうち少なくともチャネル領域１２の表面を覆うようにゲート絶縁膜１７が形成され、当該ゲート絶縁膜１７上にゲート電極１８が形成されている。このゲート電極１８は層間膜２２で覆われており、層間膜２２にはコンタクトホール２３が形成されている。

そして、半導体基板１３の一面１４上には、コンタクトホール２３を通じてソース領域１９、チャネル領域１２、ボディ領域２１と電気的に接続されるソース電極２４と、ドレイン領域１０、チャネル領域１２、ボディ領域２１と電気的に接続されるドレイン電極２５とがバリアメタル膜２８を介して形成されている。

このように、半導体装置は、半導体基板１３の一面１４または他面１５の面に沿って半導体基板１３の内部に電流が流れる横型でも良い。

なお、このような半導体装置において、コンタクト２６とは、半導体基板１３とソース電極２４とが電気的に接続される領域および半導体基板１３とドレイン電極２５とが電気的に接続される領域である。つまり、ソース電極２４がソース領域１９、チャネル領域１２、ボディ領域２１と電気的に接続された部分であり、ドレイン電極２５がドレイン領域１０、チャネル領域１２、ボディ領域２１と電気的に接続された部分である。言い換えると、層間膜２２からソース領域１９の一部、ドレイン領域１０の一部、チャネル領域１２の一部、第２ボディ領域２１の一部が露出する層間膜２２の開口部がコンタクト２６である。また、このような半導体装置と特許請求の範囲の記載との対応関係については、ドレイン領域１０が特許請求の範囲の「第２不純物領域」に対応している。また、ボディ領域２１は備えられていなくてもよい。

さらに、半導体基板１３にスーパージャンクション構造が構成された半導体装置とすることもできる。図１２は、スーパージャンクション構造を有する半導体素子が形成された半導体装置の断面図であり、図１のＡ−Ａ断面図である。

図１２に示されるように、この半導体装置では、ドリフト層１１に一方向（図１２中紙面奥行き方向）を長手方向とする複数のトレンチ２９がストライプ状に形成されており、当該トレンチ２９にはＰ型領域３０が埋め込まれている。そして、ドリフト層１１のうちトレンチ２９の間に残されたＮ型領域３１とＰ型領域３０とが交互に繰り返し配置され、これによりスーパージャンクション構造が形成されている。また、複数のトレンチ１６は、それぞれN型領域３１に達するように形成されている。このような半導体装置についても本発明を適用することができる。

なお、図１２において、トレンチ２９は支持基板１０が露出するまで形成され、このトレンチ２９内にＰ型領域３０が埋め込まれたスーパージャンクション構造とされていてもよい。

また、第１実施形態や第２実施形態では、コンタクトホール２３はコンタクト２６の端部２６ａまで連続的に形成されていたが、コンタクト２６の端部２６ａではコンタクトホール２３が断続的に形成されていても良い。図１３は、他の実施形態に係る半導体チップの一部拡大平面図である。

図１３に示されるように、コンタクト２６の端部２６ａにおけるコンタクトホール２３は、ビアホールのように複数の開口部とされており、外周領域部３側に向かって開口面積が小さくされている。これにより、コンタクト２６において素子部２のうち外周領域部３側の端部２６ａの単位面積当たりの抵抗値を、端部２６ａよりも素子部２側の単位面積当たりの抵抗値よりも高くすることができる。

なお、コンタクト２６の端部２６ａにおけるコンタクトホール２３は、複数の開口部とされていれば各開口部が同じ開口面積とされていても、コンタクト２６において素子部２のうち外周領域部３側の端部２６ａの単位面積当たりの抵抗値を、端部２６ａよりも素子部２側の単位面積当たりの抵抗値よりも高くすることができる
そして、上記各実施形態では、支持基板１０の上にドリフト層１１が形成された構造について説明したが、支持基板１０の上にフィールドストップ層等のバッファー層が設けられる場合もある。この場合は、バッファー層はドリフト層１１のうち支持基板１０側に設けられた層であるとすることができる。すなわち、バッファー層をドリフト層１１の一部とする。これにより、支持基板１０はドリフト層１１（つまりバッファー層）と接触し、当該ドリフト層１１よりも高不純物濃度とされ、チャネル領域１２から離間して形成されていると言える。

上記各実施形態では、素子部２はセル領域とダイオード領域とを備えている例を説明したが、ダイオード領域は備えられていなくてもよい。この場合は、コンタクト２６のうちのセル領域の外縁部が特許請求の範囲の「端部」に相当する。

２ 素子部
３ 外周領域部
１０ 支持基板（第２不純物領域）
１１ ドリフト層
１２ チャネル領域
１３ 半導体基板
１４ 半導体基板の一面
１５ 半導体基板の他面
１９ ソース領域（第１不純物領域）
２１ 第２ボディ領域（ボディ領域）
２２ 層間膜
２４ ソース電極（第１電極）
２５ ドレイン電極（第２電極）
２６ コンタクト
２６ａ コンタクトの端部

Claims (12)

1. 第１導電型のドリフト層（１１）と、
   前記ドリフト層（１１）上に形成された第２導電型のチャネル領域（１２）と、
   前記チャネル領域（１２）内における当該チャネル領域（１２）の表層部に形成され、当該チャネル領域（１２）を挟んで前記ドリフト層（１１）から離間して形成され、前記ドリフト層（１１）より高不純物濃度とされた第１導電型の第１不純物領域（１９）と、
   前記第１不純物領域（１９）と前記ドリフト層（１１）との間に挟まれた前記チャネル領域（１２）の表面にゲート絶縁膜（１７）を介して形成されたゲート電極（１８）と、
   前記ドリフト層（１１）と接触し、当該ドリフト層（１１）よりも高不純物濃度とされ、前記チャネル領域（１２）から離間して形成された第１導電型または第２導電型の第２不純物領域（１０）と、
   前記第１不純物領域（１９）および前記チャネル領域（１２）と電気的に接続された第１電極（２４）と、
   前記第２不純物領域（１０）と電気的に接続された第２電極（２５）と、を有し、
   前記チャネル領域（１２）のうち、前記ゲート絶縁膜（１７）を挟んで前記ゲート電極（１８）と反対側に位置する部分に反転型のチャネルを形成し、当該チャネルを通じて前記第１電極（２４）と前記第２電極（２５）の間に電流を流す絶縁ゲート構造の半導体素子を備えた素子部（２）と、
   前記素子部（２）の外周に設けられた外周領域部（３）と、を備えた半導体装置であって、
   前記素子部（２）は、前記第１電極（２４）が前記第１不純物領域（１９）および前記チャネル領域（１２）と電気的に接続された部分であるコンタクト（２６）を備えており、
   前記コンタクト（２６）は、前記第１電極（２４）が前記第１不純物領域（１９）および前記チャネル領域（１２）と電気的に接続された一面（１４）において、当該コンタクト（２６）を構成する前記チャネル領域（１２）における前記外周領域部（３）側の端部（２６ａ）の単位面積当たりの抵抗値が、前記端部（２６ａ）よりも前記素子部（２）側の単位面積当たりの抵抗値よりも高いことを特徴とする半導体装置。
2. 前記素子部（２）は、前記一面（１４）に層間膜（２２）を備え、前記層間膜（２２）から前記第１不純物領域（１９）の一部および前記チャネル領域（１２）の一部が露出する前記層間膜（２２）の開口部が前記コンタクト（２６）とされており、
   前記層間膜（２２）の開口部のうち前記コンタクト（２６）の端部（２６ａ）における開口幅が、前記層間膜（２２）の開口部のうち前記端部（２６ａ）よりも前記素子部（２）側における開口幅よりも狭いことにより、前記コンタクト（２６）は、前記一面（１４）において、前記外周領域部（３）側の端部（２６ａ）の単位面積当たりの抵抗値が、前記端部（２６ａ）よりも前記素子部（２）側の単位面積当たりの抵抗値よりも高いことを特徴とする請求項１に記載の半導体装置。
3. 前記層間膜（２２）の開口幅は、前記コンタクト（２６）の端部（２６ａ）の最先端に向かって段階的に狭くなっていることを特徴とする請求項２に記載の半導体装置。
4. 前記層間膜（２２）の開口幅は、前記コンタクト（２６）の端部（２６ａ）の最先端に向かって連続的に狭くなっていることを特徴とする請求項２に記載の半導体装置。
5. 前記素子部（２）は、前記チャネル領域（１２）のうちの前記第１電極（２４）側に前記チャネル領域（１２）よりも不純物濃度が高いと共に前記第１電極（２４）と電気的に接続された第２導電型のボディ領域（２１）を備えており、
   前記ボディ領域（２１）のうちの前記コンタクト（２６）の端部（２６ａ）における不純物濃度が、前記コンタクト（２６）の端部（２６ａ）よりも前記素子部（２）側における不純物濃度よりも低いことにより、前記コンタクト（２６）は、前記一面（１４）において、前記外周領域部（３）側の端部（２６ａ）の単位面積当たりの抵抗値が、前記端部（２６ａ）よりも前記素子部（２）側の単位面積当たりの抵抗値よりも高いことを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。
6. 第１導電型のドリフト層（１１）と、
   前記ドリフト層（１１）の表層部に互いに離間して形成されている複数の第２導電型のチャネル領域（１２）と、
   隣接する前記チャネル領域（１２）において、一方の前記チャネル領域（１２）に形成され、前記ドリフト層（１１）よりも高不純物濃度とされた第１導電型の第１不純物領域（１９）と、
   隣接する前記チャネル領域（１２）において、他方の前記チャネル領域（１２）に形成され、前記ドリフト層（１１）よりも高不純物濃度とされた第１導電型の第２不純物領域（１０）と、
   前記チャネル領域（１２）の表面にゲート絶縁膜（１７）を介して形成されたゲート電極（１８）と、
   前記第１不純物領域（１９）と電気的に接続された第１電極（２４）と、
   前記第２不純物領域（１０）と電気的に接続された第２電極（２５）と、を有し、
   前記チャネル領域（１２）のうち、前記ゲート絶縁膜（１７）を挟んで前記ゲート電極（１８）と反対側に位置する部分に反転型のチャネルを形成し、当該チャネルを通じて前記第１電極（２４）と前記第２電極（２５）の間に電流を流す絶縁ゲート構造の半導体素子を備えた素子部（２）と、
   前記素子部（２）の外周に設けられた外周領域部（３）と、を備えた半導体装置であって、
   前記素子部（２）は、前記第１電極（２４）が前記第１不純物領域（１９）および当該第１不純物領域（１９）が形成されている前記チャネル領域（１２）と電気的に接続された部分であるコンタクト（２６）と、前記第２電極（２５）が前記第２不純物領域（１０）および当該第２不純物領域（１０）が形成されている前記チャネル領域（１２）と電気的に接続された部分であるコンタクト（２６）とを備えており、
   前記コンタクト（２６）は、前記第１電極（２４）が前記第１不純物領域（１９）および当該第１不純物領域（１９）が形成されている前記チャネル領域（１２）と電気的に接続された一面（１４）と、前記第２電極（２５）が前記第２不純物領域（１０）および当該第２不純物領域（１０）が形成されている前記チャネル領域（１２）と電気的に接続された一面（１４）とにおいて、当該コンタクト（２６）を構成する前記チャネル領域（１２）における前記外周領域部（３）側の端部（２６ａ）の単位面積当たりの抵抗値が、前記端部（２６ａ）よりも前記素子部（２）側の単位面積当たりの抵抗値よりも高いことを特徴とする半導体装置。
7. 前記素子部（２）は、前記一面（１４）に層間膜（２２）を備え、前記層間膜（２２）から前記第１不純物領域（１９）の一部、前記第２不純物領域（１０）の一部および前記チャネル領域（１２）の一部が露出する前記層間膜（２２）の開口部が前記コンタクト（２６）とされており、
   前記層間膜（２２）の開口部のうち前記コンタクト（２６）の端部（２６ａ）における開口幅が、前記層間膜（２２）の開口部のうち前記端部（２６ａ）よりも前記素子部（２）側における開口幅よりも狭いことにより、前記コンタクト（２６）は、前記一面（１４）において、前記外周領域部（３）側の端部（２６ａ）の単位面積当たりの抵抗値が、前記端部（２６ａ）よりも前記素子部（２）側の単位面積当たりの抵抗値よりも高いことを特徴とする請求項６に記載の半導体装置。
8. 前記層間膜（２２）の開口幅は、前記コンタクト（２６）の端部（２６ａ）の最先端に向かって段階的に狭くなっていることを特徴とする請求項７に記載の半導体装置。
9. 前記層間膜（２２）の開口幅は、前記コンタクト（２６）の端部（２６ａ）の最先端に向かって連続的に狭くなっていることを特徴とする請求項７に記載の半導体装置。
10. 前記素子部（２）は、前記チャネル領域（１２）に前記チャネル領域（１２）よりも不純物濃度が高いと共に前記第１電極（２４）または前記第２電極（２５）と電気的に接続された第２導電型のボディ領域（２１）を備えており、
    前記ボディ領域（２１）のうちの前記コンタクト（２６）の端部（２６ａ）における不純物濃度が、前記コンタクト（２６）の端部（２６ａ）よりも前記素子部（２）側における不純物濃度よりも低いことにより、前記コンタクト（２６）は、前記一面（１４）において、前記外周領域部（３）側の端部（２６ａ）の単位面積当たりの抵抗値が、前記端部（２６ａ）よりも前記素子部（２）側の単位面積当たりの抵抗値よりも高いことを特徴とする請求項６ないし９のいずれか１つに記載の半導体装置。
11. 前記素子部（２）の全体で、前記コンタクト（２６）の端部（２６ａ）の抵抗値が、前記端部（２６ａ）よりも前記素子部（２）側の抵抗値よりも高くされていることを特徴とする請求項１ないし１０のいずれか１つに記載の半導体装置。
12. 前記ドリフト層（１１）には一方向を長手方向とするトレンチ（２９）が形成され、当該トレンチ（１１）内には第２導電型の領域（３０）が埋め込まれており、
    前記ドリフト層（１１）のうち前記トレンチ（２９）の間に残された部分である第１導電型の領域（３１）と前記第２導電型の領域（３０）とによってスーパージャンクション構造が構成されていることを特徴とする請求項１ないし１１のいずれか１つに記載の半導体装置。
    

Images