JP5417440B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5417440B2
JP5417440B2 JP2011515814A JP2011515814A JP5417440B2 JP 5417440 B2 JP5417440 B2 JP 5417440B2 JP 2011515814 A JP2011515814 A JP 2011515814A JP 2011515814 A JP2011515814 A JP 2011515814A JP 5417440 B2 JP5417440 B2 JP 5417440B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
element region
region
sense
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011515814A
Other languages
English (en)
Other versions
JPWO2010137158A1 (ja
Inventor
秀史 高谷
公守 浜田
祐司 西部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Publication of JPWO2010137158A1 publication Critical patent/JPWO2010137158A1/ja
Application granted granted Critical
Publication of JP5417440B2 publication Critical patent/JP5417440B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、電流センシング機能を有する半導体装置に関する。
特許文献１は、電流センシング機能を有する半導体装置の一例を開示する。特許文献１の半導体装置は、メイン素子領域と、メイン素子領域と並列に接続されるセンス素子領域を備えている。メイン素子領域には複数のメイン素子が形成され、センス素子領域には複数のセンス素子が形成される。半導体装置に流れる電流は、メイン素子領域を流れるメイン電流と、センス素子領域を流れるセンス電流に分流される。メイン電流値はメイン素子の数に対応した値となり、センス電流値はセンス素子の数に対応した値となるため、メイン電流値をセンス電流値で除した電流センス比は一定となる。従って、センス素子領域を流れるセンス電流値を測定すれば、その測定したセンス電流値と電流センス比からメイン電流値を計算することができる。
日本国特許公開公報Ｈ１０−１０７２８２号公報
この種の半導体装置では、メイン素子領域とセンス素子領域のそれぞれは、複数の半導体層が積層された半導体領域を備えている。そして、半導体装置がオンすると、メイン素子領域とセンス素子領域の半導体領域を半導体層の積層方向に電流が流れる。このため、メイン素子領域の電気抵抗とセンス素子領域の電気抵抗は、各半導体層の電気抵抗によって決まる。通常、メイン素子領域の半導体領域とセンス素子領域の半導体領域は同一構造とされる。すなわち、対応する半導体層の厚みが等しく、かつ、対応する半導体層の不純物濃度が等しくされる。このため、半導体装置の温度が変化しても、メイン素子領域の各半導体層とセンス素子領域の各半導体層が同様に温度変化すれば、メイン素子領域とセンス素子領域の各半導体層の電気抵抗も同様に変化し、電流センス比は一定の値に維持されるはずである。
しかしながら、メイン素子領域に形成されるメイン素子の数とセンス素子領域に形成されるセンス素子の数とが大きく異なることから、メイン素子領域のサイズとセンス素子領域のサイズとが大きく異なる。その結果、電流センス比が半導体装置の温度によって変化してしまう。
すなわち、メイン素子領域とセンス素子領域の境界に沿って配置されるメイン素子では、メイン素子領域外から電流が流れ込み、また、この境界に沿って配置されたセンス素子では、センス素子領域外から電流が流れ込む。メイン素子領域では、境界に沿って配置されるメイン素子の数は、境界から離れてメイン素子領域の内部に配置されるメイン素子の数に対して少ない。このため、メイン素子領域では、メイン素子領域外から流れ込む電流の影響は小さい。その結果、メイン素子領域では、半導体層の積層方向に対して斜めに流れる電流の影響を考える必要はなく、半導体層の積層方向とほぼ平行に電流が流れると考えることができる。
一方、センス素子領域では、境界に沿って配置されるセンス素子の数が、境界から離れてセンス素子領域の内部に配置されるセンス素子の数に対して多い。このため、センス素子領域では、センス素子領域外から流れ込む電流の影響が大きい。その結果、センス素子領域では、半導体層の積層方向に対して斜めに流れる電流の影響を考える必要が生じる。半導体層を積層方向に対して斜めに電流が流れると、その半導体層を電流が通過する領域（電流経路長、通過断面積等）が変化し、その半導体層の抵抗値が変化する。
このため、メイン素子領域の全電気抵抗に対する各半導体層の抵抗比率と、センス素子領域の全電気抵抗に対する各半導体層の抵抗比率とが相違することとなる。通常、各半導体層の抵抗温度変化率は相違するため、メイン素子領域における各半導体層の抵抗比率とセンス素子領域における各半導体層の抵抗比率が異なると、メイン素子領域全体の抵抗温度変化率とセンス素子領域全体の抵抗温度変化率とは異なることとなる。従って、メイン素子領域とセンス素子領域の各半導体層が同じ様に温度変化しても、メイン素子領域とセンス素子領域の電気抵抗は同じ様には変化せず、電流センス比が変化することとなる。
本明細書は、電流センス比の温度変動率を小さくし、電流を精度良く検出することができる半導体装置を提供することを目的とする。
本明細書が提供する半導体装置は、図１に示すように、メイン素子領域４と、メイン素子領域４に隣接して配置されているセンス素子領域６を備えている。メイン素子領域４とセンス素子領域６のそれぞれは、第１半導体層から第ｎ半導体層まで順に積層されている半導体領域を有している。そして、半導体装置がオンすると、メイン素子領域４とセンス素子領域６のそれぞれの半導体領域を半導体層の積層方向に電流が流れるようになっている。ここで、メイン素子領域４の第ｉ番目（ｉ＝１〜ｎ）の半導体層の抵抗温度変化率をＲＭｉとし、メイン素子領域４の半導体領域全体に対するメイン素子領域４の第ｉ番目の半導体層の抵抗比率をｋＭｉとする。センス素子領域６の第ｉ番目の半導体層の抵抗温度変化率をＲＳｉとし、センス素子領域の半導体領域全体に対するセンス素子領域の第ｉ番目の半導体層の抵抗比率をｋＳｉとする。このときに、下記の式で算出される値が所定値未満となるように、メイン素子領域４とセンス素子領域６の第１〜ｎ半導体層の少なくとも一つにおいて、その半導体層の厚みと不純物濃度の少なくとも一方がメイン素子領域４とセンス素子領域６とで異なる。
Figure 0005417440
上記の半導体装置では、各半導体層の抵抗温度変化率（ＲＭｉ，ＲＳｉ）と、各半導体層の全半導体層に対する抵抗比率（ｋＭｉ，ｋＳｉ）を利用する。ここで、抵抗温度変化率は、各半導体層の不純物濃度等によって決まり、電流が流れる方向によっては変化しない。一方、抵抗比率は、半導体領域を電流が流れる方向によって変化する。すなわち、半導体領域を積層方向と平行に電流が流れる場合、各半導体層の抵抗比率は、各半導体層の積層方向の厚みに対応したものとなる。一方、半導体領域を積層方向に対して斜めに電流が流れる場合、各半導体層の抵抗比率は、各半導体層の積層方向の厚みと対応したものとはならない。このため、各半導体層の抵抗比率（ｋＭｉ，ｋＳｉ）を用いることで、半導体領域を積層方向に対して斜めに流れる電流の影響を考慮することができる。
上記の半導体装置では、メイン素子領域４とセンス素子領域６のそれぞれについて、各半導体層の抵抗温度変化率（ＲＭｉ又はＲＳｉ）と抵抗比率（ｋＭｉ又はｋＳｉ）を乗じ、これら乗算の和を算出する。すなわち、メイン素子領域全体の抵抗温度変化率を評価する値と、センス素子領域全体の抵抗温度変化率を評価する値を算出する。そして、メイン素子領域４に対して算出された乗算の和とセンス素子領域６に対して算出された乗算の和の差が小さくなるように、メイン素子領域４とセンス素子領域６の第１〜ｎ半導体層の少なくとも一つにおいて、その半導体層の厚みと不純物濃度の少なくとも一方をメイン素子領域４とセンス素子領域６とで異ならせる。これによって、メイン素子領域４の全体の抵抗温度変化率と、センス素子領域６の全体の抵抗温度変化率の差が小さくなる。その結果、電流センス比の温度変動率を小さくすることができる。
なお、上記の半導体装置には、例えば、ＭＯＳＦＥＴやＩＧＢＴ等の電力用半導体装置が含まれるが、これに限られるものではない。メイン素子領域とセンス素子領域を備えている半導体装置であればよい。また、半導体層の積層方向は縦方向に積層されていてもよいし、横方向に積層されていてもよい。
また、上記の式で計算対象となる半導体層は、半導体装置をオンしたときに電流経路となる複数の半導体層の中から適宜選択することができる。例えば、電流経路上にある半導体層の中から、抵抗成分の大きなもののみを選択することができる。あるいは、電流経路上にある全ての半導体層を選択することもできる。
上記の半導体装置の一例としては、メイン素子領域とセンス素子領域のそれぞれは、第１半導体層と、第１半導体層上に積層されている第２半導体層と、第２半導体層上に積層されている第３半導体層を有することができる。そして、第２半導体層の不純物濃度は、第１半導体層の不純物濃度よりも低くすることができる。また、半導体装置がオンすると、メイン素子領域とセンス素子領域のそれぞれの第３半導体層にチャネルが形成され、第２半導体層から第３半導体層又は第３半導体層から第２半導体層に電流が流れることができる。
上記の半導体装置では、第１半導体層の不純物濃度と第２半導体層の不純物濃度が異なる。このため、第１半導体層の抵抗温度変化率は、第２半導体層の抵抗温度変化率と異なる。その結果、第１半導体層と第２半導体層の厚み等を調整することによって、電流センス比の温度変動率を小さくすることができる。
上記の一例に係る半導体装置では、例えば、センス素子領域の第３半導体層の不純物濃度を、メイン素子領域の第３半導体層の不純物濃度よりも低くすることができる。第３半導体層の不純物濃度が変わると、第３半導体層の抵抗温度変化率が変わる。このため、センス素子領域の第３半導体層の不純物濃度をメイン素子領域の第３半導体層の不純物濃度と異なる値とすることで、上記の式によって算出される数値を小さくすることができ、電流センス比の温度変動率を小さくすることができる。
上記の一例に係る半導体装置では、センス素子領域の第３半導体層の厚みを、メイン素子領域の第３半導体層の厚みよりも薄くすることができる。第３半導体層の厚みを変えることで、第３半導体層の抵抗比率を変えることができる。このため、センス素子領域の第３半導体層の厚みをメイン素子領域の第３半導体層の厚みとは異なる値とすることで、上記の式によって算出される数値が小さくなり、電流センス比の温度変動率を小さくすることができる。
また、上記の一例に係る半導体装置では、センス素子領域の第１半導体層の厚みを、メイン素子領域の第１半導体層の厚みよりも厚くするようにしてもよい。このような構成によっても、電流センス比の温度変動率を小さくすることができる。
また、上記の一例に係る半導体装置では、センス素子領域の第２半導体層の厚みを、メイン素子領域の第２半導体層の厚みよりも薄くしてもよい。このような構成によっても、電流センス比の温度変動率を小さくすることができる。
なお、上記の半導体装置では、メイン素子領域とセンス素子領域の間にトレンチが形成されていることが好ましい。メイン素子領域とセンス素子領域の間にトレンチが形成されることで、半導体領域を斜めに電流が流れることを抑制することができる。これによって、電流センス比の温度変動率を小さくすることができる。
本明細書が提供する半導体装置の構成を説明するための模式図。 実施例の半導体装置の要部断面図。 実施例の半導体装置のＭＯＳＦＥＴの断面図。 メイン素子領域を流れるメイン電流Ｉｍの流れと、センス素子領域を流れるセンス電流Ｉｓの流れを模式的に表した図。 メイン素子領域とセンス素子領域の各半導体層の厚みと不純物濃度を決定する手順を示すフローチャート。 各半導体層の抵抗温度変化率の一例を示す図。 メイン素子領域の各半導体層の抵抗比率と、センス素子領域の各半導体層の抵抗比率を算出した一例を示す表。 メイン素子領域のシミュレーションモデルを示す図。 センス素子領域のシミュレーションモデルを示す図。 各半導体層の抵抗温度変化率の他の例を示す図。 メイン素子領域の各半導体層の抵抗比率と、センス素子領域の各半導体層の抵抗比率を算出した他の例を示す表。 メイン素子領域とセンス素子領域の間にトレンチを形成した例を模式的に示す図。 メイン素子領域とセンス素子領域の間にトレンチを形成した他の例を模式的に示す図。 メイン素子領域とセンス素子領域の間にトレンチを形成した他の例を模式的に示す図。 メイン素子領域とセンス素子領域とで、ボディ領域とドリフト領域のそれぞれの厚さを変えた実施例を示す図。 メイン素子領域とセンス素子領域とで、ドリフト領域の厚さを変えた実施例を示す図。 メイン素子領域とセンス素子領域とで、半導体基板の厚さを変えた実施例を示す図。
下記に詳細に説明する実施例の主要な特徴を最初に列記する。
（形態１） 半導体装置は、半導体基板の縦方向（厚み方向）に電流が流れる縦型の半導体装置である。
（形態２） メイン素子領域とセンス素子領域には、複数のスイッチング素子が形成されている。各スイッチング素子は、第１導電型の第１領域と、第２導電型のボディ領域と、第１導電型のドリフト領域と、ゲート電極を有している。第１領域は、半導体領域の第１表面に臨んでいる。ボディ領域は、半導体領域の第１表面に臨んでおり、第１領域を覆っている。ドリフト領域は、ボディ領域によって第１領域から分離されている。ゲート電極は、第１領域とドリフト領域を分離している範囲のボディ領域に絶縁膜を介して対向している。
（実施例） 図２は、実施例の半導体装置の要部断面図を示している。図２に示すように、半導体装置は、複数の半導体層が積層された半導体領域１００を有している。半導体領域１００は、メイン素子領域１とセンス素子領域２に区画されている。メイン素子領域１内には、多数の縦型の電界効果型トランジスタ（以下、ＭＯＳＦＥＴという）が形成されている。メイン素子領域１内のＭＯＳＦＥＴ群をメイン電流が流れる。センス素子領域２内には、複数の縦型のＭＯＳＦＥＴが形成されている。センス素子領域２内のＭＯＳＦＥＴ群をセンス電流が流れる。メイン素子領域１内に形成されているＭＯＳＦＥＴの数は、センス素子領域２内に形成されているＭＯＳＦＥＴの数よりも遥かに多い。このため、メイン素子領域１とセンス素子領域２とでは、そのサイズが大きく異なる。
半導体領域１００の裏面にはドレイン電極１０が形成されている。ドレイン電極１０は、アルミニウムによって形成されている。ドレイン電極１０は、メイン素子領域１内のＭＯＳＦＥＴとセンス素子領域２内のＭＯＳＦＥＴに共通とされている。
半導体領域１００の表面には、メイン素子領域１上に形成されたメインソース電極８１と、センス素子領域２上に形成されたセンスソース電極８２が配置されている。メインソース電極８１とセンスソース電極８２は、アルミニウムによって形成されている。メインソース電極８１とセンスソース電極８２とは、絶縁領域８３によって電気的に絶縁されている。絶縁領域８３では、後述するソース領域６１とボディコンタクト領域６２が形成されていない。
センスソース電極８２には、センスパッド８４が形成されている。センスパッド８４は、アルミニウムの配線を介して図示しない電流検出回路に接続されている。メインソース電極８１には、ソースパッド８５が形成されている。ソースパッド８５は、アルミニウムの配線を介して負荷（例えば、モータ等）に接続されている。また、メインソース電極８１にはケルビンパッド８６が形成されている。ケルビンパッド８６は、アルミニウムの配線を介して電流検出回路に接続されている。
次に、メイン素子領域１とセンス素子領域２に形成されるＭＯＳＦＥＴについて説明する。なお、メイン素子領域１に形成されるＭＯＳＦＥＴとセンス素子領域２に形成されるＭＯＳＦＥＴとは同一構造であるため、ここではメイン素子領域１に形成されるＭＯＳＦＥＴについて説明する。
図３は、メイン素子領域１に形成されるＭＯＳＦＥＴの断面図を示している。図３に示すように、ドレイン電極１０上には、ｎ＋型の半導体基板（ドレイン領域）２０が形成されている。半導体基板２０は、単結晶シリコン基板である。ｎ＋型の半導体基板２０上には、ｎ−型のドリフト領域３０が形成されている。ドリフト領域３０の不純物濃度は、半導体基板２０の不純物濃度よりも低くされている。ｎ−型のドリフト領域３０上には、ｐ−型のボディ領域４０が形成されている。ｐ−型のボディ領域４０の上部に、ｎ＋型のソース領域６１とｐ＋型のボディコンタクト領域６２が形成されている。ｎ＋型のソース領域６１とｐ−型のボディ領域４０を貫通するように、トレンチゲート電極５０が形成されている。トレンチゲート電極５０は、ドリフト領域３０に達している。トレンチゲート電極５０の両サイドは、ゲート絶縁膜５１を介して、ソース領域６１とボディ領域４０に対向している。なお、メイン素子領域１内のＭＯＳＦＥＴのトレンチゲート電極５０と、センス素子領域２内のＭＯＳＦＥＴのトレンチゲート電極５０は、共通の駆動回路（図示省略）に接続されており、同一のタイミングでオン／オフされる。
ｎ＋型のソース領域６１とｐ＋型のボディコンタクト領域６２の表面に、メインソース電極８１が形成されている。メインソース電極８１は、絶縁膜７０によってトレンチゲート電極５０から電気的に絶縁されている。
なお、メイン素子領域１の各半導体層（半導体基板２０、ドリフト領域３０、ボディ領域４０）の厚み及び不純物濃度と、センス素子領域２の各半導体層（半導体基板２０、ドリフト領域３０、ボディ領域４０）の厚み及び不純物濃度を決定する手順は、後で詳述する。
次に、上述した半導体装置の作用を説明する。上述した半導体装置を作動するには、メイン素子領域１のＭＯＳＦＥＴ群とセンス素子領域２のＭＯＳＦＥＴ群のそれぞれのトレンチゲート電極５０にオン電位（すなわち、ボディ領域４０にチャネルが形成される最小限の電位（ゲート閾値電位）以上の電位）を印加する。トレンチゲート電極５０にオン電位が印加されると、絶縁膜５１近傍のボディ領域４０にチャネルが形成される。これによって、電子は、ソース領域６１からボディ領域４０に形成されるチャネルとドリフト領域３０と半導体基板２０を経てドレイン電極１０に流れる。すなわち、メイン素子領域１では、ドレイン電極１０からメインソース電極８１にメイン電流Ｉｍが流れる。センス素子領域２では、ドレイン電極１０からセンスソース電極８２にセンス電流Ｉｓが流れる。なお、絶縁領域８３ではソース領域６１が形成されていないため、電流が流れない。
図４は、メイン素子領域１を流れるメイン電流Ｉｍの流れと、センス素子領域２を流れるセンス電流Ｉｓの流れを模式的に表した図である。図４に示すように、メイン素子領域１には多数のＭＯＳＦＥＴ（ＤＭ１〜ＤＭ４）が配置されており、センス素子領域２には少数のＭＯＳＦＥＴ（ＤＳ）が配置されている。
メイン素子領域１では、ＭＯＳＦＥＴ（ＤＭ１〜ＤＭ４）に電流ＩＭ１，ＩＭ２，ＩＭ３，ＩＭ４がそれぞれ流れる。ＭＯＳＦＥＴ（ＤＭ１〜ＤＭ４）を流れたメイン電流Ｉｍは、メインソース電極８１及びソースパッド８５を介して負荷（例えば、モータ等）に流れる。なお、メインソース電極８１の電位は、ケルビンパッド８６及び配線を介して電流検出回路に入力される。
一方、センス素子領域２では、ＭＯＳＦＥＴ（ＤＳ）をセンス電流ＩＳが流れる。ＭＯＳＦＥＴ（ＤＳ）を流れたセンス電流Ｉｓは、センスソース電極８２及びセンスソースパッド８４を介して電流検出回路に入力される。電流検出回路は、センスソースパッド８４から入力するセンス電流Ｉｓの電流値を検出する。センス電流Ｉｓの電流値を検出すると、その検出されたセンス電流Ｉｓの電流値と電流センス比から、メイン素子領域１を流れるメイン電流Ｉｍが計算される。
次に、メイン素子領域１とセンス素子領域２の各半導体層（すなわち、半導体基板２０、ドリフト領域３０、ボディ領域４０）の厚み及び不純物濃度を決定する手順について説明する。図５は、メイン素子領域とセンス素子領域の各半導体層の厚み及び不純物濃度を決定する手順を示すフローチャートである。
図５に示すように、まず、メイン素子領域１の各半導体層（半導体基板２０，ドリフト領域３０，ボディ領域４０）の厚み及び不純物濃度を仮決定すると共に、センス素子領域２の各半導体層（半導体基板２０，ドリフト領域３０，ボディ領域４０）の厚み及び不純物濃度を仮決定する（ステップＳ１０）。具体的な決定方法の一例としては、まず、半導体装置の用途に応じて、メイン素子領域１の各半導体層２０，３０，４０の厚みと不純物濃度を決定する。次に、決定したメイン素子領域１の各半導体層２０，３０，４０の厚みと不純物濃度に応じて、センス素子領域２の各半導体層２０，３０，４０の厚みと不純物濃度を決定することができる。また、第１回目の計算においては、センス素子領域２の各半導体層２０，３０，４０の厚みと不純物濃度を、メイン素子領域１の各半導体層２０，３０，４０の厚み及び不純物濃度と同一の値とすることができる。そして、後述するステップＳ１８で算出した評価値のズレが所定値未満とならないときは、その計算結果に基づいて、メイン素子領域１及び／又はセンス素子領域２の各半導体層２０，３０，４０の厚み及び不純物濃度を変更することができる。
メイン素子領域１とセンス素子領域２の各半導体層２０，３０，４０の不純物濃度が決まると、次に、その不純物濃度を用いて各半導体層２０，３０，４０の抵抗温度変化率（ＲＭｉ，ＲＳｉ（ｉ＝２０，３０，４０））を算出する（ステップＳ１２）。ここで、抵抗温度変化率とは、温度変化に対して抵抗値が変化する程度を定量的に評価するための数値をいう。このため、抵抗値の変化率そのものでなくてもよく、例えば、抵抗値の変化に基づいて変化する物理量（例えば、電流値）の変化率を用いることができる。本実施例では、所定温度（例えば、半導体装置が使用される温度範囲内で最大温度）のときの電流値を基準温度（例えば、２５℃）のときの電流値で除した値を抵抗温度変化率として用いている。
抵抗温度変化率を計算するには、まず、基準温度（２５℃）とされた各半導体層２０，３０，４０の単位体積に所定の電位を印加し、各半導体層に流れる電流値を取得する。次いで、半導体装置の使用温度範囲（例えば、０〜１５０℃）内から適当な温度を選択し、その温度とされた各半導体層２０，３０，４０の単位体積に所定の電位を印加し、各半導体層に流れる電流値を取得する。そして、選択した温度のときの電流値を基準温度のときの電流値で除して、その比（抵抗温度変化率）を算出する。各温度における電流値は、実験で求めてもよいし、計算で算出してもよい。計算で取得する場合は、公知のデバイスシミュレータ（例えば、ＩＳＥ社製のＴＣＡＤ（ＧＥＮＮＥＳＩＳ））を用いることができる。
図６は、各半導体層２０，３０，４０に所定の電位を印加したときに、各半導体層２０，３０，４０に流れる電流値をそれぞれ示している。図６では、基準温度（２５℃）のときの電流値を基準とし、各温度のときの電流値を基準温度の電流値に対する比（抵抗温度変化率）で示している。図６から明らかなように、半導体装置の温度が高くなると、半導体基板２０（図中ではｓｕｂｓｔｒａｔｅ）とドリフト層３０（図中ではｄｒｉｆｔ）とボディ領域４０（図中ではｃｈａｎｎｅｌ）のそれぞれを流れる電流値が小さくなる。すなわち、半導体基板２０とドリフト層３０とボディ領域４０の抵抗値がそれぞれ大きくなる。また、図６より明らかなように、ドリフト層３０とボディ領域４０の抵抗温度変化率は略等しくなり、半導体基板２０の抵抗温度変化率はドリフト層３０とボディ領域４０の抵抗温度変化率より小さくなっている。なお、図６の結果は、半導体基板２０の不純物濃度を２．７×ｅ１９ｃｍ−３とし、ドリフト領域３０の不純物濃度を２．０×ｅ１６ｃｍ−３とし、ボディ領域４０の不純物濃度を１．０×ｅ１７ｃｍ−３とした条件で得られた結果である。
次に、メイン素子領域１とセンス素子領域２の各半導体層２０，３０，４０の抵抗比率を算出する（ステップＳ１４）。ここで、抵抗比率とは、半導体領域１００の全体に対して、各半導体層２０，３０，４０がどれだけの抵抗成分（比率）を有しているかを意味している。抵抗比率には、基準温度における各半導体層２０，３０，４０の抵抗比率を用いることができる。
抵抗比率の具体的な算出方法としては、例えば、公知のデバイスシミュレータ（例えば、ＩＳＥ社製のＴＣＡＤ（ＧＥＮＮＥＳＩＳ））を用いたシミュレーションにより算出することができる。すなわち、メイン素子領域１についてシミュレーションを行うことで、メイン素子領域１内の各部の電位等が算出でき、この算出結果からメイン素子領域１の各半導体層２０，３０，４０の抵抗比率を算出することができる。また、センス素子領域２についてシミュレーションを行うことで、センス素子領域２内の各部の電位等が算出でき、この算出結果からセンス素子領域２の各半導体層２０，３０，４０の抵抗比率を算出することができる。
図８はメイン素子領域１のシュミレーションモデルを示している。図８に示すように、メイン素子領域１のシミュレーションモデルは、１つのＭＯＳ−ＦＥＴのみをモデル化している。メイン素子領域１では、メイン素子領域外からの電流の流れ込みの影響が小さく、斜め方向に流れる電流を考慮する必要がないためである。なお、図８中の矢印は、電流が流れる方向を示している。
図９はセンス素子領域２のシミュレーションモデルを示している。図９に示すように、センス素子領域２のシミュレーションモデルは、２個のＭＯＳＦＥＴと、これらＭＯＳＦＥＴに隣接する非素子領域（ＭＯＳＦＥＴが形成されていない領域）がモデル化されている。センス素子領域２では、センス素子領域外から流れ込む電流の影響が大きい。このため、斜め方向に流れる電流（図９中の斜め方向に伸びる矢印）を考慮する必要があるためである。なお、シミュレーションモデルに組み込むＭＯＳＦＥＴの個数や、非素子領域の大きさについては、メイン素子領域１とセンス素子領域２のレイアウトに基づいて適宜決定することができる。
図７は、上述したシミュレーションモデル（図８，９）を用いたシミュレーションにより、各半導体層２０，３０，４０の抵抗比率を算出した結果を示している。図７から明らかなように、センス素子領域１では、半導体基板２０の抵抗比率が小さく、ドリフト領域３０及びボディ領域４０の抵抗比率が大きくなっている。一方、メイン素子領域２では、センス素子領域１と比較して、半導体基板２０の抵抗比率が大きくなっている。
上述したように、半導体基板２０の抵抗温度変化率は、ドリフト領域３０やボディ領域４０の抵抗温度変化率と大きく相違する（図６参照）。一方、メイン素子領域１では、半導体基板２０の抵抗比率が大きいのに対して、センス素子領域２では、半導体基板２０の抵抗比率が小さい。このため、半導体装置の温度が変化すると、メイン素子領域１の抵抗値とセンス素子領域２の抵抗値の差が大きくなり、電流センス比が変化することとなる。
抵抗比率を算出すると、次に、ステップＳ１２で算出した抵抗温度変化率と、ステップＳ１４で算出した抵抗比率を用いて、メイン素子領域１とセンス素子領域２のそれぞれについて、抵抗温度変化率を評価するための評価値を算出する（ステップＳ１６）。具体的には、メイン素子領域１に対して、各半導体層２０，３０，４０の抵抗温度変化率（ＲＭｉ）×抵抗比率（ｋＭｉ）を算出し、これらの和を求める。同様に、センス素子領域２に対して、各半導体層２０，３０，４０の抵抗温度変化率（ＲＳｉ）×抵抗比率（ｋＳｉ）を算出し、これらの和を求める。
次に、ステップＳ１６で算出したメイン素子領域１の評価値Σ（ＲＭｉ×ｋＭｉ）と、センス素子領域２の評価値Σ（ＲＳｉ×ｋＳｉ）とから、電流センス比の温度変動率を評価する指標値を算出し、その指標値が予め設定された所定値より小さくなるか否かを判断する（ステップＳ１８）。具体的には、メイン素子領域１の評価値Σ（ＲＭｉ×ｋＭｉ）からセンス素子領域２の評価値Σ（ＲＳｉ×ｋＳｉ）を減算し、その減算値をメイン素子領域１の評価値Σ（ＲＭｉ×ｋＭｉ）で除算する。
そして、算出された指標値が所定値未満のときは、電流センス比の温度変動率が所望の範囲内に抑えられていると判断できる。このため、ステップＳ１０で仮決定した各半導体層２０，３０，４０の厚み及び不純物濃度を最終的な厚み及び不純物濃度に決定する。一方、指標値が所定値を越えるときは、電流センス比の温度変動率が所望の範囲内に抑えられていないと判断できる。このため、ステップＳ１０に戻って、ステップＳ１０からの処理を繰り返す。すなわち、指標値が所定値未満となるように、メイン素子領域１及び／又はセンス素子領域の各半導体層２０，３０，４０の厚み及び不純物濃度を変化させる。これによって、指標値が所定値未満となる条件を決定することができる。
ここで、図１０，１１を参照して、ステップＳ１８の指標値を算出する具体例を説明する。この計算例では、半導体基板２０の不純物濃度は２．７×ｅ１９ｃｍ−３とした。ドリフト領域３０の不純物濃度は２．０×ｅ１６ｃｍ−３とした。ボディ領域４０の不純物濃度は１．０×ｅ１７ｃｍ−３とした。
図１０では、１００℃と１５０℃のそれぞれについて、各半導体層２０，３０，４０の電流比（＝抵抗温度変化率）が算出されている。また、図１１では、基準温度（２５℃）における、メイン素子領域１の各半導体層２０，３０，４０の抵抗比率と、センス素子領域２の各半導体層２０，３０，４０の抵抗比率とが算出されている。
以下では、１５０℃のときの抵抗温度変化率を用いて指標値を算出する。図１０に示すように、１５０℃のときの半導体基板２０の抵抗温度変化率は０．７８であり、ドリフト領域３０の抵抗温度変化率は０．５２であり、ボディ領域４０の抵抗温度変化率は０．４３である。このため、メイン素子領域１の抵抗温度変化率を評価する評価値は、０．７８×０．３０＋０．５２×０．３６＋０．４３×０．３４＝０．５６７となる。一方、センス素子領域２の抵抗温度変化率を評価する評価値は、０．７８×０．０３＋０．５２×０．４３＋０．４３×０．５４＝０．４７９となる。従って、電流センス比の温度変化率を評価する指標値は、（０．５６７−０．４７９）×０．５６７＝０．１５５となる。従って、電流センス比の温度変動率は１５．５％と評価することができる。
ここで、上述した指標値（電流センス比の温度変動率）を小さくすることができる半導体装置の構造の一例について説明しておく。
図１１に示すように、センス素子領域２では、メイン素子領域１と比較して、ボディ領域の抵抗比率（すなわち、チャネルの抵抗比率）が大きい。従って、センス素子領域２のボディ領域の抵抗比率を小さくすることで、上述した指標値を小さくすることができる。例えば、図１５に示すように、センス素子領域２のボディ領域４４の厚みを、メイン素子領域１のボディ領域４２の厚みよりも薄くする。これによって、センス素子領域２のボディ領域の抵抗比率が小さくなり、上述した指標値（電流センス比の温度変動率）を小さくすることができる。
なお、センス素子領域２のボディ領域４４の厚みを変えることなく、センス素子領域２のボディ領域の不純物濃度を低くするようにしてもよい。このようにしても、センス素子領域２のボディ領域の抵抗比率が小さくなり、電流センス比の温度変動率を小さくすることができる。
また、図１１に示すように、センス素子領域２では、メイン素子領域１と比較して、ドリフト領域の抵抗比率が大きい。従って、センス素子領域２のドリフト領域の抵抗比率を小さくすることで、上述した指標値を小さくすることができる。例えば、図１６に示すように、センス素子領域２のドリフト領域３４の厚みを、メイン素子領域１のドリフト領域３２の厚みよりも薄くする。これによって、センス素子領域２のドリフト領域の抵抗比率が小さくなり、電流センス比の温度変動率を小さくすることができる。
この場合においても、センス素子領域２のドリフト領域の厚みを変えることなく、センス素子領域２のドリフト領域の不純物濃度を変えることで、センス素子領域２におけるドリフト領域の抵抗比率を小さくしてもよい。
さらに、図１１に示すように、センス素子領域２では、メイン素子領域１と比較して、半導体基板の抵抗比率が小さい。従って、センス素子領域２における半導体基板の抵抗比率を大きくすることで、上述した指標値を小さくすることができる。例えば、図１７に示すように、センス素子領域２の半導体基板２４の厚みを、メイン素子領域１の半導体基板２２の厚みよりも厚くする。これによって、センス素子領域２における半導体基板２４の抵抗比率が大きくなり、電流センス比の温度変動率を小さくすることができる。
この場合においても、センス素子領域２の半導体基板の厚みを変えることなく、半導体基板の不純物濃度を変えることで、センス素子領域２における半導体基板の抵抗比率を大きくしてもよい。
なお、上述した指標値（電流センス比の温度変動率を評価する指標値）と比較されるステップＳ１８の所定値は、半導体装置に要求される性能に応じて適宜決定することができる。例えば、所定値を０．１とすると（差を１０％以内とすると）、２５℃〜１５０℃の温度範囲内で電流センス比の変動率を１５％以内とすることができる。また、所定値を０．０７とすると（差を７％以内とすると）、２５℃〜１５０℃の温度範囲内で電流センス比の変動率を６％以内とすることができる。あるいは、所定値を０．０５とすると（差を５％以内とすると）、２５℃〜１５０℃の温度範囲内で電流センス比の変動率を５％以内とすることができる。さらに、所定値を０．０２とすると（差を２％以内とすると）、２５℃〜１５０℃の温度範囲内で電流センス比の変動率を３％以内とすることができる。したがって、半導体装置に要求されるセンス電流比の温度変動率に応じて所定値を設定すればよい。
上述したことから明らかなように、本実施例の半導体装置では、各半導体層２０，３０，４０の抵抗温度変化率と抵抗比率を用いて、メイン素子領域１の全体の抵抗温度変化率を評価する評価値Σ（ＲＭｉ×ｋＭｉ）と、センス素子領域２の全体の抵抗温度変化率を評価する評価値Σ（ＲＳｉ×ｋＳｉ）を算出する。ここで、センス素子領域２の抵抗比率を算出する際は、センス素子（ＭＯＳＦＥＴ）だけでなく、センス素子に隣接する非素子領域もシュミレーションモデルに組み込む。その結果、半導体層２０，３０，４０を斜めに流れる電流を考慮して、各半導体層２０，３０，４０の抵抗比率が算出される。このため、上記のセンス素子領域２の抵抗温度変化率を評価する評価値Σ（ＲＳｉ×ｋＳｉ）は、半導体領域１００を斜めに流れる電流を考慮した値となる。そして、半導体領域１００を斜めに流れる電流を考慮した数値に基づいて、メイン素子領域１の全体の抵抗温度変化率とセンス素子領域２の全体の抵抗温度変化率の差が小さくなるように、各半導体層２０，３０，４０の厚みと不純物濃度を変化させる。このため、電流センス比の温度変動率の小さな半導体装置を得ることができる。
また、本実施例の半導体装置は、電流センス比の温度変動率を小さくできるため、電流センス比の温度変動率が悪いことを想定して他の部品を設計する必要がなくなる。すなわち、電流センス比の温度変動率が大きいと、算出されるメイン電流値の精度が低くなる。このため、半導体装置へ流れる電流を強制的に遮断するヒューズや、半導体装置に接続されるワイヤハーネスに、大電流用のものを使用する必要が生じる。しかしながら、本実施例の半導体装置では、電流センス比の温度変動率が小さいため、算出されるメイン電流値の精度が高くなる。その結果、ヒューズやワイヤハーネスに低電流用のものを使用することができ、製造コストを低減することができる。
また、本実施例の半導体装置は、リチウム電池などの二次電池への充放電を制御する制御回路に好適に用いることができる。二次電池への充放電を精度よく行うためには、二次電池へ流れる電流の電流値や、二次電池から流れ出る電流の電流値を精度よく検出する必要がある。その一方、二次電池の充放電時には、二次電池が発熱し、その制御回路の温度も変動する。本実施例の半導体装置は、電流センス比の温度変動率が小さい。このため、二次電池への充放電時に制御回路の温度が変化しても、二次電池に流れる充電電流の電流値や、二次電池から流れ出る放電電流の電流値を精度よく検出することができる。これにより、二次電池への充放電を精度よく行うことができる。
さらに、本実施例の半導体装置は、電流センス比の温度変動率が小さいため、従来使用できなかった用途（例えば、小型ＤＣＤＣコンバータ等）に用いることもできる。これによって、従来は必要とされたシャント抵抗を不要することができる。特に、シャント抵抗は発熱量が大きいため、その熱対策が必要となり、熱設計も複雑となる。このため、シャント抵抗を不要とできる利点は大きい。
なお、上述した実施例では、メイン素子領域１とセンス素子領域２の間の絶縁領域８３にトレンチ等の構造物が形成されていなかった。しかしながら、図１２〜１４に示すように、メイン素子領域１とセンス素子領域２の間の領域に、トレンチ１１４，１１６，１１８を形成するようにしてもよい。トレンチ１１４，１１６，１１８は、センス素子領域２を取り囲むように形成することが好ましい。トレンチ１１４，１１６，１１８内には、酸化膜やポリシリコンを充填してもよいし、あるいは、ｎ＋層を設けるようにしてもよい。いずれにしても、トレンチ１１４，１１６，１１８を横断して電流が流れないようにする。トレンチ１１４，１１６，１１８の深さは、種々の深さとすることができる。例えば、図１２に示すように、ボディ領域１０２からドリフト領域１０４までの範囲にトレンチ１１４を形成してもよい。また、図１３に示すように、ボディ領域１０２の範囲内にのみトレンチ１１６を形成してもよい。あるいは、図１４に示すように、ボディ領域１０２とドリフト領域１０４と半導体基板１０４の範囲にトレンチ１１８を形成してもよい。トレンチ１１４，１１６，１１８の深さを変えることで、斜めに電流が流れることを規制する範囲を選択することができる。
上述したようにトレンチ１１４，１１６，１１８を形成すると、半導体領域を斜めに電流が流れることが抑制される。特に、センス素子領域２においては、センス素子領域２の外側から電流が流れ込むことが防止される。その結果、メイン素子領域１とセンス素子領域２の各半導体層２０，３０，４０の抵抗比率が近くなり、電流センス比の温度変動率を小さくすることができる。
また、上述した実施例は、本発明をＭＯＳＦＥＴに適用した例であったが、本発明はＩＧＢＴやダイオード等の他の半導体装置にも適用することができる。また、上述した実施例では、本発明を縦型の半導体装置に適用した例であったが、本発明は横型の半導体装置にも適用することができる。
また、本明細書は、図５に示す処理を実行する設計支援装置を提供する。このような設計支援装置は、図５に示す処理を実行するためのプログラムを記憶する記憶装置と、この記憶装置に記憶されたプログラムを実行する演算装置と、演算装置に計算条件やシミュレーションモデルを入力する入力装置と、演算装置によって算出された結果を出力する出力装置（例えば、表示装置等）によって構成することができる。設計者が設計支援装置に設計条件（各半導体層の厚みや不純物濃度）を入力すると、設計支援装置が指標値を算出し、その算出した指標値を出力装置に出力する。これによって、設計者は適切な各半導体層の厚みや不純物濃度を容易に決定することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (10)

  1. メイン素子領域と、
    メイン素子領域に隣接して配置されているセンス素子領域と、を備えており、
    メイン素子領域とセンス素子領域のそれぞれは、第１半導体層と、第１半導体層上に積層されている第２半導体層と、第２半導体層上に積層されている第３半導体層を有しており、
    第２半導体層の不純物濃度は、第１半導体層の不純物濃度よりも低くされており、
    半導体装置がオンすると、メイン素子領域とセンス素子領域のそれぞれの第３半導体層にチャネルが形成され、第１半導体層から第２半導体層を介して第３半導体層、又は、第３半導体層から第２半導体層を介して第１半導体層に電流が流れるようになっており、
    メイン素子領域の第ｉ番目（ｉ＝１〜３）の半導体層の抵抗の温度変化率をＲＭｉとし、
    メイン素子領域の半導体領域全体に対するメイン素子領域の第ｉ番目の半導体層の抵抗比率をｋＭｉとし、
    センス素子領域の第ｉ番目（ｉ＝１〜３）の半導体層の抵抗の温度変化率をＲＳｉとし、
    センス素子領域の半導体領域全体に対するセンス素子領域の第ｉ番目の半導体層の抵抗比率をｋＳｉとしたときに、
    下記の式で算出される値が所定値未満となるように、メイン素子領域とセンス素子領域の第１〜３半導体層の少なくとも一つにおいて、その半導体層の厚みと不純物濃度の少なくとも一方がメイン素子領域とセンス素子領域とで異なり、少なくともセンス素子領域の第３半導体層の不純物濃度が、メイン素子領域の第３半導体層の不純物濃度よりも低い半導体装置。
    Figure 0005417440
  2. センス素子領域の第３半導体層の厚みが、メイン素子領域の第３半導体層の厚みよりも薄い請求項１に記載の半導体装置。
  3. センス素子領域の第１半導体層の厚みが、メイン素子領域の第１半導体層の厚みよりも厚い請求項１又は２に記載の半導体装置。
  4. センス素子領域の第２半導体層の厚みが、メイン素子領域の第２半導体層の厚みよりも薄い請求項１〜３のいずれか一項に記載の半導体装置。
  5. メイン素子領域とセンス素子領域の間にトレンチが形成されている請求項１〜４のいずれか一項に記載の半導体装置。
  6. メイン素子領域と、
    メイン素子領域に隣接して配置されているセンス素子領域と、を備えており、
    メイン素子領域とセンス素子領域のそれぞれは、第１半導体層と、第１半導体層上に積層されている第２半導体層と、第２半導体層上に積層されている第３半導体層を有しており、
    第２半導体層の不純物濃度は、第１半導体層の不純物濃度よりも低くされており、
    半導体装置がオンすると、メイン素子領域とセンス素子領域のそれぞれの第３半導体層にチャネルが形成され、第１半導体層から第２半導体層を介して第３半導体層、又は、第３半導体層から第２半導体層を介して第１半導体層に電流が流れるようになっており、
    メイン素子領域の第ｉ番目（ｉ＝１〜３）の半導体層の抵抗の温度変化率をＲＭｉとし、
    メイン素子領域の半導体領域全体に対するメイン素子領域の第ｉ番目の半導体層の抵抗比率をｋＭｉとし、
    センス素子領域の第ｉ番目（ｉ＝１〜３）の半導体層の抵抗の温度変化率をＲＳｉとし、
    センス素子領域の半導体領域全体に対するセンス素子領域の第ｉ番目の半導体層の抵抗比率をｋＳｉとしたときに、
    下記の式で算出される値が所定値未満となるように、メイン素子領域とセンス素子領域の第１〜３半導体層の少なくとも一つにおいて、その半導体層の厚みと不純物濃度の少なくとも一方がメイン素子領域とセンス素子領域とで異なり、少なくともセンス素子領域の第３半導体層の厚みが、メイン素子領域の第３半導体層の厚みよりも薄い半導体装置。
    Figure 0005417440
  7. メイン素子領域と、
    メイン素子領域に隣接して配置されているセンス素子領域と、を備えており、
    メイン素子領域とセンス素子領域のそれぞれは、第１半導体層と、第１半導体層上に積層されている第２半導体層と、第２半導体層上に積層されている第３半導体層を有しており、
    第２半導体層の不純物濃度は、第１半導体層の不純物濃度よりも低くされており、
    半導体装置がオンすると、メイン素子領域とセンス素子領域のそれぞれの第３半導体層にチャネルが形成され、第１半導体層から第２半導体層を介して第３半導体層、又は、第３半導体層から第２半導体層を介して第１半導体層に電流が流れるようになっており、
    メイン素子領域の第ｉ番目（ｉ＝１〜３）の半導体層の抵抗の温度変化率をＲＭｉとし、
    メイン素子領域の半導体領域全体に対するメイン素子領域の第ｉ番目の半導体層の抵抗比率をｋＭｉとし、
    センス素子領域の第ｉ番目（ｉ＝１〜３）の半導体層の抵抗の温度変化率をＲＳｉとし、
    センス素子領域の半導体領域全体に対するセンス素子領域の第ｉ番目の半導体層の抵抗比率をｋＳｉとしたときに、
    下記の式で算出される値が所定値未満となるように、メイン素子領域とセンス素子領域の第１〜３半導体層の少なくとも一つにおいて、その半導体層の厚みと不純物濃度の少なくとも一方がメイン素子領域とセンス素子領域とで異なり、少なくともセンス素子領域の第２半導体層の厚みが、メイン素子領域の第２半導体層の厚みよりも薄い半導体装置。
    Figure 0005417440
  8. メイン素子領域と、
    メイン素子領域に隣接して配置されているセンス素子領域と、を備えており、
    メイン素子領域とセンス素子領域のそれぞれは、第１半導体層と、第１半導体層上に積層されている第２半導体層と、第２半導体層上に積層されている第３半導体層を有しており、
    第２半導体層の不純物濃度は、第１半導体層の不純物濃度よりも低くされており、
    半導体装置がオンすると、メイン素子領域とセンス素子領域のそれぞれの第３半導体層にチャネルが形成され、第１半導体層から第２半導体層を介して第３半導体層、又は、第３半導体層から第２半導体層を介して第１半導体層に電流が流れるようになっており、
    センス素子領域の第３半導体層の不純物濃度が、メイン素子領域の第３半導体層の不純物濃度よりも低い半導体装置。
  9. メイン素子領域と、
    メイン素子領域に隣接して配置されているセンス素子領域と、を備えており、
    メイン素子領域とセンス素子領域のそれぞれは、第１半導体層と、第１半導体層上に積層されている第２半導体層と、第２半導体層上に積層されている第３半導体層を有しており、
    第２半導体層の不純物濃度は、第１半導体層の不純物濃度よりも低くされており、
    半導体装置がオンすると、メイン素子領域とセンス素子領域のそれぞれの第３半導体層にチャネルが形成され、第１半導体層から第２半導体層を介して第３半導体層、又は、第３半導体層から第２半導体層を介して第１半導体層に電流が流れるようになっており、
    センス素子領域の第３半導体層の厚みが、メイン素子領域の第３半導体層の厚みよりも薄い半導体装置。
  10. メイン素子領域と、
    メイン素子領域に隣接して配置されているセンス素子領域と、を備えており、
    メイン素子領域とセンス素子領域のそれぞれは、第１半導体層と、第１半導体層上に積層されている第２半導体層と、第２半導体層上に積層されている第３半導体層を有しており、
    第２半導体層の不純物濃度は、第１半導体層の不純物濃度よりも低くされており、
    半導体装置がオンすると、メイン素子領域とセンス素子領域のそれぞれの第３半導体層にチャネルが形成され、第１半導体層から第２半導体層を介して第３半導体層、又は、第３半導体層から第２半導体層を介して第１半導体層に電流が流れるようになっており、
    センス素子領域の第２半導体層の厚みが、メイン素子領域の第２半導体層の厚みよりも薄い半導体装置。
JP2011515814A 2009-05-28 2009-05-28 半導体装置 Expired - Fee Related JP5417440B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/059816 WO2010137158A1 (ja) 2009-05-28 2009-05-28 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2010137158A1 JPWO2010137158A1 (ja) 2012-11-12
JP5417440B2 true JP5417440B2 (ja) 2014-02-12

Family

ID=43222299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011515814A Expired - Fee Related JP5417440B2 (ja) 2009-05-28 2009-05-28 半導体装置

Country Status (4)

Country Link
US (2) US8809986B2 (ja)
JP (1) JP5417440B2 (ja)
DE (1) DE112009004805B4 (ja)
WO (1) WO2010137158A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5372257B2 (ja) 2010-09-03 2013-12-18 三菱電機株式会社 半導体装置
US9076805B2 (en) * 2012-07-14 2015-07-07 Infineon Technologies Ag Current sense transistor with embedding of sense transistor cells
JP5758365B2 (ja) * 2012-09-21 2015-08-05 株式会社東芝 電力用半導体素子
JP6029989B2 (ja) * 2013-01-25 2016-11-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9536876B2 (en) * 2013-08-01 2017-01-03 Taiwan Semiconductor Manufacturing Company Ltd. Temperature detector and controlling heat
WO2015037095A1 (ja) * 2013-09-11 2015-03-19 富士電機株式会社 半導体装置
JP5915677B2 (ja) * 2014-03-04 2016-05-11 トヨタ自動車株式会社 半導体装置
JP6805620B2 (ja) * 2016-08-10 2020-12-23 富士電機株式会社 半導体装置
JP2018088463A (ja) * 2016-11-28 2018-06-07 トヨタ自動車株式会社 半導体装置
JP6693438B2 (ja) * 2017-02-15 2020-05-13 株式会社デンソー 半導体装置
IT201700046614A1 (it) 2017-04-28 2018-10-28 St Microelectronics Srl Dispositivo mos di potenza con sensore di corrente integrato e relativo processo di fabbricazione
JP7253343B2 (ja) * 2018-09-14 2023-04-06 Koa株式会社 電流検出装置
JP7099404B2 (ja) * 2019-05-27 2022-07-12 株式会社デンソー 負荷駆動装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293856A (ja) * 1996-04-25 1997-11-11 Fuji Electric Co Ltd 電流検知部内蔵型絶縁ゲートバイポーラトランジスタ
JPH10341016A (ja) * 1997-06-06 1998-12-22 Nec Corp 過熱保護機能付き電力駆動用ｍｏｓ型半導体素子及びそれを用いた半導体装置
JP2000338146A (ja) * 1999-05-26 2000-12-08 Matsushita Electric Works Ltd 電流検出回路
JP2001257348A (ja) * 2000-03-10 2001-09-21 Denso Corp 半導体装置及びその製造方法
JP2005050913A (ja) * 2003-07-30 2005-02-24 Toyota Central Res & Dev Lab Inc 電流センシング機能を有する半導体装置
JP2008235788A (ja) * 2007-03-23 2008-10-02 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1248618B (it) 1990-08-01 1995-01-21 Sviluppo Materiali Spa Dispositivo per la produzione in continuo di ceramiche superconduttrici
JP2973588B2 (ja) * 1991-06-10 1999-11-08 富士電機株式会社 Ｍｏｓ型半導体装置
JP3168763B2 (ja) 1992-03-30 2001-05-21 株式会社デンソー 半導体装置及びその製造方法
US5272392A (en) 1992-12-04 1993-12-21 North American Philips Corporation Current limited power semiconductor device
JP3361874B2 (ja) * 1994-02-28 2003-01-07 三菱電機株式会社 電界効果型半導体装置
JP3515298B2 (ja) * 1995-12-07 2004-04-05 株式会社東芝 半導体装置
US6002153A (en) * 1995-12-07 1999-12-14 Kabushiki Kaisha Toshiba MOS type semiconductor device with a current detecting function
JP3504085B2 (ja) 1996-09-30 2004-03-08 株式会社東芝 半導体装置
JPH10132871A (ja) 1996-10-29 1998-05-22 Toshiba Corp 半導体装置
JP3914328B2 (ja) 1997-03-25 2007-05-16 株式会社ルネサステクノロジ 電流検出セル付トレンチゲート半導体装置および電力変換装置
US6180966B1 (en) * 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
JP3450650B2 (ja) 1997-06-24 2003-09-29 株式会社東芝 半導体装置
US7141841B2 (en) 2003-07-03 2006-11-28 Micron Technology, Inc. Image sensor having a transistor for allowing increased dynamic range
US7619280B2 (en) 2004-01-30 2009-11-17 International Rectifier Corporation Current sense trench type MOSFET with improved accuracy and ESD withstand capability

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293856A (ja) * 1996-04-25 1997-11-11 Fuji Electric Co Ltd 電流検知部内蔵型絶縁ゲートバイポーラトランジスタ
JPH10341016A (ja) * 1997-06-06 1998-12-22 Nec Corp 過熱保護機能付き電力駆動用ｍｏｓ型半導体素子及びそれを用いた半導体装置
JP2000338146A (ja) * 1999-05-26 2000-12-08 Matsushita Electric Works Ltd 電流検出回路
JP2001257348A (ja) * 2000-03-10 2001-09-21 Denso Corp 半導体装置及びその製造方法
JP2005050913A (ja) * 2003-07-30 2005-02-24 Toyota Central Res & Dev Lab Inc 電流センシング機能を有する半導体装置
JP2008235788A (ja) * 2007-03-23 2008-10-02 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置

Also Published As

Publication number Publication date
US8809986B2 (en) 2014-08-19
DE112009004805B4 (de) 2019-03-28
DE112009004805T5 (de) 2012-09-20
US20120068296A1 (en) 2012-03-22
US8933483B2 (en) 2015-01-13
US20140054688A1 (en) 2014-02-27
JPWO2010137158A1 (ja) 2012-11-12
WO2010137158A1 (ja) 2010-12-02

Similar Documents

Publication Publication Date Title
JP5417440B2 (ja) 半導体装置
Chen et al. Real-time temperature estimation for power MOSFETs considering thermal aging effects
JP2876694B2 (ja) 電流検出端子を備えたｍｏｓ型半導体装置
JP5091067B2 (ja) 組電池の残量推定方法及び装置
JP4720586B2 (ja) 検査方法及び検査装置
JP2021526319A (ja) パワー半導体モジュール、マスク、測定方法、コンピュータソフトウェア、及び記録媒体
US8745569B2 (en) Equivalent circuit of bidirectional switch, simulation method for bidirectional switch, and simulation device for bidirectional switch
JP2009295845A (ja) 半導体装置
CN111344583B (zh) 电池单体监控系统
Nazar et al. Remaining useful lifetime estimation for electronic power modules using an analytical degradation model
Abdullah et al. Simulation of fabrication process VDMOSFET transistor using Silvaco software
JP7052295B2 (ja) 炭化珪素半導体装置の製造方法
JP6568735B2 (ja) スイッチ素子及び負荷駆動装置
Hu et al. Transient junction temperature estimation of IGBT using improved thermal model
JP2018536858A (ja) 第１温度測定素子を備える半導体デバイスおよび半導体デバイスを流れる電流を決定する方法
JP5708508B2 (ja) 半導体装置のシミュレーション方法
JP7163603B2 (ja) 半導体装置の製造方法
Shimozato et al. Analysis of Thermal Concentration Failure in Unclamped Inductive Switching Based on Three-Dimensional Electro-Thermal Simulation With On-Chip Variation
JP2010109076A (ja) 半導体装置
JP5444731B2 (ja) 半導体装置とその検査方法
JP2007195351A (ja) 蓄電池装置
US20120091502A1 (en) Semiconductor device having plural insulated gate switching cells and method for designing the same
Mahajan Electro-Thermal and Radiation Reliability of Power Transistors: Silicon to Wide Bandgap Semiconductors
KR101437275B1 (ko) 다수의 ｆｌｉ 구조를 갖는 반도체 소자
JP5573527B2 (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131118

R151 Written notification of patent or utility model registration

Ref document number: 5417440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees