JP3515298B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3515298B2 JP3515298B2 JP32539596A JP32539596A JP3515298B2 JP 3515298 B2 JP3515298 B2 JP 3515298B2 JP 32539596 A JP32539596 A JP 32539596A JP 32539596 A JP32539596 A JP 32539596A JP 3515298 B2 JP3515298 B2 JP 3515298B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- current
- region
- main
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 105
- 238000001514 detection method Methods 0.000 claims description 122
- 238000000034 method Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 49
- 230000003071 parasitic effect Effects 0.000 description 25
- 239000012535 impurity Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、縦型ＭＯＳ構造
の半導体装置に関するもので、特に、複数の主電流セル
と少なくとも１つの電流検出セルとを有してなる電流検
出機能付きのＩＧＢＴ（Insulated Gate Bipolar Trans
istor ）に用いられるものである。
の半導体装置に関するもので、特に、複数の主電流セル
と少なくとも１つの電流検出セルとを有してなる電流検
出機能付きのＩＧＢＴ（Insulated Gate Bipolar Trans
istor ）に用いられるものである。
【０００２】
【従来の技術】従来、電流検出機能付きのＩＧＢＴで
は、主電極と電流検出電極との間に外部抵抗を接続し、
その間の電位差を検出することによって電流検出を行う
方法が一般的となっている。
は、主電極と電流検出電極との間に外部抵抗を接続し、
その間の電位差を検出することによって電流検出を行う
方法が一般的となっている。
【０００３】図９は、従来の電流検出機能付きＩＧＢＴ
の構成を概略的に示すものである。このＩＧＢＴにおい
ては、たとえば、Ｎ型半導体層１０１の一主面上に、そ
れぞれゲート酸化膜１０２を介して、複数のゲート電極
１０３が配置されている。これらゲート電極１０３間
の、上記Ｎ型半導体層１０１の表面にはＰ型ベース領域
１０４が形成されている。
の構成を概略的に示すものである。このＩＧＢＴにおい
ては、たとえば、Ｎ型半導体層１０１の一主面上に、そ
れぞれゲート酸化膜１０２を介して、複数のゲート電極
１０３が配置されている。これらゲート電極１０３間
の、上記Ｎ型半導体層１０１の表面にはＰ型ベース領域
１０４が形成されている。
【０００４】各Ｐ型ベース領域１０４内の表面部には、
エミッタ領域１０５がそれぞれ設けられている。また、
上記Ｎ型半導体層１０１の他主面側には、コレクタ領域
となるＰ型半導体層１０６が設けられている。
エミッタ領域１０５がそれぞれ設けられている。また、
上記Ｎ型半導体層１０１の他主面側には、コレクタ領域
となるＰ型半導体層１０６が設けられている。
【０００５】そして、上記各ゲート電極１０３を覆うよ
うにして設けられた層間絶縁膜１０７を介して、上記Ｎ
型半導体層１０１の一主面上に、主電極１０８および電
流検出電極１０９がそれぞれ形成されて、主電流セル領
域１１０と電流検出セル領域１１１とが隣接して設けら
れた構成となっている。
うにして設けられた層間絶縁膜１０７を介して、上記Ｎ
型半導体層１０１の一主面上に、主電極１０８および電
流検出電極１０９がそれぞれ形成されて、主電流セル領
域１１０と電流検出セル領域１１１とが隣接して設けら
れた構成となっている。
【０００６】このＩＧＢＴの場合、各セルにおけるゲー
ト電極１０３の幅は一定であり、ゲート電極１０３間の
間隔も一定とされている。このような構成のＩＧＢＴに
おいては、通常の電流検出状態であるゲート電極１０３
に正のバイアスが加えられた状態では、ＭＯＳゲートの
チャンネル（ゲート電極１０３下のＰ型ベース領域１０
４）がＮ型に反転する。このため、隣接する主電流セル
と電流検出セルとが、Ｎドリフト領域を介して接続され
た状態になっている。
ト電極１０３の幅は一定であり、ゲート電極１０３間の
間隔も一定とされている。このような構成のＩＧＢＴに
おいては、通常の電流検出状態であるゲート電極１０３
に正のバイアスが加えられた状態では、ＭＯＳゲートの
チャンネル（ゲート電極１０３下のＰ型ベース領域１０
４）がＮ型に反転する。このため、隣接する主電流セル
と電流検出セルとが、Ｎドリフト領域を介して接続され
た状態になっている。
【０００７】したがって、本来、外部抵抗（図示してい
ない）に流れるべき電流検出セル領域１１１側の電流の
一部が、内部の寄生抵抗（図示、Ｎ型半導体層１０１の
抵抗成分ＲN-）を介して、主電流セル領域１１０に流れ
込んでいる。
ない）に流れるべき電流検出セル領域１１１側の電流の
一部が、内部の寄生抵抗（図示、Ｎ型半導体層１０１の
抵抗成分ＲN-）を介して、主電流セル領域１１０に流れ
込んでいる。
【０００８】ここで、上記寄生抵抗は、シリコンで形成
されるバルク抵抗である。このため、寄生抵抗は温度特
性をもっており、温度が高くなると抵抗値が大きくな
る。したがって、温度の上昇にともなって外部抵抗に流
れる電流が増加し、検出電圧（外部抵抗間の電位差）が
大きくなるという問題があった。なお、図に示すＲchは
チャンネルの抵抗成分である。
されるバルク抵抗である。このため、寄生抵抗は温度特
性をもっており、温度が高くなると抵抗値が大きくな
る。したがって、温度の上昇にともなって外部抵抗に流
れる電流が増加し、検出電圧（外部抵抗間の電位差）が
大きくなるという問題があった。なお、図に示すＲchは
チャンネルの抵抗成分である。
【０００９】このような問題を解決するものとして、寄
生抵抗の温度特性による影響を緩和するように構成して
なるＩＧＢＴが考案されている。図１０は、寄生抵抗の
温度特性による影響を緩和するために、寄生抵抗の抵抗
値が外部抵抗よりも大きくなるように構成してなるＩＧ
ＢＴの概略構成を示すものである。
生抵抗の温度特性による影響を緩和するように構成して
なるＩＧＢＴが考案されている。図１０は、寄生抵抗の
温度特性による影響を緩和するために、寄生抵抗の抵抗
値が外部抵抗よりも大きくなるように構成してなるＩＧ
ＢＴの概略構成を示すものである。
【００１０】このＩＧＢＴの場合、隣接する、主電流セ
ルのＰ型ベース領域１０４と電流検出セルのＰ型ベース
領域１０４との間の間隔ａを、他のＰ型ベース領域１０
４間の間隔ｂに比べて広くした構造となっている。
ルのＰ型ベース領域１０４と電流検出セルのＰ型ベース
領域１０４との間の間隔ａを、他のＰ型ベース領域１０
４間の間隔ｂに比べて広くした構造となっている。
【００１１】すなわち、主電流セル領域１１０と電流検
出セル領域１１１との間のゲート電極１０３の幅を、他
のゲート電極１０３の幅よりも拡張（各ゲート電極１０
３間の間隔は一定）し、隣接する、主電流セルと電流検
出セルとを接続するＮドリフト領域の幅を広くする。
出セル領域１１１との間のゲート電極１０３の幅を、他
のゲート電極１０３の幅よりも拡張（各ゲート電極１０
３間の間隔は一定）し、隣接する、主電流セルと電流検
出セルとを接続するＮドリフト領域の幅を広くする。
【００１２】このことによって、寄生抵抗（Ｎ型半導体
層１０１の抵抗成分ＲN-）の温度特性を改善するように
なっている。しかしながら、このような構成のＩＧＢＴ
によれば、寄生抵抗の抵抗値を大きくすることで、寄生
抵抗の温度特性は改善されるものの、その改善の程度は
小さい。
層１０１の抵抗成分ＲN-）の温度特性を改善するように
なっている。しかしながら、このような構成のＩＧＢＴ
によれば、寄生抵抗の抵抗値を大きくすることで、寄生
抵抗の温度特性は改善されるものの、その改善の程度は
小さい。
【００１３】しかも、Ｐ型ベース領域１０４間の間隔を
広くした領域での空乏層１０１´の曲率がきつくなるた
め、耐圧の劣化を招くという問題があった（たとえば、
文献名「Ｍｏｄｅｒｎ Ｐｏｗｅｒ Ｄｅｖｉｃｅ」，
Ｂ．Ｊ．Ｂａｌｉｇａ著、pp.272〜pp.274 参照）。
広くした領域での空乏層１０１´の曲率がきつくなるた
め、耐圧の劣化を招くという問題があった（たとえば、
文献名「Ｍｏｄｅｒｎ Ｐｏｗｅｒ Ｄｅｖｉｃｅ」，
Ｂ．Ｊ．Ｂａｌｉｇａ著、pp.272〜pp.274 参照）。
【００１４】
【発明が解決しようとする課題】上記したように、従来
においては、寄生抵抗の抵抗値を大きくすることで、寄
生抵抗の温度特性は改善されるものの、その改善の程度
は小さく、しかも、耐圧の劣化を招くという問題があっ
た。
においては、寄生抵抗の抵抗値を大きくすることで、寄
生抵抗の温度特性は改善されるものの、その改善の程度
は小さく、しかも、耐圧の劣化を招くという問題があっ
た。
【００１５】そこで、この発明は、耐圧の劣化を生じる
ことなく、温度の上昇にともなう内部の寄生抵抗の増大
によって検出電圧が大きくなるのを防止でき、電流検出
の温度特性に優れた半導体装置を提供することを目的と
している。
ことなく、温度の上昇にともなう内部の寄生抵抗の増大
によって検出電圧が大きくなるのを防止でき、電流検出
の温度特性に優れた半導体装置を提供することを目的と
している。
【００１６】
【課題を解決するための手段】本願発明の一態様によれ
ば、複数の主電流セルと少なくとも１つの電流検出セル
とを有してなる縦型ＭＯＳ構造の半導体装置において、
前記電流検出セルおよび前記主電流セルは、半導体層上
にゲート絶縁膜を介して形成されたゲート電極をそれぞ
れ有し、かつ、前記ゲート電極の幅、および、前記電流
検出セルと前記主電流セルとのチャンネル長は一定で、
前記ゲート電極間の間隔が前記電流検出セルと前記主電
流セルとで異なることを特徴とする半導体装置が提供さ
れる。
ば、複数の主電流セルと少なくとも１つの電流検出セル
とを有してなる縦型ＭＯＳ構造の半導体装置において、
前記電流検出セルおよび前記主電流セルは、半導体層上
にゲート絶縁膜を介して形成されたゲート電極をそれぞ
れ有し、かつ、前記ゲート電極の幅、および、前記電流
検出セルと前記主電流セルとのチャンネル長は一定で、
前記ゲート電極間の間隔が前記電流検出セルと前記主電
流セルとで異なることを特徴とする半導体装置が提供さ
れる。
【００１７】また、本願発明の一態様によれば、複数の
主電流セルと少なくとも１つの電流検出セルとを有して
なる縦型ＭＯＳ構造の半導体装置において、前記電流検
出セルおよび前記主電流セルは、半導体層上にゲート絶
縁膜を介して形成されたゲート電極をそれぞれ有し、か
つ、前記ゲート電極間の間隔が一定で、前記ゲート電極
の幅、および、前記電流検出セルと前記主電流セルとの
チャンネル長が異なることを特徴とする半導体装置が提
供される。
主電流セルと少なくとも１つの電流検出セルとを有して
なる縦型ＭＯＳ構造の半導体装置において、前記電流検
出セルおよび前記主電流セルは、半導体層上にゲート絶
縁膜を介して形成されたゲート電極をそれぞれ有し、か
つ、前記ゲート電極間の間隔が一定で、前記ゲート電極
の幅、および、前記電流検出セルと前記主電流セルとの
チャンネル長が異なることを特徴とする半導体装置が提
供される。
【００１８】また、本願発明の一態様によれば、第１導
電型の半導体層と、この半導体層上にそれぞれ等間隔に
配置された複数の第１のゲート電極と、この第１のゲー
ト電極の間隔よりも広い間隔を有して、前記半導体層上
に形成された少なくとも１つの第２のゲート電極と、前
記第１のゲート電極の相互の前記半導体層の表面にそれ
ぞれ選択的に形成された第２導電型の第１のベース領域
と、前記第１，第２のゲート電極の相互の前記半導体層
の表面に、前記第１のベース領域よりも大きく形成され
た第２導電型の第２のベース領域と、これら第１，第２
のベース領域内にそれぞれ選択的に形成された第１導電
型のソース領域と、前記第１のベース領域内に形成され
たソース領域にそれぞれ共通に接続されたソース電極
と、前記第２のベース領域内に形成されたソース領域に
それぞれ接続された電流検出用電極とを具備したことを
特徴とする半導体装置が提供される。
電型の半導体層と、この半導体層上にそれぞれ等間隔に
配置された複数の第１のゲート電極と、この第１のゲー
ト電極の間隔よりも広い間隔を有して、前記半導体層上
に形成された少なくとも１つの第２のゲート電極と、前
記第１のゲート電極の相互の前記半導体層の表面にそれ
ぞれ選択的に形成された第２導電型の第１のベース領域
と、前記第１，第２のゲート電極の相互の前記半導体層
の表面に、前記第１のベース領域よりも大きく形成され
た第２導電型の第２のベース領域と、これら第１，第２
のベース領域内にそれぞれ選択的に形成された第１導電
型のソース領域と、前記第１のベース領域内に形成され
たソース領域にそれぞれ共通に接続されたソース電極
と、前記第２のベース領域内に形成されたソース領域に
それぞれ接続された電流検出用電極とを具備したことを
特徴とする半導体装置が提供される。
【００１９】また、本願発明の一態様によれば、第１導
電型の半導体層と、この半導体層上にそれぞれ等間隔に
配置された複数の第１のゲート電極と、この第１のゲー
ト電極と同じ間隔を有し、かつ、前記第１のゲート電極
とは異なる幅で、前記半導体層上に形成された少なくと
も１つの第２のゲート電極と、前記第１のゲート電極の
相互の前記半導体層の表面にそれぞれ選択的に形成され
た第２導電型の第１のベース領域と、前記第１，第２の
ゲート電極の相互の前記半導体層の表面に、前記第１の
ベース領域よりも大きく形成された第２導電型の第２の
ベース領域と、これら第１，第２のベース領域内にそれ
ぞれ選択的に形成された第１導電型のソース領域と、前
記第１のベース領域内に形成されたソース領域にそれぞ
れ共通に接続されたソース電極と、前記第２のベース領
域内に形成されたソース領域にそれぞれ接続された電流
検出用電極とを具備したことを特徴とする半導体装置が
提供される。
電型の半導体層と、この半導体層上にそれぞれ等間隔に
配置された複数の第１のゲート電極と、この第１のゲー
ト電極と同じ間隔を有し、かつ、前記第１のゲート電極
とは異なる幅で、前記半導体層上に形成された少なくと
も１つの第２のゲート電極と、前記第１のゲート電極の
相互の前記半導体層の表面にそれぞれ選択的に形成され
た第２導電型の第１のベース領域と、前記第１，第２の
ゲート電極の相互の前記半導体層の表面に、前記第１の
ベース領域よりも大きく形成された第２導電型の第２の
ベース領域と、これら第１，第２のベース領域内にそれ
ぞれ選択的に形成された第１導電型のソース領域と、前
記第１のベース領域内に形成されたソース領域にそれぞ
れ共通に接続されたソース電極と、前記第２のベース領
域内に形成されたソース領域にそれぞれ接続された電流
検出用電極とを具備したことを特徴とする半導体装置が
提供される。
【００２０】また、本願発明の一態様によれば、第１導
電型の半導体層と、この半導体層の一主面上の主電流セ
ル領域に、ゲート絶縁膜を介して、それぞれ等間隔に配
置された複数の第１のゲート電極と、前記半導体層の一
主面上の電流検出セル領域に、ゲート絶縁膜を介して、
前記第１のゲート電極の間隔よりも広い間隔を有して形
成された少なくとも１つの第２のゲート電極と、前記第
１のゲート電極の相互の前記半導体層の表面にそれぞれ
選択的に形成された第２導電型の第１のベース領域と、
前記第１，第２のゲート電極の相互の前記半導体層の表
面に、前記第１のベース領域よりも大きく形成された第
２導電型の第２のベース領域と、これら第１，第２のベ
ース領域内にそれぞれ選択的に形成された第１導電型の
エミッタ領域と、前記第１のベース領域内に形成された
エミッタ領域にそれぞれ共通に接続された主電極と、前
記第２のベース領域内に形成されたエミッタ領域にそれ
ぞれ接続された電流検出用電極と、前記半導体層の他主
面上に形成された第２導電型のコレクタ層とを具備した
ことを特徴とする半導体装置が提供される。さらに、本
願発明の一態様によれば、第１導電型の半導体層と、こ
の半導体層の一主面上の主電流セル領域に、ゲート絶縁
膜を介して、それぞれ等間隔に配置された複数の第１の
ゲート電極と、前記半導体層の一主面上の電流検出セル
領域に、ゲート絶縁膜を介して、前記第１のゲート電極
と同じ間隔を有し、かつ、前記第１のゲート電極とは異
なる幅で形成された少なくとも１つの第２のゲート電極
と、前記第１のゲート電極の相互の前記半導体層の表面
にそれぞれ選択的に形成された第２導電型の第１のベー
ス領域と、前記第１，第２のゲート電極の相互の前記半
導体層の表面に、前記第１のベース領域よりも大きく形
成された第２導電型の第２のベース領域と、これら第
１，第２のベース領域内にそれぞれ選択的に形成された
第１導電型のエミッタ領域と、前記第１のベース領域内
に形成されたエミッタ領域にそれぞれ共通に接続された
主電極と、前記第２のベース領域内に形成されたエミッ
タ領域にそれぞれ接続された電流検出用電極と、前記半
導体層の他主面上に形成された第２導電型のコレクタ層
とを具備したことを特徴とする半導体装置が提供され
る。
電型の半導体層と、この半導体層の一主面上の主電流セ
ル領域に、ゲート絶縁膜を介して、それぞれ等間隔に配
置された複数の第１のゲート電極と、前記半導体層の一
主面上の電流検出セル領域に、ゲート絶縁膜を介して、
前記第１のゲート電極の間隔よりも広い間隔を有して形
成された少なくとも１つの第２のゲート電極と、前記第
１のゲート電極の相互の前記半導体層の表面にそれぞれ
選択的に形成された第２導電型の第１のベース領域と、
前記第１，第２のゲート電極の相互の前記半導体層の表
面に、前記第１のベース領域よりも大きく形成された第
２導電型の第２のベース領域と、これら第１，第２のベ
ース領域内にそれぞれ選択的に形成された第１導電型の
エミッタ領域と、前記第１のベース領域内に形成された
エミッタ領域にそれぞれ共通に接続された主電極と、前
記第２のベース領域内に形成されたエミッタ領域にそれ
ぞれ接続された電流検出用電極と、前記半導体層の他主
面上に形成された第２導電型のコレクタ層とを具備した
ことを特徴とする半導体装置が提供される。さらに、本
願発明の一態様によれば、第１導電型の半導体層と、こ
の半導体層の一主面上の主電流セル領域に、ゲート絶縁
膜を介して、それぞれ等間隔に配置された複数の第１の
ゲート電極と、前記半導体層の一主面上の電流検出セル
領域に、ゲート絶縁膜を介して、前記第１のゲート電極
と同じ間隔を有し、かつ、前記第１のゲート電極とは異
なる幅で形成された少なくとも１つの第２のゲート電極
と、前記第１のゲート電極の相互の前記半導体層の表面
にそれぞれ選択的に形成された第２導電型の第１のベー
ス領域と、前記第１，第２のゲート電極の相互の前記半
導体層の表面に、前記第１のベース領域よりも大きく形
成された第２導電型の第２のベース領域と、これら第
１，第２のベース領域内にそれぞれ選択的に形成された
第１導電型のエミッタ領域と、前記第１のベース領域内
に形成されたエミッタ領域にそれぞれ共通に接続された
主電極と、前記第２のベース領域内に形成されたエミッ
タ領域にそれぞれ接続された電流検出用電極と、前記半
導体層の他主面上に形成された第２導電型のコレクタ層
とを具備したことを特徴とする半導体装置が提供され
る。
【００２１】上記のような構成によれば、主電流セルよ
りも電流検出セルの方がオン電圧の増加率が大きくなる
ようにしている。これにより、装置の温度が上昇した場
合にも、電流検出セルから取り出される電流を一定に維
持できるようになるものである。
りも電流検出セルの方がオン電圧の増加率が大きくなる
ようにしている。これにより、装置の温度が上昇した場
合にも、電流検出セルから取り出される電流を一定に維
持できるようになるものである。
【００２２】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、本発明の実施の
第一の形態にかかる、電流検出機能付きＩＧＢＴ（Insu
lated Gate Bipolar Transistor ）の概略構成を示すも
のである。なお、同図（ａ）はＩＧＢＴの要部の断面
図、同図（ｂ）はＩＧＢＴにおけるベース領域の配置パ
ターンを取り出して示す平面図である。
いて図面を参照して説明する。図１は、本発明の実施の
第一の形態にかかる、電流検出機能付きＩＧＢＴ（Insu
lated Gate Bipolar Transistor ）の概略構成を示すも
のである。なお、同図（ａ）はＩＧＢＴの要部の断面
図、同図（ｂ）はＩＧＢＴにおけるベース領域の配置パ
ターンを取り出して示す平面図である。
【００２３】このＩＧＢＴにおいては、たとえば、Ｎ型
半導体層１１の一主面上に、それぞれゲート酸化膜１２
を介して、複数のゲート電極１３が配置されている。こ
れらゲート電極１３間の、上記Ｎ型半導体層１１の表面
には、たとえば、上記各ゲート電極１３をマスクとする
二重拡散によりＰ型ベース領域１４ａ，１４ｂが形成さ
れている。
半導体層１１の一主面上に、それぞれゲート酸化膜１２
を介して、複数のゲート電極１３が配置されている。こ
れらゲート電極１３間の、上記Ｎ型半導体層１１の表面
には、たとえば、上記各ゲート電極１３をマスクとする
二重拡散によりＰ型ベース領域１４ａ，１４ｂが形成さ
れている。
【００２４】各Ｐ型ベース領域１４ａ，１４ｂ内の表面
部には、エミッタ領域１５がそれぞれ選択的に設けられ
ている。また、上記Ｎ型半導体層１１の他主面側には、
コレクタ領域となるＰ型半導体層１６が設けられてい
る。
部には、エミッタ領域１５がそれぞれ選択的に設けられ
ている。また、上記Ｎ型半導体層１１の他主面側には、
コレクタ領域となるＰ型半導体層１６が設けられてい
る。
【００２５】そして、上記各ゲート電極１３を覆うよう
にして設けられた層間絶縁膜１７を介して、上記Ｎ型半
導体層１１の一主面上に、主電極１８および電流検出電
極１９がそれぞれ形成されて、主電流セル領域２１と電
流検出セル領域２２とが隣接して設けられた構成となっ
ている。
にして設けられた層間絶縁膜１７を介して、上記Ｎ型半
導体層１１の一主面上に、主電極１８および電流検出電
極１９がそれぞれ形成されて、主電流セル領域２１と電
流検出セル領域２２とが隣接して設けられた構成となっ
ている。
【００２６】このＩＧＢＴの場合、主電流セル領域２１
におけるセルのゲート電極（第１のゲート電極）１３、
および、電流検出セル領域２２におけるセルのゲート電
極（第２のゲート電極）１３は、その幅が一定となって
いる。
におけるセルのゲート電極（第１のゲート電極）１３、
および、電流検出セル領域２２におけるセルのゲート電
極（第２のゲート電極）１３は、その幅が一定となって
いる。
【００２７】一方、ゲート電極１３間の間隔は、主電流
セル領域２１のセルと電流検出セル領域２２のセルとで
は異なっている。すなわち、隣接する、主電流セル領域
２１のセルに比べ、電流検出セル領域２２のセルの方が
ゲート電極１３間の間隔が広くとられている。
セル領域２１のセルと電流検出セル領域２２のセルとで
は異なっている。すなわち、隣接する、主電流セル領域
２１のセルに比べ、電流検出セル領域２２のセルの方が
ゲート電極１３間の間隔が広くとられている。
【００２８】また、これらゲート電極１３をマスクにし
て形成される各Ｐ型ベース領域１４ａ，１４ｂの幅は、
当然、マスクの開孔幅、つまり、ゲート電極１３間の間
隔に応じて異なり、主電流セル領域２１のセルのＰ型ベ
ース領域１４ａに比べ、電流検出セル領域２２のセルの
Ｐ型ベース領域１４ｂの方が広くなっている。
て形成される各Ｐ型ベース領域１４ａ，１４ｂの幅は、
当然、マスクの開孔幅、つまり、ゲート電極１３間の間
隔に応じて異なり、主電流セル領域２１のセルのＰ型ベ
ース領域１４ａに比べ、電流検出セル領域２２のセルの
Ｐ型ベース領域１４ｂの方が広くなっている。
【００２９】このような構成のＩＧＢＴにおいては、隣
接する、主電流セルと電流検出セルとの間のＮドリフト
領域に寄生抵抗（Ｎ型半導体層１１の抵抗成分）ＲN-が
形成されるため、寄生抵抗ＲN-の温度特性の影響が若干
は残るものの、その主電流セルと電流検出セルとの間の
寄生抵抗ＲN-の温度特性が電流検出におよぼす影響をほ
とんど打ち消すことが可能となる。
接する、主電流セルと電流検出セルとの間のＮドリフト
領域に寄生抵抗（Ｎ型半導体層１１の抵抗成分）ＲN-が
形成されるため、寄生抵抗ＲN-の温度特性の影響が若干
は残るものの、その主電流セルと電流検出セルとの間の
寄生抵抗ＲN-の温度特性が電流検出におよぼす影響をほ
とんど打ち消すことが可能となる。
【００３０】すなわち、Ｐ型ベース領域１４ａ，１４ｂ
の幅を変えることで、主電流セル領域２１におけるセル
のオン電圧（主電流セルの縦方向の電位差）の温度特性
と、電流検出セル領域２２におけるセルのオン電圧（電
流検出セルの縦方向の電位差）の温度特性とを異ならせ
ることができる。
の幅を変えることで、主電流セル領域２１におけるセル
のオン電圧（主電流セルの縦方向の電位差）の温度特性
と、電流検出セル領域２２におけるセルのオン電圧（電
流検出セルの縦方向の電位差）の温度特性とを異ならせ
ることができる。
【００３１】これにより、温度が上昇した場合の、電流
検出セルを流れる電流の抵抗成分を主電流セルに比べて
大きくすることが可能となるため、寄生抵抗ＲN-の温度
特性による電流検出セルにおける電流の増加を抑制でき
るようになる。
検出セルを流れる電流の抵抗成分を主電流セルに比べて
大きくすることが可能となるため、寄生抵抗ＲN-の温度
特性による電流検出セルにおける電流の増加を抑制でき
るようになる。
【００３２】したがって、装置の温度が上昇した場合に
も、電流検出セルから取り出される電流を一定に維持す
ることが可能となり、外部抵抗３１間での電流検出の温
度特性を改善できるものである。
も、電流検出セルから取り出される電流を一定に維持す
ることが可能となり、外部抵抗３１間での電流検出の温
度特性を改善できるものである。
【００３３】しかも、本構成の装置の場合、Ｐ型ベース
領域１４ａ，１４ｂ間の間隔（Ｌ）は、どのセルに関し
ても一定となるようにしている（図１（ｂ）参照）。こ
のため、空乏層の曲率がきつくなるところがなく、耐圧
の劣化を生じることもない。
領域１４ａ，１４ｂ間の間隔（Ｌ）は、どのセルに関し
ても一定となるようにしている（図１（ｂ）参照）。こ
のため、空乏層の曲率がきつくなるところがなく、耐圧
の劣化を生じることもない。
【００３４】図２は、主電流セルでの電流密度とオン電
圧との関係を示すものである。この図からも明らかなよ
うに、主電流セルを上記の構造とした場合、主電流セル
は常温（たとえば、Ｔａ＝２５℃）のときも高温（たと
えば、Ｔａ＝１２５℃）のときでも、オン電圧が増加す
る割合が小さく、オン電圧はあまり悪化しない。
圧との関係を示すものである。この図からも明らかなよ
うに、主電流セルを上記の構造とした場合、主電流セル
は常温（たとえば、Ｔａ＝２５℃）のときも高温（たと
えば、Ｔａ＝１２５℃）のときでも、オン電圧が増加す
る割合が小さく、オン電圧はあまり悪化しない。
【００３５】図３は、電流検出セルでの電流密度とオン
電圧との関係を示すものである。この図からも明らかな
ように、電流検出セルを上記の構造とした場合、電流検
出セルは常温時に対する高温時の、オン電圧の増加する
割合が主電流セルに比べて大きい。このことからも、電
流検出セルの、電流検出セルを流れる電流の抵抗成分は
大きくなりやすいことが分かる。
電圧との関係を示すものである。この図からも明らかな
ように、電流検出セルを上記の構造とした場合、電流検
出セルは常温時に対する高温時の、オン電圧の増加する
割合が主電流セルに比べて大きい。このことからも、電
流検出セルの、電流検出セルを流れる電流の抵抗成分は
大きくなりやすいことが分かる。
【００３６】これは、主電流セルの方が、電流検出セル
よりも単位面積辺りのＭＯＳゲートのチャンネル幅（Ｐ
型ベース領域のゲート電極と重なる部分）が大きく、そ
の分、ＰＮＰトランジスタに供給されるベース電流が多
くなり、この結果、高温で、しかも、電流密度が高い状
態でも、オン電圧の増加する割合が抑えられるためであ
る。
よりも単位面積辺りのＭＯＳゲートのチャンネル幅（Ｐ
型ベース領域のゲート電極と重なる部分）が大きく、そ
の分、ＰＮＰトランジスタに供給されるベース電流が多
くなり、この結果、高温で、しかも、電流密度が高い状
態でも、オン電圧の増加する割合が抑えられるためであ
る。
【００３７】このように、本例では、主電流セルと電流
検出セルとの構造を変え、主電流セルおよび電流検出セ
ル間の寄生抵抗ＲN-の温度特性の影響をほとんど打ち消
すことができるようにしている。
検出セルとの構造を変え、主電流セルおよび電流検出セ
ル間の寄生抵抗ＲN-の温度特性の影響をほとんど打ち消
すことができるようにしている。
【００３８】具体的には、電流検出セルのオン電圧が零
となる温度を、主電流セルのそれよりも高くなるように
している。これにより、温度が上昇し、かつ、電流密度
が大きい状態では、電流検出セルの方がオン電圧の増加
率が大きくなる。
となる温度を、主電流セルのそれよりも高くなるように
している。これにより、温度が上昇し、かつ、電流密度
が大きい状態では、電流検出セルの方がオン電圧の増加
率が大きくなる。
【００３９】したがって、温度が上昇した場合には、電
流検出セルの方が電流の減少する割合が大きくなるた
め、上述したように、寄生抵抗ＲN-の温度特性による電
流検出セルにおける電流の増加を抑制できるようになる
ものである。
流検出セルの方が電流の減少する割合が大きくなるた
め、上述したように、寄生抵抗ＲN-の温度特性による電
流検出セルにおける電流の増加を抑制できるようになる
ものである。
【００４０】図４は、本発明装置（本発明の実施の第一
の形態にかかる装置）における検出電圧の温度依存性
を、従来装置と比較して示すものである。このように、
本発明装置の場合、主電流セルおよび電流検出セル間の
寄生抵抗ＲN-の温度特性が、検出電流におよぼす影響を
ほとんど打ち消すことが可能なセル構造としている。
の形態にかかる装置）における検出電圧の温度依存性
を、従来装置と比較して示すものである。このように、
本発明装置の場合、主電流セルおよび電流検出セル間の
寄生抵抗ＲN-の温度特性が、検出電流におよぼす影響を
ほとんど打ち消すことが可能なセル構造としている。
【００４１】しかも、Ｐ型ベース領域間の間隔Ｌを、ど
のセルに関しても一定とするようにしている。これによ
り、本発明装置によれば、装置の温度が上昇した場合に
も、従来装置のような内部の寄生抵抗ＲN-の増大によっ
て検出電圧が大きくなるのを防止でき、かつ、耐圧の劣
化を生じることのない、電流検出の温度特性に優れた装
置とすることができる。
のセルに関しても一定とするようにしている。これによ
り、本発明装置によれば、装置の温度が上昇した場合に
も、従来装置のような内部の寄生抵抗ＲN-の増大によっ
て検出電圧が大きくなるのを防止でき、かつ、耐圧の劣
化を生じることのない、電流検出の温度特性に優れた装
置とすることができる。
【００４２】なお、上記した本発明の実施の第一の形態
においては、ゲート電極１３間の間隔を、主電流セル領
域２１のセルと電流検出セル領域２２のセルとで異なら
せ、これらゲート電極１３をマスクにして二重拡散によ
り形成される各Ｐ型ベース領域１４ａ，１４ｂの幅を、
主電流セル領域２１のセルのＰ型ベース領域１４ａに比
べ、電流検出セル領域２２のセルのＰ型ベース領域１４
ｂの方が広くなるように構成した場合を例に説明した
が、これに限らず、たとえば電流検出セル領域２２のセ
ルのチャンネル長を、主電流セル領域２１のセルのチャ
ンネル長よりも長くなるように構成することによっても
同様の効果が期待できる。
においては、ゲート電極１３間の間隔を、主電流セル領
域２１のセルと電流検出セル領域２２のセルとで異なら
せ、これらゲート電極１３をマスクにして二重拡散によ
り形成される各Ｐ型ベース領域１４ａ，１４ｂの幅を、
主電流セル領域２１のセルのＰ型ベース領域１４ａに比
べ、電流検出セル領域２２のセルのＰ型ベース領域１４
ｂの方が広くなるように構成した場合を例に説明した
が、これに限らず、たとえば電流検出セル領域２２のセ
ルのチャンネル長を、主電流セル領域２１のセルのチャ
ンネル長よりも長くなるように構成することによっても
同様の効果が期待できる。
【００４３】図５は、本発明の実施の第二の形態にかか
る、電流検出機能付きＩＧＢＴの概略構成を示すもので
ある。この第二の形態にかかる装置は、主電流セル領域
２１および電流検出セル領域２２における各セルのゲー
ト電極１３の幅ならびに間隔は共に一定とし、主電流セ
ル領域２１のセルと電流検出セル領域２２のセルとでチ
ャンネル長が異なった構成となっている（Ｐ型ベース領
域１４ａ，１４ｂの深さは一定）。
る、電流検出機能付きＩＧＢＴの概略構成を示すもので
ある。この第二の形態にかかる装置は、主電流セル領域
２１および電流検出セル領域２２における各セルのゲー
ト電極１３の幅ならびに間隔は共に一定とし、主電流セ
ル領域２１のセルと電流検出セル領域２２のセルとでチ
ャンネル長が異なった構成となっている（Ｐ型ベース領
域１４ａ，１４ｂの深さは一定）。
【００４４】すなわち、主電流セル領域２１のセルのチ
ャンネル長ｘよりも、電流検出セル領域２２のセルのチ
ャンネル長ｙの方が長くなっている。この場合、各Ｐ型
ベース領域１４ａ，１４ｂの形成において、主電流セル
領域２１および電流検出セル領域２２の各セルのチャン
ネル表面における不純物のピーク濃度がほぼ一定となる
ようにするために、たとえば、ゲート電極１３の形成前
に、チャンネルを長く形成するＮ型半導体層１１の部分
にあらかじめ不純物を注入しておき、それを、各ゲート
電極１３をマスクにして二重拡散により各Ｐ型ベース領
域１４ａ，１４ｂを形成する際に同時に拡散させるよう
にすることで容易に実現できる。
ャンネル長ｘよりも、電流検出セル領域２２のセルのチ
ャンネル長ｙの方が長くなっている。この場合、各Ｐ型
ベース領域１４ａ，１４ｂの形成において、主電流セル
領域２１および電流検出セル領域２２の各セルのチャン
ネル表面における不純物のピーク濃度がほぼ一定となる
ようにするために、たとえば、ゲート電極１３の形成前
に、チャンネルを長く形成するＮ型半導体層１１の部分
にあらかじめ不純物を注入しておき、それを、各ゲート
電極１３をマスクにして二重拡散により各Ｐ型ベース領
域１４ａ，１４ｂを形成する際に同時に拡散させるよう
にすることで容易に実現できる。
【００４５】このような構成によれば、主電流セルの方
が、電流検出セルよりもＰＮＰトランジスタに供給され
るベース電流が多くなるため、主電流セル領域２１側の
ＰＮＰトランジスタが支配的となる結果、高温で、しか
も、電流密度が高い状態でのオン電圧の増加する割合が
抑えられる。
が、電流検出セルよりもＰＮＰトランジスタに供給され
るベース電流が多くなるため、主電流セル領域２１側の
ＰＮＰトランジスタが支配的となる結果、高温で、しか
も、電流密度が高い状態でのオン電圧の増加する割合が
抑えられる。
【００４６】しかし、この構成によっては、電流検出セ
ル領域２２のセルのチャンネル長ｙが長くなる分だけ寄
生抵抗ＲN-が小さくなるため、電流検出におよぼす影響
が若干は懸念されるものの、上記した第一の形態にかか
る装置とほぼ同様に、電流検出の温度特性に優れた装置
とすることができる。
ル領域２２のセルのチャンネル長ｙが長くなる分だけ寄
生抵抗ＲN-が小さくなるため、電流検出におよぼす影響
が若干は懸念されるものの、上記した第一の形態にかか
る装置とほぼ同様に、電流検出の温度特性に優れた装置
とすることができる。
【００４７】図６は、本発明の実施の第三の形態にかか
る、電流検出機能付きＩＧＢＴの概略構成を示すもので
ある。この第三の形態にかかる装置は、各Ｐ型ベース領
域１４ａ，１４ｂの深さを含んで、両者のチャンネル長
が異なった構成となっている。
る、電流検出機能付きＩＧＢＴの概略構成を示すもので
ある。この第三の形態にかかる装置は、各Ｐ型ベース領
域１４ａ，１４ｂの深さを含んで、両者のチャンネル長
が異なった構成となっている。
【００４８】すなわち、電流検出セル領域２２のセルの
チャンネル長ｙが、主電流セル領域２１のセルのチャン
ネル長ｘよりも長くなるように、Ｐ型ベース領域１４ｂ
が深く大きく形成されている。
チャンネル長ｙが、主電流セル領域２１のセルのチャン
ネル長ｘよりも長くなるように、Ｐ型ベース領域１４ｂ
が深く大きく形成されている。
【００４９】この場合、主電流セル領域２１および電流
検出セル領域２２の各セルのチャンネル表面における不
純物のピーク濃度がほぼ一定となるようにするために、
たとえば、各ゲート電極１３をマスクにして行われるＰ
型ベース領域１４ａ，１４ｂの形成を、注入する不純物
の量を変えて別々に実行するようにすることで容易に実
現できる。
検出セル領域２２の各セルのチャンネル表面における不
純物のピーク濃度がほぼ一定となるようにするために、
たとえば、各ゲート電極１３をマスクにして行われるＰ
型ベース領域１４ａ，１４ｂの形成を、注入する不純物
の量を変えて別々に実行するようにすることで容易に実
現できる。
【００５０】このような構成によっても、上記した第二
の形態にかかる装置とほぼ同様の効果が期待できる。つ
まり、寄生抵抗ＲN-が小さくなることによる影響が若干
は懸念されるものの、電流検出の温度特性に優れた装置
とすることができる。
の形態にかかる装置とほぼ同様の効果が期待できる。つ
まり、寄生抵抗ＲN-が小さくなることによる影響が若干
は懸念されるものの、電流検出の温度特性に優れた装置
とすることができる。
【００５１】図７は、本発明の実施の第四の形態にかか
る、電流検出機能付きＩＧＢＴの概略構成を示すもので
ある。この第四の形態にかかる装置は、主電流セル領域
２１と電流検出セル領域２２との間のゲート電極１３の
幅を、他のゲート電極１３よりも拡張した構成となって
いる（主電流セル領域２１および電流検出セル領域２２
における各セルのゲート電極１３間の間隔は一定）。
る、電流検出機能付きＩＧＢＴの概略構成を示すもので
ある。この第四の形態にかかる装置は、主電流セル領域
２１と電流検出セル領域２２との間のゲート電極１３の
幅を、他のゲート電極１３よりも拡張した構成となって
いる（主電流セル領域２１および電流検出セル領域２２
における各セルのゲート電極１３間の間隔は一定）。
【００５２】そして、そのゲート電極１３の直下の、隣
接する、主電流セルと電流検出セルとを接続するＮドリ
フト領域の、上記ゲート電極１３の拡張により広がった
部分にまで、Ｐ型ベース領域１４ｂを延在させて形成し
た構成となっている。
接する、主電流セルと電流検出セルとを接続するＮドリ
フト領域の、上記ゲート電極１３の拡張により広がった
部分にまで、Ｐ型ベース領域１４ｂを延在させて形成し
た構成となっている。
【００５３】すなわち、主電流セル領域２１のセルのチ
ャンネル長ｘよりも、電流検出セル領域２２のセルのチ
ャンネル長ｙの方を長くし、これにより、Ｐ型ベース領
域１４ａ，１４ｂ間の間隔が一定となるようにしてい
る。
ャンネル長ｘよりも、電流検出セル領域２２のセルのチ
ャンネル長ｙの方を長くし、これにより、Ｐ型ベース領
域１４ａ，１４ｂ間の間隔が一定となるようにしてい
る。
【００５４】この場合、各Ｐ型ベース領域１４ａ，１４
ｂの形成は、たとえば、上記した第二の形態にかかる装
置の場合と同様に、ゲート電極１３の形成前に、チャン
ネルを長く形成するＮ型半導体層１１の部分にあらかじ
め不純物を注入しておき、それを、各ゲート電極１３を
マスクにして二重拡散により各Ｐ型ベース領域１４ａ，
１４ｂを形成する際に同時に拡散させるようにすること
で、主電流セル領域２１および電流検出セル領域２２の
各セルのチャンネル表面における不純物のピーク濃度を
ほぼ一定にできる。
ｂの形成は、たとえば、上記した第二の形態にかかる装
置の場合と同様に、ゲート電極１３の形成前に、チャン
ネルを長く形成するＮ型半導体層１１の部分にあらかじ
め不純物を注入しておき、それを、各ゲート電極１３を
マスクにして二重拡散により各Ｐ型ベース領域１４ａ，
１４ｂを形成する際に同時に拡散させるようにすること
で、主電流セル領域２１および電流検出セル領域２２の
各セルのチャンネル表面における不純物のピーク濃度を
ほぼ一定にできる。
【００５５】このような構成によっては、上記した第二
の形態にかかる装置と同様に、主電流セルの方が、電流
検出セルよりもＰＮＰトランジスタに供給されるベース
電流が多くなるため、主電流セル領域２１側のＰＮＰト
ランジスタが支配的となる結果、高温で、しかも、電流
密度が高い状態でのオン電圧の増加する割合が抑えられ
る。
の形態にかかる装置と同様に、主電流セルの方が、電流
検出セルよりもＰＮＰトランジスタに供給されるベース
電流が多くなるため、主電流セル領域２１側のＰＮＰト
ランジスタが支配的となる結果、高温で、しかも、電流
密度が高い状態でのオン電圧の増加する割合が抑えられ
る。
【００５６】さらに、寄生抵抗ＲN-は、第二，第三の形
態にかかる装置のように小さくなることはなく、上記し
た第一の形態にかかる装置とほぼ同様の効果が期待でき
る。すなわち、装置の温度が上昇した場合にも、電流検
出セルから取り出される電流を一定に維持することが可
能となり、外部抵抗３１間での電流検出の温度特性を改
善できる。
態にかかる装置のように小さくなることはなく、上記し
た第一の形態にかかる装置とほぼ同様の効果が期待でき
る。すなわち、装置の温度が上昇した場合にも、電流検
出セルから取り出される電流を一定に維持することが可
能となり、外部抵抗３１間での電流検出の温度特性を改
善できる。
【００５７】しかも、Ｐ型ベース領域１４ａ，１４ｂ間
の間隔が一定のため、空乏層１１´の曲率がきつくなる
ところがなく、耐圧の劣化を生じることもない。図８
は、本発明の実施の第五の形態にかかる、電流検出機能
付きＩＧＢＴの概略構成を示すものである。
の間隔が一定のため、空乏層１１´の曲率がきつくなる
ところがなく、耐圧の劣化を生じることもない。図８
は、本発明の実施の第五の形態にかかる、電流検出機能
付きＩＧＢＴの概略構成を示すものである。
【００５８】この第五の形態にかかる装置は、主電流セ
ル領域２１と電流検出セル領域２２との間のゲート電極
１３の幅（ゲート電極１３間の間隔は一定）を拡張する
とともに、そのゲート電極１３の直下の、電流検出セル
領域２２のセルのチャンネル長ｙが、主電流セル領域２
１のセルのチャンネル長ｘよりも長く、しかも、Ｐ型ベ
ース領域１４ａ，１４ｂ間の間隔が一定となるように、
Ｐ型ベース領域１４ａ，１４ｂを配設するようにしたも
のである。
ル領域２１と電流検出セル領域２２との間のゲート電極
１３の幅（ゲート電極１３間の間隔は一定）を拡張する
とともに、そのゲート電極１３の直下の、電流検出セル
領域２２のセルのチャンネル長ｙが、主電流セル領域２
１のセルのチャンネル長ｘよりも長く、しかも、Ｐ型ベ
ース領域１４ａ，１４ｂ間の間隔が一定となるように、
Ｐ型ベース領域１４ａ，１４ｂを配設するようにしたも
のである。
【００５９】すなわち、隣接する、主電流セルと電流検
出セルとを接続するＮドリフト領域の、上記ゲート電極
１３の拡張により広がった部分にまで延在するように、
Ｐ型ベース領域１４ｂを深く大きく形成した構成となっ
ている。
出セルとを接続するＮドリフト領域の、上記ゲート電極
１３の拡張により広がった部分にまで延在するように、
Ｐ型ベース領域１４ｂを深く大きく形成した構成となっ
ている。
【００６０】この場合、たとえば、上記した第三の形態
にかかる装置の場合と同様に、各ゲート電極１３をマス
クにして行われるＰ型ベース領域１４ａ，１４ｂの形成
を、注入する不純物の量を変えて別々に実行するように
することで、主電流セル領域２１および電流検出セル領
域２２の各セルのチャンネル表面における不純物のピー
ク濃度をほぼ一定にできる。
にかかる装置の場合と同様に、各ゲート電極１３をマス
クにして行われるＰ型ベース領域１４ａ，１４ｂの形成
を、注入する不純物の量を変えて別々に実行するように
することで、主電流セル領域２１および電流検出セル領
域２２の各セルのチャンネル表面における不純物のピー
ク濃度をほぼ一定にできる。
【００６１】このような構成によっても、上記した第四
の形態にかかる装置とほぼ同様の効果が期待できる。つ
まり、寄生抵抗ＲN-が小さくなることはなく、電流検出
の温度特性に優れた装置とすることができる。
の形態にかかる装置とほぼ同様の効果が期待できる。つ
まり、寄生抵抗ＲN-が小さくなることはなく、電流検出
の温度特性に優れた装置とすることができる。
【００６２】上記した本発明の実施の第一ないし第五の
形態においては、いずれも電流検出機能付きのＩＧＢＴ
を例に説明したが、これに限らず、たとえば通常の縦型
ＭＯＳ構造を有する各種の半導体装置に適用可能であ
る。
形態においては、いずれも電流検出機能付きのＩＧＢＴ
を例に説明したが、これに限らず、たとえば通常の縦型
ＭＯＳ構造を有する各種の半導体装置に適用可能であ
る。
【００６３】また、電流検出セルは１つに限らず、複数
のセルが形成されてなる構成としても良い。その他、こ
の発明の要旨を変えない範囲において、種々変形実施可
能なことは勿論である。
のセルが形成されてなる構成としても良い。その他、こ
の発明の要旨を変えない範囲において、種々変形実施可
能なことは勿論である。
【００６４】
【発明の効果】以上、詳述したようにこの発明によれ
ば、耐圧の劣化を生じることなく、温度の上昇にともな
う内部の寄生抵抗の増大によって検出電圧が大きくなる
のを防止でき、電流検出の温度特性に優れた半導体装置
を提供できる。
ば、耐圧の劣化を生じることなく、温度の上昇にともな
う内部の寄生抵抗の増大によって検出電圧が大きくなる
のを防止でき、電流検出の温度特性に優れた半導体装置
を提供できる。
【図１】この発明の実施の第一の形態にかかる、電流検
出機能付きのＩＧＢＴを概略的に示す要部の構成図。
出機能付きのＩＧＢＴを概略的に示す要部の構成図。
【図２】同じく、主電流セルでの電流密度とオン電圧と
の関係を示す温度特性図。
の関係を示す温度特性図。
【図３】同じく、電流検出セルでの電流密度とオン電圧
との関係を示す温度特性図。
との関係を示す温度特性図。
【図４】同じく、検出電圧の温度依存性を従来装置と比
較して示す特性図。
較して示す特性図。
【図５】この発明の実施の第二の形態にかかる、電流検
出機能付きＩＧＢＴの要部を示す概略断面図。
出機能付きＩＧＢＴの要部を示す概略断面図。
【図６】この発明の実施の第三の形態にかかる、電流検
出機能付きＩＧＢＴの要部を示す概略断面図。
出機能付きＩＧＢＴの要部を示す概略断面図。
【図７】この発明の実施の第四の形態にかかる、電流検
出機能付きＩＧＢＴの要部を示す概略断面図。
出機能付きＩＧＢＴの要部を示す概略断面図。
【図８】この発明の実施の第五の形態にかかる、電流検
出機能付きＩＧＢＴの要部を示す概略断面図。
出機能付きＩＧＢＴの要部を示す概略断面図。
【図９】従来技術とその問題点を説明するために示す、
電流検出機能付きＩＧＢＴの概略断面図。
電流検出機能付きＩＧＢＴの概略断面図。
【図１０】同じく、従来の電流検出機能付きＩＧＢＴの
他の構成例を示す概略断面図。
他の構成例を示す概略断面図。
１１…Ｎ型半導体層
１１´…空乏層
１２…ゲート酸化膜
１３…ゲート電極
１４ａ，１４ｂ…Ｐ型ベース領域
１５…エミッタ領域（ソース領域）
１６…Ｐ型半導体層
１７…層間絶縁膜
１８…主電極（ソース電極）
１９…電流検出電極
２１…主電流セル領域
２２…電流検出セル領域
３１…外部抵抗
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平７−240516（ＪＰ，Ａ)
特開 平６−224436（ＪＰ，Ａ)
特開 平５−235363（ＪＰ，Ａ)
特開 平３−270274（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/78
H01L 21/336
H01L 29/739
H01L 21/331
Claims (24)
- 【請求項１】 複数の主電流セルと少なくとも１つの電
流検出セルとを有してなる縦型ＭＯＳ構造の半導体装置
において、前記電流検出セルおよび前記主電流セルは、半導体層上
にゲート絶縁膜を介して形成されたゲート電極をそれぞ
れ有し、かつ、前記ゲート電極の幅、および、前記電流
検出セルと前記主電流セルとのチャンネル長は一定で、
前記ゲート電極間の間隔が前記電流検出セルと前記主電
流セルとで異なる ことを特徴とする半導体装置。 - 【請求項２】 前記電流検出セルおよび前記主電流セル
は、ベース領域間の間隔が一定であることを特徴とする
請求項１に記載の半導体装置。 - 【請求項３】 複数の主電流セルと少なくとも１つの電
流検出セルとを有してなる縦型ＭＯＳ構造の半導体装置
において、前記電流検出セルおよび前記主電流セルは、半導体層上
にゲート絶縁膜を介して形成されたゲート電極をそれぞ
れ有し、かつ、前記ゲート電極間の間隔が一定で、前記
ゲート電極の幅、および、前記電流検出セルと前記主電
流セルとのチャンネル長が異なる ことを特徴とする半導
体装置。 - 【請求項４】 前記電流検出セルおよび前記主電流セル
は、ベース領域間の間隔が一定であることを特徴とする
請求項３に記載の半導体装置。 - 【請求項５】 第１導電型の半導体層と、 この半導体層上にそれぞれ等間隔に配置された複数の第
１のゲート電極と、 この第１のゲート電極の間隔よりも広い間隔を有して、
前記半導体層上に形成された少なくとも１つの第２のゲ
ート電極と、 前記第１のゲート電極の相互の前記半導体層の表面にそ
れぞれ選択的に形成された第２導電型の第１のベース領
域と、 前記第１，第２のゲート電極の相互の前記半導体層の表
面に、前記第１のベース領域よりも大きく形成された第
２導電型の第２のベース領域と、 これら第１，第２のベース領域内にそれぞれ選択的に形
成された第１導電型のソース領域と、 前記第１のベース領域内に形成されたソース領域にそれ
ぞれ共通に接続されたソース電極と、 前記第２のベース領域内に形成されたソース領域にそれ
ぞれ接続された電流検出用電極とを具備したことを特徴
とする半導体装置。 - 【請求項６】 前記第１のベース領域内に形成されたソ
ース領域にそれぞれ共通に前記ソース電極が接続され
て、複数の主電流セルが形成されてなることを特徴とす
る請求項５に記載の半導体装置。 - 【請求項７】 前記第２のベース領域内に形成されたソ
ース領域にそれぞれ前記電流検出用電極が接続されて、
少なくとも１つの電流検出セルが形成されてなることを
特徴とする請求項５に記載の半導体装置。 - 【請求項８】 前記第１，第２のゲート電極の幅が一定
であることを特徴とする請求項５に記載の半導体装置。 - 【請求項９】 前記電流検出セルと前記主電流セルとの
チャンネル長が一定であることを特徴とする請求項６ま
たは７に記載の半導体装置。 - 【請求項１０】 前記第１，第２のベース領域間の間隔
が一定であることを特徴とする請求項５に記載の半導体
装置。 - 【請求項１１】 第１導電型の半導体層と、 この半導体層上にそれぞれ等間隔に配置された複数の第
１のゲート電極と、 この第１のゲート電極と同じ間隔を有し、かつ、前記第
１のゲート電極とは異なる幅で、前記半導体層上に形成
された少なくとも１つの第２のゲート電極と、 前記第１のゲート電極の相互の前記半導体層の表面にそ
れぞれ選択的に形成された第２導電型の第１のベース領
域と、 前記第１，第２のゲート電極の相互の前記半導体層の表
面に、前記第１のベース領域よりも大きく形成された第
２導電型の第２のベース領域と、 これら第１，第２のベース領域内にそれぞれ選択的に形
成された第１導電型のソース領域と、 前記第１のベース領域内に形成されたソース領域にそれ
ぞれ共通に接続されたソース電極と、 前記第２のベース領域内に形成されたソース領域にそれ
ぞれ接続された電流検出用電極とを具備したことを特徴
とする半導体装置。 - 【請求項１２】 前記第１のベース領域内に形成された
ソース領域にそれぞれ共通に前記ソース電極が接続され
て、複数の主電流セルが形成されてなることを特徴とす
る請求項１１に記載の半導体装置。 - 【請求項１３】 前記第２のベース領域内に形成された
ソース領域にそれぞれ前記電流検出用電極が接続され
て、少なくとも１つの電流検出セルが形成されてなるこ
とを特徴とする請求項１１に記載の半導体装置。 - 【請求項１４】 前記電流検出セルと前記主電流セルと
のチャンネル長が異なることを特徴とする請求項１２ま
たは１３に記載の半導体装置。 - 【請求項１５】 第１導電型の半導体層と、 この半導体層の一主面上の主電流セル領域に、ゲート絶
縁膜を介して、それぞれ等間隔に配置された複数の第１
のゲート電極と、 前記半導体層の一主面上の電流検出セル領域に、ゲート
絶縁膜を介して、前記第１のゲート電極の間隔よりも広
い間隔を有して形成された少なくとも１つの第２のゲー
ト電極と、 前記第１のゲート電極の相互の前記半導体層の表面にそ
れぞれ選択的に形成された第２導電型の第１のベース領
域と、 前記第１，第２のゲート電極の相互の前記半導体層の表
面に、前記第１のベース領域よりも大きく形成された第
２導電型の第２のベース領域と、 これら第１，第２のベース領域内にそれぞれ選択的に形
成された第１導電型のエミッタ領域と、 前記第１のベース領域内に形成されたエミッタ領域にそ
れぞれ共通に接続された主電極と、 前記第２のベース領域内に形成されたエミッタ領域にそ
れぞれ接続された電流検出用電極と、 前記半導体層の他主面上に形成された第２導電型のコレ
クタ層とを具備したことを特徴とする半導体装置。 - 【請求項１６】 前記第１のベース領域内に形成された
エミッタ領域にそれぞれ共通に前記主電極が接続され
て、複数の主電流セルが形成されてなることを特徴とす
る請求項１５に記載の半導体装置。 - 【請求項１７】 前記第２のベース領域内に形成された
エミッタ領域にそれぞれ前記電流検出用電極が接続され
て、少なくとも１つの電流検出セルが形成されてなるこ
とを特徴とする請求項１５に記載の半導体装置。 - 【請求項１８】 前記第１，第２のゲート電極の幅が一
定であることを特徴とする請求項１５に記載の半導体装
置。 - 【請求項１９】 前記電流検出セルと前記主電流セルと
のチャンネル長が一定であることを特徴とする請求項１
６または１７に記載の半導体装置。 - 【請求項２０】 前記第１，第２のベース領域間の間隔
が一定であることを特徴とする請求項１５に記載の半導
体装置。 - 【請求項２１】 第１導電型の半導体層と、 この半導体層の一主面上の主電流セル領域に、ゲート絶
縁膜を介して、それぞれ等間隔に配置された複数の第１
のゲート電極と、 前記半導体層の一主面上の電流検出セル領域に、ゲート
絶縁膜を介して、前記第１のゲート電極と同じ間隔を有
し、かつ、前記第１のゲート電極とは異なる幅で形成さ
れた少なくとも１つの第２のゲート電極と、 前記第１のゲート電極の相互の前記半導体層の表面にそ
れぞれ選択的に形成された第２導電型の第１のベース領
域と、 前記第１，第２のゲート電極の相互の前記半導体層の表
面に、前記第１のベース領域よりも大きく形成された第
２導電型の第２のベース領域と、 これら第１，第２のベース領域内にそれぞれ選択的に形
成された第１導電型のエミッタ領域と、 前記第１のベース領域内に形成されたエミッタ領域にそ
れぞれ共通に接続された主電極と、 前記第２のベース領域内に形成されたエミッタ領域にそ
れぞれ接続された電流検出用電極と、 前記半導体層の他主面上に形成された第２導電型のコレ
クタ層とを具備したことを特徴とする半導体装置。 - 【請求項２２】 前記第１のベース領域内に形成された
エミッタ領域にそれぞれ共通に前記主電極が接続され
て、複数の主電流セルが形成されてなることを特徴とす
る請求項２１に記載の半導体装置。 - 【請求項２３】 前記第２のベース領域内に形成された
エミッタ領域にそれぞれ前記電流検出用電極が接続され
て、少なくとも１つの電流検出セルが形成されてなるこ
とを特徴とする請求項２１に記載の半導体装置。 - 【請求項２４】 前記電流検出セルと前記主電流セルと
のチャンネル長が異なることを特徴とする請求項２２ま
たは２３に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN96192560A CN1068771C (zh) | 1995-03-15 | 1996-03-15 | 冰点以下温度非冷冻保藏食品的方法 |
| JP32539596A JP3515298B2 (ja) | 1995-12-07 | 1996-12-05 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31910695 | 1995-12-07 | ||
| JP7-319106 | 1995-12-07 | ||
| JP32539596A JP3515298B2 (ja) | 1995-12-07 | 1996-12-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09219518A JPH09219518A (ja) | 1997-08-19 |
| JP3515298B2 true JP3515298B2 (ja) | 2004-04-05 |
Family
ID=26569603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32539596A Expired - Fee Related JP3515298B2 (ja) | 1995-03-15 | 1996-12-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3515298B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4054155B2 (ja) * | 2000-02-01 | 2008-02-27 | 三菱電機株式会社 | 半導体装置 |
| JP2004319861A (ja) * | 2003-04-18 | 2004-11-11 | Renesas Technology Corp | 半導体装置 |
| JP4630862B2 (ja) * | 2006-12-22 | 2011-02-09 | 株式会社東芝 | 半導体装置 |
| WO2009096412A1 (ja) | 2008-01-29 | 2009-08-06 | Fuji Electric Device Technology Co., Ltd. | 半導体装置 |
| DE112009004805B4 (de) | 2009-05-28 | 2019-03-28 | Toyota Jidosha Kabushiki Kaisha | Halbleitervorrichtung |
| JP6693438B2 (ja) * | 2017-02-15 | 2020-05-13 | 株式会社デンソー | 半導体装置 |
-
1996
- 1996-12-05 JP JP32539596A patent/JP3515298B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09219518A (ja) | 1997-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6407413B1 (en) | Semiconductor device with guard ring and Zener diode layer thereover | |
| JP3400237B2 (ja) | 半導体装置 | |
| JPH03270273A (ja) | 半導体装置およびその製造方法 | |
| JPH0434311B2 (ja) | ||
| JPH10132871A (ja) | 半導体装置 | |
| KR100253869B1 (ko) | 반도체장치 | |
| JP3515298B2 (ja) | 半導体装置 | |
| JPH08227900A (ja) | 半導体装置 | |
| JP2830744B2 (ja) | 集積化デバイス | |
| US5608236A (en) | Semiconductor device | |
| JP2550702B2 (ja) | 電力用半導体素子 | |
| JP3655143B2 (ja) | 高耐圧半導体装置 | |
| JP2785792B2 (ja) | 電力用半導体素子 | |
| JPS6217387B2 (ja) | ||
| JPS6321347B2 (ja) | ||
| JPS6327865B2 (ja) | ||
| JP2605753B2 (ja) | 縦形バイポーラトランジスタ | |
| JP2518373B2 (ja) | バイポ―ラトランジスタ | |
| JPH04245483A (ja) | 半導体装置 | |
| JPH04355966A (ja) | 静電誘導形半導体素子とその製造方法 | |
| JPH05299667A (ja) | 半導体装置 | |
| JPH07263455A (ja) | 半導体装置 | |
| JPS59100569A (ja) | Ｍｏｓトランジスタ | |
| JPS60233856A (ja) | 半導体装置 | |
| JPH05183172A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |