JP2518373B2 - バイポ―ラトランジスタ - Google Patents
バイポ―ラトランジスタInfo
- Publication number
- JP2518373B2 JP2518373B2 JP1011204A JP1120489A JP2518373B2 JP 2518373 B2 JP2518373 B2 JP 2518373B2 JP 1011204 A JP1011204 A JP 1011204A JP 1120489 A JP1120489 A JP 1120489A JP 2518373 B2 JP2518373 B2 JP 2518373B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- type
- gate electrode
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイポーラトランジスタに関し、特にアーリ
電圧の高いバイポーラトランジスタに関する。
電圧の高いバイポーラトランジスタに関する。
従来のバイポーラトランジスタについて、PNPトラン
ジスタを例にとって説明する。
ジスタを例にとって説明する。
第３図は従来の横型バイポーラトランジスタの一例の
断面図である。
断面図である。
Ｎ型シリコン基板１にＰ型コレクタ領域４、Ｐ型エミ
ッタ領域５、Ｎ型ベースコンタクト領域３が形成され、
コレクタ領域４を囲んでＮ型拡散層12が形成されてい
る。
ッタ領域５、Ｎ型ベースコンタクト領域３が形成され、
コレクタ領域４を囲んでＮ型拡散層12が形成されてい
る。
一般に、横型トランジスタは、コレクタ領域に比べ
て、基板の不純物濃度が低いため、コレクタ・エミッタ
間の電圧が高くなると、ベース領域に生じる空乏層が大
きく拡がり、実効ベース幅が狭くなってコレクタ電流が
著しく増加する。すなわち、コレクタ電流のコレクタ・
エミッタ間電圧依存性が大きくなり、いわゆるアーリ電
圧が低下する。
て、基板の不純物濃度が低いため、コレクタ・エミッタ
間の電圧が高くなると、ベース領域に生じる空乏層が大
きく拡がり、実効ベース幅が狭くなってコレクタ電流が
著しく増加する。すなわち、コレクタ電流のコレクタ・
エミッタ間電圧依存性が大きくなり、いわゆるアーリ電
圧が低下する。
従来技術では、コレクタ領域４を囲んで不純物濃度の
高いＮ型拡散層12を形成することにより、コレクタ・エ
ミッタ間の電圧が高くなってもＮ型拡散層12の不純物濃
度が高いために空乏層の拡がりは抑えられていた。
高いＮ型拡散層12を形成することにより、コレクタ・エ
ミッタ間の電圧が高くなってもＮ型拡散層12の不純物濃
度が高いために空乏層の拡がりは抑えられていた。
上述した従来のバイポーラトランジスタは、コレクタ
領域４を囲むＮ型拡散層12を形成するために、Ｎ型ベー
スコンタクト領域３を形成する工程以外に、余分にＮ型
不純物の拡散工程が必要になり、製造工程が複雑になる
という欠点がある。また、Ｎ型拡散層12の不純物濃度が
高いためにコレクタ・ベース間の耐電圧が低下するとい
う欠点もある。
領域４を囲むＮ型拡散層12を形成するために、Ｎ型ベー
スコンタクト領域３を形成する工程以外に、余分にＮ型
不純物の拡散工程が必要になり、製造工程が複雑になる
という欠点がある。また、Ｎ型拡散層12の不純物濃度が
高いためにコレクタ・ベース間の耐電圧が低下するとい
う欠点もある。
本発明では、半導体基板に設けられた一導電型コレク
タ領域と逆導電型ベース領域と一導電型エミッタ領域を
有するバイポーラトランジスタにおいて、前記エミッタ
領域の隣りに間隔をおいて設けられ前記コレクタ領域と
は異る一導電型拡散層と、前記一導電型拡散層と前記エ
ミッタ領域との間の領域上に絶縁膜を介して設けられた
ゲート電極とを有し、前記一導電型拡散層がベース電極
に接続され、前記ゲート電極がコレクタ電極に配線を介
して接続され、前記ゲート電極下の前記半導体基板と前
記絶縁膜との界面に反転層が形成されるようになってい
る。
タ領域と逆導電型ベース領域と一導電型エミッタ領域を
有するバイポーラトランジスタにおいて、前記エミッタ
領域の隣りに間隔をおいて設けられ前記コレクタ領域と
は異る一導電型拡散層と、前記一導電型拡散層と前記エ
ミッタ領域との間の領域上に絶縁膜を介して設けられた
ゲート電極とを有し、前記一導電型拡散層がベース電極
に接続され、前記ゲート電極がコレクタ電極に配線を介
して接続され、前記ゲート電極下の前記半導体基板と前
記絶縁膜との界面に反転層が形成されるようになってい
る。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ），（ｂ）は本発明の第１の実施例の平面
図及びＡ−Ａ′線断面図である。
図及びＡ−Ａ′線断面図である。
第１の実施例では、横型のPNPトランジスタの例につ
いて説明する。
いて説明する。
Ｎ型シリコン基板１にＰ型コレクタ領域４、Ｐ型エミ
ッタ領域５、N+型ベースコンタクト領域３、Ｐ型拡散層
６を設け、酸化膜２の開口部を介して上記各領域と抵抗
接触するコレクタ電極７、エミッタ電極９、ベース電極
８を設ける。Ｐ型拡散層６はベース電極８に接続する。
抵抗接触している。さらにエミッタ領域５とＰ型拡散層
６の間の領域を酸化膜２を介して覆ってゲート電極10を
設ける。ゲート電極10は配線11によってコレクタ電極７
に接続する。
ッタ領域５、N+型ベースコンタクト領域３、Ｐ型拡散層
６を設け、酸化膜２の開口部を介して上記各領域と抵抗
接触するコレクタ電極７、エミッタ電極９、ベース電極
８を設ける。Ｐ型拡散層６はベース電極８に接続する。
抵抗接触している。さらにエミッタ領域５とＰ型拡散層
６の間の領域を酸化膜２を介して覆ってゲート電極10を
設ける。ゲート電極10は配線11によってコレクタ電極７
に接続する。
次に、本実施例の動作について説明する。
通常の能動領域で動作中のときは、コレクタ電極７に
接続されているゲート電極10はエミッタ電極９に対して
負電位になっているため、ゲート電極10直下の酸化膜２
とシリコン基板１との界面に反転層が生じる。この反転
層を通ってベース電流の一部がＰ型拡散層６からエミッ
タ領域５へと流れる。コレクタ・エミッタ間電圧が上昇
するとゲート電極10の電位は下降するため、上記反転層
の導電率が上がり、Ｐ型拡散層６からエミッタ領域５へ
流れる電流が増加する。すなわち、エミッタ領域５から
コレクタ領域４へ到達する電流がコレクタの電位によっ
て制御されることになる。従って、ゲート電極10の直下
の酸化膜２の厚さとゲート電極10の面積とを適当に選ぶ
ことによってコレクタ・エミッタ間電圧が大きく変化し
てもコレクタ電流の変化を少くすることができる。
接続されているゲート電極10はエミッタ電極９に対して
負電位になっているため、ゲート電極10直下の酸化膜２
とシリコン基板１との界面に反転層が生じる。この反転
層を通ってベース電流の一部がＰ型拡散層６からエミッ
タ領域５へと流れる。コレクタ・エミッタ間電圧が上昇
するとゲート電極10の電位は下降するため、上記反転層
の導電率が上がり、Ｐ型拡散層６からエミッタ領域５へ
流れる電流が増加する。すなわち、エミッタ領域５から
コレクタ領域４へ到達する電流がコレクタの電位によっ
て制御されることになる。従って、ゲート電極10の直下
の酸化膜２の厚さとゲート電極10の面積とを適当に選ぶ
ことによってコレクタ・エミッタ間電圧が大きく変化し
てもコレクタ電流の変化を少くすることができる。
第２図（ａ），（ｂ）は本発明の第２の実施例の平面
図及びＢ−Ｂ′線断面図である。
図及びＢ−Ｂ′線断面図である。
第２の実施例は縦型NPNトランジスタの例である。
Ｎ型シリコン基板１にＮ型コレクタ領域14、Ｎ型エミ
ッタ領域15、Ｐ型ベース領域13、Ｎ型拡散層16を設け、
酸化膜２の開口部を介して上記各領域と抵抗接触するコ
レクタ電極７、エミッタ電極９、ベース電極８をそれぞ
れ設ける。Ｎ型拡散層16はベース電極８に接続する。拡
散層16との間の領域を酸化膜２を介してさらに、エミッ
タ領域15とＮ型を覆ってゲート電極10を設け、ゲート電
極10を配線11によってコレクタ電極７に接続する。
ッタ領域15、Ｐ型ベース領域13、Ｎ型拡散層16を設け、
酸化膜２の開口部を介して上記各領域と抵抗接触するコ
レクタ電極７、エミッタ電極９、ベース電極８をそれぞ
れ設ける。Ｎ型拡散層16はベース電極８に接続する。拡
散層16との間の領域を酸化膜２を介してさらに、エミッ
タ領域15とＮ型を覆ってゲート電極10を設け、ゲート電
極10を配線11によってコレクタ電極７に接続する。
次に本実施例の動作について説明する。
本実施例はNPNトランジスタであるため、能動領域で
動作中のときは、ゲート電極10はエミッタ電極９に対し
て正電位になっており、ゲート電極10の直下の酸化膜２
とベース領域13の界面には反転層が生じる。この反転層
を通ってベース電流の一部がＮ型拡散層16からエミッタ
領域５へと流れる。第１の実施例と同様に、ゲート電極
10の直下の酸化膜２の厚さと、ゲート電極10の面積とを
適当に選ぶことによってコレクタ・エミッタ間電圧が大
きく変化してもコレクタ電流の変化を少くすることがで
きる。
動作中のときは、ゲート電極10はエミッタ電極９に対し
て正電位になっており、ゲート電極10の直下の酸化膜２
とベース領域13の界面には反転層が生じる。この反転層
を通ってベース電流の一部がＮ型拡散層16からエミッタ
領域５へと流れる。第１の実施例と同様に、ゲート電極
10の直下の酸化膜２の厚さと、ゲート電極10の面積とを
適当に選ぶことによってコレクタ・エミッタ間電圧が大
きく変化してもコレクタ電流の変化を少くすることがで
きる。
以上説明したように、本発明は、コレクタ・エミッタ
間電圧によってベース電流の有効量を変化させることに
よりコレクタ電流を一定に保ち、アーリ電圧を高くする
ことができるという効果を有する。
間電圧によってベース電流の有効量を変化させることに
よりコレクタ電流を一定に保ち、アーリ電圧を高くする
ことができるという効果を有する。
第１図（ａ），（ｂ）は本発明の第１の実施例の平面図
及びＡ−Ａ′線断面図、第２図（ａ），（ｂ）は本発明
の第２の実施例の平面図及びＢ−Ｂ′線断面図、第３図
は従来の横型バイポーラトランジスタの一例の断面図で
ある。 １……Ｎ型シリコン基板、２……酸化膜、３……N+型ベ
ースコンタクト領域、４……Ｐ型コレクタ領域、５……
Ｐ型エミッタ領域、６……Ｐ型拡散層、７……コレクタ
電極、８……ベース電極、９……エミッタ電極、10……
ゲート電極、12……Ｎ型拡散層、13……Ｐ型ベース領
域、14……Ｎ型コレクタ領域、15……Ｎ型エミッタ領
域、16……Ｎ型拡散層。
及びＡ−Ａ′線断面図、第２図（ａ），（ｂ）は本発明
の第２の実施例の平面図及びＢ−Ｂ′線断面図、第３図
は従来の横型バイポーラトランジスタの一例の断面図で
ある。 １……Ｎ型シリコン基板、２……酸化膜、３……N+型ベ
ースコンタクト領域、４……Ｐ型コレクタ領域、５……
Ｐ型エミッタ領域、６……Ｐ型拡散層、７……コレクタ
電極、８……ベース電極、９……エミッタ電極、10……
ゲート電極、12……Ｎ型拡散層、13……Ｐ型ベース領
域、14……Ｎ型コレクタ領域、15……Ｎ型エミッタ領
域、16……Ｎ型拡散層。
Claims (1)
- 【請求項１】半導体基板に設けられた一導電型コレクタ
領域と逆導電型ベース領域と一導電型エミッタ領域を有
するバイポーラトランジスタにおいて、前記エミッタ領
域の隣りに間隔をおいて設けられ前記コレクタ領域とは
異る一導電型拡散層と、前記一導電型拡散層と前記エミ
ッタ領域との間の領域上に絶縁膜を介して設けられたゲ
ート電極とを有し、前記一導電型拡散層がベース電極に
接続され、前記ゲート電極がコレクタ電極に配線を介し
て接続され、前記ゲート電極下の前記半導体基板と前記
絶縁膜との界面に反転層が形成されるようになっている
ことを特徴とするバイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1011204A JP2518373B2 (ja) | 1989-01-19 | 1989-01-19 | バイポ―ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1011204A JP2518373B2 (ja) | 1989-01-19 | 1989-01-19 | バイポ―ラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02192124A JPH02192124A (ja) | 1990-07-27 |
| JP2518373B2 true JP2518373B2 (ja) | 1996-07-24 |
Family
ID=11771491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1011204A Expired - Lifetime JP2518373B2 (ja) | 1989-01-19 | 1989-01-19 | バイポ―ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2518373B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5588372A (en) * | 1978-12-26 | 1980-07-04 | Sanyo Electric Co Ltd | Lateral type transistor |
| JPS63181466A (ja) * | 1987-01-23 | 1988-07-26 | Matsushita Electronics Corp | 半導体装置 |
-
1989
- 1989-01-19 JP JP1011204A patent/JP2518373B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02192124A (ja) | 1990-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0358187B2 (ja) | ||
| JPH05299658A (ja) | 半導体装置及びその製造方法 | |
| JPH049378B2 (ja) | ||
| JP2518373B2 (ja) | バイポ―ラトランジスタ | |
| JPH0656890B2 (ja) | 伝導度変調型たて型ｍｏｓ―ｆｅｔ | |
| JP3515298B2 (ja) | 半導体装置 | |
| US4197147A (en) | Method of manufacturing an integrated circuit including an analog circuit and an I2 L circuit utilizing staged diffusion techniques | |
| JPH01238174A (ja) | 縦型ｍｏｓｆｅｔ | |
| JPS6239547B2 (ja) | ||
| JP2002141505A (ja) | 電界効果トランジスタ | |
| US4460913A (en) | Fast switching transistor | |
| JP2000100826A (ja) | パワートランジスタ及びそれを用いた半導体集積回路装置 | |
| JPH10125692A (ja) | バイポーラ・パワー・トランジスタ | |
| JP2605753B2 (ja) | 縦形バイポーラトランジスタ | |
| JP3206149B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JPH05121746A (ja) | 絶縁ゲート形電界効果トランジスタ | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JP4681090B2 (ja) | 半導体装置の製造方法 | |
| JPH04275432A (ja) | 半導体装置 | |
| JP2518880B2 (ja) | 半導体装置 | |
| JPH0277173A (ja) | トランジスタ | |
| JPH03120830A (ja) | 半導体装置 | |
| JPH0794728A (ja) | 縦型ｍｏｓトランジスタ | |
| JPH06350103A (ja) | 半導体装置 | |
| JPS59211272A (ja) | 高耐圧半導体装置 |