JP2000100826A - パワートランジスタ及びそれを用いた半導体集積回路装置 - Google Patents

パワートランジスタ及びそれを用いた半導体集積回路装置

Info

Publication number
JP2000100826A
JP2000100826A JP10272818A JP27281898A JP2000100826A JP 2000100826 A JP2000100826 A JP 2000100826A JP 10272818 A JP10272818 A JP 10272818A JP 27281898 A JP27281898 A JP 27281898A JP 2000100826 A JP2000100826 A JP 2000100826A
Authority
JP
Japan
Prior art keywords
region
base
power transistor
emitter
emitter region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10272818A
Other languages
English (en)
Inventor
Eiji Nakagawa
英二 中川
Seiichi Yamamoto
精一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP10272818A priority Critical patent/JP2000100826A/ja
Priority to KR1019990036491A priority patent/KR100564347B1/ko
Priority to US09/404,002 priority patent/US6303973B1/en
Publication of JP2000100826A publication Critical patent/JP2000100826A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Abstract

(57)【要約】 【課題】従来、パワートランジスタの表面上において、
ベースコンタクト及びコレクタ領域に近接するような特
定のエミッタ領域ができるので、エミッタ領域において
ある特定の領域で電流集中が発生するため、該パワート
ランジスタがＡＳＯ破壊を起こす可能性が高い。 【解決手段】本発明では、コレクタ領域３の内部に外側
ベース領域５ａを形成し、該外側ベース領域の内部にエ
ミッタ領域６を形成し、更に、該エミッタ領域６の内部
に表面にベースコンタクト４が形成された内側ベース領
域５ｂを形成することによって、ベースコンタクト４に
近接するエミッタ領域がコレクタ領域３より離れるとと
もに、コレクタ領域３に近接するエミッタ領域がベース
コンタクトに離れるようにして、電流がエミッタ領域６
に均一に流れるようにした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＣＤ再生装置等の
モータ及びアクチュエータのドライバや、オーディオ等
のスピーカドライバ等に用いられる電流能力が必要とな
るパワートランジスタ及びそれを用いた半導体集積回路
装置に関する。
【０００２】
【従来の技術】従来使用されているパワートランジスタ
の構造について、図面を参照にして説明する。図７及び
図８に示すパワートランジスタは、Ｐ型シリコン半導体
基板に形成された縦型構造のＮＰＮ型パワートランジス
タで、図７はパワートランジスタ表面上にレイアウト上
のエミッタ領域が１つであるパワートランジスタの平面
レイアウト図を示し、図８はパワートランジスタ表面上
でレイアウト上のエミッタ領域がベース領域によって２
つに分割されたパワートランジスタの平面レイアウト図
である。
【０００３】図７に示すパワートランジスタは、Ｐ型シ
リコン半導体基板に形成されたＮ型シリコンエピタキシ
ャル層７２中に形成される。該Ｎ型シリコンエピタキシ
ャル層７２の内側に、Ｎ型不純物の濃度が高いコレクタ
領域７３がリング状に形成される。このコレクタ領域７
３に周囲が囲まれたＮ型不純物の濃度が薄いＮ型シリコ
ンエピタキシャル層７２ａ内に、トランジスタ表面の絶
縁膜層中に設けられるベースコンタクト７４が形成され
たＰ型不純物拡散層であるベース領域７５が形成される
とともに、該ベース領域７５の内部にＮ型不純物拡散層
であるエミッタ領域７６が形成される。
【０００４】また、図８に示すパワートランジスタは、
Ｐ型シリコン半導体基板に形成されたＮ型シリコンエピ
タキシャル層８２中に形成される。該Ｎ型シリコンエピ
タキシャル層８２の内側に、Ｎ型不純物の濃度が高いコ
レクタ領域８３が形成される。このコレクタ領域８３に
周囲が囲まれたＮ型不純物の濃度が低いＮ型シリコンエ
ピタキシャル層８２ａ内に、トランジスタ表面の絶縁膜
層に設けられるベースコンタクト８４が形成されたＰ型
不純物拡散層であるベース領域８５が形成されるととも
に、該ベース領域８５の内部にＮ型不純物拡散層である
エミッタ領域８６ａ，８６ｂが形成される。ベースコン
タクト８４は、ベース領域８５のうちエミッタ領域８６
ａ，８６ｂに挟まれた領域の表面上に形成される。
【０００５】
【発明が解決しようとする課題】図７のようなパワート
ランジスタを使用した場合、ベース領域７５において、
ベースコンタクト７４で配線と接触しているため、該ベ
ースコンタクト７４が形成された領域に多く電流が流れ
る。そのため、エミッタ領域７６において、該ベースコ
ンタクト７４に近接した外周部が活性化されやすく、該
ベースコンタクト７４から離れた中央部と比較してキャ
リアが流れやすい状態となる。また、図７より、エミッ
タ領域７６内のうち前記外周部は、前記中央部と比較し
てコレクタ領域７３に近いので、前記中央部よりも前記
外周部にできるキャリアの方がコレクタ領域７３に拡散
しやすい。
【０００６】上記に示した二つの理由のため、エミッタ
領域７６内のうち前記外周部の方が、エミッタ・コレク
タ間のキャリアを流す層を形成しやすくなるので、該外
周部に電流が集中する。よって、エミッタ領域７６で流
れる電流密度が、領域によって不均一なものとなるので
電流集中による熱集中が発生しＡＳＯ（Area of Safety
Operation）破壊が起こりやすくなる。このＡＳＯ破壊
を回避することを目的としてエミッタ領域７６における
電流集中を減少させるためには、エミッタ領域７６はそ
の領域幅ｂを狭くしなければならなく、そのためにエミ
ッタ領域７６の面積も狭くなり電流能力も減少する。ま
た、エミッタ領域７６の領域幅ｂを広くとったとき、そ
のエミッタ領域７６の中央部においては、ベースコンタ
クト７４及びコレクタ領域７３の両方から遠くなり、活
性化されにくいため、エミッタ領域７６の面積の広さの
割に、あまり電流能力を大きくとれない。
【０００７】図７のようなパワートランジスタに対し
て、図８のようにエミッタ領域を分割することによって
その領域面積を大きくするようなパワートランジスタを
使用した場合、エミッタ領域８６ａ，８６ｂ内にベース
コンタクト８４とコレクタ領域８３の両方に最も近接す
る図８中の破線で囲まれた領域Ａ，Ｂができる。ところ
で、上述したように、前記配線からベースコンタクト８
４を介して電流がベース領域８５に流れるので、エミッ
タ領域８６ａ，８６ｂ中において該ベースコンタクト８
４に近接した領域が最も活性化されやすい。そのため、
このようなベースコンタクトに近いエミッタ領域では、
多くのキャリアが流れる状態となる。
【０００８】前記領域Ａ，Ｂ内のエミッタ領域では上記
のように活性化されて多くのキャリアが流れようとする
状態にある。該領域Ａ，Ｂ内のエミッタ領域がこのよう
な状態にある上に、コレクタ領域とも近接しているため
更にキャリアが流れやすくなる。そのため、該領域Ａ，
Ｂ内のエミッタ領域において電流集中が発生し、この電
流集中による発熱が原因となって、ＡＳＯ破壊が起こり
やすくなる。
【０００９】本発明は上記のような問題を鑑みて、エミ
ッタ領域における電流集中の発生を抑制することで、同
一のトランジスタ面積を持つ従来のパワートランジスタ
と比較して、そのＡＳＯ破壊に対する耐量を改善したパ
ワートランジスタ及び半導体集積回路装置を提供するこ
とを目的とする。
【００１０】また、本発明は、エミッタ領域の面積を広
くするとともにベースコンタクト、コレクタ領域からの
距離に依存するエミッタ領域の活性化度合いを均一にす
ることで、同一のトランジスタ面積を持つ従来のパワー
トランジスタと比較して、その電流能力が改善されたパ
ワートランジスタ及び半導体集積回路装置を提供するこ
とを目的とする。
【００１１】
【課題を解決するための手段】請求項１に記載のパワー
トランジスタは、電流を流すための配線と接続するベー
スコンタクトを有し、装置内を流れるキャリアが装置の
深さ方向に拡散するような縦型構造のパワートランジス
タにおいて、基板上に形成されたコレクタ領域と、該コ
レクタ領域の内側に形成された第１ベース領域と、該第
１ベース領域の内側に形成されたエミッタ領域と、表面
に前記ベースコンタクトを有するとともに該エミッタ領
域の内側に形成された第２ベース領域とを有することを
特徴とする。
【００１２】このようなパワートランジスタにおいて、
第１ベース領域に囲まれたエミッタ領域の中央に第２ベ
ース領域を配置して、該エミッタ領域内にコレクタ領域
と離れたベースコンタクトとの近接領域とベースコンタ
クトと離れたコレクタ領域との近接領域を設けることに
よってエミッタ領域の活性化度合いの均一化を図って、
電流集中が発生しないようにするとともに、電流効率を
よくする。
【００１３】請求項２に記載のパワートランジスタは、
請求項１に記載のパワートランジスタにおいて、前記第
１ベース領域と前記エミッタ領域と前記第２ベース領域
と前記ベースコンタクトで構成された部分が、前記コレ
クタ領域の内側に複数設けられていることを特徴とす
る。
【００１４】このようなパワートランジスタにおいて、
前記部分を複数設けることによって、電流集中が発生せ
ず、また電流効率の良いエミッタ領域の面積が広くなる
ように配置する。
【００１５】請求項３に記載のパワートランジスタは、
請求項２に記載のパワートランジスタにおいて、前記部
分が等間隔で配置されることを特徴とする。
【００１６】請求項４に記載のパワートランジスタは、
請求項１〜３のいずれかに記載のパワートランジスタに
おいて、前記エミッタ領域の内側に前記ベースコンタク
トが表面に形成された前記第２ベース領域が複数設けら
れていることを特徴とする。
【００１７】このようなパワートランジスタにおいて、
第２ベース領域を複数設ける際に該第２ベース領域のそ
れぞれにバラスト抵抗が作成されるように形成すること
で、ベース領域内の電流の安定化を図る。
【００１８】請求項５に記載の半導体集積回路装置は、
請求項１〜４のいずれかに記載のパワートランジスタを
有することを特徴とする。
【００１９】
【発明の実施の形態】本発明の第１の実施形態につい
て、図面を参照にして説明する。図１（ａ）及び図２
は、本実施形態で使用するパワートランジスタの平面レ
イアウト図で、図１（ｂ）は、該パワートランジスタの
断面図である。また、本実施形態について、Ｐ型シリコ
ン半導体基板に形成された縦型構造のＮＰＮ型パワート
ランジスタを例にとって説明する。
【００２０】図１に示すパワートランジスタは、Ｐ型シ
リコン半導体基板１に形成されたＮ型シリコンエピタキ
シャル層２中に形成される。該Ｎ型シリコンエピタキシ
ャル層２の内側に、Ｎ型不純物の濃度が高いコレクタ領
域３が形成される。このコレクタ領域３に周囲が囲まれ
たＮ型不純物の濃度が低いＮ型シリコンエピタキシャル
層２ａ内に、Ｐ型不純物拡散層である外側ベース領域５
ａが形成されるとともに、該ベース領域５ａの内部にＮ
型不純物拡散層であるエミッタ領域６が形成され、更
に、エミッタ領域６の内部に内側ベース領域５ｂが形成
される。
【００２１】このように、パワートランジスタの表面に
おいて、ベース領域５は、エミッタ領域６によって、そ
の表面上に前記外側ベース領域５ａとその表面上に設け
られた絶縁膜層に形成されるベースコンタクト４が形成
されている内側ベース領域５ｂに分割される。また、外
側ベース領域５ａ及び内側ベース領域５ｂは、図１
（ｂ）より明らかなように、トランジスタ内部で接続し
ている。
【００２２】ところで、ベース領域５に電流が流れるこ
とによって活性化されたキャリアがエミッタ領域６から
コレクタ領域３へ拡散していく経路は、図１（ｂ）に示
した曲線Ｘのような経路となる。このような経路を通っ
てキャリアが拡散して電流が流れるとき、トランジスタ
表面においてエミッタ領域６内のベースコンタクト４に
近い領域Ｃ（図２）は、他の領域に比べて活性化されや
すいが、コレクタ領域３から離れているので前記経路が
長くなる。また、逆にトランジスタ表面においてエミッ
タ領域６内のコレクタ領域に近い領域Ｄ（図２）は他の
領域に比べて前記経路が短くなるが、ベースコンタクト
４から離れているので活性化されにくい。そのため、従
来のように、ベースコンタクト４に近接している領域に
電流が集中するということがなくなって、エミッタ領域
６全域でほぼ一定の電流密度が獲得できる。
【００２３】本発明の第２の実施形態について、図面を
参照にして説明する。図３は、本実施形態で使用するパ
ワートランジスタの平面レイアウト図である。また、本
実施形態について、Ｐ型シリコン半導体基板に形成され
た縦型構造のＮＰＮ型パワートランジスタを例にとって
説明する。
【００２４】図３に示すパワートランジスタは、第１の
実施形態と同様に、Ｐ型シリコン半導体基板３１に形成
されたＮ型シリコンエピタキシャル層３２中に形成され
る。該Ｎ型シリコンエピタキシャル層３２の内側に、Ｎ
型不純物の濃度が高いコレクタ領域３３が形成される。
このコレクタ領域３３に周囲が囲まれたＮ型不純物の濃
度が低いＮ型シリコンエピタキシャル層３２ａ内に、Ｐ
型不純物拡散層である外側ベース領域３５ａが３領域形
成されるとともに、該外側ベース領域３５ａのそれぞれ
の内部にはＮ型不純物拡散層であるエミッタ領域３６が
形成される。
【００２５】このとき、第１の実施形態と同様に、該パ
ワートランジスタの表面上において、エミッタ領域３６
の内部に表面に設けられた絶縁膜層にベースコンタクト
３４が形成されたＰ型不純物拡散層である内側ベース領
域３５ｂ形成される。このような外側ベース領域３５
ａ、エミッタ領域３６、内側ベース領域３５ｂ及びベー
スコンタクト３４で構成される領域を、ベース・エミッ
タ領域３７とする。該ベース・エミッタ領域３７は、Ｎ
型シリコンエピタキシャル層３２ａ内にトランジスタ表
面上に等間隔で並ぶように３領域形成される。また、該
ベース・エミッタ領域３７のそれぞれにおいて、第１の
実施形態でその外側ベース領域５ａ及び内側ベース領域
５ｂがトランジスタ内部で接続していることと同様に、
外側ベース領域３５ａ及び内側ベース領域３５ｂは、ト
ランジスタ内部で接続している。
【００２６】上記のようにベース・エミッタ領域３７を
３領域等間隔に並べて形成するので、それぞれのベース
・エミッタ領域３７が第１の実施形態に比べて該領域の
幅が狭くなるとともに、そのエミッタ領域３６の幅ｂも
狭くなる。そのため、図２に示したようなエミッタ領域
内の前記領域Ｃと前記領域Ｄとが第１の実施形態と比較
してお互いに近接するようになるので、第１の実施形態
と比較して該エミッタ領域に流れる電流密度が更に均一
化されると同時に、このベース・エミッタ領域３７が分
割して形成されることでエミッタ領域３６を広く形成す
ることができる。
【００２７】本発明の第３の実施形態について、図面を
参照にして説明する。図４（ａ）は、本実施形態で使用
するパワートランジスタの平面レイアウト図で、図４
（ｂ）は、該パワートランジスタの断面図である。図５
は、該パワートランジスタの構成を示す簡単な等価回路
図である。また、本実施形態について、Ｐ型シリコン半
導体基板に形成された縦型構造のＮＰＮ型パワートラン
ジスタを例にとって説明する。
【００２８】図４に示すパワートランジスタは、第１の
実施形態と同様に、Ｐ型シリコン半導体基板４１に形成
されたＮ型シリコンエピタキシャル層４２中に形成され
る。該Ｎ型シリコンエピタキシャル層４２の内側に、Ｎ
型不純物の濃度が高いコレクタ領域４３が形成される。
このコレクタ領域４３によって周囲が囲まれたＮ型不純
物の濃度が低いＮ型シリコンエピタキシャル層４２ａ内
に、Ｐ型不純物拡散層である外側ベース領域４５ａが形
成されるとともに、該外側ベース領域４５ａの内部にＮ
型不純物拡散層であるエミッタ領域４６が形成される。
【００２９】また、第１の実施形態と同様に、該パワー
トランジスタの表面上において、エミッタ領域４６の内
部に表面に設けられた絶縁膜層にベースコンタクト４４
が形成された内側ベース領域４５ｂが形成される。更
に、このように形成された内側ベース領域４５ｂが、ト
ランジスタ表面上において１列に４領域に分割されて形
成されるとともに、この分割された内側ベース領域４５
ｂのそれぞれには前述したようにその表面上中央部にベ
ースコンタクト４４が形成される。内側ベース領域４５
ｂ及び外側ベース領域４５ａは、図４（ｂ）で明らかな
ように、トランジスタ内部で接続している。
【００３０】このように、複数のベースコンタクト４４
をそれぞれ間隔を持たせて配置することによって、本実
施形態におけるパワートランジスタは図５のようにトラ
ンジスタＴｒ１〜Ｔｒ４のベースにベースバラスト抵抗
Ｒ１〜Ｒ４が接続したような状態になる。このベースバ
ラスト抵抗Ｒ１〜Ｒ４は、トランジスタＴｒ１〜Ｔｒ４
の動作時に、該トランジスタＴｒ１〜Ｔｒ４に流れるベ
ース電流に対して負の帰還をかけるのでベース領域４５
間の電流ばらつきに対して安定化させる方向に作用す
る。
【００３１】即ち、ベースバラスト抵抗Ｒ１に多くの電
流が流れたとすると、該ベースバラスト抵抗Ｒ１の電圧
降下が大きくなる。今、ベースバラスト抵抗Ｒ１〜Ｒ４
同士が接続しているので、このベースバラスト抵抗同士
が接続する接点Ｂは一定の電位であるとともに、トラン
ジスタＴｒ１〜Ｔｒ４もそのエミッタ同士が接点Ｅで接
続しているため、それぞれのトランジスタのエミッタ電
位も一定である。そのため、トランジスタＴｒ１のベー
ス・エミッタ間の電位差が他のトランジスタに比べて小
さくなるので、このトランジスタＴｒ１に流れるエミッ
タ電流が少なくなる。よって、このベースバラスト抵抗
Ｒ１〜Ｒ４により、トランジスタＴｒ１〜Ｔｒ４に流れ
るベース電流がそれぞれ調整されるとともにエミッタ電
流もそれぞれ調整されるため、エミッタ領域４６内の特
定の領域のみに電流が集中することがなくなる。
【００３２】上記のようなパワートランジスタにおい
て、第２の実施形態のように、外側ベース領域４５a、
エミッタ領域４６、内側ベース領域４５ｂ及びベースコ
ンタクト４４によって構成されたベース・エミッタ領域
を、複数領域、Ｎ型シリコンエピタキシャル層４２ａ内
にトランジスタ表面上に等間隔で並ぶように形成するこ
とによって、第２の実施形態と同様に、電流密度が一定
となるエミッタ領域を更に広く形成することができる。
【００３３】本発明の第４の実施形態について、図面を
参照にして説明する。図６は、本実施形態で使用するパ
ワートランジスタの平面レイアウト図である。また、本
実施形態について、Ｐ型シリコン半導体基板に形成され
た縦型構造のＮＰＮ型パワートランジスタを例にとって
説明する。
【００３４】図６に示すパワートランジスタは、第１の
実施形態と同様に、Ｐ型シリコン半導体基板６１に形成
されたＮ型シリコンエピタキシャル層６２中に形成され
る。該Ｎ型シリコンエピタキシャル層６２の内側に、Ｎ
型不純物の濃度が高いコレクタ領域６３が形成される。
このコレクタ領域６３に周囲が囲まれたＮ型不純物の濃
度が低いＮ型シリコンエピタキシャル層６２ａ内に、Ｐ
型不純物拡散層である外側ベース領域６５ａが形成され
るとともに、該外側ベース領域６５ａの内部にはＮ型不
純物拡散層であるエミッタ領域６６が形成される。
【００３５】このとき、Ｎ型シリコンエピタキシャル層
６２ａとエミッタ領域６６と外側ベース領域６５ａの形
状は、５枚の正方形（尚、本実施形態では正方形として
いるが、長方形でも良い。）のうち１枚を中央に配置
し、残りの４枚をこの中央の正方形の４隅に重なるよう
に配置したような形状をしている。更に、このようなエ
ミッタ領域６６において、前記５枚の正方形のそれぞれ
の中央部に内側ベース領域６５ｂが形成されるととも
に、このように形成された内側ベース領域６５ｂのそれ
ぞれにはその表面に設けられた絶縁膜層にベースコンタ
クト６４が形成される。即ち、エミッタ領域６６内に、
５つの内側ベース領域６５ｂが形成されたことになる。
これらの内側ベース領域６５ｂ及び外側ベース領域６５
ａは、第２の実施形態と同様に、トランジスタの内部で
接続している。
【００３６】このようなパワートランジスタにおいて、
第３の実施形態で上述したように、ベースコンタクト６
４をそれぞれ間隔を持たせて配置することによって、本
実施形態におけるパワートランジスタについても同様
に、複数のトランジスタのベースにベースバラスト抵抗
がそれぞれ接続したような状態になり、該ベースバラス
ト抵抗によって、これらのトランジスタに流れるエミッ
タ電流がそれぞれ調整されるので、エミッタ領域６６内
の特定の領域に電流が集中することがなくなる。
【００３７】尚、請求項でいう第１ベース領域及び第２
ベース領域は、それぞれ外側ベース領域及び内側ベース
領域のことを示している。
【００３８】上記実施形態では、パワートランジスタ単
体について説明したが、多くの場合このパワートランジ
スタはＬＳＩ等の半導体集積回路装置内に複数設けられ
る。尚、本明細書において上述したベースコンタクトに
ついて言及する。ベースコンタクトとは、図９のよう
に、ベース領域９３の表面を覆う絶縁膜層９２に形成し
たホールで、このようにホールとして形成されたベース
コンタクト９１にアルミなどの配線材料を流し込むこと
によって、ベース領域９３と配線とを接続する。
【００３９】
【発明の効果】請求項１に記載のパワートランジスタに
よると、コレクタ領域内部に第１ベース領域を介してエ
ミッタ領域が形成されるとともに、該エミッタ領域内部
に形成された第２ベース領域にベースコンタクトを設け
たので、エミッタ領域において、ベースコンタクトに近
いベースコンタクト近接領域とコレクタ領域に近いコレ
クタ近接領域のそれぞれがコレクタ又はベースコンタク
トと離れた領域となるので、それぞれの領域で電流集中
が発生する可能性が低くなり、この電流集中によって起
こる熱集中が原因であるＡＳＯ破壊が発生する可能性も
低くなる。
【００４０】請求項２に記載のパワートランジスタによ
ると、前記第１ベース領域と前記エミッタ領域と前記第
２ベース領域とベースコンタクトで構成された部分をコ
レクタ領域内部に複数設けることによって、前記部分の
それぞれのエミッタ領域の幅が狭くなりこの領域での電
流密度の更なる均一化を図ることができるとともに、エ
ミッタ領域の面積を広くとることができ電流能力の向上
を図ることができる。
【００４１】請求項３に記載のパワートランジスタによ
ると、前記部分を等間隔に配置することで、前記部分同
士における電流のばらつきがなくなるので、電流効率が
更に良好になる。
【００４２】請求項４に記載のパワートランジスタによ
ると、第２ベース領域及びベースコンタクトを複数に分
けることによって、ベース領域における抵抗成分が、ベ
ースコンタクトに流れ込むベース電流に対して負の帰還
をかけるようなバラスト抵抗としての役割を果たすため
に、ベース領域内における電流のばらつきが解消され
る。
【図面の簡単な説明】
【図１】第１の実施形態で使用するパワートランジスタ
の平面レイアウト図及び断面図。
【図２】第１の実施形態で使用するパワートランジスタ
の平面レイアウト図。
【図３】第２の実施形態で使用するパワートランジスタ
の平面レイアウト図。
【図４】第３の実施形態で使用するパワートランジスタ
の平面レイアウト図及び断面図。
【図５】第３の実施形態で使用するパワートランジスタ
の簡易等価回路図。
【図６】第４の実施形態で使用するパワートランジスタ
の平面レイアウト図。
【図７】従来使用されているパワートランジスタの平面
レイアウト図。
【図８】従来使用されているパワートランジスタの平面
レイアウト図。
【図９】ベース領域表面上のベースコンタクトの形状を
表した斜視図。
【符号の説明】
１，３１，４１，６１ Ｐ型シリコン半導体基板 ２，３２，４２，６２，７２，８２ Ｎ型シリコンエ
ピタキシャル層 ３，３３，４３，６３，７３，８３ コレクタ領域 ４，３４，４４，６４，７４，８４，９１ ベースコ
ンタクト ５，４５，７５，８５，９３ ベース領域 ３５ａ，３５ｂ，６５ａ，６５ｂ ベース領域 ６，３６，４６，６６，７６，８６ エミッタ領域 ３７ ベース・エミッタ領域 ９２ 絶縁膜層

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 電流を流すための配線と接続するベース
    コンタクトを有し、装置内を流れるキャリアが装置の深
    さ方向に拡散するような縦型構造のパワートランジスタ
    において、 基板上に形成されたコレクタ領域と、該コレクタ領域の
    内側に形成された第１ベース領域と、 該第１ベース領域の内側に形成されたエミッタ領域と、 表面に前記ベースコンタクトを有するとともに該エミッ
    タ領域の内側に形成された第２ベース領域と、 を有することを特徴とするパワートランジスタ。
  2. 【請求項２】 前記第１ベース領域と前記エミッタ領域
    と前記第２ベース領域と前記ベースコンタクトで構成さ
    れた部分が、前記コレクタ領域の内側に複数設けられて
    いることを特徴とする請求項１に記載のパワートランジ
    スタ。
  3. 【請求項３】 前記部分が等間隔で配置されることを特
    徴とする請求項２に記載のパワートランジスタ。
  4. 【請求項４】 前記エミッタ領域の内側に前記ベースコ
    ンタクトが表面に形成された前記第２ベース領域が複数
    設けられていることを特徴とする請求項１〜３のいずれ
    かに記載のパワートランジスタ。
  5. 【請求項５】 請求項１〜４のいずれかに記載のパワー
    トランジスタを有することを特徴とする半導体集積回路
    装置。
JP10272818A 1998-09-28 1998-09-28 パワートランジスタ及びそれを用いた半導体集積回路装置 Pending JP2000100826A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10272818A JP2000100826A (ja) 1998-09-28 1998-09-28 パワートランジスタ及びそれを用いた半導体集積回路装置
KR1019990036491A KR100564347B1 (ko) 1998-09-28 1999-08-31 파워트랜지스터 및 그것을 사용한 반도체 집적회로장치
US09/404,002 US6303973B1 (en) 1998-09-28 1999-09-23 Power transistor having large electric current capacity and semiconductor integrated circuit device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10272818A JP2000100826A (ja) 1998-09-28 1998-09-28 パワートランジスタ及びそれを用いた半導体集積回路装置

Publications (1)

Publication Number Publication Date
JP2000100826A true JP2000100826A (ja) 2000-04-07

Family

ID=17519193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10272818A Pending JP2000100826A (ja) 1998-09-28 1998-09-28 パワートランジスタ及びそれを用いた半導体集積回路装置

Country Status (3)

Country Link
US (1) US6303973B1 (ja)
JP (1) JP2000100826A (ja)
KR (1) KR100564347B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10004111A1 (de) * 2000-01-31 2001-08-09 Infineon Technologies Ag Bipolartransistor
US6946720B2 (en) * 2003-02-13 2005-09-20 Intersil Americas Inc. Bipolar transistor for an integrated circuit having variable value emitter ballast resistors
US7358545B2 (en) * 2005-08-10 2008-04-15 United Microelectronics Corp. Bipolar junction transistor
US7439608B2 (en) * 2006-09-22 2008-10-21 Intel Corporation Symmetric bipolar junction transistor design for deep sub-micron fabrication processes
US8020128B2 (en) 2009-06-29 2011-09-13 International Business Machines Corporation Scaling of bipolar transistors

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4054898A (en) * 1973-09-28 1977-10-18 Robert Bosch Gmbh Switching system to short-circuit a load with minimum residual voltage
US4291319A (en) * 1976-05-19 1981-09-22 National Semiconductor Corporation Open base bipolar transistor protective device
JPS5353979A (en) * 1976-10-27 1978-05-16 Fujitsu Ltd Transistor
JPS5397379A (en) * 1977-02-07 1978-08-25 Fujitsu Ltd Transistor
FR2640814B1 (fr) * 1988-12-16 1991-03-15 Radiotechnique Compelec Circuit integre presentant un transistor vertical
JPH0536700A (ja) * 1991-07-26 1993-02-12 Sanyo Electric Co Ltd 半導体集積回路
DE69402221T2 (de) * 1993-01-29 1997-08-14 Nat Semiconductor Corp Bipolartransistoren und deren Herstellungsverfahren
JPH07297203A (ja) * 1994-04-26 1995-11-10 Sony Corp バイポーラトランジスタ
US5723897A (en) * 1995-06-07 1998-03-03 Vtc Inc. Segmented emitter low noise transistor
KR100216733B1 (ko) * 1996-05-21 1999-09-01 김충환 집적주입논리형 바이폴라 트랜지스터

Also Published As

Publication number Publication date
KR20000022808A (ko) 2000-04-25
KR100564347B1 (ko) 2006-03-27
US6303973B1 (en) 2001-10-16

Similar Documents

Publication Publication Date Title
JP2000100826A (ja) パワートランジスタ及びそれを用いた半導体集積回路装置
JP2002064106A (ja) 半導体装置
JPH0550852B2 (ja)
JPH049378B2 (ja)
JP3008182B2 (ja) 半導体素子のボディ・コンタクト構造
JP2002141505A (ja) 電界効果トランジスタ
JP3888786B2 (ja) パワートランジスタ及びそれを用いた半導体集積回路装置
JPH0475371A (ja) 半導体集積回路
JP2518373B2 (ja) バイポ―ラトランジスタ
JP3152561B2 (ja) 半導体集積回路
JPH05283418A (ja) バイポーラ集積回路装置
JPH02114645A (ja) バイポーラトランジスタ
JPH06224214A (ja) 縦型バイポーラトランジスタおよび横型バイポーラトランジスタ
JP2648027B2 (ja) Ｉｉｌ型半導体装置
JPH0536700A (ja) 半導体集積回路
JPH04262569A (ja) 半導体装置
JPH0513425A (ja) 半導体装置
JPS63293973A (ja) 半導体装置
JPH06120434A (ja) 半導体装置
JPH0473962A (ja) 半導体装置
JPH06350103A (ja) 半導体装置
JPH05291516A (ja) 半導体集積回路装置
JPS61166170A (ja) 半導体集積回路
JPH01231370A (ja) 横型ｐｎｐトランジスタ
JPH04130436U (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060926