JP3152561B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3152561B2 JP3152561B2 JP09228294A JP9228294A JP3152561B2 JP 3152561 B2 JP3152561 B2 JP 3152561B2 JP 09228294 A JP09228294 A JP 09228294A JP 9228294 A JP9228294 A JP 9228294A JP 3152561 B2 JP3152561 B2 JP 3152561B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- contact hole
- base
- region
- hollow portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラ型半導体集
積回路の高出力トランジスタのＡＳＯ強度の増大に関す
る。
積回路の高出力トランジスタのＡＳＯ強度の増大に関す
る。
【０００２】
【従来の技術】バイポーラ型ＩＣに内蔵する高出力トラ
ンジスタは、コレクタ電極を表面側から取り出すという
制約から、ディスクリ−ト型のトランジスタとは異なる
パターン設計が要求される。従来のこの種の高出力トラ
ンジスタに関して、単位トランジスタのエミッタにバラ
スト抵抗を形成し、該バラスト抵抗の帰還作用により局
部的な電流集中を防止するという思想が例えば特開昭６
１−２４２６４号公報に記載されている。
ンジスタは、コレクタ電極を表面側から取り出すという
制約から、ディスクリ−ト型のトランジスタとは異なる
パターン設計が要求される。従来のこの種の高出力トラ
ンジスタに関して、単位トランジスタのエミッタにバラ
スト抵抗を形成し、該バラスト抵抗の帰還作用により局
部的な電流集中を防止するという思想が例えば特開昭６
１−２４２６４号公報に記載されている。
【０００３】図４はかかる高出力トランジスタのパター
ンの一部を示す平面図である。同図において、１はコレ
クタとなるＮ型エピタキシャル層の表面に拡散形成した
Ｐ型ベ−ス領域、２はベース領域の表面に拡散形成した
Ｎ＋型エミッタ領域、３はベ−ス領域１の表面に略一定
間隔で配置したベースコンタクト孔、４はエミッタ領域
２の表面に略一定間隔で配置したエミッタコンタクト
孔、５はエミッタ拡散をしないでベース表面が露出する
エミッタ領域２の中抜き部である。ベース領域１、エミ
ッタ領２は共にストライプ状のパターンを有し、一つの
島（コレクタ層）内に複数本のパターンを並列に並べ、
ベース、エミッタ、コレクタの各々を櫛歯型の電極（図
示せず）で並列接続することにより高出力型としてい
る。この種のトランジスタは、ベースコンタクト孔３と
エミッタコンタクト孔４とを規則的に配置したことによ
り、単位小トランジスタを多数個連結したものと捉える
ことができる。
ンの一部を示す平面図である。同図において、１はコレ
クタとなるＮ型エピタキシャル層の表面に拡散形成した
Ｐ型ベ−ス領域、２はベース領域の表面に拡散形成した
Ｎ＋型エミッタ領域、３はベ−ス領域１の表面に略一定
間隔で配置したベースコンタクト孔、４はエミッタ領域
２の表面に略一定間隔で配置したエミッタコンタクト
孔、５はエミッタ拡散をしないでベース表面が露出する
エミッタ領域２の中抜き部である。ベース領域１、エミ
ッタ領２は共にストライプ状のパターンを有し、一つの
島（コレクタ層）内に複数本のパターンを並列に並べ、
ベース、エミッタ、コレクタの各々を櫛歯型の電極（図
示せず）で並列接続することにより高出力型としてい
る。この種のトランジスタは、ベースコンタクト孔３と
エミッタコンタクト孔４とを規則的に配置したことによ
り、単位小トランジスタを多数個連結したものと捉える
ことができる。
【０００４】エミッタ領域２は、中抜き部５により活性
部分６とコンタクト部分７とに分離され、両者は中抜き
部５間の幅狭部分８で連結される。この幅狭部分８はエ
ミッタ抵抗ＲＥを形成する。よって各単位トランジスタ
ＴＲは、エミッタとエミッタ電極との間にエミッタ抵抗
ＲＥを直列接続した形になる。図５にその等価回路を示
す。エミッタ抵抗ＲＥは、各単位トランジスタのうち一
部のトランジスタに電流集中が起きるとエミッタ抵抗Ｒ
Ｅの両端電圧が増大し、単位トランジスタのベース・エ
ミッタ間電圧を低下させて電流集中を緩和させる、とい
う作用を持つ。
部分６とコンタクト部分７とに分離され、両者は中抜き
部５間の幅狭部分８で連結される。この幅狭部分８はエ
ミッタ抵抗ＲＥを形成する。よって各単位トランジスタ
ＴＲは、エミッタとエミッタ電極との間にエミッタ抵抗
ＲＥを直列接続した形になる。図５にその等価回路を示
す。エミッタ抵抗ＲＥは、各単位トランジスタのうち一
部のトランジスタに電流集中が起きるとエミッタ抵抗Ｒ
Ｅの両端電圧が増大し、単位トランジスタのベース・エ
ミッタ間電圧を低下させて電流集中を緩和させる、とい
う作用を持つ。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来例はエミッタ抵抗のみに着目したものであり、ベース
抵抗に関する注意は成されていない。図６を参照して、
このトランジスタが動作するとき、エミッタ領域２は、
まず小電流領域でコンタクト部分７が動作し、コレクタ
電流の増大とともに活性領域６が活性動作し、活性領域
６が飽和状態になると続いてコンタクト部分７が活性動
作へと状態が変化すると考えられている。活性領域６が
動作しているとき、活性領域６はエミッタ抵抗ＲＥの帰
還作用により電流集中が回避される。そのためベース抵
抗ＲＢの差（ベ−スバイアスの深さの差）はバランスの
崩れにはほとんど影響しない。これに対してコンタクト
部分７は、エミッタ抵抗ＲＥの帰還作用を受けることが
できないので、微妙なバランスの崩れ、特にベース抵抗
ＲＢの差（ベースバイアスの深さの差）により電流集中
を引き起こすことになる。
来例はエミッタ抵抗のみに着目したものであり、ベース
抵抗に関する注意は成されていない。図６を参照して、
このトランジスタが動作するとき、エミッタ領域２は、
まず小電流領域でコンタクト部分７が動作し、コレクタ
電流の増大とともに活性領域６が活性動作し、活性領域
６が飽和状態になると続いてコンタクト部分７が活性動
作へと状態が変化すると考えられている。活性領域６が
動作しているとき、活性領域６はエミッタ抵抗ＲＥの帰
還作用により電流集中が回避される。そのためベース抵
抗ＲＢの差（ベ−スバイアスの深さの差）はバランスの
崩れにはほとんど影響しない。これに対してコンタクト
部分７は、エミッタ抵抗ＲＥの帰還作用を受けることが
できないので、微妙なバランスの崩れ、特にベース抵抗
ＲＢの差（ベースバイアスの深さの差）により電流集中
を引き起こすことになる。
【０００６】ベース領域１の表面にエミッタ領域２を拡
散したトランジスタのベース抵抗ＲＢは、エミッタ抵抗
ＲＥに比べてベースがピンチ構造となるために極めて高
いものになる。一方、エミッタ領域２の中抜き部５では
ピンチ構造が解除されるので、ベース抵抗は小さくな
る。故に、エミッタコンタクト孔４周囲のエミッタ領域
２は、中抜き部５の形状と配置により場所によってベ−
ス抵抗ＲＢが大きく異なる。つまり図６においてベース
抵抗ＲＢ１とベース抵抗ＲＢ２とで値が大きく異なる。
そのため、エミッタコンタクト孔４周辺で電流集中が生
じやすく、破壊しやすいという欠点があった。
散したトランジスタのベース抵抗ＲＢは、エミッタ抵抗
ＲＥに比べてベースがピンチ構造となるために極めて高
いものになる。一方、エミッタ領域２の中抜き部５では
ピンチ構造が解除されるので、ベース抵抗は小さくな
る。故に、エミッタコンタクト孔４周囲のエミッタ領域
２は、中抜き部５の形状と配置により場所によってベ−
ス抵抗ＲＢが大きく異なる。つまり図６においてベース
抵抗ＲＢ１とベース抵抗ＲＢ２とで値が大きく異なる。
そのため、エミッタコンタクト孔４周辺で電流集中が生
じやすく、破壊しやすいという欠点があった。
【０００７】
【課題を解決するための手段】本発明は上述した欠点に
鑑み成されたもので、中抜き部５を、ベースコンタクト
孔３とエミッタコンタクト孔４とを結ぶ直線に対して略
直交するように配置することにより、ベース抵抗ＲＢの
差を縮めてエミッタ領域２のバランスの崩れを防止した
半導体集積回路を提供するものである。また、ベースコ
ンタクト孔３近傍のエミッタ領域、およびエミッタコン
タクト孔４の４隅を斜めに切り落とすことにより、ベー
ス抵抗ＲＢの差を一層縮めた半導体集積回路を提供する
ものである。
鑑み成されたもので、中抜き部５を、ベースコンタクト
孔３とエミッタコンタクト孔４とを結ぶ直線に対して略
直交するように配置することにより、ベース抵抗ＲＢの
差を縮めてエミッタ領域２のバランスの崩れを防止した
半導体集積回路を提供するものである。また、ベースコ
ンタクト孔３近傍のエミッタ領域、およびエミッタコン
タクト孔４の４隅を斜めに切り落とすことにより、ベー
ス抵抗ＲＢの差を一層縮めた半導体集積回路を提供する
ものである。
【０００８】
【作用】本発明によれば、中抜き部５をベースコンタク
ト孔３とエミッタコンタクト孔４とを結ぶ直線に対して
直交するように配置したので、エミッタコンタクト孔４
から中抜き部５までの距離を従来より平均化できる。ま
た、エミッタコンタクト穴４の４隅を斜めにカットした
ことにより、中抜き部５とエミッタコンタクト孔４の４
隅とが並行になるので、ベース抵抗ＲＢを一層平均化で
きる。
ト孔３とエミッタコンタクト孔４とを結ぶ直線に対して
直交するように配置したので、エミッタコンタクト孔４
から中抜き部５までの距離を従来より平均化できる。ま
た、エミッタコンタクト穴４の４隅を斜めにカットした
ことにより、中抜き部５とエミッタコンタクト孔４の４
隅とが並行になるので、ベース抵抗ＲＢを一層平均化で
きる。
【０００９】
【実施例】以下に本発明の第１の実施例を説明する。図
１は本発明を説明するための平面図である。バイポーラ
型半導体装置の場合、Ｐ型半導体基板上に形成したＮ型
エピタキシャル層をＰ＋型分離領域で分離してコレクタ
となる島領域を形成し、該島領域の表面にＰ型のベース
領域１を形成し、ベース領域の表面にＮ＋型のエミッタ
領域２を拡散する。前記島領域の底部にはＮ＋型の埋め
込み層が埋め込まれており、島領域表面から前記埋め込
み層に達するＮ＋型コレクタ導出領域９でベース領域１
が囲まれる。尚、図面ではベース領域を一つしか図示し
ていないが、実際は複数本のベース領域１を同じ島領域
内に並行に配置し、ベース、エミッタ、コレクタを各々
電極で共通接続するものである。
１は本発明を説明するための平面図である。バイポーラ
型半導体装置の場合、Ｐ型半導体基板上に形成したＮ型
エピタキシャル層をＰ＋型分離領域で分離してコレクタ
となる島領域を形成し、該島領域の表面にＰ型のベース
領域１を形成し、ベース領域の表面にＮ＋型のエミッタ
領域２を拡散する。前記島領域の底部にはＮ＋型の埋め
込み層が埋め込まれており、島領域表面から前記埋め込
み層に達するＮ＋型コレクタ導出領域９でベース領域１
が囲まれる。尚、図面ではベース領域を一つしか図示し
ていないが、実際は複数本のベース領域１を同じ島領域
内に並行に配置し、ベース、エミッタ、コレクタを各々
電極で共通接続するものである。
【００１０】ベース、エミッタ、コレクタの表面はシリ
コン酸化膜で被われており、該シリコン酸化膜に前記電
極用のコンクタクト孔を形成する。コレクタコンタクト
孔１０は、コレクタ導出領域９の表面にストライプ状に
設ける。エミッタコンタクト孔４は、エミッタ領域の中
央に略一定間隔で配置し、ベースコンタクト孔３はエミ
ッタ領域２の両脇にエミッタコンタクト孔４とは互い違
いになるように略一定間隔で配置している。つまり、４
つのベースコンタクト孔３を結ぶ交点付近に１つのエミ
ッタコンタクト孔４を配置したパターン形状となる。
コン酸化膜で被われており、該シリコン酸化膜に前記電
極用のコンクタクト孔を形成する。コレクタコンタクト
孔１０は、コレクタ導出領域９の表面にストライプ状に
設ける。エミッタコンタクト孔４は、エミッタ領域の中
央に略一定間隔で配置し、ベースコンタクト孔３はエミ
ッタ領域２の両脇にエミッタコンタクト孔４とは互い違
いになるように略一定間隔で配置している。つまり、４
つのベースコンタクト孔３を結ぶ交点付近に１つのエミ
ッタコンタクト孔４を配置したパターン形状となる。
【００１１】そして、エミッタコンタクト孔４の周囲を
囲むようにエミッタ領域の中抜き部５を形成する。中抜
き部５は一定線幅でエミッタ領域２を拡散しない部分で
あり、その表面はベース領域１が露出するものである。
中抜き部５は、エミッタコンタクト孔４とベースコンタ
クト孔３とを結ぶ一つの直線に対して一つ配置する。つ
まりエミッタコンタクト孔４の周囲には４つの中抜き部
５を配置することになる。また、隣接するエミッタコン
タクト孔４に対応する中抜き部５とは連続していない。
中抜き部５の端部はストライプの延在方向（図面縦方
向）と並行になるように屈曲している。
囲むようにエミッタ領域の中抜き部５を形成する。中抜
き部５は一定線幅でエミッタ領域２を拡散しない部分で
あり、その表面はベース領域１が露出するものである。
中抜き部５は、エミッタコンタクト孔４とベースコンタ
クト孔３とを結ぶ一つの直線に対して一つ配置する。つ
まりエミッタコンタクト孔４の周囲には４つの中抜き部
５を配置することになる。また、隣接するエミッタコン
タクト孔４に対応する中抜き部５とは連続していない。
中抜き部５の端部はストライプの延在方向（図面縦方
向）と並行になるように屈曲している。
【００１２】図２を参照して、一つのエミッタコンタク
ト孔４に４つの中抜き部５を設けたことにより、エミッ
タ領域２はベ−スコンタクト孔３に対して２つの幅狭部
１１、１２を有する。第１の幅狭部１１はエミッタ領域
２の第１の領域１３のエミッタ抵抗ＲＥ１として、第２
の幅狭部１２はエミッタ領域２の第２の領域１４のエミ
ッタ抵抗ＲＥ２として機能する。第２の領域１４の方が
ベースコンタクト孔３に近接する分（ベースバイアスが
深い分）、第２の幅狭部１２を狭くしてエミッタ抵抗Ｒ
Ｅ２の値をエミッタ抵抗ＲＥ１より大とし、第１と第２
の領域１３、１４が均等動作するような工夫が成されて
いる。
ト孔４に４つの中抜き部５を設けたことにより、エミッ
タ領域２はベ−スコンタクト孔３に対して２つの幅狭部
１１、１２を有する。第１の幅狭部１１はエミッタ領域
２の第１の領域１３のエミッタ抵抗ＲＥ１として、第２
の幅狭部１２はエミッタ領域２の第２の領域１４のエミ
ッタ抵抗ＲＥ２として機能する。第２の領域１４の方が
ベースコンタクト孔３に近接する分（ベースバイアスが
深い分）、第２の幅狭部１２を狭くしてエミッタ抵抗Ｒ
Ｅ２の値をエミッタ抵抗ＲＥ１より大とし、第１と第２
の領域１３、１４が均等動作するような工夫が成されて
いる。
【００１３】また、中抜き部５の端を図面縦方向に延長
することによって、エミッタ電流が第１の幅狭部１１を
流れる場合と第２の幅狭部１２を流れる場合とでベース
コンタクト孔３からエミッタコンタクト孔４までの距離
を均等にするという工夫が成されている。さらに、中抜
き部５の端を屈曲させることにより、幅狭部１１、１２
の形状が矩形のパターンとなるようにしてエミッタ抵抗
ＲＥ１、ＲＥ２の抵抗値の制御を容易ならしめている。
することによって、エミッタ電流が第１の幅狭部１１を
流れる場合と第２の幅狭部１２を流れる場合とでベース
コンタクト孔３からエミッタコンタクト孔４までの距離
を均等にするという工夫が成されている。さらに、中抜
き部５の端を屈曲させることにより、幅狭部１１、１２
の形状が矩形のパターンとなるようにしてエミッタ抵抗
ＲＥ１、ＲＥ２の抵抗値の制御を容易ならしめている。
【００１４】以上に説明した本発明の半導体集積回路
は、中抜き部５の傾きを工夫したことにより、エミッタ
コンタクト孔４とベースコンタクト孔３とを結ぶ直線に
対して中抜き部５がほぼ直交する。従って、エミッタコ
ンタクト孔４周囲のエミッタ領域２においてベースバイ
アスが最も深いエミッタ領域２の第３の領域１５に、ほ
ぼ均等のベースバイアスを与えることができる。少なく
とも中抜き部５の形状と配置に起因するベースバイアス
の差異が従来例より少ない。従って、第３の領域１５が
稼働するような大電流動作時において、ベースバイアス
の深さの差に起因する２次降伏破壊耐量が増大する。
は、中抜き部５の傾きを工夫したことにより、エミッタ
コンタクト孔４とベースコンタクト孔３とを結ぶ直線に
対して中抜き部５がほぼ直交する。従って、エミッタコ
ンタクト孔４周囲のエミッタ領域２においてベースバイ
アスが最も深いエミッタ領域２の第３の領域１５に、ほ
ぼ均等のベースバイアスを与えることができる。少なく
とも中抜き部５の形状と配置に起因するベースバイアス
の差異が従来例より少ない。従って、第３の領域１５が
稼働するような大電流動作時において、ベースバイアス
の深さの差に起因する２次降伏破壊耐量が増大する。
【００１５】ベースコンタクト孔３とエミッタコンタク
ト孔４との最短距離で２次破壊に最も弱いのは引用例で
も本願でも同様である。そこで、エミッタコンタクト孔
４の４隅を中抜き部５と並行になるように斜めにカット
すると、前記最短距離の領域が拡大するので、一層２次
破壊耐量を増大する。さらに、ベースコンタクト孔３周
囲のエミッタ領域２をも図示するように斜めの形状にす
れば、同様の理由により一層２次破壊耐量を増大する。
ト孔４との最短距離で２次破壊に最も弱いのは引用例で
も本願でも同様である。そこで、エミッタコンタクト孔
４の４隅を中抜き部５と並行になるように斜めにカット
すると、前記最短距離の領域が拡大するので、一層２次
破壊耐量を増大する。さらに、ベースコンタクト孔３周
囲のエミッタ領域２をも図示するように斜めの形状にす
れば、同様の理由により一層２次破壊耐量を増大する。
【００１６】本発明は、中抜き部５の形状と配置を工夫
することにより２次破壊耐量を増大するものであるが、
さらにいくつかの工夫を凝らすことができる。その一つ
が第２のエミッタ抵抗ＲＥ２を形成することである。中
抜き部５をほぼ４５度の角度で傾かせたことにより、ベ
ースコンタクト領域３周囲のエミッタ領域２は十分な大
きさの面積を有することができる。
することにより２次破壊耐量を増大するものであるが、
さらにいくつかの工夫を凝らすことができる。その一つ
が第２のエミッタ抵抗ＲＥ２を形成することである。中
抜き部５をほぼ４５度の角度で傾かせたことにより、ベ
ースコンタクト領域３周囲のエミッタ領域２は十分な大
きさの面積を有することができる。
【００１７】図３は本発明の第１、第２、第３の領域１
３、１４、１５を各々個々のトランジスタとしてモデル
化した等価回路図である。従来例では幅が狭いことと中
抜き部５で遮断されていることにより効率的な利用が成
されていないが、本発明では中抜き部５を連続させない
ことによりエミッタ抵抗ＲＥ２を形成して第２の領域１
４をも活性動作させることができる。従って、第２の領
域の１４が形成するトランジスタを並列接続できるの
で、電流容量を増大できる。また、トランジスタのエミ
ッタ抵抗ＲＥ、ベース抵抗ＲＢ、およびコレクタ抵抗Ｒ
Ｃは、各々ＲＥ＞ＲＢ＞ＲＣの順でバラスト抵抗として
の効果が大きいので、個々の特性に合わせて、第２の領
域１４のエミッタ抵抗を大として帰還作用を大とし、エ
ミッタ抵抗ＲＥが小さい第３の領域１５のトランジスタ
ではエミッタ抵抗ＲＥの次に帰還作用が大きいベース抵
抗ＲＢがバランスの崩れを引き起こさないように平均化
したものである。
３、１４、１５を各々個々のトランジスタとしてモデル
化した等価回路図である。従来例では幅が狭いことと中
抜き部５で遮断されていることにより効率的な利用が成
されていないが、本発明では中抜き部５を連続させない
ことによりエミッタ抵抗ＲＥ２を形成して第２の領域１
４をも活性動作させることができる。従って、第２の領
域の１４が形成するトランジスタを並列接続できるの
で、電流容量を増大できる。また、トランジスタのエミ
ッタ抵抗ＲＥ、ベース抵抗ＲＢ、およびコレクタ抵抗Ｒ
Ｃは、各々ＲＥ＞ＲＢ＞ＲＣの順でバラスト抵抗として
の効果が大きいので、個々の特性に合わせて、第２の領
域１４のエミッタ抵抗を大として帰還作用を大とし、エ
ミッタ抵抗ＲＥが小さい第３の領域１５のトランジスタ
ではエミッタ抵抗ＲＥの次に帰還作用が大きいベース抵
抗ＲＢがバランスの崩れを引き起こさないように平均化
したものである。
【００１８】
【発明の効果】以上に説明したとおり、本発明は中抜き
部５をエミッタ領域に対して斜めに配置することによ
り、エミッタ領域２の第３の領域１５に印加されるベー
スバイアスを均等化して、トランジスタの２次破壊耐量
を増大できる利点を有する。さらに、エミッタコンタク
ト孔４の４隅とベースコンタクト孔３周囲のエミッタ領
域２の形状のどちらか一方または両方を中抜き部５とほ
ぼ並行の形状に形成することにより、２次破壊耐量をさ
らに増大できる利点を有する。さらに、第２のエミッタ
抵抗ＲＥ２を設けることにより、エミッタ領域２の活性
部分６の面積を拡大し、電流容量の増大を計ることがで
きる。
部５をエミッタ領域に対して斜めに配置することによ
り、エミッタ領域２の第３の領域１５に印加されるベー
スバイアスを均等化して、トランジスタの２次破壊耐量
を増大できる利点を有する。さらに、エミッタコンタク
ト孔４の４隅とベースコンタクト孔３周囲のエミッタ領
域２の形状のどちらか一方または両方を中抜き部５とほ
ぼ並行の形状に形成することにより、２次破壊耐量をさ
らに増大できる利点を有する。さらに、第２のエミッタ
抵抗ＲＥ２を設けることにより、エミッタ領域２の活性
部分６の面積を拡大し、電流容量の増大を計ることがで
きる。
【図１】本発明を説明するための平面図である。
【図２】図１の一部を拡大した平面図である。
【図３】図１の一部の等価回路図である。
【図４】従来例を説明するための平面図である。
【図５】図３の等価回路図である。
【図６】図３の一部を拡大した平面図である。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/73
Claims (4)
- 【請求項１】 ストライプ状の一導電型のベース領域
と、該ベース領域の表面に形成した逆導電型のエミッタ
領域と、前記エミッタ領域の表面に略一定間隔で配置し
たエミッタコンタクト孔と、前記ベ−ス領域の表面に前
記エミッタコンタクト孔とは互い違いになるように略一
定間隔で配置したベースコンタクト孔と、前記ベースコ
ンタクト孔と前記エミッタコンタクト孔との間に設け
た、前記エミッタ領域を形成しない中抜き部とを有する
半導体集積回路において、 前記中抜き部を、前記ベースコンタクト孔と前記エミッ
タコンタクト孔とを結ぶ直線に対して略直交する直線状
の平行な２辺を少なくとも含み、 且つ前記中抜き部の端は、隣り合う中抜き部の前記屈曲
部間の間隔にてエミッタ抵抗を形成するように、前記ス
トライプの方向と平行に延在するように屈曲する ことを
特徴とする半導体集積回路。 - 【請求項２】 前記エミッタコンタクト孔の角部を前記
ベースコンタクト孔と前記エミッタコンタクト孔とを結
ぶ直線に対して略直交するような形状に形成したことを
特徴とする請求項１記載の半導体集積回路。 - 【請求項３】 前記ベースコンタクト孔周囲の前記エミ
ッタ領域を前記ベースコンタクト孔と前記エミッタコン
タクト孔とを結ぶ直線に対して略直交するような形状に
形成したことを特徴とする請求項１記載の半導体集積回
路。 - 【請求項４】 前記エミッタ抵抗のうち、前記ベースコ
ンタクト孔に近いほうのエミッタ抵抗を他方のエミッタ
抵抗より大としたことを特徴とする請求項１記載の半導
体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09228294A JP3152561B2 (ja) | 1994-04-28 | 1994-04-28 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09228294A JP3152561B2 (ja) | 1994-04-28 | 1994-04-28 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07302799A JPH07302799A (ja) | 1995-11-14 |
| JP3152561B2 true JP3152561B2 (ja) | 2001-04-03 |
Family
ID=14050056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09228294A Expired - Fee Related JP3152561B2 (ja) | 1994-04-28 | 1994-04-28 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3152561B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109037314B (zh) * | 2018-08-15 | 2023-07-04 | 深圳市金誉半导体有限公司 | 一种晶体管及其制作方法 |
-
1994
- 1994-04-28 JP JP09228294A patent/JP3152561B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07302799A (ja) | 1995-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0156531B2 (ja) | ||
| US4500900A (en) | Emitter ballast resistor configuration | |
| US6891250B1 (en) | Semiconductor device with bipolar transistor | |
| JP2002064106A (ja) | 半導体装置 | |
| JP3152561B2 (ja) | 半導体集積回路 | |
| JPH0550852B2 (ja) | ||
| JP3008182B2 (ja) | 半導体素子のボディ・コンタクト構造 | |
| US5204735A (en) | High-frequency semiconductor device having emitter stabilizing resistor and method of manufacturing the same | |
| EP0024923B1 (en) | Transistor structure | |
| KR0180537B1 (ko) | 다수의 유닛 트랜지스터를 포함하는 전력 트랜지스터 | |
| JPH0311107B2 (ja) | ||
| JPH10125692A (ja) | バイポーラ・パワー・トランジスタ | |
| JP2000100826A (ja) | パワートランジスタ及びそれを用いた半導体集積回路装置 | |
| JP2504547B2 (ja) | バイポ―ラ形薄膜半導体装置 | |
| KR920003703B1 (ko) | 반도체 장치 | |
| JPH0412673Y2 (ja) | ||
| JP2002009084A (ja) | ラテラルバイポーラトランジスタ | |
| JPH0576768B2 (ja) | ||
| JP2910456B2 (ja) | マスタースライス方式集積回路装置 | |
| KR940006674B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH11186282A (ja) | 半導体装置 | |
| JPH09181335A (ja) | 半導体装置 | |
| JPH0817844A (ja) | バイポーラトランジスタ | |
| JPH043462A (ja) | 半導体抵抗素子 | |
| JPH079911B2 (ja) | 高周波トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |