JPH0817844A - バイポーラトランジスタ - Google Patents
バイポーラトランジスタInfo
- Publication number
- JPH0817844A JPH0817844A JP6144226A JP14422694A JPH0817844A JP H0817844 A JPH0817844 A JP H0817844A JP 6144226 A JP6144226 A JP 6144226A JP 14422694 A JP14422694 A JP 14422694A JP H0817844 A JPH0817844 A JP H0817844A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- base region
- base
- region
- contact holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 239000012535 impurity Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 241000226585 Antennaria plantaginifolia Species 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】バラスト抵抗を使用することなく、トランジス
タの中央部の電流集中を抑制して高出力動作を実現し、
伝達利得を向上させ、且つバラスト抵抗の省略による有
効利用面積の拡大と工程の簡略化を実現する。 【構成】ベース領域２の上に形成した絶縁膜３をパター
ニングして中央部では短く、周辺に向けて順次長くした
ストライプ状のエミッタコンタクトホール５およびベー
スコンタクトホール４を交互に配列して形成し、エミッ
タコンタクトホール５に整合したエミッタ領域７を形成
する。
タの中央部の電流集中を抑制して高出力動作を実現し、
伝達利得を向上させ、且つバラスト抵抗の省略による有
効利用面積の拡大と工程の簡略化を実現する。 【構成】ベース領域２の上に形成した絶縁膜３をパター
ニングして中央部では短く、周辺に向けて順次長くした
ストライプ状のエミッタコンタクトホール５およびベー
スコンタクトホール４を交互に配列して形成し、エミッ
タコンタクトホール５に整合したエミッタ領域７を形成
する。
Description
【０００１】
【産業上の利用分野】本発明はバイポーラトランジスタ
に関し、特に高周波高出力トランジスタに関する。
に関し、特に高周波高出力トランジスタに関する。
【０００２】
【従来の技術】高周波高出力トランジスタでは、多数個
のユニットトランジスタを並列に接続することにより大
電流を制御し、且つユニットトランジスタに流れる電流
密度を均一にすることで局部的な電流集中による熱的破
壊を防止して大出力化を実現している。
のユニットトランジスタを並列に接続することにより大
電流を制御し、且つユニットトランジスタに流れる電流
密度を均一にすることで局部的な電流集中による熱的破
壊を防止して大出力化を実現している。
【０００３】図２（ａ）は従来のバイポーラトランジス
タの一例を示す半導体チップの平面図、図２（ｂ）は図
２（ａ）のＢ−Ｂ′線拡大断面図、図２（ｃ）は図２
（ａ）のＣ−Ｃ′線拡大断面図である。
タの一例を示す半導体チップの平面図、図２（ｂ）は図
２（ａ）のＢ−Ｂ′線拡大断面図、図２（ｃ）は図２
（ａ）のＣ−Ｃ′線拡大断面図である。
【０００４】図２（ａ）〜（ｃ）に示すように、ｎ型シ
リコン基板１の一主面に形成したｐ型のベース領域２を
含む表面に形成した絶縁膜３と、ベース領域２の上の絶
縁膜３を選択的にエッチングして形成し且つ交互に配列
したストライプ状のエミッタコンタクトホール５および
ベースコンタクトホール４と、エミッタコンタクトホー
ル５に設けたｎ型不純物を含むポリシリコン層６から不
純物をベース領域２の表面に拡散して形成したｎ+ 型の
エミッタ領域７と、ベース領域２に隣接する絶縁膜３の
上に中央部で狭く両端部で幅広い形状に形成したポリシ
リコン層からなる拡散層１２と、拡散層１２を被覆する
絶縁膜８に形成した中央部で短く両端部に向けて順次長
くしたストライプ状のコンタクトホール９と、ポリシリ
コン層６，ベースコンタクトホール４およびコンタクト
ホール９を含む表面にアルミニウム等の金属膜を堆積し
パターニングして形成しベースコンタクトホール４のベ
ース領域２と接続する櫛形状のベース電極１１，ポリシ
リコン層６とコンタクトホール９の抵抗層１２との間を
接続する第１のエミッタ電極１３，エミッタ電極１３を
接続したコンタクトホール９以外のコンタクトホール９
の抵抗層１２と接続する櫛形状の第２のエミッタ電極１
４とのそれぞれを有して構成され、エミッタ領域７は第
１のエミッタ電極１３のそれぞれと抵抗層１２の幅とコ
ンタクトホール９の大きさにより中央部で抵抗値が高く
周辺部で抵抗値の低いバラスト抵抗を介在させて第２の
エミッタ電極１４に接続され、トランジスタの中央部に
流れる電流を抑えてユニットトランジスタの均一な動作
を実現させる。
リコン基板１の一主面に形成したｐ型のベース領域２を
含む表面に形成した絶縁膜３と、ベース領域２の上の絶
縁膜３を選択的にエッチングして形成し且つ交互に配列
したストライプ状のエミッタコンタクトホール５および
ベースコンタクトホール４と、エミッタコンタクトホー
ル５に設けたｎ型不純物を含むポリシリコン層６から不
純物をベース領域２の表面に拡散して形成したｎ+ 型の
エミッタ領域７と、ベース領域２に隣接する絶縁膜３の
上に中央部で狭く両端部で幅広い形状に形成したポリシ
リコン層からなる拡散層１２と、拡散層１２を被覆する
絶縁膜８に形成した中央部で短く両端部に向けて順次長
くしたストライプ状のコンタクトホール９と、ポリシリ
コン層６，ベースコンタクトホール４およびコンタクト
ホール９を含む表面にアルミニウム等の金属膜を堆積し
パターニングして形成しベースコンタクトホール４のベ
ース領域２と接続する櫛形状のベース電極１１，ポリシ
リコン層６とコンタクトホール９の抵抗層１２との間を
接続する第１のエミッタ電極１３，エミッタ電極１３を
接続したコンタクトホール９以外のコンタクトホール９
の抵抗層１２と接続する櫛形状の第２のエミッタ電極１
４とのそれぞれを有して構成され、エミッタ領域７は第
１のエミッタ電極１３のそれぞれと抵抗層１２の幅とコ
ンタクトホール９の大きさにより中央部で抵抗値が高く
周辺部で抵抗値の低いバラスト抵抗を介在させて第２の
エミッタ電極１４に接続され、トランジスタの中央部に
流れる電流を抑えてユニットトランジスタの均一な動作
を実現させる。
【０００５】
【発明が解決しようとする課題】この従来のバイポーラ
トランジスタは、トランジスタの中央部への電流集中を
抑制するためにエミッタ電極に直列にバラスト抵抗を挿
入しているため、順方向伝達利得を低下させるという問
題があった。
トランジスタは、トランジスタの中央部への電流集中を
抑制するためにエミッタ電極に直列にバラスト抵抗を挿
入しているため、順方向伝達利得を低下させるという問
題があった。
【０００６】また、バラスト抵抗を形成するためにベー
ス領域に隣接する領域に抵抗層を形成する広い面積を必
要とし、半導体チップの有効利用面積比が低下し、バラ
スト抵抗を形成するための工程が増加しコストが高くな
るという問題がある。
ス領域に隣接する領域に抵抗層を形成する広い面積を必
要とし、半導体チップの有効利用面積比が低下し、バラ
スト抵抗を形成するための工程が増加しコストが高くな
るという問題がある。
【０００７】
【課題を解決するための手段】本発明のバイポーラトラ
ンジスタは、一導電型半導体基板の一主面に設けた逆導
電型のベース領域と、前記ベース領域を含む表面に設け
た絶縁膜と、前記ベース領域上の前記絶縁膜に形成して
前記ベース領域の中央部では短く両端に向けて順次長く
し且つ交互に配列したストライプ状のエミッタコンタク
トホールおよびベースコンタクトホールと、前記エミッ
タコンタクトホールに整合して前記ベース領域の表面に
形成したエミッタ領域と、前記エミッタ領域およびベー
ス領域のそれぞれと接続する櫛形のエミッタ電極および
ベース電極とを有する。
ンジスタは、一導電型半導体基板の一主面に設けた逆導
電型のベース領域と、前記ベース領域を含む表面に設け
た絶縁膜と、前記ベース領域上の前記絶縁膜に形成して
前記ベース領域の中央部では短く両端に向けて順次長く
し且つ交互に配列したストライプ状のエミッタコンタク
トホールおよびベースコンタクトホールと、前記エミッ
タコンタクトホールに整合して前記ベース領域の表面に
形成したエミッタ領域と、前記エミッタ領域およびベー
ス領域のそれぞれと接続する櫛形のエミッタ電極および
ベース電極とを有する。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１（ａ）は本発明の一実施例を示す半導
体チップの平面図、図１（ｂ）は図１（ａ）のＡ−Ａ′
線拡大断面図である。
体チップの平面図、図１（ｂ）は図１（ａ）のＡ−Ａ′
線拡大断面図である。
【００１０】図１（ａ），（ｂ）に示すように、ｎ型シ
リコン基板１の一主面に中央部が幅狭く左右両端に向か
うにつれて連続的に順次幅広くなる糸巻き状のｐ型ベー
ス領域２を形成した後、ｐ型ベース領域２を含む表面に
絶縁膜３を形成する。次に、ｐ型ベース領域２の上の絶
縁膜３を選択的にエッチングしてｐ型ベース領域２の中
央部では短く、両端に向かうにつれて順次長くしたスト
ライプ状のエミッタコンタクトホール５およびベースコ
ンタクトホール４を交互に配列して形成する。次に、こ
れらのコンタクトホールを含む表面にｎ型不純物を含む
ポリシリコン層を堆積してパターニングし、エミッタコ
ンタクトホール５およびその周囲に延在するポリシリコ
ン層６を形成し、熱処理によりポリシリコン層６より不
純物をベース領域２の表面に拡散してｎ+ 型のエミッタ
領域７を形成する。次に、アルミニウム等の金属膜を堆
積してパターニングし、ポリシリコン層６と接続する櫛
形のエミッタ電極１０とベースコンタクトホール４のベ
ース領域２と接続する櫛形のベース電極１１とをそれぞ
れ形成する。
リコン基板１の一主面に中央部が幅狭く左右両端に向か
うにつれて連続的に順次幅広くなる糸巻き状のｐ型ベー
ス領域２を形成した後、ｐ型ベース領域２を含む表面に
絶縁膜３を形成する。次に、ｐ型ベース領域２の上の絶
縁膜３を選択的にエッチングしてｐ型ベース領域２の中
央部では短く、両端に向かうにつれて順次長くしたスト
ライプ状のエミッタコンタクトホール５およびベースコ
ンタクトホール４を交互に配列して形成する。次に、こ
れらのコンタクトホールを含む表面にｎ型不純物を含む
ポリシリコン層を堆積してパターニングし、エミッタコ
ンタクトホール５およびその周囲に延在するポリシリコ
ン層６を形成し、熱処理によりポリシリコン層６より不
純物をベース領域２の表面に拡散してｎ+ 型のエミッタ
領域７を形成する。次に、アルミニウム等の金属膜を堆
積してパターニングし、ポリシリコン層６と接続する櫛
形のエミッタ電極１０とベースコンタクトホール４のベ
ース領域２と接続する櫛形のベース電極１１とをそれぞ
れ形成する。
【００１１】ここで、エミッタコンタクトホール５に整
合して形成したストライプ状のエミッタ領域７の長さが
中央部では短く、周辺に向かうにつれて順次長く形成さ
れ、更にこのエミッタ領域７と交互に配置されたストラ
イプ状のベースコンタクトホール４の長さも中央部では
短く、両端に向けて順次長く形成されていることで、ト
ランジスタ素子の両端部に流れる電流に比べて中央部に
流れる電流を抑えることができ、中央部の接合温度の上
昇に伴うユニットトランジスタの電流集中で引起される
動作不良を防止して安定な高出力動作を実現できる。
合して形成したストライプ状のエミッタ領域７の長さが
中央部では短く、周辺に向かうにつれて順次長く形成さ
れ、更にこのエミッタ領域７と交互に配置されたストラ
イプ状のベースコンタクトホール４の長さも中央部では
短く、両端に向けて順次長く形成されていることで、ト
ランジスタ素子の両端部に流れる電流に比べて中央部に
流れる電流を抑えることができ、中央部の接合温度の上
昇に伴うユニットトランジスタの電流集中で引起される
動作不良を防止して安定な高出力動作を実現できる。
【００１２】
【発明の効果】以上説明したように本発明は、中央部か
ら両端部へ順次長さを長くしたストライプ状のエミッタ
領域を形成することにより、バラスト抵抗を用いること
なく熱的アンバランスで生ずる中央部の電流集中を抑制
して高出力動作を実現でき、バラスト抵抗を使用する場
合に比べて利得帯域幅積ｆT が６ＧＨｚクラスのトラン
ジスタで順方向伝達利得が１〜１．５ｄＢ程度向上でき
る。
ら両端部へ順次長さを長くしたストライプ状のエミッタ
領域を形成することにより、バラスト抵抗を用いること
なく熱的アンバランスで生ずる中央部の電流集中を抑制
して高出力動作を実現でき、バラスト抵抗を使用する場
合に比べて利得帯域幅積ｆT が６ＧＨｚクラスのトラン
ジスタで順方向伝達利得が１〜１．５ｄＢ程度向上でき
る。
【００１３】また、バラスト抵抗を不要にできるので半
導体チップの有効利用面積比が増大し、同一面積の半導
体チップでより大出力の素子が形成できると共に工程を
簡略化できるという効果を有する。
導体チップの有効利用面積比が増大し、同一面積の半導
体チップでより大出力の素子が形成できると共に工程を
簡略化できるという効果を有する。
【図１】本発明の一実施例を示す半導体チップの平面図
およびＡ−Ａ′線拡大断面図。
およびＡ−Ａ′線拡大断面図。
【図２】従来のバイポーラトランジスタの一例を示す平
面図およびＢ−Ｂ′線拡大断面図並びにＣ−Ｃ′線拡大
断面図。
面図およびＢ−Ｂ′線拡大断面図並びにＣ−Ｃ′線拡大
断面図。
１ シリコン基板 ２ ベース領域 ３，８ 絶縁膜 ４ ベースコンタクトホール ５ エミッタコンタクトホール ６ ポリシリコン層 ７ エミッタ領域 ９ コンタクトホール １０，１３，１４ エミッタ電極 １１ ベース電極 １２ 抵抗層
Claims (2)
- 【請求項１】 一導電型半導体基板の一主面に設けた逆
導電型のベース領域と、前記ベース領域を含む表面に設
けた絶縁膜と、前記ベース領域上の前記絶縁膜に形成し
て前記ベース領域の中央部では短く両端に向けて順次長
くし且つ交互に配列したストライプ状のエミッタコンタ
クトホールおよびベースコンタクトホールと、前記エミ
ッタコンタクトホールに整合して前記ベース領域の表面
に形成したエミッタ領域と、前記エミッタ領域およびベ
ース領域のそれぞれと接続する櫛形のエミッタ電極およ
びベース電極とを有するバイポーラトランジスタ。 - 【請求項２】 ベース領域が中央部で狭く両端へ向けて
連続的に幅を広げた形状を有する請求項１記載のバイポ
ーラトランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6144226A JPH0817844A (ja) | 1994-06-27 | 1994-06-27 | バイポーラトランジスタ |
| US08/494,707 US5594272A (en) | 1994-06-27 | 1995-06-26 | Bipolar transistor with base and emitter contact holes having shorter central portions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6144226A JPH0817844A (ja) | 1994-06-27 | 1994-06-27 | バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0817844A true JPH0817844A (ja) | 1996-01-19 |
Family
ID=15357181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6144226A Pending JPH0817844A (ja) | 1994-06-27 | 1994-06-27 | バイポーラトランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5594272A (ja) |
| JP (1) | JPH0817844A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111110A (ja) * | 2007-10-30 | 2009-05-21 | Nec Electronics Corp | 半導体装置 |
| DE102012006076B4 (de) | 2012-03-23 | 2019-03-14 | Jörg Hartzsch | Impulslast-FET |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6072A (ja) * | 1983-06-15 | 1985-01-05 | 住友電気工業株式会社 | Ｔｖ用高圧リ−ド線の端末加工処理法 |
| JPS61194774A (ja) * | 1985-02-22 | 1986-08-29 | Nec Corp | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2556175B2 (ja) * | 1990-06-12 | 1996-11-20 | 三菱電機株式会社 | 半導体装置における電界集中防止構造 |
-
1994
- 1994-06-27 JP JP6144226A patent/JPH0817844A/ja active Pending
-
1995
- 1995-06-26 US US08/494,707 patent/US5594272A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6072A (ja) * | 1983-06-15 | 1985-01-05 | 住友電気工業株式会社 | Ｔｖ用高圧リ−ド線の端末加工処理法 |
| JPS61194774A (ja) * | 1985-02-22 | 1986-08-29 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5594272A (en) | 1997-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007027269A (ja) | バイポーラトランジスタ及び電力増幅器 | |
| JPH0156531B2 (ja) | ||
| US3746949A (en) | Semiconductor device | |
| EP0439163B1 (en) | Semiconductor device having a high-frequency bipolar transistor | |
| US4266236A (en) | Transistor having emitter resistors for stabilization at high power operation | |
| JPH0817844A (ja) | バイポーラトランジスタ | |
| JPH0738394B2 (ja) | バイポ−ラパワ−トランジスタ | |
| JP2801801B2 (ja) | Ｐｉｎダイオード | |
| JP2536302B2 (ja) | 絶縁ゲ―ト型バイポ―ラトランジスタ | |
| JP2912906B1 (ja) | 半導体装置 | |
| JP4576805B2 (ja) | 絶縁ゲート型半導体素子及びその製造方法 | |
| US5010383A (en) | Power transistor device and method for making the same | |
| JPH104192A (ja) | 半導体素子のボディ・コンタクト構造 | |
| KR0180537B1 (ko) | 다수의 유닛 트랜지스터를 포함하는 전력 트랜지스터 | |
| JP3152561B2 (ja) | 半導体集積回路 | |
| JP2007036138A (ja) | バイポーラトランジスタ及び電力増幅器 | |
| JPH10125692A (ja) | バイポーラ・パワー・トランジスタ | |
| JPH08241959A (ja) | 半導体装置 | |
| JP3320039B2 (ja) | バイポーラトランジスタ製造方法 | |
| JPS6142952A (ja) | 半導体装置 | |
| JP2606170B2 (ja) | 高出力用バイポーラ・トランジスタ | |
| JP2982435B2 (ja) | 抵抗器 | |
| JP3233767B2 (ja) | トランジスタ | |
| JPH0637098A (ja) | 半導体装置及びその製造方法 | |
| JPH02159040A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970204 |